KR101719822B1 - 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법 - Google Patents

솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법 Download PDF

Info

Publication number
KR101719822B1
KR101719822B1 KR1020100117694A KR20100117694A KR101719822B1 KR 101719822 B1 KR101719822 B1 KR 101719822B1 KR 1020100117694 A KR1020100117694 A KR 1020100117694A KR 20100117694 A KR20100117694 A KR 20100117694A KR 101719822 B1 KR101719822 B1 KR 101719822B1
Authority
KR
South Korea
Prior art keywords
pin
hole
soldering
printed circuit
circuit board
Prior art date
Application number
KR1020100117694A
Other languages
English (en)
Other versions
KR20120056128A (ko
Inventor
류지만
이관호
한규범
최석문
김진수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100117694A priority Critical patent/KR101719822B1/ko
Priority to US13/010,709 priority patent/US20120127681A1/en
Priority to JP2011011267A priority patent/JP5517960B2/ja
Priority to CN201110038528.4A priority patent/CN102480835B/zh
Publication of KR20120056128A publication Critical patent/KR20120056128A/ko
Application granted granted Critical
Publication of KR101719822B1 publication Critical patent/KR101719822B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H01L2224/81899—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other using resilient parts in the bump connector or in the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10401—Eyelets, i.e. rings inserted into a hole through a circuit board
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

본 발명은 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법에 관한 것으로 인쇄회로기판의 관통홀에 삽입된 솔더링 연결핀을 이용하여 반도체칩을 인쇄회로기판에 실장함으로써, 반도체 패키지 기판의 변형 및 외부충격에 의한 피로파괴를 방지한다.

Description

솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법{Soldering connecting pin, semiconductor package substrate and method of mounting a semiconductor chip using the same}
본 발명은 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법에 관한 것이다.
최근 전자산업은 전자기기의 소형화, 박형화를 위해 부품 실장시 고밀도화, 고정도화, 고집적화가 가능한 반도체 패키지 기판을 이용한 실장기술이 요구되고 있다. 이러한 부품의 고밀도화, 고정도화, 고집적화 추세에 있어, 반도체 패키지 기판 제조의 정확성 및 완전성이 요구되며, 특히 반도체칩과 기판간에 접합 신뢰성은 매우 중요하다.
또한, 스마트폰, MP3 등 휴대용 멀티미디어 기기가 보급화됨에 따라, 이에 사용되는 반도체 패키지 기판의 경우 외부충격에 대한 안전성의 요구가 커지고 있다.
종래의 반도체 패키지 기판은 도 1에 도시된 바와 같이 회로패턴(110) 및 관통홀(120)이 형성된 인쇄회로기판(100)과 상기 관통홀(120)에 외부리드(210)가 삽입되어 솔더링됨으로써 인쇄회로기판(100)에 실장되는 반도체칩(200)으로 구성된다.
이러한 반도체칩(200)과 인쇄회로기판(100)은 리플로우 장치내에서 고온으로 가열함으로써 용융된 솔더(130)를 통해 접합하게 되는바, 이때 반도체칩(200)과 인쇄회로기판(100) 및 솔더(130)와의 열팽창계수 차이로 인해 열응력이 발생한다. 이러한 열응력은 완성된 반도체 패키지 기판의 변형 및 반도체칩(200)과 인쇄회로기판(100)을 연결하는 솔더(130)의 파괴와 같은 문제점을 발생시켰다.
또한, 관통홀(120)에 솔더(130)를 충진함으로써 반도체칩(200)의 외부리드(210)와 인쇄회로기판(100)을 접합하는 종래의 구조는 지속적인 외부충격이 가해지는 경우, 피로파괴될 우려가 높아 반도체 패키지 기판의 안정성이 문제되었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로 홀이 형성된 핀헤드부 및 상기 핀헤드부 하면에 형성된 복수개의 핀몸통부를 포함하고, 상기 핀몸통부는 상기 핀헤드부의 하측으로 연장된 지지부, 상기 지지부에서 굴곡되게 연장된 접합부를 포함하는 것을 특징으로 하는 솔더링 연결핀을 이용하여 반도체칩을 인쇄회로기판에 실장함으로써, 열응력을 감소시키고 외부충격에 의한 피로파괴를 방지하여 반도체 패키지 기판의 안정성을 향상시킴을 목적으로 한다.
본 발명의 바람직한 실시예에 따른 솔더링 연결핀은 홀이 형성된 핀헤드부 및 상기 핀헤드부 하면에 형성된 복수개의 핀몸통부를 포함하고, 상기 핀몸통부는 상기 핀헤드부의 하측으로 연장된 지지부, 상기 지지부에서 굴곡되게 연장된 접합부를 포함하는 것을 특징으로 한다.
여기서 본 발명은 상기 핀몸통부는 상기 지지부와 상기 접합부 사이에 외측으로 돌출된 걸림부를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 복수개의 핀몸통부는 상기 홀의 둘레를 따라 동일한 간격으로 형성된 것을 특징으로 한다.
또한, 본 발명은 상기 복수개의 핀몸통부는 동일한 형상으로 형성된 것을 특징으로 한다.
또한, 본 발명은 상기 접합부는 상기 지지부에서 복수회 굴곡되어 연장된 것을 특징으로 한다.
또한, 본 발명은 상기 핀헤드부 및 상기 핀몸통부는 금속으로 이루어진 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 반도체 패키지 기판은 회로패턴 및 관통홀이 형성된 인쇄회로기판과 홀이 형성된 핀헤드부, 상기 핀헤드부 하면에 형성된 복수개의 핀몸통부를 포함하고, 상기 핀몸통부는 상기 핀헤드부의 하측으로 연장된 지지부, 상기 지지부에서 굴곡되게 연장된 접합부로 구성되며, 상기 핀몸통부가 상기 관통홀에 삽입된 솔더링 연결핀, 상기 외부리드가 상기 솔더링 연결핀에 삽입되어 상기 인쇄회로기판에 실장된 반도체칩 및 상기 솔더링 연결핀의 상기 접합부와 상기 외부리드를 연결하는 제1 솔더를 포함하는 것을 특징으로 한다.
여기서 본 발명은 상기 핀몸통부는 삽입되는 상기 관통홀 하측에 걸착되는 외측으로 돌출된 걸림부를 상기 지지부와 상기 접합부 사이에 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 지지부의 길이는 상기 핀몸통부가 삽입되는 상기 인쇄회로기판의 상기 관통홀 길이에 대응되는 것을 특징으로 한다.
또한, 본 발명은 상기 복수개의 핀몸통부는 상기 홀의 둘레를 따라 동일한 간격으로 형성된 것을 특징으로 한다.
또한, 본 발명은 상기 복수개의 핀몸통부는 동일한 형상으로 형성된 것을 특징으로 한다.
또한, 본 발명은 상기 제1 솔더는 상기 접합부의 하단과 상기 외부리드를 연결하는 것을 특징으로 한다.
또한, 본 발명은 상기 솔더링 연결핀의 상기 핀헤드부와 상기 인쇄회로기판을 연결하는 제2 솔더를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 반도체칩의 실장방법은 (A) 회로 패턴 및 관통홀이 형성된 인쇄회로기판을 준비하는 단계, (B) 홀이 형성된 핀헤드부, 상기 핀헤드부 하면에 형성된 복수개의 핀몸통부를 포함하고, 상기 핀몸통부는 상기 핀헤드부의 하측으로 연장된 지지부, 상기 지지부에서 굴곡되게 연장된 접합부를 포함하는 솔더링 연결핀을 상기 관통홀에 삽입하는 단계, (C) 상기 솔더링 연결핀에 반도체칩의 외부리드를 삽입하는 단계, 및 (D) 상기 솔더링 연결핀의 상기 접합부를 상기 외부리드와 솔더링하는 단계를 포함하는 것을 특징으로 한다.
여기서 본 발명은 상기 (D)단계에서 상기 접합부의 하단과 상기 외부리드를 솔더링하는 것을 특징으로 한다.
또한, 본 발명은 상기 (D)단계 이후에, (E)상기 솔더링 연결핀의 상기 핀헤드부와 상기 인쇄회로기판을 솔더링하는 단계를 더 포함하는 것을 특징으로 한다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 솔더링 연결핀은 홀이 형성된 핀헤드부 및 지지부, 접합부로 구성된 핀몸통부로 구성되어, 반도체칩을 실장시 반도체칩의 외부리드와 솔더링 연결핀의 접합부만을 솔더링함으로써 열응력을 감소시킬 수 있다. 또한, 접합부에 형성된 굴곡으로 열응력과 외부충격을 흡수할 수 있다.
또한, 핀몸통부는 지지부와 접합부 사이에 외측으로 돌출된 걸림부를 더 포함하여 솔더링 연결핀은 인쇄회로기판과 견고히 결합될 수 있다.
또한, 접합부는 상기 지지부에서 복수회 굴곡되어 연장됨으로써 외부충격을 더욱 효과적으로 흡수할 수 있다.
본 발명에 따른 반도체 패키지 기판은 회로패턴 및 관통홀이 형성된 인쇄회로기판, 상기 관통홀에 삽입된 솔더링 연결핀 및 상기 솔더링 연결핀에 외부리드가 삽입되어 제1 솔더를 통해 실장된 반도체칩을 포함하여 열응력에 기판의 변형 및 외부충격에 대한 피로파괴가 방지된다.
또한, 상기 제1 솔더는 솔더링 연결핀의 접합부 하단과 외부리드를 연결함으로써 효과적으로 외부충격을 흡수할 수 있다.
또한, 솔더링 연결핀의 상기 핀헤드부와 상기 인쇄회로기판을 연결하는 제2 솔더를 더 포함하여 솔더링 연결핀을 인쇄회로기판과 더욱 견고히 결합할 수 있다.
도 1은 종래의 반도체 패키지 기판의 단면도이다.
도 2 내지 도 4는 본 발명의 바람직한 실시예에 따른 솔더링 연결핀의 사시도이다.
도 5 내지 도 7은 본 발명의 바람직한 실시예에 따른 반도체 패키지 기판의 단면도이다.
도 8 내지 도 12는 본 발명의 바람직한 실시예에 따른 반도체칩의 실장방법을 순서대로 도시한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참고번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 2 내지 도 4는 본 발명의 바람직한 실시예에 따른 솔더링 연결핀을 도시한 사시도이다. 이하 도면을 참고하여 본 발명에 따른 솔더링 연결핀을 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명에 따른 솔더링 연결핀(300)은 홀(312)이 형성된 핀헤드부(310), 핀헤드부(310) 하면에 형성된 복수개의 핀몸통부(320)를 포함하고, 핀몸통부(320)는 핀헤드부(310)의 하측으로 연장된 지지부(322), 상기 지지부(322)에서 굴곡되게 연장된 접합부(324)를 포함한다.
먼저 핀헤드부(310)는 솔더링 연결핀(300)이 인쇄회로기판(100)에 형성된 관통홀(120)에 삽입시, 인쇄회로기판(100) 상부에 위치하는 부분으로 관통홀(120)에 대응하는 홀(312)이 형성되어 있다. 핀헤드부(310)의 크기는 솔더링 연결핀(300)이 관통홀(120)에 삽입되는 과정에서 핀헤드부(310)가 관통홀(120)에 걸림으로써 솔더링 연결핀(300)이 관통홀(120) 아래로 빠져나가지 않도록 관통홀보다 커야한다. 이러한 핀헤드부(310)의 형상은 원형, 사각형, 마름모형 등 여러 형상일 수 있다.
핀헤드부(310)에 형성된 홀(312)은 후술하는 바와 같이 반도체칩(200) 등의 외부리드(210)가 삽입되는 곳이다. 홀(312)의 크기는 핀헤드부(310) 하측으로 연장된 핀몸통부(320)가 관통홀(120)에 삽입될 수 있도록 관통홀(120)의 크기보다 작게 형성된다. 솔더링 연결핀(300)이 용이하게 관통홀(120)에 삽입되기 위해 홀(312)의 형상은 관통홀(120)의 형상에 대응되게 형성된 것이 바람직하며, 원형, 사각형, 마름모형 등 여러 형상일 수 있다.
핀몸통부(320)는 인쇄회로기판(100)의 관통홀(120)에 삽입되는 부분으로 지지부(322), 접합부(324)로 구성된다. 이러한 핀몸통부(320)는 복수개가 핀헤드부(310) 하면에 형성된다. 이하 핀몸통부(320)의 구성요소별로 살펴본다.
먼저 지지부(322)는 핀헤드부(310)의 하측으로 연장되는 부분이다. 지지부(322)는 솔더링 연결핀(300)이 인쇄회로기판(100)의 관통홀(120)에 삽입시, 관통홀(120)의 내측면과 맞닿는 부분으로 인쇄회로기판(100)과 전기적으로 연결될 수 있다.
접합부(324)는 솔더를 통해 반도체칩(200)의 외부리드(210)와 접합되는 부분으로 상기 지지부(322)에서 굴곡되게 연장된다. 접합부(324)의 굴곡은 솔더링시 발생하는 열응력을 흡수하여 기판의 변형 및 솔더의 파괴를 방지한다. 또한, 접합부(324)의 굴곡은 외부충격을 흡수함으로써 솔더 접합부분의 피로파괴를 방지한다.
이때, 접합부(324)는 도 3에 도시된 바와 같이 복수회 굴곡되어 연장될 수 있다. 접합부(324)가 복수개의 굴곡을 갖음으로써 솔더링에 의해 발생하는 열응력 및 외부충격을 더욱 효과적으로 흡수할 수 있다.
또한, 핀몸통부(320)는 도 4에 도시된 바와 같이 지지부(322)와 접합부(324) 사이에 외측으로 돌출된 걸림부(326)를 더 포함할 수 있다. 걸림부(326)는 솔더링 연결핀(300)이 인쇄회로기판(100)의 관통홀(120)에 삽입시 관통홀(120)의 하측에 걸리게 됨으로써 솔더링 연결핀(300)이 인쇄회로기판(100)으로부터 분리되는 것을 방지한다.
또한, 핀몸통부(320)는 핀헤드부(310)의 홀(312)의 둘레를 따라 동일한 간격으로 복수개가 형성된다. 복수개의 핀몸통부(320)가 핀헤드부(310)의 홀(312) 둘레를 따라 동일한 간격으로 형성됨으로써, 솔더링 연결핀(300)의 홀(312)에 삽입되는 외부리드(210)를 둘러싸도록 한다. 외부리드(210)가 외부리드(210)를 둘러싼 복수개의 접합부(324)와 솔더를 통해 연결됨으로써 더욱 견고히 결합된다.
또한, 복수개의 핀몸통부(320)는 동일한 형상으로 형성될 수 있다. 핀몸통부(320)는 동일한 크기 및 형태로서 복수개가 형성되어, 솔더링 연결핀(300)은 중공형 형상을 갖는다.
이때, 핀헤드부(310) 및 핀몸통부(320)는 금속으로 이루어질 수 있다. 솔더링 연결핀(300)은 금속으로 구성되어 인쇄회로기판(100)과 반도체칩(200)을 전기적으로 연결시킨다. 상기 금속으로는 전기전도성 및 가공성이 우수한 구리(Cu)가 바람직하지만, 반드시 이에 한정되는 것은 아니며 전기전도성을 갖는 모든 금속을 포함한다.
도 5 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 패키지 기판을 도시한 단면도이다.
본 발명에 따른 반도체 패키지 기판은 도 5에 도시된 바와 같이 회로패턴(110) 및 관통홀(120)이 형성된 인쇄회로기판(100), 상기 관통홀(120)에 삽입된 솔더링 연결핀(300), 외부리드(210)가 상기 솔더링 연결핀(300)에 삽입되어 인쇄회로기판(100)에 실장된 반도체칩(200)및 솔더링 연결핀(300)의 접합부(324)와 외부리드(210)를 연결하는 제1 솔더(132)를 포함한다. 이하 반도체 패키지 기판의 구성요소별로 나누어 살펴보도록 한다.
먼저 인쇄회로기판(100)(Printed Circuit Board; PCB)은 회로패턴(110) 및 관통홀(120)을 포함한다. 인쇄회로기판(100)은 페놀수지 절연판 또는 에폭시 수지 절연판 등 절연재에 형성된 내부 회로를 통하여 실장된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것으로서, 인쇄회로기판(100)에는 절연재의 한쪽 면에만 회로패턴(110)을 형성한 단면 PCB, 양쪽 면에 회로패턴(110)을 형성한 양면 PCB 및 다층으로 형성한 MLB(다층 인쇄회로기판(100))가 있다. 도 5에서는 양쪽면에 회로패턴(110)이 형성된 양면 인쇄회로기판(100)이 도시되어 있지만, 이에 제한되는 것은 아니며, 2 이상의 회로패턴(110)을 갖는 다층 인쇄회로기판(100)일 수 있다.
인쇄회로기판(100)에 형성된 회로패턴(110)은 솔더링 연결핀(300)과 전기적으로 연결되어 상기 솔더링 연결핀(300)과 솔더링을 통해 접합된 외부 부품과 전기적 신호를 주고 받는다.
또한, 인쇄회로기판(100)에 형성된 관통홀(120)은 내부에 동도금됨으로써, 회로패턴(110)과 솔더링 연결핀(300)이 전기적으로 연결될 수 있다.
다음으로 솔더링 연결핀(300)은 반도체 패키지 기판에 실장된 반도체칩(200)의 외부리드(210)와 솔더링을 통해 직접적으로 연결되며, 전술한 바와 같이 접합부(324)의 굴곡을 통해 열응력 및 외부충격을 흡수함으로써 반도체 패키지 기판의 변형 및 피로파괴를 방지한다. 솔더링 연결핀(300)은 삽입시, 핀몸통부(320)가 내부 동도금된 관통홀(120)과 맞닿아 인쇄회로기판(100)과 전기적으로 연결된다. 또한, 솔더링 연결핀(300)의 핀헤드부(310)가 관통홀(120) 주변에 형성된 회로패턴(110)의 상부에 접하게 됨으로써 회로패턴(110)과 전기적으로 연결될 수 있다.
이때 도 6에서 도시된 바와 같이 핀몸통부(320)는 상기 관통홀(120) 하측에 걸착되는 외측으로 돌출된 걸림부(326)를 지지부(322)와 접합부(324) 사이에 더 포함할 수 있다. 걸림부(326)가 관통홀(120) 하측에 걸착됨으로써 솔더링 연결핀(300)과 인쇄회로기판(100)이 더욱 견고히 결합하게 된다.
또한, 솔더링 연결핀(300)의 지지부(322)의 길이는 상기 인쇄회로기판(100)의 관통홀(120)의 길이에 대응함으로써 솔더링 연결핀(300)이 관통홀(120)에 삽입된 상태에서 걸림부(326)가 관통홀(120) 하측에 걸착되도록 한다.
또한, 핀몸통부(320)는 상기 핀헤드부(310)의 홀(312)의 둘레를 따라 동일한 간격 및 형상으로 복수개가 형성됨으로써, 솔더링 연결핀(300)은 반도체칩(200)의 외부리드(210)를 둘러싸는 중공형 형상을 갖는다.
반도체칩(200)은 외부리드(210)가 솔더링 연결핀(300)에 삽입되어 반도체 패키지 기판에 실장된다. 이러한 반도체칩(200)은 절연 게이트 양극성 트랜지스터(IGBT; Insulated gate bipolar transistor) 또는 다이오드 등일 수 있다. 다만 이에 한정되는 것은 아니며 능동소자, 수동소자 등 그 밖에 모든 전자소자를 포함한다. 반도체칩(200)의 외부리드(210)가 솔더를 통해 솔더링 연결핀(300)과 접합됨으로써, 인쇄회로기판(100)에 형성된 회로패턴(110)과 전기적으로 연결된다.
제1 솔더(132)는 솔더링 연결핀(300)의 접합부(324)와 반도체칩(200)의 외부리드(210)를 연결한다. 제1 솔더(132)는 반도체칩(200)을 반도체 패키지 기판과 전기적으로 연결하는 것과 동시에 반도체칩(200)을 반도체 패키지 기판에 고정시키는 역할을 한다. 제1 솔더(132)는 주석/납(Sn/Pb), 주석/은/구리(Sn/Ag/Cu), 주석/은(Sn/Ag), 주석/구리(Sn/Cu), 주석/비스무트(Sn/Bi), 주석/아연/비스무트(Sn/Zn/Bi), 주석/은/비스무트(Sn/Ag/Bi) 등의 조합으로 구성될 수 있다.
이때, 도 6에 도시된 바와 같이 제1 솔더(132)는 솔더링 연결핀(300)의 접합부(324) 하단과 반도체칩(200)의 외부리드(210)를 연결함이 바람직하다. 접합부(324)의 굴곡에는 제1 솔더(132)가 형성되지 않아, 접합부(324)의 굴곡이 열응력 및 외부충격을 효과적으로 흡수할 수 있다.
또한, 도 7에 도시된 바와 같이 반도체 패키지 기판은 솔더링 연결핀(300)의 핀헤드부(310)와 인쇄회로기판(100)을 연결하는 제2 솔더(134)를 더 포함할 수 있다. 제2 솔더(134)는 솔더링 연결핀(300)을 인쇄회로기판(100)에 더욱 견고하게 결합하게 하며, 또한, 제2 솔더(134)를 통해 인쇄회로기판(100)에 형성된 회로패턴(110)과 핀헤드부(310)가 전기적으로 연결될 수 있다.
도 8 내지 도 12는 본 발명의 바람직한 실시예에 따른 반도체칩의 실장방법을 공정 순서대로 도시한 단면도이다.
본 발명의 바람직한 실시예에 따른 반도체칩(200)의 실장방법은 (A) 회로패턴(110) 및 관통홀(120)이 형성된 인쇄회로기판(100)을 준비하는 단계, (B) 홀(312)이 형성된 핀헤드부(310), 핀헤드부(310) 하면에 형성된 복수개의 핀몸통부(320)를 포함하고, 상기 핀몸통부(320)는 핀헤드부(310)의 하측으로 연장된 지지부(322), 상기 지지부(322)에서 굴곡되게 연장된 접합부(324)를 포함하는 솔더링 연결핀(300)을 상기 관통홀(120)에 삽입하는 단계, (C) 상기 솔더링 연결핀(300)에 반도체칩(200)의 외부리드(210)를 삽입하는 단계 및 (D) 상기 솔더링 연결핀(300)의 상기 접합부(324)를 상기 외부리드(210)와 솔더링하는 단계를 포함한다. 이하 본 발명에 따른 반도체칩(200)의 실장방법에 대해 공정순서대로 설명하기로 한다.
먼저, 도 8에 도시된 바와 같이 회로패턴(110) 및 관통홀(120)이 형성된 인쇄회로기판(100)을 준비한다. 회로패턴(110)은 서브트랙티브(Subtractive) 공법, 애디티브(Additive) 공법, 세미 애디티브(Semi-additive) 공법 등을 이용하여 형성할 수 있다. 관통홀(120)의 내부에도 동도금을 하여 상기 회로패턴(110)과 전기적으로 연결되게 한다. 한편 관통홀(120)은 CNC(Computer Numerial Control drill), CO2 또는 Yag 레이저와 같은 드릴링 작업에 의해 형성할 수 있다.
다음, 도 9에 도시된 바와 같이 솔더링 연결핀(300)을 인쇄회로기판(100)의 관통홀(120)에 삽입한다. 관통홀(120)에 솔더링 연결핀(300)을 삽입 후에는 도 10에 도시된 바와 같이 반도체칩(200)의 외부리드(210)를 핀헤드부(310)에 형성된 홀(312)에 삽입한다.
다음으로 도 11에 도시된 바와 같이 솔더링 연결핀(300)의 접합부(324)와 외부리드(210)를 솔더링한다. 상기 솔더링을 통하여 외부리드(210)와 솔더링 연결핀(300)을 연결하는 제1 솔더(132)가 형성된다. 관통홀(120) 전체에 솔더를 충진하지 않고 솔더링 연결핀(300)의 일부와 외부리드(210)를 솔더링 함으로써, 열팽창계수 차이에 따른 열응력이 감소된다. 이러한 솔더링은 제1 솔더(132)의 용융온도 이상에서 20분 내지 30분 가열하는 리플로우 공정을 통해 수행될 수 있다.
이때, 솔더링 연결핀(300)의 하단과 상기 외부리드(210)를 솔더링하는 것이 바람직하다. 전술한 바와 같이 접합부(324)의 굴곡에는 솔더가 채워지지 않음으로써, 접합부(324)의 굴곡이 열응력 및 외부충격을 효과적으로 흡수하게 한다.
또한, 도 12에 도시된 바와 같이 추가적으로 솔더링 연결핀(300)의 핀헤드부(310)와 인쇄회로기판(100)을 솔더링할 수 있다. 상기 솔더링을 통하여 핀헤드부(310)와 인쇄회로기판(100)을 연결하는 제2 솔더(134)가 형성된다. 이는 솔더링 연결핀(300)의 접합부(324)와 외부리드(210)를 솔더링하는 공정 이전 또는 이후에 실시할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의해서 명확해질 것이다.
100 : 인쇄회로기판 110 : 회로패턴
120 : 관통홀 130 : 솔더
132 : 제1 솔더 134 : 제2 솔더
200 : 반도체칩 210 : 외부리드
300 : 솔더링 연결핀 310 : 핀헤드부
312 : 홀 320 : 핀몸통부
322 : 지지부 324 : 접합부
326 : 걸림부

Claims (16)

  1. 홀이 형성된 핀헤드부; 및
    상기 핀헤드부 하면에 형성된 복수개의 핀몸통부;
    를 포함하고, 상기 핀몸통부는 상기 핀헤드부의 하측으로 연장된 지지부, 상기 지지부에서 연장되며 상기 홀의 외측으로 굴곡진 형상을 갖는 접합부를 포함하는 것을 특징으로 하는 솔더링 연결핀.
  2. 청구항 1에 있어서,
    상기 핀몸통부는 상기 지지부와 상기 접합부 사이에 외측으로 돌출된 걸림부를 더 포함하는 것을 특징으로 하는 솔더링 연결핀.
  3. 청구항 1에 있어서,
    상기 복수개의 핀몸통부는 상기 홀의 둘레를 따라 동일한 간격으로 형성된 것을 특징으로 하는 솔더링 연결핀.
  4. 청구항 1에 있어서,
    상기 복수개의 핀몸통부는 동일한 형상으로 형성된 것을 특징으로 하는 솔더링 연결핀.
  5. 청구항 1에 있어서,
    상기 접합부는 상기 지지부에서 복수회 굴곡되어 연장된 것을 특징으로 하는 솔더링 연결핀.
  6. 청구항 1에 있어서,
    상기 핀헤드부 및 상기 핀몸통부는 금속으로 이루어진 것을 특징으로 하는 솔더링 연결핀.
  7. 회로패턴 및 관통홀이 형성된 인쇄회로기판;
    홀이 형성된 핀헤드부, 상기 핀헤드부 하면에 형성된 복수개의 핀몸통부를 포함하고, 상기 핀몸통부는 상기 핀헤드부의 하측으로 연장된 지지부, 상기 지지부에서 연장되며 상기 홀의 외측으로 굴곡진 형상을 갖는 접합부로 구성되며, 상기 핀몸통부가 상기 관통홀에 삽입된 솔더링 연결핀;
    적어도 하나의 외부리드를 포함하며, 상기 외부리드가 상기 솔더링 연결핀에 삽입되어 상기 인쇄회로기판에 실장된 반도체칩; 및
    상기 솔더링 연결핀의 상기 접합부와 상기 외부리드를 연결하는 제1 솔더;
    를 포함하는 것을 특징으로 하는 반도체 패키지 기판.
  8. 청구항 7에 있어서,
    상기 핀몸통부는 삽입되는 상기 관통홀 하측에 걸착되는 외측으로 돌출된 걸림부를 상기 지지부와 상기 접합부 사이에 더 포함하는 것을 특징으로 하는 반도체 패키지 기판.
  9. 청구항 7에 있어서,
    상기 지지부의 길이는 상기 핀몸통부가 삽입되는 상기 인쇄회로기판의 상기 관통홀 길이에 대응되는 것을 특징으로 하는 반도체 패키지 기판.
  10. 청구항 7에 있어서,
    상기 복수개의 핀몸통부는 상기 홀의 둘레를 따라 동일한 간격으로 형성된 것을 특징으로 하는 반도체 패키지 기판.
  11. 청구항 7에 있어서,
    상기 복수개의 핀몸통부는 동일한 형상으로 형성된 것을 특징으로 하는 반도체 패키지 기판.
  12. 청구항 7에 있어서,
    상기 제1 솔더는 상기 접합부의 하단과 상기 외부리드를 연결하는 것을 특징으로 하는 반도체 패키지 기판.
  13. 청구항 7에 있어서,
    상기 솔더링 연결핀의 상기 핀헤드부와 상기 인쇄회로기판을 연결하는 제2 솔더를 더 포함하는 것을 특징으로 하는 반도체 패키지 기판.
  14. (A) 회로 패턴 및 관통홀이 형성된 인쇄회로기판을 준비하는 단계;
    (B) 홀이 형성된 핀헤드부, 상기 핀헤드부 하면에 형성된 복수개의 핀몸통부를 포함하고, 상기 핀몸통부는 상기 핀헤드부의 하측으로 연장된 지지부, 상기 지지부에서 연장되며 상기 홀의 외측으로 굴곡진 형상을 갖는 접합부를 포함하는 솔더링 연결핀을 상기 관통홀에 삽입하는 단계;
    (C) 상기 솔더링 연결핀에 반도체칩의 외부리드를 삽입하는 단계; 및
    (D) 상기 솔더링 연결핀의 상기 접합부를 상기 외부리드와 솔더링하는 단계;
    를 포함하는 것을 특징으로 하는 반도체칩의 실장방법.
  15. 청구항 14에 있어서,
    상기 (D)단계에서 상기 접합부의 하단과 상기 외부리드를 솔더링하는 것을 특징으로 하는 반도체칩의 실장방법.
  16. 청구항 14에 있어서,
    상기 (D)단계 이후에,
    (E)상기 솔더링 연결핀의 상기 핀헤드부와 상기 인쇄회로기판을 솔더링하는 단계를 더 포함하는 것을 특징으로 하는 반도체칩의 실장방법.
KR1020100117694A 2010-11-24 2010-11-24 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법 KR101719822B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100117694A KR101719822B1 (ko) 2010-11-24 2010-11-24 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법
US13/010,709 US20120127681A1 (en) 2010-11-24 2011-01-20 Soldering connecting pin, semiconductor package substrate and method of mounting semiconductor chip using the same
JP2011011267A JP5517960B2 (ja) 2010-11-24 2011-01-21 半田付け連結ピン、前記半田付け連結ピンを利用した半導体パッケージ基板及び半導体チップの実装方法
CN201110038528.4A CN102480835B (zh) 2010-11-24 2011-02-14 焊接连接销、半导体封装基板以及使用它们安装半导体芯片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100117694A KR101719822B1 (ko) 2010-11-24 2010-11-24 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법

Publications (2)

Publication Number Publication Date
KR20120056128A KR20120056128A (ko) 2012-06-01
KR101719822B1 true KR101719822B1 (ko) 2017-03-27

Family

ID=46064225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100117694A KR101719822B1 (ko) 2010-11-24 2010-11-24 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법

Country Status (4)

Country Link
US (1) US20120127681A1 (ko)
JP (1) JP5517960B2 (ko)
KR (1) KR101719822B1 (ko)
CN (1) CN102480835B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143704B2 (en) * 2009-10-02 2012-03-27 Texas Instruments Incorporated Electronic assemblies including mechanically secured protruding bonding conductor joints
KR102089830B1 (ko) 2013-07-11 2020-03-16 니혼앗짜쿠단시세이소 가부시키가이샤 단자, 및 단자를 이용한 접속 구조
JP6171898B2 (ja) * 2013-12-02 2017-08-02 株式会社デンソー 電子装置及びその製造方法
KR101558743B1 (ko) 2014-03-04 2015-10-07 현대자동차주식회사 부품 체결력 증대를 위한 전자회로기판용 체결핀
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US10727168B2 (en) * 2014-09-15 2020-07-28 Nxp B.V. Inter-connection of a lead frame with a passive component intermediate structure
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
DE102016118527A1 (de) * 2016-09-29 2018-03-29 Phoenix Contact Gmbh & Co. Kg Bauelement, Positioniervorrichtung und Verfahren zur Lötbefestigung des Bauelements
DE102017206217A1 (de) * 2017-04-11 2018-10-11 Robert Bosch Gmbh Elektrische Kontaktanordnung
US10163773B1 (en) * 2017-08-11 2018-12-25 General Electric Company Electronics package having a self-aligning interconnect assembly and method of making same
JP7006024B2 (ja) * 2017-08-30 2022-01-24 富士電機株式会社 半導体装置及びその製造方法
EP4133574A4 (en) * 2020-04-07 2024-05-01 Milwaukee Electric Tool Corp IMPACT TOOL AND ELECTRIC MOTOR
JP7468149B2 (ja) * 2020-05-27 2024-04-16 富士電機株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106194A (en) * 1980-12-24 1982-07-01 Nippon Electric Co Printed board
JPS61195082U (ko) * 1985-05-28 1986-12-04
FR2602827B1 (fr) * 1986-08-18 1988-11-04 Melchior Jean Piston pour machines alternatives a compression de fluide gazeux et machines equipees de tels pistons
CN1420557A (zh) * 2001-11-16 2003-05-28 华泰电子股份有限公司 具嵌梢的散热板及其封装件
CN100544134C (zh) * 2005-07-20 2009-09-23 阿尔卑斯电气株式会社 连接元件以及使用了上述连接元件的电路连接装置

Also Published As

Publication number Publication date
JP2012114394A (ja) 2012-06-14
US20120127681A1 (en) 2012-05-24
KR20120056128A (ko) 2012-06-01
CN102480835A (zh) 2012-05-30
JP5517960B2 (ja) 2014-06-11
CN102480835B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
KR101719822B1 (ko) 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법
KR101332861B1 (ko) 아이씨 패키지 및 그 제조방법
KR101095130B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8379401B2 (en) Wiring board, method of manufacturing the same, and semiconductor device having wiring board
US20090242262A1 (en) Multi-layer wiring board and method of manufacturing the same
KR20190028760A (ko) 하부 리세스형 부품 배치
US8802999B2 (en) Embedded printed circuit board and manufacturing method thereof
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
JP6338895B2 (ja) 電気又は電子装置
TW201325343A (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
US7902465B1 (en) Optimizing PCB power and ground connections for lead free solder processes
US20150144390A1 (en) Wiring board and method for mounting semiconductor element on wiring board
JP2010219364A (ja) プリント配線基板の改造方法および改造済プリント配線基板
JP2005302854A (ja) 部品内蔵両面基板、部品内蔵両面配線板およびその製造方法
KR20160095520A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
JP2011029287A (ja) プリント配線基板、半導体装置及びプリント配線基板の製造方法
US20130105201A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
KR20150053592A (ko) 전자 소자 모듈 및 그 제조 방법
KR101983168B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101627244B1 (ko) 반도체 패키지
KR100512810B1 (ko) 스택 패키지 및 그 제조방법
CN113677102B (zh) 电路板的制备方法以及电路板
KR100992664B1 (ko) 회로기판 제조방법
JP4802679B2 (ja) 電子回路基板の実装方法
JP2006186094A (ja) 高信頼性プラスチック基板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant