CN103531564B - 带散热的功率晶体管及其形成方法 - Google Patents

带散热的功率晶体管及其形成方法 Download PDF

Info

Publication number
CN103531564B
CN103531564B CN201310267931.3A CN201310267931A CN103531564B CN 103531564 B CN103531564 B CN 103531564B CN 201310267931 A CN201310267931 A CN 201310267931A CN 103531564 B CN103531564 B CN 103531564B
Authority
CN
China
Prior art keywords
leg
tube core
integrated circuit
contact
contact end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310267931.3A
Other languages
English (en)
Other versions
CN103531564A (zh
Inventor
丁珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN103531564A publication Critical patent/CN103531564A/zh
Application granted granted Critical
Publication of CN103531564B publication Critical patent/CN103531564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及带散热的功率晶体管及其形成方法。器件包括：衬底、附接于一侧上的所述衬底的集成电路（IC）管芯、多个位于所述IC管芯的有源侧上的接触焊盘、多个导热且导电支脚，所述支脚中的每一个附接于所述其中一个接触焊盘上、以及形成于所述衬底、所述IC管芯和所述支脚的一部分周围的封装材料。所述支脚中的每一个的接触端部被暴露，并且所述接触端部的其中一个传导来自所述IC管芯内的晶体管的信号。

Description

带散热的功率晶体管及其形成方法
技术领域
本公开通常涉及功率晶体管，更确切的说，涉及带散热的功率晶体管。
背景技术
由于高热量和大电流的一些结合，功率晶体管通常产生大量的热量。散热能力对于使用功率晶体管的产品在预期寿命期间保持功能性功率晶体管非常重要。而且在某些产品，例如汽车产品中，可靠性可以是一项极其重要的问题。像不依赖于热量的高电流密度一样，热量本身可以变得有破坏性。电流和热量是相关的，但是如果电流密度变得太高，导电路径中接头处的热量的降解会退化，最终失败。
因此，需要提供改善上面提出的一个或多个问题的带散热的功率晶体管。
附图说明
本发明通过举例的方式说明并不被附图所限制，在附图中类似的参考符号表示类似的元素。附图中的元素说明是为了简便及清晰，不一定按比例绘制。
图1是在工艺中的一个阶段的功率晶体管器件结构的截面图；
图2是对图1的功率晶体管器件结构有用的散热结构的截面图；
图3是图2的散热结构的底视图；
图4是包括安装图2的散热结构的过程中的后续阶段的图1的功率晶体管器件结构的截面图；
图5是在过程中的后续阶段的图4的功率晶体管器件结构的截面图；
图6是图5的功率晶体管器件结构的顶视图；
图7是在过程中的后续阶段的图5和图6的功率晶体管器件结构的顶视图；
图8是图7的功率晶体管器件结构的截面图；
图9是在被安装到印刷电路板之后的图8的功率晶体管器件结构的截面图；以及
图10是图1和图4-图9的有功率晶体管的管芯（die）的简化顶视图。
具体实施方式
一方面，有至少一个功率晶体管的功率管芯被安装到封装衬底。金属散热器被成形为类似于有桌面和几个支脚的桌子。支脚被附接于功率管芯上的电连接。封装被执行以便暴露桌面并且使其与封装的顶面共面。桌面被切割以便功率管芯的电连接分别地延伸到作为桌面的一部分的封装顶面。桌面的一部分然后可以方便地附接于印刷电路板。这导致了功率管芯所接触的是金属桌面上的相对大的金属部分，从此电流密度被降低并且功率被消散。
图1所显示的是功率晶体管器件结构10；具有封装衬底12（其可以是flag）、引线14、引线15、安装到衬底12顶面的控制集成电路16、具有有源表面19的功率管芯18、将引线14电连接到集成电路16的丝线键合20、以及将功率管芯18电连接到控制集成电路16的丝线键合22。在这个例子中，对功率管芯18的控制是通过控制集成电路16实现的。引线15可以不一定被电连接，但形成支撑衬底12的引线框的一部分。图1所显示的常规的引线框包括衬底12、引线14、和引线15，并且还包括图1中未显示的其它引线和连接。功率管芯18包括至少一个功率晶体管并且可以被认为是集成电路管芯。
在图2中显示为截面图的是散热结构24，散热结构24是金属，金属可以是铜，并且散热结构24被形成为形状和桌子的形状相似。在图2中显示为截面图部分的是可以被认为是桌面26的连续上部分和可以被认为是支脚28、30和32的从桌面26向下延伸的分开的部分。
在图3中显示为底视图并且显示了图2的截面的位置的是进一步显示了支脚34、36和38的散热结构24。这里显示了在阵列中的支脚28、30、32、34、36和38，其中支脚28、30和32组成一排，支脚34、36和38组成另一排。支脚28、30、32、34、36和38可以分别有正方形截面。正方形可以是最有效的方式，但圆长方形也可以有效。尺寸可以改变，但有可能在毫米范围内。一个例子可以是截面图可以是约1平方毫米（mm），高度约2mm。另一个例子可以是0.5平方毫米，高度也可以不同。
图4所显示的是在通过附接材料40、42和44分别将支脚28、30和32安装到功率管芯18之后安装散热结构24之后的功率晶体管器件结构10。支脚34、36和38也被安装到功率管芯18，但是没有在这个截面图中显示。附接材料40、42和44都是导电和导热的并且可以是一种导电粘合剂。其它连接技术，例如焊接，可以被使用。功率管芯18被设计以便外部连接对齐到支脚28、30、32、34、36和38。附接材料也可以是焊料以改进性能，但可能会增加成本，尤其在修改管芯方面。
图5所显示的是在封装之后的功率晶体管器件结构10；封装导致了封装材料46有平坦的顶面48，顶面48与桌面26的也是平坦的顶面共面。引线，例如引线14和15，部分位于封装材料46内并且部分从封装材料46延伸。
图6所显示的是如图5所显示的功率晶体管器件结构10的顶视图。这里显示了桌面26的顶面50以及封装材料46的顶面48。
图7所显示的是在形成凹槽52、54和56以产生来自桌面26的外部接触58、60、62、64、66和68之后的功率晶体管器件结构10的顶视图。凹槽52、54和56可以通过使用被用于切割管芯的工具形成，其中合适的深度被设置以确保桌面26被切割但是没有深到对功率晶体管器件结构10的其它部分造成任何损害。确保丝线键合不在凹槽形成的路径上很重要。在图7中所显示的方向，凹槽52可以被认为是在X轴方向并且凹槽54和56可以被认为是在Y轴方向。去除桌面26的一些部分以形成外部接触58、60、62、64、66和68也可以通过其它方式完成，而不是例如使用激光器进行切割。
图8所显示的是与图1、图4和图5的截面图类似的截面图，但与图7所显示的过程处于同一阶段。这里显示了从功率管芯18到功率晶体管器件结构10外部的三个连接；其中的第一连接是通过附接材料40、支脚28和外部接触58；其中的第二连接是通过附接材料42、支脚30和外部接触60；并且其中的第三连接是通过附接材料44、支脚32和外部接触62。这里也显示了凹槽54和58充分延伸以便外部接触58、60和62相互分开。
图9所显示的是在将功率晶体管器件结构10连接到有键合焊盘74、76和78的印刷电路板72之后的安装好的功率器件70。外部接触58通过附接材料80被连接到键合焊盘74。外部接触60通过附接材料82被连接到键合焊盘76。外部接触62通过附接材料82被连接到键合焊盘78。没有在图中显示的引线也将附接于印刷电路板72以将功率晶体管器件结构10保持在适当位置。
使用大电流从功率管芯18通过附接材料40、支脚28和外部接触58传导的例子，由于支脚28和外部接触58的相对较大的截面，电流密度相对较低。这降低了由大电流密度引起的空隙的形成。与铝相比较，铜是一种相对较好的导体使得由于增大的截面和相比于铝而言铜的增强的传导性，电压降落更小。此外，相对较大的截面导致了有利的散热。与散热、电流密度以及电压降落相关的一个或多个益处可以被用于增加电流容量、寿命和/或可靠性。
图10所显示的是管芯18，显示了有耦合于丝线键合22的控制电极、耦合于附接材料40的第一电流电极、以及耦合于附接材料42的第二电流电极的示例功率晶体管90。使用附接材料、支脚和外部接触的其它连接也可以被实现用于管芯18的其它方面，例如其它晶体管、电源以及地面。
另一种方案是附接分开的接线柱以代替从桌面延伸的支脚和形成凹槽分裂桌面。在这种情况下，当附接于功率管芯时每一个接线柱将与其它接线柱分开。封装发生时其中接线柱被分开并且不要求凹槽的制作步骤。凹槽方案显然给安置接触以及在封装期间的稳定性提供好处。
目前应了解已经提供了一种方法，包括将功率管芯附接于引线框的。所述方法还包括将散热器附接于所述功率管芯的有源表面，其中所述散热器是导热且导电的，所述有源表面包括导电的键合焊盘，以及所述散热器包括平坦表面和多个附接于所述平坦表面一侧的支脚，所述支脚中的每一个附接于所述键合焊盘相应的一个。所述方法还包括模塑一种封装材料以包围所述功率管芯、所述引线框和所述散热器的所述支脚，其中所述平坦表面的顶面通过所述封装材料被暴露。所述方法还包括切割通过所述支脚间的所述平坦表面以形成电相互独立的外部接触。所述方法可具有的进一步特征在于所述将所述散热器附接于所述引线框是通过使用以下至少一种：导电粘合剂和导电键合。所述方法可能还包括通过使用包括化学蚀刻、激光器、冲压机、以及机械锯的至少其中一种在所述散热器上形成所述支脚。所述方法可具有的进一步特征在于所述平坦表面的所述顶面与所述封装材料的顶面（48）共面。所述方法可能还包括将控制管芯附接于所述引线框以及在所述控制管芯和所述功率管芯之间形成丝线键合。所述方法可能还包括将所述外部接触附接于电路板上的相应的电接触。所述方法可具有的进一步特征在于其中一个所述外部接触传导来自所述功率管芯内的功率晶体管的信号。所述方法可具有的进一步特征在于所述将散热器附接于所述电路板包括使用以下中至少一种：导电粘合剂和导电键合。
还公开的是一种方法，包括将管芯附接于衬底。所述方法还包括将多个支脚的每一个的第一端部附接于所述管芯的有源表面，其中所述多个支脚的每一个是导热且导电的，并且所述有源表面包括多个导电键合焊盘，所述支脚的每一个第一端部附接于相应的一个所述键合焊盘。所述方法还包括封装所述管芯和至少部分所述支脚到模塑料（moldcompound）中，其中所述支脚中的每一个形成通过所述模塑料被暴露的多个外部接触的相应一个的至少一部分。所述方法可具有的进一步特征在于所述支脚中的每一个的第二端部附接于表面，所述将所述支脚的所述第一端部附接于所述键合焊盘被执行的同时所述支脚的每一个所述第二端部附接于所述表面，并且所述表面的一侧在所述封装之后被暴露。所述方法可具有的进一步特征在于在所述封装之后，去除位于所述支脚之间的所述表面的至少一部分以形成所述外部接触，其中所述外部接触是电相互独立的。所述方法可具有的进一步特征在于所述支脚的所述第一端部具有占所述相应的键合焊盘的接触面积的50%到100%的暴露的表面区域。所述方法可具有的进一步特征在于在所述支脚附接于所述管芯的所述键合焊盘前后所述支脚保持相同的形状。所述方法可具有的进一步特征在于将所述支脚附接于所述衬底包括使用下列中的至少一种：导电粘合剂和导电键合。所述方法可能还包括去除位于所述支脚之间的所述表面的至少一部分以形成所述外部接触包括使用下列中的一种：机械锯和激光器。所述方法可具有的进一步特征在于所述管芯是功率管芯，并且其中一个所述外部接触传导来自所述功率管芯内的晶体管的信号。
还公开的是一种器件，包括衬底。所述器件还包括在一侧上附接于所述衬底的集成电路（IC）管芯。所述器件还包括多个位于所述IC管芯的有源侧上的接触焊盘。所述器件还包括多个导热且导电的支脚，所述支脚中的每一个附接于所述接触焊盘的相应一个。所述器件还包括形成于所述衬底、所述IC管芯以及所述支脚的一部分周围的封装材料，所述支脚中的每一个的接触端部被暴露，并且所述接触端部的其中一个传导来自所述IC管芯内的晶体管的信号。所述器件可能还包括所述接触端部的另一个耦合于电源和所述IC管芯内的所述晶体管之间。所述器件可具有的进一步特征在于所述IC管芯是功率管芯。所述器件可能还包括所述支脚通过使用导电粘合剂和导电键合的其中一种附接于所述接触焊盘。
此外，在说明书和权利要求中的术语“前面”、“后面”、“顶部”、“底部”、“上面”、“下面”等等，如果有的话，是用于描述性的目的并且不一定用于描述永久性的相对位置。应了解术语的这种用法在适当的情况下是可以互换的以便本发明所描述的实施例例如，能够在其它方向而不是本发明所说明的或在其它方面进行操作。
虽然本发明的描述参照具体实施例，正如随附权利要求书所陈述的，在不脱离本发明范围的情况下，可以进行各种修改以及变化。例如，可以发现其它金属而不是铜对散热器更有利。因此，说明书以及附图被认为是说明性而不是约束性的，并且所有这些修改是意图列入本发明范围内。关于具体实施例，本发明所描述的任何好处、优点或解决方案都不旨在被解释为任何或所有保护范围的关键的、必需的、或不必可少的特征或元素。
正如本发明所使用的，术语“耦合”不旨在限定为直接耦合或机械耦合。
此外，本发明所用的“a”或“an”（“一个”）被定义为一个或多个。并且，在权利要求中所用词语如“至少一个”以及“一个或多个”不应该被解释以暗示通过不定冠词“a”或“an”（“一个”）引入的其它请求保护的元素限定包括这样引入的请求保护的元素的任何特定权利要求仅包括一个这样的元素。即使当同一权利要求中包括引入性短语“一个或多个”或“至少一个”以及不定冠词，例如“a”或“an”（“一个”）。使用定冠词也是如此。
除非另有说明，使用术语如“第一”以及“第二”是用于任意区分这些术语描述的元素的。因此，这些术语不一定表示时间或这些元素的其它优先次序。

Claims (16)

1.一种功率晶体管器件，包括：
衬底；
在一侧上附接于所述衬底的集成电路(IC)管芯；
所述集成电路(IC)管芯的有源侧上的多个接触焊盘；
导热且导电的多个支脚，所述支脚中的每一个附接于所述接触焊盘中的相应一个；以及
形成于所述衬底、所述集成电路(IC)管芯和所述支脚的一部分周围的封装材料，其中所述支脚中的每一个的顶表面被暴露以形成接触端部，所述接触端部通过一个或多个凹槽而彼此分开，并且所述接触端部中的一个传导来自所述集成电路(IC)管芯内的晶体管的信号。
2.根据权利要求1所述的器件，还包括：
所述接触端部中的另一个耦合于电源和所述集成电路(IC)管芯内的所述晶体管之间。
3.根据权利要求1所述的器件，其中：
所述集成电路(IC)管芯是功率管芯。
4.根据权利要求1所述的器件，还包括：
所述支脚使用下列中的一种附接于所述接触焊盘：导电粘合剂和导电键合。
5.根据权利要求1所述的器件，还包括：
电路板，其中所述接触端部附接于所述电路板的键合焊盘。
6.根据权利要求5所述的器件，其中：
所述接触端部使用下列中的一种附接于所述电路板的所述键合焊盘：导电粘合剂、导热且导电材料。
7.根据权利要求1所述的器件，其中：
每一个所述支脚的所述顶表面与所述封装材料的顶表面共面。
8.根据权利要求1所述的器件，其中：
所述支脚的每一个接触端部具有占相应的键合焊盘的接触面积的50％到100％之间的暴露的表面面积。
9.一种功率晶体管器件，包括：
引线框；
附接于所述引线框的集成电路(IC)管芯；
所述集成电路(IC)管芯的有源侧上的多个接触焊盘；
导热且导电的多个支脚，所述支脚中的每一个附接于所述接触焊盘中的相应一个；以及
形成于所述引线框、所述集成电路(IC)管芯和所述支脚的一部分周围的封装材料，其中所述支脚中的每一个的顶表面被暴露以形成接触端部，所述接触端部通过一个或多个凹槽而彼此分开，并且所述接触端部中的一个传导来自所述集成电路(IC)管芯内的晶体管的信号。
10.根据权利要求9所述的器件，还包括：
附接于所述引线框的控制管芯，其中所述控制管芯与所述集成电路(IC)管芯通过丝线键合连接。
11.根据权利要求9所述的器件，还包括：
所述接触端部中的另一个耦合于电源和所述集成电路(IC)管芯内的所述晶体管之间。
12.根据权利要求9所述的器件，其中：
所述集成电路(IC)管芯是功率管芯。
13.根据权利要求9所述的器件，还包括：
所述支脚使用下列中的一种附接于所述接触焊盘：导电粘合剂和导电键合。
14.根据权利要求9所述的器件，还包括：
电路板，其中所述接触端部附接于所述电路板的键合焊盘。
15.根据权利要求14所述的器件，其中：
所述接触端部使用下列中的一种附接于所述电路板的所述键合焊盘：导电粘合剂、导热且导电材料。
16.根据权利要求9所述的器件，其中：
所述支脚的每一个接触端部具有占相应的键合焊盘的接触面积的50％到100％之间的暴露的表面面积。
CN201310267931.3A 2012-06-29 2013-06-28 带散热的功率晶体管及其形成方法 Active CN103531564B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/538,585 2012-06-29
US13/538,585 US8790964B2 (en) 2012-06-29 2012-06-29 Power transistor with heat dissipation and method therefor

Publications (2)

Publication Number Publication Date
CN103531564A CN103531564A (zh) 2014-01-22
CN103531564B true CN103531564B (zh) 2017-12-22

Family

ID=48699559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310267931.3A Active CN103531564B (zh) 2012-06-29 2013-06-28 带散热的功率晶体管及其形成方法

Country Status (3)

Country Link
US (2) US8790964B2 (zh)
EP (1) EP2680306B1 (zh)
CN (1) CN103531564B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8790964B2 (en) * 2012-06-29 2014-07-29 Freescale Semiconductor, Inc. Power transistor with heat dissipation and method therefor
KR20140018089A (ko) * 2012-07-25 2014-02-12 삼성전자주식회사 무선 통신 시스템에서 혼잡을 고려한 트래픽 오프로딩 방법 및 장치
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
IT201700055921A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Dispositivo a semiconduttore, circuito e procedimento corrispondenti
US11972999B2 (en) * 2021-12-07 2024-04-30 Globalfoundries U.S. Inc. Unlanded thermal dissipation pillar adjacent active contact

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1635950A (zh) * 2000-09-29 2005-07-06 英特尔公司 碳－碳及/或金属－碳纤维复合物的热散布体
US7851897B1 (en) * 2008-06-16 2010-12-14 Maxim Integrated Products, Inc. IC package structures for high power dissipation and low RDSon

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994029900A1 (en) * 1993-06-09 1994-12-22 Lykat Corporation Heat dissipative means for integrated circuit chip package
US6218732B1 (en) 1998-09-15 2001-04-17 Texas Instruments Incorporated Copper bond pad process
US6455924B1 (en) * 2001-03-22 2002-09-24 International Business Machines Corporation Stress-relieving heatsink structure and method of attachment to an electronic package
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
TW510034B (en) * 2001-11-15 2002-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
TW552689B (en) * 2001-12-21 2003-09-11 Siliconware Precision Industries Co Ltd High electrical characteristic and high heat dissipating BGA package and its process
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
TW556469B (en) * 2002-08-20 2003-10-01 Via Tech Inc IC package with an implanted heat-dissipation fin
JP3834023B2 (ja) * 2003-08-19 2006-10-18 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク
TW200636946A (en) * 2005-04-12 2006-10-16 Advanced Semiconductor Eng Chip package and packaging process thereof
TWI283553B (en) * 2005-04-21 2007-07-01 Ind Tech Res Inst Thermal enhanced low profile package structure and method for fabricating the same
US7605451B2 (en) 2006-06-27 2009-10-20 Hvvi Semiconductors, Inc RF power transistor having an encapsulated chip package
US7821116B2 (en) 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
US8018050B2 (en) * 2007-11-01 2011-09-13 National Semiconductor Corporation Integrated circuit package with integrated heat sink
TW200939407A (en) * 2008-03-13 2009-09-16 Chipmos Technologies Inc Multi-chip package structure and the method thereof
KR101095119B1 (ko) * 2009-08-19 2011-12-16 삼성전기주식회사 다이 패키지 및 그 제조방법
US8294276B1 (en) * 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
CN102842515A (zh) * 2011-06-23 2012-12-26 飞思卡尔半导体公司 组装半导体器件的方法
US8790964B2 (en) * 2012-06-29 2014-07-29 Freescale Semiconductor, Inc. Power transistor with heat dissipation and method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1635950A (zh) * 2000-09-29 2005-07-06 英特尔公司 碳－碳及/或金属－碳纤维复合物的热散布体
US7851897B1 (en) * 2008-06-16 2010-12-14 Maxim Integrated Products, Inc. IC package structures for high power dissipation and low RDSon

Also Published As

Publication number Publication date
US20140327124A1 (en) 2014-11-06
EP2680306B1 (en) 2019-01-09
CN103531564A (zh) 2014-01-22
US20140001655A1 (en) 2014-01-02
US8790964B2 (en) 2014-07-29
US9129930B2 (en) 2015-09-08
EP2680306A1 (en) 2014-01-01

Similar Documents

Publication Publication Date Title
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
CN100444371C (zh) 功率半导体封装
CN103531564B (zh) 带散热的功率晶体管及其形成方法
WO2012002294A1 (en) Stacked semiconductor device with heat dissipating member
EP2889902A1 (en) Electric power semiconductor device
US9666557B2 (en) Small footprint semiconductor package
US9203009B2 (en) Electrode module for LED lamp
JP2011139020A (ja) ヒートシンク及びこれを用いる集積回路組立品
CN111816572A (zh) 芯片封装及其形成方法、半导体器件及其形成方法、半导体装置及其形成方法、三相系统
JP5748547B2 (ja) 半導体装置
JP2008085002A (ja) 半導体装置およびその製造方法
EP0086724A2 (en) Integrated circuit lead frame with improved power dissipation
CN101419957A (zh) 半导体器件及其制造方法
US20190318974A1 (en) Circuit module and method of manufacturing the same
JP2004247589A (ja) 半導体装置
US11171273B2 (en) LED package with integrated features for gas or liquid cooling
JP4881369B2 (ja) 半導体装置の製造方法
JP2014123674A (ja) プリント基板の放熱構造
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
CN210349819U (zh) 功率器件模组
JP2006013555A (ja) 半導体装置
CN117012743A (zh) 电子器件组件
JP5352639B2 (ja) 半導体装置の製造方法
JP5271402B2 (ja) 半導体装置の製造方法
JP2006013554A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant