CN113658854B - 光刻方法和半导体器件的制造方法 - Google Patents

光刻方法和半导体器件的制造方法 Download PDF

Info

Publication number
CN113658854B
CN113658854B CN202111224067.XA CN202111224067A CN113658854B CN 113658854 B CN113658854 B CN 113658854B CN 202111224067 A CN202111224067 A CN 202111224067A CN 113658854 B CN113658854 B CN 113658854B
Authority
CN
China
Prior art keywords
edge
layer
photoresist layer
etched
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111224067.XA
Other languages
English (en)
Other versions
CN113658854A (zh
Inventor
周旭
钟志鸿
帅露
罗永华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202111224067.XA priority Critical patent/CN113658854B/zh
Publication of CN113658854A publication Critical patent/CN113658854A/zh
Application granted granted Critical
Publication of CN113658854B publication Critical patent/CN113658854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

本发明提供了一种光刻方法和半导体器件的制造方法,先通过光刻胶涂覆和化学的边缘光刻胶去除工艺来形成化学去边的第一光刻胶层,再以化学去边后的第一光刻胶层为掩膜刻蚀去除待刻蚀层的边缘,之后去除第一光刻胶层且重新形成第二光刻胶层,且第二光刻胶层在经过曝光和显影后能够暴露出待刻蚀层的边缘侧壁以及待刻蚀层的边缘外围的衬底表面,由此晶圆边缘上多余的光刻胶能被完全去除,避免了光刻工艺在晶圆边缘上产生光刻胶残留的问题,由此,在后续刻蚀待刻蚀层之后在晶圆边缘上不会产生因光刻胶残留而导致的刻蚀残留,进而保证所制造的半导体器件的性能和良率。

Description

光刻方法和半导体器件的制造方法
技术领域
本发明涉及集成电路制造技术领域,特别涉及一种光刻方法和半导体器件的制造方法。
背景技术
现有的半导体器件的制造过程中,通常会需要借助于光刻工艺来在晶圆上涂覆光刻胶层并将该光刻胶层图案化,之后基于该图案化后的光刻胶层的遮挡来刻蚀光刻胶层下方的膜层。
然而,现有的光刻工艺往往会在晶圆边缘上产生多余的光刻胶残留,在基于图案化后的光刻胶层向下刻蚀时,会导致晶圆边缘上的下方膜层上形成对应于光刻胶残留的多余结构,由此影响半导体器件的性能。
发明内容
本发明的目的在于提供一种光刻方法和半导体器件的制造方法,能够避免光刻工艺在晶圆边缘上产生光刻胶残留的问题,进而避免晶圆边缘上的光刻胶残留所导致的器件缺陷,保证所制造的半导体器件的性能和良率。
为实现上述目的,本发明提供一种光刻方法,其包括以下步骤:
提供一具有依次层叠的衬底和待刻蚀层的晶圆,在所述待刻蚀层上覆盖第一光刻胶层,并采用化学的边缘光刻胶去除工艺对所述第一光刻胶层进行去边;
以去边后的所述第一光刻胶层为掩膜,刻蚀所述待刻蚀层,以去除所述晶圆的边缘上的所述待刻蚀层;
去除所述第一光刻胶层,并在所述待刻蚀层和所述衬底上覆盖第二光刻胶层;
对所述第二光刻胶层进行曝光,所述曝光包括对所述晶圆的边缘以内的有效区域上的所述第二光刻胶层进行所需图案的曝光;
对所述第二光刻胶层进行显影,显影后剩余的所述第二光刻胶层为具有所需图案的图案化光刻胶层,且所述图案化光刻胶层暴露出所述待刻蚀层的边缘侧壁以及所述待刻蚀层的边缘外围的所述晶圆的表面。
可选地,所述第二光刻胶层为正性光刻胶;在所述待刻蚀层和所述衬底上覆盖所述第二光刻胶层之后,且在对所述第二光刻胶层进行曝光之前,还采用化学的边缘光刻胶去除工艺对所述第二光刻胶层进行去边,且对所述第二光刻胶层进行去边的宽度小于对所述第一光刻胶层进行去边的宽度。
可选地,所述曝光还包括对所述晶圆的边缘上的所述第二光刻胶层进行边缘曝光,且对所述第二光刻胶层进行边缘曝光的宽度大于对所述第一光刻胶层进行去边的宽度,以使得对所述第二光刻胶层进行显影后,所述晶圆的边缘上的所述第二光刻胶层被去除,并暴露出所述待刻蚀层的边缘侧壁以及所述待刻蚀层的边缘外围的所述晶圆的表面。
可选地,对所述第二光刻胶层进行去边的宽度为1.2mm~2.0mm;和/或,对所述第二光刻胶层进行边缘曝光的宽度为2.5mm~3.5mm。
可选地,在对所述第二光刻胶层进行曝光的步骤中,先对所述晶圆的边缘上的所述第二光刻胶层进行边缘曝光,后对所述晶圆的边缘以内的有效区域上的所述第二光刻胶层进行所需图案的曝光;或者,在对所述第二光刻胶层进行曝光的步骤中,同时对所述晶圆的边缘上的所述第二光刻胶层进行边缘曝光,以及,对所述晶圆的边缘以内的有效区域上的所述第二光刻胶层进行所需图案的曝光。
可选地,所述第二光刻胶层为负性光刻胶;对所述第二光刻胶层进行曝光时,所述晶圆的边缘上的所述第二光刻胶层未被曝光,使得对所述第二光刻胶层进行显影后,所述晶圆的边缘上的所述第二光刻胶层被去除,以暴露出所述待刻蚀层的边缘侧壁以及所述待刻蚀层的边缘外围的所述晶圆的表面。
可选地,对所述第一光刻胶层进行去边的宽度为1.5mm~2.5mm。
可选地,以去边后的所述第一光刻胶层为掩膜,刻蚀所述待刻蚀层后,所述待刻蚀层的侧壁与所述衬底的顶面之间的夹角为锐角。
基于同一发明构思,本发明还提供一种半导体器件的制造方法,其包括:
采用本发明所述的光刻方法,在一具有依次层叠的衬底和待刻蚀层的晶圆上形成图案化光刻胶层,所述待刻蚀层暴露出所述晶圆的边缘上的衬底的顶面,所述图案化光刻胶层形成在所述待刻蚀层的顶面上并具有所需图案并暴露出所述晶圆;
以所述图案化光刻胶层为掩膜,刻蚀所述待刻蚀层,以在所述待刻蚀层中形成所述所需图案所对应的图案。
可选地,所述衬底为IGBT器件所需的衬底,所述待刻蚀层为IGBT器件的发射极金属层。
与现有技术相比,本发明的技术方案至少具有以下有益效果之一:
1、先通过光刻胶涂覆和化学的边缘光刻胶去除工艺来形成化学去边的第一光刻胶层,再以去边后的第一光刻胶层为掩膜刻蚀去除待刻蚀层的边缘,以避免对后续重新覆盖的第二光刻胶层进行显影后在此处造成光刻胶残留和待刻蚀层残留,由此最终避免了光刻工艺在晶圆边缘上产生光刻胶残留的问题以及晶圆边缘上的光刻胶残留导致晶圆边缘上有待刻蚀层残留的问题。
2、当第二光刻胶层为正性光刻胶时,由于在涂覆第二光刻胶层之前,先刻蚀待刻蚀层以在晶圆的边缘上形成台阶,因此在去除第一光刻胶层且重新形成化学去边的第二光刻胶层时,可以利用该台阶来避免化学去边后的第二光刻胶层在晶圆边缘处形成过分隆起的光刻胶凸起(即化学去边后的第二光刻胶层在晶圆边缘处仅仅形成轻微隆起的光刻胶残留),进而在对第二光刻胶层进行边缘曝光和常规曝光并显影后,晶圆边缘上轻微隆起的光刻胶残留能被完全去除,图案化光刻胶层在待刻蚀层的边缘顶面和侧壁上均变得比较平缓,一致性提高,最终避免了光刻工艺在晶圆边缘上产生光刻胶残留的问题。
3、当第二光刻胶层为负性光刻胶时,由于在涂覆第二光刻胶层之前,先刻蚀待刻蚀层以在晶圆的边缘上形成台阶,因此在去除第一光刻胶层且重新涂覆第二光刻胶层时,可以利用该台阶来使得待刻蚀层顶面上的第二光刻胶层一致性提高,进而在对第二光刻胶层进行曝光并显影后,晶圆边缘上的第二光刻胶层能被完全去除,图案化光刻胶层暴露出待刻蚀层的边缘顶面和边缘侧壁,最终避免了光刻工艺在晶圆边缘上产生光刻胶残留的问题。
4、当以获得的图案化光刻胶层为掩膜刻蚀待刻蚀层时,因为晶圆边缘上没有光刻胶残留的问题,因此晶圆边缘上不会产生因光刻胶残留而导致的刻蚀残留,进而保证所制造的半导体器件的性能和良率。
5、方案简单,易于实施,成本较低。
附图说明
图1是一种现有的光刻工艺流程中的器件剖面结构示意图。
图2是本发明第一实施例的光刻方法的流程图。
图3是本发明第一实施例的光刻方法中的器件剖面结构示意图。
图4是本发明第二实施例的光刻方法的流程图。
图5是本发明第二实施例的光刻方法中的器件剖面结构示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为"在…上"、"连接到"其它元件或层时,其可以直接地在其它元件或层上、连接其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为"直接在…上"、"直接连接到"其它元件或层时,则不存在居间的元件或层。尽管可使用术语第一、第二等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的"一"、"一个"和"所述/该"也意图包括复数形式,除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语"和/或"包括相关所列项目的任何及所有组合。本文中边缘宽度W1、W2、W3均是指从晶圆的外沿向内延伸的宽度。
正如背景技术中所述,现有的光刻工艺往往会在晶圆边缘上产生多余的光刻胶残留,在基于图案化后的光刻胶层向下刻蚀时,会导致晶圆边缘上的下方膜层上形成对应于光刻胶残留的多余结构,由此影响半导体器件的性能。
以绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,IGBT)的发射极金属层的光刻工艺为例,当采用正性光刻胶来实施该光刻工艺时,其具体过程包括:首先,请参考图1中的(A),提供一具有衬底100和衬底100上的金属层101的晶圆10,在该晶圆10上旋涂正性光刻胶以形成光刻胶层20,在旋涂形成光刻胶层20的过程中,多余的正性光刻胶会被离心力推到晶圆10的边缘,大部分被甩离晶圆10,有一部分残留在晶圆10的边缘,且由于晶圆10边缘的气流相对速度很大,导致晶圆10边缘上残留的光刻胶很快固化,形成一圈隆起的光刻胶环(未图示),因此通常会通过边缘光刻胶去除技术(edge bead remove,简称EBR)对光刻胶层20进行去边,一般是先对光刻胶层20软烘,然后在晶圆10的边缘上喷洒少量洗边溶剂,并小心控制洗边溶剂不要达到光刻胶有效区域,如图1中的(B)所示,以去除晶圆边缘上的部分光刻胶,在洗边后再对晶圆10边缘上的光刻胶层进行边缘曝光(WaferEdge Exposure,WEE,即一种光学EBR),如图1中的(C)所示;接着,对晶圆10进行常规曝光,并进行显影,以去除光刻胶层20被边缘曝光的部分以及有效区域中被曝光的部分,从而在光刻胶层20中形成所需的发射极金属图案,如图1中的(D)所示;之后,以光刻胶层20为掩膜,刻蚀发射极金属层101,以在发射极金属层101中形成所需的发射极金属图案,如图1中的(E)所示。
上述的采用正性光刻胶实施光刻工艺的过程中,采用化学方法对光刻胶层20进行洗边时,由于化学EBR的特性(仅允许喷洒少量洗边溶剂且必须控制洗边溶剂不要达到光刻胶有效区域),因此其仅能去除晶圆10边缘上部分光刻胶环,光刻胶环残留下来会形成光刻胶凸起20a,由于该光刻胶凸起20a的厚度较大,容易造成WEE无法完全曝光该光刻胶凸起20a,进而在显影后导致晶圆10边缘上仍有光刻胶残留20b(即剩余的未曝光的光刻胶凸起20a),在后续以光刻胶层20为掩膜刻蚀发射极金属层101的过程中,该光刻胶残留20b导致该刻蚀无法完全去除晶圆10边缘上的多余发射极金属,进而在晶圆10边缘上形成金属残留101a。该金属残留101a在后续在制程,特别是化学镀制程中,会进一步进入其他缺陷(例如颗粒污染物缺陷,particle source等),最后影响器件性能,导致产品不良等问题。
而当采用负性光刻胶来实施该光刻工艺时,其具体过程相对上述的采用正性光刻胶实施的光刻工艺的过程,省略了对晶圆边缘上的光刻胶层进行边缘曝光(Wafer EdgeExposure,WEE,即一种光学EBR)的步骤,即其具体过程间述如下:请参考图1中的(A),提供一具有衬底100和衬底100上的金属层101的晶圆10,在该晶圆10上旋涂负性光刻胶以形成光刻胶层20,该过程同样会在晶圆10边缘上形成一圈隆起的光刻胶环(未图示);然后,通过边缘光刻胶去除技术(edge bead remove,简称EBR)对光刻胶层20进行去边,如图1中的(B)所示,以去除晶圆边缘上的部分光刻胶;接着,对晶圆10进行常规曝光,并进行显影,以去除光刻胶层20边缘及有效区域中未被曝光的部分,从而在光刻胶层20中形成所需的发射极金属图案,如图1中的(D)所示;之后,以光刻胶层20为掩膜,刻蚀发射极金属层101,以在发射极金属层101中形成所需的发射极金属图案,如图1中的(E)所示。
上述采用负性光刻胶实施光刻工艺的过程中,采用化学方法对光刻胶层20进行洗边时,由于化学EBR的特性(仅允许喷洒少量洗边溶剂且必须控制洗边溶剂不要达到光刻胶有效区域),因此其仅能去除晶圆10边缘上部分光刻胶环,光刻胶环残留下来会形成光刻胶凸起20a,由于该光刻胶凸起20a的厚度较大,显影步骤也难以完全去除该光刻胶凸起20a,导致晶圆10边缘上仍有光刻胶残留20b(即剩余的未曝光的光刻胶凸起20a),在后续以光刻胶层20为掩膜刻蚀发射极金属层101的过程中,该光刻胶残留20b导致该刻蚀无法完全去除晶圆10边缘上的多余发射极金属,进而在晶圆10边缘上形成金属残留101a。该金属残留101a在后续在制程,特别是化学镀制程中,会进一步进入其他缺陷(例如颗粒污染物缺陷,particle source等),最后影响器件性能,导致产品不良等问题。
基于此,本发明提供一种光刻方法和半导体器件的制造方法,以避免光刻工艺在晶圆边缘上产生光刻胶残留的问题,进而避免晶圆边缘上的光刻胶残留所导致的刻蚀残留问题,保证所制造的半导体器件的性能和良率。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
第一实施例
请参考图2,本发明第一实施例提供一种光刻方法,其包括以下步骤:
S101,提供一具有依次层叠的衬底和待刻蚀层的晶圆,在所述待刻蚀层上覆盖第一光刻胶层,并采用化学的边缘光刻胶去除工艺对所述第一光刻胶层进行去边;
S102,以去边后的所述第一光刻胶层为掩膜,刻蚀所述待刻蚀层,以去除所述晶圆的边缘上的所述待刻蚀层;
S103,去除所述第一光刻胶层,并在所述待刻蚀层和所述衬底上覆盖第二光刻胶层,所述第二光刻胶层为正性光刻胶;
S104,采用化学的边缘光刻胶去除工艺对所述第二光刻胶层进行去边;
S105,对去边后的所述第二光刻胶层进行曝光,所述曝光包括对所述晶圆的边缘上的所述第二光刻胶层进行边缘曝光,以及,对所述晶圆的边缘以内的有效区域上的所述第二光刻胶层进行所需图案的曝光;
S106,对曝光后的所述第二光刻胶层进行显影,显影后剩余的所述第二光刻胶层为具有所需图案的图案化光刻胶层,且所述图案化光刻胶层暴露出所述待刻蚀层的边缘侧壁以及所述待刻蚀层的边缘外围的所述晶圆的表面。
请参考图3中的(A),在步骤S101中,首先,提供一晶圆30,该晶圆30可以包括衬底300以及形成在衬底300上的待刻蚀层301;然后,通过旋涂工艺在待刻蚀层301上涂覆第一光刻胶层40,所述第一光刻胶层40可以是正性光刻胶,也可以是负性光刻胶,其中正性光刻胶未被曝光的部分在显影过程中被保留下来,而被曝光的部分在显影过程中被去除,而负性光刻胶与之相反,其被曝光的部分在显影过程中被保留下来,其未被曝光的部分在显影过程中被去除。
其中,衬底300可以是经过一系列集成电路加工制程后的半导体衬底,其内部可以形成有离子掺杂区、器件隔离结构、沟槽栅等等任意合适的结构,待刻蚀层301可以是单层结构,也可以是多层膜自下而上依次堆叠而成的复合层结构,例如其可以包括介电层、金属层、多晶硅层、金属硅化物层、金属氮化物层、底部抗反射层等等中的至少一种,其中金属层的材料可以是单金属或者合金。作为一种示例,晶圆30的衬底30为IGBT器件的衬底,其中可以形成有各种所需的离子掺杂区以及多晶硅栅极等,待刻蚀层301为金属层,其材料可以是铝铜AlCu合金,待刻蚀层301可以通过电镀、化学镀、溅射沉积等等合适的工艺形成在衬底300的整个上表面上。
请参考图3中的(B),在步骤S101中,在涂覆第一光刻胶层40之后,采用化学的边缘光刻胶去除技术(edge bead remove,简称EBR)对第一光刻胶层40进行化学去边,其具体过程是:先对涂覆好的第一光刻胶层40软烘,然后,在晶圆30的边缘(包括衬底300的边缘侧壁、待刻蚀层301的边缘侧壁、第一光刻胶层40的边缘侧壁以及第一光刻胶层40边缘上第一宽度内的顶表面)上喷洒少量洗边溶剂,并小心控制晶圆30的旋转速度、洗边溶剂的喷洒位置和喷洒方向,以去除晶圆30边缘上第一宽度W1内的第一光刻胶层40,且在该过程中同时保证晶圆40旋转所产生的离心力不会使得洗边溶剂到达晶圆30边缘以内的有效区域中的第一光刻胶层40的上表面上的问题,以及,脱落的光刻胶颗粒不会粘附到晶圆30背面上而造成晶圆30背面污染的问题。此外,化学去边后的第一光刻胶层40能暴露出待刻蚀层301的边缘,且待刻蚀层301的边缘被暴露的宽度即为第一宽度W1,即第一光刻胶层40的去边宽度为W1。W1可以介于1.5mm~2.5mm之间,例如W1=2mm。
请参考图3中的(C),在步骤S102中,以化学去边后的第一光刻胶层40为掩膜,刻蚀待刻蚀层301,以去除晶圆30边缘上被第一光刻胶层40暴露出的待刻蚀层301至衬底300的表面,此时,剩余的待刻蚀层301的边缘及其暴露出的衬底300的边缘形成台阶30a。且剩余的待刻蚀层301的边缘的侧壁为倾斜侧壁,其与未暴露出的衬底300的上表面之间的夹角301a为锐角(即待刻蚀层301的边缘的侧壁与其暴露出的衬底300的上表面之间构成钝角),由此进一步缓和台阶30a,提高后续涂覆第二光刻胶层50的厚度均一性,有利于提高后第二光刻胶层50的化学去边和边缘曝光效果。
请参考图3中的(B)至(D),在步骤S103中,首先,采用湿法去胶或者干法去胶等工艺去除第一光刻胶层40;然后,在待刻蚀层301及其暴露出的衬底300的表面上旋涂第二光刻胶层50,第二光刻胶层50为正性光刻胶。其中,第二光刻胶层50的涂覆厚度可以大于、小于或者等于第一光刻胶层40的涂覆厚度,具体可以根据需要来选择。本实施例中,图3中的(D)中示出的第二光刻胶层50的涂覆厚度小于待刻蚀层301边缘上的台阶高度,由此第二光刻胶层50随形覆盖在待刻蚀层301和衬底300上,且晶圆30边缘上的第二光刻胶层50随着台阶30a的形貌而随形形成了相对更加缓和的台阶(未标记)。
本实施例中,较佳地,第一光刻胶层40和第二光刻胶层50均为正性光刻胶,且材料相同,由此可以采用完全相同的涂胶设备、洗边设备、曝光设备、显影设备等来形成或者处理第一光刻胶层40和第二光刻胶层50,进而简化工艺,降低成本。
请参考图3中的(D)至(E),在步骤S104中,采用化学的边缘光刻胶去除技术(edgebead remove,简称EBR)对第二光刻胶层50进行化学去边,其具体过程是:先对涂覆好的第二光刻胶层50软烘,然后,在晶圆30的边缘(包括衬底300的边缘侧壁、待刻蚀层301的边缘侧壁、第二光刻胶层50的边缘侧壁以及第二光刻胶层50边缘上第二宽度内的顶表面)上喷洒少量洗边溶剂,并小心控制晶圆30的旋转速度、洗边溶剂的喷洒位置和喷洒方向,以去除晶圆30边缘上第二宽度W2内的第二光刻胶层50,且在该过程中同时保证晶圆40旋转所产生的离心力不会使得洗边溶剂到达晶圆30边缘以内的有效区域中的第二光刻胶层50的上表面上的问题,以及,脱落的光刻胶颗粒不会粘附到晶圆30背面上而造成晶圆30背面污染的问题。
本步骤中,采用化学的EBR工艺对第二光刻胶层50进行第二宽度W2的化学去边后,第二光刻胶层50的边缘落在待刻蚀层301的台阶30a外围,且第二光刻胶层50的边缘上形成的光刻胶凸起50a的高度较小,最高处也低于待刻蚀层301顶面上的第二光刻胶层50的顶面,甚至低于待刻蚀层301的顶面,如图3中的(E)所示,进而保证光刻胶凸起50a经后续的边缘曝光和显影后能完全被去除。
而且应当注意的是,在步骤S104中,化学去边后的第二光刻胶层50能覆盖原先被待刻蚀层301暴露出的衬底300的部分顶面,即第二光刻胶层50的去边宽度W2小于W1(或者说第二光刻胶层50边缘暴露出的衬底300的宽度为W2),由此,在对第二光刻胶层50进行化学洗边后,待刻蚀层301的侧壁和顶面均被剩余的第二光刻胶层50掩蔽在内。W2可以介于1.2mm~2.0mm之间,例如W2=1.8mm。
此外,应当理解的是,在步骤S103中由于待刻蚀层301和衬底300在晶圆30的边缘上形成台阶30a,因此在步骤S104中对第二光刻胶层50进行化学洗边后,只会形成轻微的隆起50a,该隆起50a的高度小于对第一光刻胶层40进行化学去胶后在第一光刻胶层40上形成的隆起的高度。
请参考图3中的(E)和(F),在步骤S105中,首先,对化学洗边后的第二光刻胶层50进行边缘曝光(WEE),然后,对晶圆30的边缘以内的有效区域上的第二光刻胶层50进行所需图案的曝光(又称为“常规曝光”)。其中,边缘曝光的宽度为W3,即当步骤S106中对第二光刻胶层50显影后,第二光刻胶层50边缘与衬底300的边缘之间距离(即对第二光刻胶层50进行边缘曝光的宽度)为W3,W3可以为常规的边缘曝光宽度,分别大于W2且≥W1,且允许存在±10%的工艺宽度误差,例如W3=2.5mm~3.5mm,作为一种示例,W3=3mm。
请参考图3中的(E)和(F),在步骤S106中, 对晶圆30上的完成边缘曝光和常规曝光的第二光刻胶层50进行显影,由此去除晶圆30边缘上多余的第二光刻胶层50以及晶圆30的有效区域内的多余的第二光刻胶层50,显影后剩余的第二光刻胶层50为具有所需图案的图案化光刻胶层,且暴露出待刻蚀层301的边缘侧壁以及待刻蚀层300边缘外围的衬底300的表面。本实施例中,W3>W1,使得形成的图案化光刻胶层(即显影后剩余的第二光刻胶层50)仅仅覆盖在晶圆30的有效区域内的待刻蚀层301的部分顶面上,也就是说,形成的图案化光刻胶层(即显影后剩余的第二光刻胶层50)暴露出晶圆30边缘上待刻蚀层301的边缘顶面和边缘侧壁以及待刻蚀层301外围的衬底300的顶面。
应当理解的是,由于步骤S102中在晶圆30的边缘上由待刻蚀层301和衬底300之间形成了台阶,能够使得第二光刻胶层50在去边前后均在台阶处的厚度相对缓和,且待刻蚀层301的边缘侧壁与裸露的衬底表面构成钝角,因此在对第二光刻胶层50进行边缘曝光时,能够使得晶圆30边缘上的衬底300表面上、待刻蚀层301的边缘侧壁上和待刻蚀层301的边缘顶面上的第二光刻胶层均被完全曝光,进而在显影后晶圆边缘上没有光刻胶残留,由此解决了现有技术中采用正性光刻胶来实施光刻工艺以制造晶圆的待刻蚀层所需的掩膜图案时,因对化学洗边形成的光刻胶凸起的边缘曝光不完全而导致显影后在晶圆边缘上产生光刻胶残留的问题。
需要说明的是,在本实施例中,在对第二光刻胶层50进行边缘曝光和常规曝光先后分开执行,且在完成曝光后一道对晶圆40边缘上以及有效区域内的第二光刻胶层50进行显影,但是本发明的技术方案并不仅仅限定于此,在本发明的一个其他实施例中,在曝光机和光罩的条件允许的情况下,可以同时对晶圆30的边缘上的第二光刻胶层50进行边缘曝光,以及,对该晶圆30的边缘以内的有效区域上的第二光刻胶层50进行所需图案的曝光(又称为常规曝光)。在本发明的另一个其他实施例中,可以先对晶圆30的边缘上的第二光刻胶层50进行边缘曝光并在边缘曝光后进行边缘显影,以去除边缘上的第二光刻胶层50,然后对该晶圆30的边缘以内的有效区域上的第二光刻胶层50进行所需图案的曝光(又称为常规曝光)以及常规曝光后的显影,以形成具有所需图案的图案化光刻胶层(即形成了待刻蚀层上所需的掩膜图案)。
基于同一发明构思,本实施例还提供一种半导体器件的制造方法,其包括以下步骤:
请参考图3中的(A)~(F),采用如上所述的步骤S101~S106(即本发明的光刻方法),在一具有依次层叠的衬底300和待刻蚀层301的晶圆30上形成图案化光刻胶层(即剩余的第二光刻胶层50),该图案化光刻胶层具有所需图案,且待刻蚀层301暴露出晶圆30的边缘上第一宽度W1内的衬底300的顶面,该图案化光刻胶层暴露出待刻蚀层301的边缘侧壁,并暴露出晶圆30的边缘上第三宽度W3内的衬底300的顶面;
接着,请参考图3中的(G),以该图案化光刻胶层为掩膜,刻蚀待刻蚀层301,以在待刻蚀层301中形成对应图案化光刻胶层中的所需图案的图案。其中,由于通过本发明的光刻方法形成的图案化光刻胶层(即剩余的第二光刻胶层50)在晶圆边缘30上没有光刻胶残留,因此,在以该图案化光刻胶层为掩膜,刻蚀待刻蚀层301之后,晶圆30边缘上的待刻蚀层301也没有额外的刻蚀残留,由此保证了器件的性能。
其中,衬底300例如为IGBT器件所需的衬底,待刻蚀层301例如为IGBT器件的发射极金属层,以该图案化光刻胶层为掩膜,刻蚀待刻蚀层301之后,剩余的待刻蚀层301形成IGBT器件的发射极端子。
第二实施例
请参考图4,本发明第二实施例提供一种光刻方法,其包括以下步骤:
S201,提供一具有依次层叠的衬底和待刻蚀层的晶圆,在所述待刻蚀层上覆盖第一光刻胶层,并采用化学的边缘光刻胶去除工艺对所述第一光刻胶层进行去边;
S202,以去边后的所述第一光刻胶层为掩膜,刻蚀所述待刻蚀层,以去除所述晶圆的边缘上的所述待刻蚀层;
S203,去除所述第一光刻胶层,并在所述待刻蚀层和所述衬底上覆盖第二光刻胶层,所述第二光刻胶层为负性光刻胶;
S204,对所述晶圆的边缘以内的有效区域上的所述第二光刻胶层进行所需图案的曝光;
S205,对所述第二光刻胶层进行显影,显影后剩余的所述第二光刻胶层为具有所需图案的图案化光刻胶层,且所述图案化光刻胶层暴露出所述待刻蚀层的边缘侧壁以及所述待刻蚀层的边缘外围的所述晶圆的表面。
请参考图5中的(A),在步骤S201中,首先,提供一晶圆30,该晶圆30可以包括衬底300以及形成在衬底300上的待刻蚀层301;然后,通过旋涂工艺在待刻蚀层301上涂覆第一光刻胶层40,所述第一光刻胶层40可以是正性光刻胶,也可以是负性光刻胶,其中正性光刻胶未被曝光的部分在显影过程中被保留下来,而被曝光的部分在显影过程中被去除,而负性光刻胶与之相反,其被曝光的部分在显影过程中被保留下来,其未被曝光的部分在显影过程中被去除。
请参考图5中的(B),在步骤S201中,在涂覆第一光刻胶层40之后,采用化学的边缘光刻胶去除技术(edge bead remove,简称EBR)对第一光刻胶层40进行化学去边,其具体过程如上文中的步骤S101的有关内容所述,在此不再赘述。此外,化学去边后的第一光刻胶层40能暴露出待刻蚀层301的边缘,且待刻蚀层301的边缘被暴露的宽度即为第一宽度W1,即第一光刻胶层40的去边宽度为W1。W1可以介于1.5mm~2.5mm之间,例如W1=2.2mm。
步骤S201与上文中的步骤S101基本相同,在此不再详述。
请参考图5中的(C),在步骤S202中,以化学去边后的第一光刻胶层40为掩膜,刻蚀待刻蚀层301,以去除晶圆30边缘上被第一光刻胶层40暴露出的待刻蚀层301至衬底300的表面,此时,剩余的待刻蚀层301的边缘及其暴露出的衬底300的边缘形成台阶30a。且剩余的待刻蚀层301的边缘的侧壁为倾斜侧壁,其与未暴露出的衬底300的上表面之间的夹角301a为锐角(即待刻蚀层301的边缘的侧壁与其暴露出的衬底300的上表面之间构成钝角),由此进一步缓和台阶30a,提高后续涂覆第二光刻胶层50’的厚度均一性,有利于提高后第二光刻胶层50’的边缘显影效果。
请参考图5中的(B)至(D),在步骤S203中,首先,采用湿法去胶或者干法去胶等工艺去除第一光刻胶层40;然后,在待刻蚀层301及其暴露出的衬底300的表面上旋涂第二光刻胶层50’,第二光刻胶层50’为负性光刻胶。其中,第二光刻胶层50’的涂覆厚度可以大于、小于或者等于第一光刻胶层40的涂覆厚度,具体可以根据需要来选择。本实施例中,图5中的(D)中示出的第二光刻胶层50’的涂覆厚度小于待刻蚀层301边缘上的台阶高度,由此第二光刻胶层50’随形覆盖在待刻蚀层301和衬底300上,且晶圆30边缘上的第二光刻胶层50’随着台阶30a的形貌而随形形成了相对更加缓和的台阶(未标记)。
请参考图5中的(D)至(E),在步骤S204中,对晶圆30的边缘以内的有效区域上的第二光刻胶层50’进行所需图案的曝光(又称为“常规曝光”),该曝光未对晶圆30边缘上的第二光刻胶层50’进行曝光,由此在后续的步骤S205中对第二光刻胶层50’显影后,第二光刻胶层50’的边缘能够被显影去除。
请参考图5中的(E)和(F),在步骤S205中, 对晶圆30上的完成常规曝光的第二光刻胶层50’进行显影,由此去除晶圆30 上所有区域中未被曝光的第二光刻胶层50’(即晶圆30边缘上多余的第二光刻胶层50’以及晶圆30的有效区域内的多余的第二光刻胶层50’ ),显影后剩余的第二光刻胶层50’为具有所需图案的图案化光刻胶层,且暴露出待刻蚀层301的边缘侧壁以及待刻蚀层300边缘外围的衬底300的表面。
应当理解的是,由于步骤S202中在晶圆30的边缘上由待刻蚀层301和衬底300之间形成了台阶,且待刻蚀层301的边缘侧壁与裸露的衬底表面构成钝角,因此能够使得步骤S203中重新涂覆的第二光刻胶层50’在台阶处和其他区域上的厚度相对均一,进而能够使得晶圆30边缘上的衬底300表面上、待刻蚀层301的边缘侧壁上、待刻蚀层301的边缘顶面上以及晶圆30有效区域内未被曝光的第二光刻胶层一同在显影时被完全去除,显影后晶圆边缘上没有光刻胶残留,由此解决了现有技术中采用负性光刻胶来实施光刻工艺以制造晶圆的待刻蚀层所需的掩膜图案时,因对化学洗边形成的光刻胶凸起的显影不完全而导致在晶圆边缘上产生光刻胶残留的问题。
本实施例中,较佳地,第一光刻胶层40和第二光刻胶层50均为负性光刻胶,且材料相同,由此可以采用完全相同的涂胶设备来形成,进而简化工艺,降低成本。
基于同一发明构思,本实施例还提供一种半导体器件的制造方法,其包括以下步骤:
请参考图5中的(A)~(E),采用如上所述的步骤S101~S106(即本发明的光刻方法),在一具有依次层叠的衬底300和待刻蚀层301的晶圆30上形成图案化光刻胶层(即剩余的第二光刻胶层50’),该图案化光刻胶层具有所需图案,且待刻蚀层301暴露出晶圆30的边缘上第一宽度W1内的衬底300的顶面,该图案化光刻胶层暴露出待刻蚀层301的边缘侧壁,并暴露出晶圆30的边缘上第三宽度W3内的衬底300的顶面;
接着,请参考图5中的(F),以该图案化光刻胶层为掩膜,刻蚀待刻蚀层301,以在待刻蚀层301中形成对应图案化光刻胶层中的所需图案的图案。其中,由于通过本发明的光刻方法形成的图案化光刻胶层(即剩余的第二光刻胶层50’)在晶圆边缘30上没有光刻胶残留,因此,在以该图案化光刻胶层为掩膜,刻蚀待刻蚀层301之后,晶圆30边缘上的待刻蚀层301也没有额外的刻蚀残留,由此保证了器件的性能。
综上所述,本发明的光刻方法以及半导体器件的制造方法,先通过光刻胶涂覆和化学的边缘光刻胶去除工艺来形成边缘被去除的第一光刻胶层,再以化学去边后的第一光刻胶层为掩膜刻蚀去除待刻蚀层的边缘,以在晶圆的边缘上形成台阶,由此可以利用该台阶来避免显影后的第二光刻胶层(即图案化光刻胶层)在晶圆边缘处形成过分隆起的光刻胶凸起(即化学去边后的第二光刻胶层在晶圆边缘处仅仅形成轻微隆起的残留),形成的图案化光刻胶层能暴露出待刻蚀层的边缘顶面和边缘侧壁,最终避免了光刻工艺在晶圆边缘上产生光刻胶残留的问题。当以获得的图案化光刻胶层为掩膜刻蚀待刻蚀层时,因为晶圆边缘上没有光刻胶残留的问题,因此晶圆边缘上不会产生因光刻胶残留而导致的器件缺陷,进而保证所制造的半导体器件的性能和良率,方案简单,易于实施,成本较低。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于本发明技术方案的范围。

Claims (10)

1.一种光刻方法,其特征在于,包括:
提供一具有依次层叠的衬底和待刻蚀层的晶圆,在所述待刻蚀层上覆盖第一光刻胶层,并采用化学的边缘光刻胶去除工艺对所述第一光刻胶层进行去边;
以去边后的所述第一光刻胶层为掩膜,刻蚀所述待刻蚀层,以去除所述晶圆的边缘上的所述待刻蚀层;
去除所述第一光刻胶层,并在所述待刻蚀层和所述衬底上覆盖第二光刻胶层;
对所述第二光刻胶层进行曝光,所述曝光包括对所述晶圆的边缘以内的有效区域上的所述第二光刻胶层进行所需图案的曝光;
对所述第二光刻胶层进行显影,显影后剩余的所述第二光刻胶层为具有所需图案的图案化光刻胶层,且所述图案化光刻胶层暴露出所述待刻蚀层的边缘侧壁以及所述待刻蚀层的边缘外围的所述晶圆的表面。
2.如权利要求1所述的光刻方法,其特征在于,所述第二光刻胶层为正性光刻胶;在所述待刻蚀层和所述衬底上覆盖所述第二光刻胶层之后,且在对所述第二光刻胶层进行曝光之前,还采用化学的边缘光刻胶去除工艺对所述第二光刻胶层进行去边,且对所述第二光刻胶层进行去边的宽度小于对所述第一光刻胶层进行去边的宽度。
3.如权利要求2所述的光刻方法,其特征在于,所述曝光还包括对所述晶圆的边缘上的所述第二光刻胶层进行边缘曝光,且对所述第二光刻胶层进行边缘曝光的宽度大于对所述第一光刻胶层进行去边的宽度,以使得对所述第二光刻胶层进行显影后,所述晶圆的边缘上的所述第二光刻胶层被去除,并暴露出所述待刻蚀层的边缘侧壁以及所述待刻蚀层的边缘外围的所述晶圆的表面。
4.如权利要求3所述的光刻方法,其特征在于,对所述第二光刻胶层进行去边的宽度为1.2mm~2.0mm;和/或,对所述第二光刻胶层进行边缘曝光的宽度为2.5mm~3.5mm。
5.如权利要求3所述的光刻方法,其特征在于,在对所述第二光刻胶层进行曝光的步骤中,先对所述晶圆的边缘上的所述第二光刻胶层进行边缘曝光,后对所述晶圆的边缘以内的有效区域上的所述第二光刻胶层进行所需图案的曝光;或者,在对所述第二光刻胶层进行曝光的步骤中,同时对所述晶圆的边缘上的所述第二光刻胶层进行边缘曝光,以及,对所述晶圆的边缘以内的有效区域上的所述第二光刻胶层进行所需图案的曝光。
6.如权利要求1所述的光刻方法,其特征在于,所述第二光刻胶层为负性光刻胶;对所述第二光刻胶层进行曝光时,所述晶圆的边缘上的所述第二光刻胶层未被曝光,使得对所述第二光刻胶层进行显影后,所述晶圆的边缘上的所述第二光刻胶层被去除,以暴露出所述待刻蚀层的边缘侧壁以及所述待刻蚀层的边缘外围的所述晶圆的表面。
7.如权利要求1-6中任一项所述的光刻方法,其特征在于,对所述第一光刻胶层进行去边的宽度为1.5mm~2.5mm。
8.如权利要求1-6中任一项所述的光刻方法,其特征在于,以去边后的所述第一光刻胶层为掩膜,刻蚀所述待刻蚀层后,所述待刻蚀层的侧壁与所述衬底的顶面之间的夹角为锐角。
9.一种半导体器件的制造方法,其特征在于,包括:
采用权利要求1-8中任一项所述的光刻方法,在一具有依次层叠的衬底和待刻蚀层的晶圆上形成图案化光刻胶层,所述待刻蚀层暴露出所述晶圆的边缘上的衬底的顶面,所述图案化光刻胶层形成在所述待刻蚀层的顶面上并具有所需图案并暴露出所述晶圆;
以所述图案化光刻胶层为掩膜,刻蚀所述待刻蚀层,以在所述待刻蚀层中形成所述所需图案所对应的图案。
10.如权利要求9所述的半导体器件的制造方法,其特征在于,所述衬底为IGBT器件所需的衬底,所述待刻蚀层为IGBT器件的发射极金属层。
CN202111224067.XA 2021-10-21 2021-10-21 光刻方法和半导体器件的制造方法 Active CN113658854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111224067.XA CN113658854B (zh) 2021-10-21 2021-10-21 光刻方法和半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111224067.XA CN113658854B (zh) 2021-10-21 2021-10-21 光刻方法和半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN113658854A CN113658854A (zh) 2021-11-16
CN113658854B true CN113658854B (zh) 2022-01-28

Family

ID=78484312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111224067.XA Active CN113658854B (zh) 2021-10-21 2021-10-21 光刻方法和半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN113658854B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020083621A (ko) * 2001-04-27 2002-11-04 삼성전자 주식회사 반도체 소자의 제조방법
JP2005332984A (ja) * 2004-05-20 2005-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
CN1825209A (zh) * 2005-02-24 2006-08-30 株式会社东芝 抗蚀剂图形形成方法和半导体器件的制造方法
CN110060957A (zh) * 2019-04-22 2019-07-26 长江存储科技有限责任公司 半导体结构及半导体工艺方法
CN110391135A (zh) * 2019-08-08 2019-10-29 武汉新芯集成电路制造有限公司 去除光刻胶残留的方法及半导体器件的制造方法
CN110568730A (zh) * 2019-09-03 2019-12-13 武汉新芯集成电路制造有限公司 半导体边缘光刻胶去除方法
CN111399350A (zh) * 2020-02-20 2020-07-10 武汉光安伦光电技术有限公司 一种图案化光敏bcb半导体结构的制备方法
CN112748638A (zh) * 2019-10-31 2021-05-04 沈阳芯源微电子设备股份有限公司 一种晶圆上厚胶边缘的去除方法
CN113506720A (zh) * 2021-06-21 2021-10-15 上海华力集成电路制造有限公司 一种晶圆背面平整度改善的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020083621A (ko) * 2001-04-27 2002-11-04 삼성전자 주식회사 반도체 소자의 제조방법
JP2005332984A (ja) * 2004-05-20 2005-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
CN1825209A (zh) * 2005-02-24 2006-08-30 株式会社东芝 抗蚀剂图形形成方法和半导体器件的制造方法
CN110060957A (zh) * 2019-04-22 2019-07-26 长江存储科技有限责任公司 半导体结构及半导体工艺方法
CN110391135A (zh) * 2019-08-08 2019-10-29 武汉新芯集成电路制造有限公司 去除光刻胶残留的方法及半导体器件的制造方法
CN110568730A (zh) * 2019-09-03 2019-12-13 武汉新芯集成电路制造有限公司 半导体边缘光刻胶去除方法
CN112748638A (zh) * 2019-10-31 2021-05-04 沈阳芯源微电子设备股份有限公司 一种晶圆上厚胶边缘的去除方法
CN111399350A (zh) * 2020-02-20 2020-07-10 武汉光安伦光电技术有限公司 一种图案化光敏bcb半导体结构的制备方法
CN113506720A (zh) * 2021-06-21 2021-10-15 上海华力集成电路制造有限公司 一种晶圆背面平整度改善的方法

Also Published As

Publication number Publication date
CN113658854A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
US6579757B2 (en) Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized
TWI260044B (en) Multi-step EBR process for liquid photosensitive material removal
CN110391135B (zh) 去除光刻胶残留的方法及半导体器件的制造方法
US8802510B2 (en) Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
CN109585279B (zh) 一种自对准双层图形的形成方法
US8524604B2 (en) Method for forming fine pattern of semiconductor device
EP3108498A1 (en) Semiconductor structures having t-shaped electrodes
US11769691B2 (en) Semiconductor device and formation method thereof
US7297607B2 (en) Device and method of performing a seasoning process for a semiconductor device manufacturing apparatus
US6348398B1 (en) Method of forming pad openings and fuse openings
CN113658854B (zh) 光刻方法和半导体器件的制造方法
JP2006253207A (ja) 塗布膜形成方法,半導体装置の製造方法
US20040077173A1 (en) Using water soluble bottom anti-reflective coating
US20050183960A1 (en) Polymer film metalization
US6114747A (en) Process design for wafer edge in VLSI
CN114843173A (zh) 半导体结构的形成方法
US8771534B2 (en) Manufacturing techniques for workpieces with varying topographies
US20230005746A1 (en) Method for preparing semiconductor device
US20240145244A1 (en) Method of patterning underlying structure
US20030087166A1 (en) Reticle and a method for manufacturing a semiconductor device using the same
JP4321079B2 (ja) 半導体装置を製造する方法
KR100348297B1 (ko) 반도체소자의 커패시터 제조방법
KR0177389B1 (ko) 반도체 장치의 매복접촉 형성방법
TW202403851A (zh) 基底的處理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant