JPS5943529A - 樹脂封止型電子部品の製造方法 - Google Patents
樹脂封止型電子部品の製造方法Info
- Publication number
- JPS5943529A JPS5943529A JP15410982A JP15410982A JPS5943529A JP S5943529 A JPS5943529 A JP S5943529A JP 15410982 A JP15410982 A JP 15410982A JP 15410982 A JP15410982 A JP 15410982A JP S5943529 A JPS5943529 A JP S5943529A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- lower surfaces
- tablets
- type electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 title claims description 8
- 239000011347 resin Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title description 9
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000007789 sealing Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 3
- 238000000465 moulding Methods 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 11
- 238000000748 compression moulding Methods 0.000 abstract description 2
- 238000005266 casting Methods 0.000 abstract 2
- 239000003822 epoxy resin Substances 0.000 abstract 2
- 239000005011 phenolic resin Substances 0.000 abstract 2
- 229920000647 polyepoxide Polymers 0.000 abstract 2
- 230000003213 activating effect Effects 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000002131 composite material Substances 0.000 abstract 1
- 238000004382 potting Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 4
- 239000004814 polyurethane Substances 0.000 description 3
- 229920002635 polyurethane Polymers 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010924 continuous production Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000877 Melamine resin Polymers 0.000 description 1
- 241001553014 Myrsine salicina Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- JDSHMPZPIAZGSV-UHFFFAOYSA-N melamine Chemical compound NC1=NC(N)=NC(N)=N1 JDSHMPZPIAZGSV-UHFFFAOYSA-N 0.000 description 1
- 150000007523 nucleic acids Chemical class 0.000 description 1
- 102000039446 nucleic acids Human genes 0.000 description 1
- 108020004707 nucleic acids Proteins 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- XNGIFLGASWRNHJ-UHFFFAOYSA-L phthalate(2-) Chemical compound [O-]C(=O)C1=CC=CC=C1C([O-])=O XNGIFLGASWRNHJ-UHFFFAOYSA-L 0.000 description 1
- -1 poly Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明Ｍ ｔ↑で、子ｒ部器、電電機器等に用いられる
樹脂肘＋ｌｚ型電子部品の製造方法に関するもので、そ
の目的とする七ころｔ・」少量多品種生産、連続生産を
可６Ｆ）ならしめ且つ不良発生率を低−「すしめること
にある。
樹脂肘＋ｌｚ型電子部品の製造方法に関するもので、そ
の目的とする七ころｔ・」少量多品種生産、連続生産を
可６Ｆ）ならしめ且つ不良発生率を低−「すしめること
にある。
ｆＫ来の同脂封１）：型電子部品の製造方法は第１図に
示すよう（でり−１゛フト′−ム１に素子２全ダイポン
デイングし、てからインナーポンディング３し次にパッ
シベーション４してからトランスファー成形して素Ｐ全
樹脂５で封１にして樹脂封［上型電子部品全仁）るもの
て゛、大量少品抑牛ρｒ、ハツチ牛θｊパに好ｉ１：’
ｌｉであるが少１負多品ｔｒ＋ｒ生９ｔ・、連δ・、Ｙ
生産Ｇて不向さで叶つ不良発７１−．； 、’ｉ（！も
６〜７％と、１イ、いものでちった。
示すよう（でり−１゛フト′−ム１に素子２全ダイポン
デイングし、てからインナーポンディング３し次にパッ
シベーション４してからトランスファー成形して素Ｐ全
樹脂５で封１にして樹脂封［上型電子部品全仁）るもの
て゛、大量少品抑牛ρｒ、ハツチ牛θｊパに好ｉ１：’
ｌｉであるが少１負多品ｔｒ＋ｒ生９ｔ・、連δ・、Ｙ
生産Ｇて不向さで叶つ不良発７１−．； 、’ｉ（！も
６〜７％と、１イ、いものでちった。
本発明は上記欠点を解決−１−イ）も・′）で、１１−
ドフレームの一１二１：１酊に１ｉ覧形月第１タフ゛１
・、１・を夫々１□１己むンし成ＩＦＪ一体後、該Ｉル
：形品に二ノ；千を・ｑ″イインリーボンテ′イング千
プハら塁子金ボ、ディングで１寸１Ｆ−するプこめ少６
（名品４′ｉ１７生産、連Ｂｊ牛近をｉｊｌ ６Ｆ＋な
らしめ且つ不良発生率を１〜２％（（低トをぜることが
できたものである。
ドフレームの一１二１：１酊に１ｉ覧形月第１タフ゛１
・、１・を夫々１□１己むンし成ＩＦＪ一体後、該Ｉル
：形品に二ノ；千を・ｑ″イインリーボンテ′イング千
プハら塁子金ボ、ディングで１寸１Ｆ−するプこめ少６
（名品４′ｉ１７生産、連Ｂｊ牛近をｉｊｌ ６Ｆ＋な
らしめ且つ不良発生率を１〜２％（（低トをぜることが
できたものである。
以Ｆ本発明の一実施例を・、ｉ＜ ２１’、ｌ ４）
ｌン、１面により熟１明する。１は金属製リード７レー
ノ・で、リードフレーム１の上ト面（ｌイ“−）１ノー
ルＪ、１７７脂、エボＮシ樹脂、不ｐｐ、 Ｊｌｉｌポ
リエステル樹脂、リアリルフタレーを嗣脂、シリコン樹
脂、メラミン！、％！ ＩＩＦｉ、ポリアミド、ポリイ
ミド、ポリフヌジエン、ポリスフレフメン、ポリウレタ
ン等の」１独又に７１ｉ合物又Ｃ」乃・［スト物からな
る成形拐料タプレ、、） トロ 、 ６’を夫々配設し
７圧縮ｉ成形等で成形一体後、核酸１［・品７［半丁２
をグイインナーポンディング８してかＧ、素了２ヲ７丁
ノール槓１１１！ｔ、工＋Ｊ−゛ギシｔ、ソ）脂、イ＼
ＩＩ、←１じ↑ζリエスラール１１”１１１［旨、シプ
リルフタレート４＋；、ｌ １ｌｉｉ、シリコンＴ「ｊ
ｌｉｊ 。
ｌン、１面により熟１明する。１は金属製リード７レー
ノ・で、リードフレーム１の上ト面（ｌイ“−）１ノー
ルＪ、１７７脂、エボＮシ樹脂、不ｐｐ、 Ｊｌｉｌポ
リエステル樹脂、リアリルフタレーを嗣脂、シリコン樹
脂、メラミン！、％！ ＩＩＦｉ、ポリアミド、ポリイ
ミド、ポリフヌジエン、ポリスフレフメン、ポリウレタ
ン等の」１独又に７１ｉ合物又Ｃ」乃・［スト物からな
る成形拐料タプレ、、） トロ 、 ６’を夫々配設し
７圧縮ｉ成形等で成形一体後、核酸１［・品７［半丁２
をグイインナーポンディング８してかＧ、素了２ヲ７丁
ノール槓１１１！ｔ、工＋Ｊ−゛ギシｔ、ソ）脂、イ＼
ＩＩ、←１じ↑ζリエスラール１１”１１１［旨、シプ
リルフタレート４＋；、ｌ １ｌｉｉ、シリコンＴ「ｊ
ｌｉｊ 。
ポリアミド、ポリ、（ミド、ボリブグジ］ン、ポリスル
ーフｎン、ポリウレクンｔ′厚の、Ｆ４ｊ口中又し、ｉ
汀４１４合′抄クタートり−１変４’ｌ物からなるｔ１
’ ７［＞ ｎＮでボ、アイング９で１＼ｔ ＋ｌして
（５′Ｈ脂封１１〕ｃ！！ ？ｊｊ子部品を・ｔζ）る
もソフ）である。成形（］料ダブレ、１シｉリードフレ
ームの十Ｆｉ４“１１に夫々配設゛ずろことが必ガ［で
、好ましく １′：ｆ 、ｌ・「−而（τ夫々１ ｎ５
ｉｌ配置投′するととが５′Ｊまし２い。なお素子、ダ
イインーノ″−ホンディンク、ソー１゛フレー １−
表面’ Ｖｒ ＋＃； ’Ｉｔｔ４４料や１１・形相と
の拌′着・叶を白子させるためσ）６１Ｊ処ｆＪ１＋
、ゴーティンゲタｊｌ ｉｌｌ等のン占・ｊ生化処用１
を加１−ておくこともできるものである。
ーフｎン、ポリウレクンｔ′厚の、Ｆ４ｊ口中又し、ｉ
汀４１４合′抄クタートり−１変４’ｌ物からなるｔ１
’ ７［＞ ｎＮでボ、アイング９で１＼ｔ ＋ｌして
（５′Ｈ脂封１１〕ｃ！！ ？ｊｊ子部品を・ｔζ）る
もソフ）である。成形（］料ダブレ、１シｉリードフレ
ームの十Ｆｉ４“１１に夫々配設゛ずろことが必ガ［で
、好ましく １′：ｆ 、ｌ・「−而（τ夫々１ ｎ５
ｉｌ配置投′するととが５′Ｊまし２い。なお素子、ダ
イインーノ″−ホンディンク、ソー１゛フレー １−
表面’ Ｖｒ ＋＃； ’Ｉｔｔ４４料や１１・形相と
の拌′着・叶を白子させるためσ）６１Ｊ処ｆＪ１＋
、ゴーティンゲタｊｌ ｉｌｌ等のン占・ｊ生化処用１
を加１−ておくこともできるものである。
息子説、明シｙ’ｒ−ヨウｌＫ本発明（７） ｆ＜ｌ＋
Ｉ脂ｔｓｔ ｌ夕１すｆｌ、ｃ ：ｒ一部品の１ｌｌｌ
ｌ造ノｊ法（でよれば少幇多品神／：１τ産、連続生産
苓Ｔ実上］ルすることができ一目つり一ドフレームの鴬
（形が全く々いブこめ不良発生率を従来方法より５％低
Ｆさゼることかできだものである。
Ｉ脂ｔｓｔ ｌ夕１すｆｌ、ｃ ：ｒ一部品の１ｌｌｌ
ｌ造ノｊ法（でよれば少幇多品神／：１τ産、連続生産
苓Ｔ実上］ルすることができ一目つり一ドフレームの鴬
（形が全く々いブこめ不良発生率を従来方法より５％低
Ｆさゼることかできだものである。
第１図を」従来の樹脂材Ｉヒ型電子１（１つ品の製４１
方法”ｔｆ（了ｊ）１１１品ノミ１す＋１１ｊ ：、ｆ
ｊ法ノｌｆ’＋Ｅ略エイ’＋゛ｌ ｌ−Ｃ：Ｆ＞ ；ニ
ー 、、１（」リードフ１／−ム、２（（：′、イ、８
ｊ１インナーボン１イング、４６．（バ、シベーシオン
、５ＨＪｌ＋’七１′、♀。 ６ 、６’ ）、！成４Ｅ４；を料ダブｌ／、Ｉ’、７
ｆノ１＋＋い１３品、８（′Ｊグイインナーー）ｉンデ
ィング、（）ｔ１ボ、ディングであ２）、 特ボ１出ハ自人 挨１７屯−■丁（ｌ）、会社社 代用１人方即士 竹 尼 １改 九 （ｉ’（か２名） ；ｉ’； １１．″ ／７ ・ｉ’ｔ２ｉ、１
方法”ｔｆ（了ｊ）１１１品ノミ１す＋１１ｊ ：、ｆ
ｊ法ノｌｆ’＋Ｅ略エイ’＋゛ｌ ｌ−Ｃ：Ｆ＞ ；ニ
ー 、、１（」リードフ１／−ム、２（（：′、イ、８
ｊ１インナーボン１イング、４６．（バ、シベーシオン
、５ＨＪｌ＋’七１′、♀。 ６ 、６’ ）、！成４Ｅ４；を料ダブｌ／、Ｉ’、７
ｆノ１＋＋い１３品、８（′Ｊグイインナーー）ｉンデ
ィング、（）ｔ１ボ、ディングであ２）、 特ボ１出ハ自人 挨１７屯−■丁（ｌ）、会社社 代用１人方即士 竹 尼 １改 九 （ｉ’（か２名） ；ｉ’； １１．″ ／７ ・ｉ’ｔ２ｉ、１
Claims (1)
- ｆｉ＋ リードフレームのヒ「而に成彬セ月タブレ、
ト金夫々配設し成形一体後、核成形品に素子をグイイン
ナーポンディングしてから素子をポツティングで月１１
−するととを特徴とする樹脂封１に型電子部品の囮、イ
５方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15410982A JPS5943529A (ja) | 1982-09-03 | 1982-09-03 | 樹脂封止型電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15410982A JPS5943529A (ja) | 1982-09-03 | 1982-09-03 | 樹脂封止型電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5943529A true JPS5943529A (ja) | 1984-03-10 |
Family
ID=15577117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15410982A Pending JPS5943529A (ja) | 1982-09-03 | 1982-09-03 | 樹脂封止型電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943529A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283655A (ja) * | 1993-03-26 | 1994-10-07 | Kyocera Corp | 半導体素子収納用パッケージ |
-
1982
- 1982-09-03 JP JP15410982A patent/JPS5943529A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283655A (ja) * | 1993-03-26 | 1994-10-07 | Kyocera Corp | 半導体素子収納用パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5943529A (ja) | 樹脂封止型電子部品の製造方法 | |
| CN104325264A (zh) | 一种模具直接成型的工艺方法 | |
| CN206967695U (zh) | 一种陶瓷生产用成型装置 | |
| JPS5943526A (ja) | 樹脂封止型電子部品の製造方法 | |
| JPH01146710A (ja) | ワックス模型製造用樹脂型 | |
| CN205439116U (zh) | 一种无分模线痕迹模具及产品 | |
| CN212472620U (zh) | 乳胶制品及乳胶制品成型模具 | |
| CN117463817A (zh) | 箱包类产品的生产方法 | |
| US2924548A (en) | Process for making laminated hardboard product | |
| JP7182161B2 (ja) | 樹脂成形品の製造方法 | |
| CN202225488U (zh) | 新型复合纤维热成型毡 | |
| US903189A (en) | Method of making plastic ornaments. | |
| JPS6150157B2 (ja) | ||
| DE1604661A1 (de) | Verfahren zur Herstellung von Gegenstaenden aus Kunststoff und Vorrichtung zur Durchfuehrung des Verfahrens | |
| SU1433844A1 (ru) | Способ получени формы дл изготовлени копий художественных изделий | |
| DE407073C (de) | Herstellung von hochprozentigem Schwefelnatrium | |
| CN102924930A (zh) | 银器制作用填充胶 | |
| JP2022189724A (ja) | 積層モールディング装置 | |
| CN201833587U (zh) | 单体多层成型模具 | |
| JP2766489B2 (ja) | エポキシボンディング用成形型 | |
| TWI335265B (en) | Mold for manufacturing plastic product | |
| CN118024534A (zh) | Pvdc-pet共挤膜及其吹膜成型模具 | |
| Nishikawa et al. | Method for Producing a Composite Material | |
| CN113320267A (zh) | 碳纤维表面免喷涂加工工艺 | |
| JPH01186311A (ja) | 多層板の製造方法 |