JP2665062B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2665062B2
JP2665062B2 JP4270491A JP4270491A JP2665062B2 JP 2665062 B2 JP2665062 B2 JP 2665062B2 JP 4270491 A JP4270491 A JP 4270491A JP 4270491 A JP4270491 A JP 4270491A JP 2665062 B2 JP2665062 B2 JP 2665062B2
Authority
JP
Japan
Prior art keywords
metal layer
dicing
semiconductor device
chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4270491A
Other languages
English (en)
Other versions
JPH04258150A (ja
Inventor
佳弘 野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4270491A priority Critical patent/JP2665062B2/ja
Priority to DE1991620243 priority patent/DE69120243T2/de
Priority to EP19910312090 priority patent/EP0499752B1/en
Publication of JPH04258150A publication Critical patent/JPH04258150A/ja
Application granted granted Critical
Publication of JP2665062B2 publication Critical patent/JP2665062B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
【０００１】この発明は半導体装置の製造方法に関し、
特にダイシング時の加工精度並びに作業効率の向上を図
ったものに関するものである。
【０００２】
【従来の技術】図４は従来の製造方法を用いて製造され
た半導体装置の構造の一例を示す斜視図であり、この図
の装置では、半導体基板１上に集積回路パターン６を形
成し、半導体基板１の裏に半導体基板１よりバイアホー
ル５を介した接地電極兼ヒートシンク用の金属層１３を
形成して構成されている。
【０００３】また図５は上記従来の半導体装置となる半
導体ウェハをチップ状態に分離する方法を説明するため
の図であり、本方法では分離後に後工程の容易さを考慮
し、伸縮性のあるダイシングテープ７に半導体基板１及
び金属層１３とで構成されるウェハを貼りつけた後、半
導体基板１が化学薬品によりエッチングされて取り除か
れてできたダイシングライン８上に沿ってダイシングブ
レード９により金属層１３をダイシング分離して作製さ
れる。従ってダイシング工程により作製されるチップの
金属層１３の側面の形状は平坦なものとなっている。
【０００４】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のように構成されているので、ダイシング
時に金属の延性のため図５に示すように、ダイシングブ
レード９に沿うようにバリ１０が金属層１３下面のダイ
シングテープ７に向けて発生し、その後のチップダイボ
ンド時にこのバリ１０により十分な接合を得ることが困
難であった。
【０００５】例えば半導体基板に厚さ３０μｍのＧａＡ
ｓを用い、５０μｍのＡｕからなる金属層を用いて半導
体ウェハを構成し、これをダイシングする場合、金属層
下面に約２０〜３０μｍのバリが生じることとなる。
【０００６】また、マスクを用いてエッチングしてチッ
プを分割する方法もあり、この方法を用いれば上述のよ
うなチップ下面のバリは生じないが、チップ側面の寸法
制御が難しく、また分割後のチップがバラバラになり後
工程であるダイボンド工程への移行が迅速に行なえず、
製造歩留が悪いという問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、製造歩留が良く、ダイボンド時
に十分な接合が得られる半導体装置の製造方法を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、チップ領域を分割するダイシングライ
ンに沿って金属層をダイシングする際に、金属層裏面側
に粘着剤を用いて金属層よりも硬度の大きい物質からな
る層を装着してダイシングブレードを用いてダイシング
を行なうようにしたものである。
【０００９】また、金属層よりも硬度の大きい物質とし
て光透過性のものを用い、光に感応して粘着力が低下す
る粘着剤を用いたものである。
【００１０】
【作用】この発明においては、ダイシング時に金属層裏
面側に、金属層よりも硬度の大きい物質からなる層が存
在するため、ダイシング時に金属層下面の金属の延性に
よるバリを低減することができ、またダイシングテープ
を用いているため後工程への移行が迅速に行える。
【００１１】さらに、金属層よりも硬度の大きい物質は
光透過性であるため、光に感応して粘着力が低下する粘
着剤を用いることで、チップをこれら部材から容易に剥
離することができる。
【００１２】
【実施例】図１及び図２はこの発明の一実施例による半
導体装置の製造方法により製造された半導体チップを裏
面側からみた斜視図及び断面図であり、図において、１
はその表面に集積回路パターンが形成された半導体基
板、２は接地電極とヒートシンクを兼ねるよう設けられ
た金メッキ層（接地電極兼ヒートシンク）であり、上記
基板表面の集積回路パターンとバイアホールを介して接
続されている。
【００１３】またこの実施例により製造されたチップ裏
面側の金メッキ層側面４の、金属層２の表面３に対する
バリによる凹凸は５μｍ以内となっており、また金メッ
キ層側面４はダイシングにより平坦な構造を有するもの
となっている。
【００１４】図３はこの発明の一実施例による半導体装
置の製造方法によるダイシング工程時の断面図であり、
図において、図１及び図２と同一符号は同一または相当
部分を示し、７はダイシングテープ、９はダイシングブ
レード、１２はダイシング時に金メッキ層２の金が延び
てバリができるのを抑制するためにウェハ裏面側の金メ
ッキ層２の表面に厚み５μｍ以内の粘着剤１１を介して
接着された厚さ１５０〜２００μｍ程度のサファイヤウ
ェハである。また上記粘着剤１１としては光に感応して
粘着力が低下するようなものを用いる。
【００１５】次に動作について説明する。従来例と同様
にして半導体基板１が化学薬品によってエッチングして
取り除かれてできたダイシングライン８上に沿ってダイ
シングブレード９により金属層２を切断するが、切断時
の金属層２の延性によるバリ１０は図３（ｂ）に示され
るように、その下方に金属層２よりも硬度の大きなサフ
ァイヤウェハ１２があるため粘着剤１１の厚さ以下（５
μｍ以下）に抑えられることとなる。
【００１６】次に半導体基板１と分離された金メッキ層
２とからなる半導体チップをダイシングテープ７から剥
離した後、金属メッキ層２下方の切断されたサファイヤ
ウェハ１２を取り除く時には、半導体チップ裏面の半透
明なサファイヤウェハ１２に光を照射して粘着剤１１の
粘着力を低下させることで容易に剥離することができ
る。
【００１７】このように本実施例によれば、延性の大き
い金メッキ層２の下方に粘着剤１１を用いて、金メッキ
層２よりも硬度の大きなサファイヤウェハ１２を装着
し、ダイシングテープ７を用いて金メッキ層２をダイシ
ング加工するようにしたから、金メッキ層２下方に生じ
るバリは粘着剤１１の厚さ（５μｍ）程度に抑えられ、
バリによる影響は次のダイボンド工程で実用上問題のな
い程度となり、ダイボンド時に十分な接合を得ることが
できる。
【００１８】また、ダイシングテープ７を用いてダイシ
ングを行なうようにしているため、チップ分割後のダイ
ボンド工程へ迅速に移行させることができ、製造歩留が
低下することがない。
【００１９】さらに、サファイヤウェハ１２は半透明な
光透過性物質であり、粘着剤１１として光に感応して粘
着力が低下するものを用いることで、後にチップから切
断されたサファイヤウェハ１２を取り除く作業が容易に
行える。
【００２０】さらに、ダイシングによりチップ分割加工
を行なうようにしているため切断面（チップ側面の金属
層）が平坦となり、溶液を用いて行なうときのように寸
法制御が困難となることがない。
【００２１】なお、上記実施例では金属層２よりも硬度
の大きい物質としてサファイヤウェハを用いたが、サフ
ァイヤウェハ以外にガラス板等の金属層２よりも硬度の
大きい物質であれば他の物質を用いても上記実施例と同
様の効果を得ることができる。
【００２２】また、上記実施例では半導体基板１の裏面
に設ける金属層２として金メッキ層を用いたが、金属層
２として銀あるいは銅等の延性の大きい金属が用いられ
る場合には上記実施例と同様の効果を期待することがで
きる。
【００２３】また、上記実施例では光に感応して粘着力
が低下する性質を有する粘着剤を用いたが、容易に半導
体チップを分離できるような他の粘着剤を用いてもかま
わない。
【００２４】さらに、上記実施例では粘着層１１の厚さ
を５μｍ以内としたが、粘着層の厚さはこれに限られる
ものでなく、金属層２のバリがダイボンド時に実用上問
題のない厚さとなるような厚さであればよい。
【００２５】
【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、チップ領域を分割するダイシン
グラインに沿って金属層をダイシングする際に、チップ
裏面側の金属層表面に粘着剤を用いて金属層よりも硬度
の大きい物質からなる層を装着してダイシングテープを
用いてダイシングを行なうようにしたので、製造歩留を
低下させることなく、ダイシング時の金属層のバリを抑
制することができ、後工程であるダイボンド時に充分な
接合を得ることができるという効果がある。
【００２６】さらに、金属層よりも硬度の大きい物質は
光透過性であるため、光に感応して粘着力が低下する粘
着剤を用いることで、チップを金属層よりも硬度の大き
い物質から容易に剥離することができ、作業性に優れて
いるという効果がある。
【図面の簡単な説明】
【図１】この発明の一実施例による半導体装置の製造方
法により製造された半導体装置の斜視図である。
【図２】この発明の一実施例による半導体装置の製造方
法により製造された半導体装置の断面図である。
【図３】この発明の一実施例による半導体装置の製造方
法におけるダイシング工程時の断面図である。
【図４】従来の半導体装置の製造方法により製造された
半導体装置の斜視図である。
【図５】従来の半導体装置の製造方法におけるダイシン
グ工程時の断面図である。
【符号の説明】
１ 半導体基板 ２ 金メッキ層（金属層） ３ 金メッキ層（金属層）表面 ４ 金メッキ層（金属層）側面 ５ バイアホール ６ 集積回路パターン ７ ダイシングテープ ８ ダイシングライン ９ ダイシングブレード １０ バリ １１ 粘着剤 １２ サファイヤウェハ １３ 金属層

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体ウェハ裏面全面にヒートシンク用
    の金属層が形成され、上記ウェハをエッチングしてダイ
    シングラインを設けてチップ領域に分割する工程と、 上記金属層の裏面側にダイシングテープを装着して、上
    記ダイシングラインに沿って上記金属層をダイシングし
    てダイボンド用の半導体チップを形成する工程とを備え
    た半導体装置の製造方法において、 上記ダイボンド用の半導体チップを形成する工程は、 上記金属層とダイシングテープとの間の金属層裏面側に
    該金属層よりも硬度の大きい物質からなる層を粘着剤を
    介して設けてダイシングを行なうものであることを特徴
    とする半導体装置の製造方法。
  2. 【請求項２】 上記金属層裏面側に設けられた金属層よ
    りも硬度の大きい物質として光透過性のものを用いると
    ともに、粘着剤として光に感応して粘着力が低下するも
    のを用いたことを特徴とする請求項１記載の半導体装置
    の製造方法。
JP4270491A 1991-02-12 1991-02-12 半導体装置の製造方法 Expired - Lifetime JP2665062B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4270491A JP2665062B2 (ja) 1991-02-12 1991-02-12 半導体装置の製造方法
DE1991620243 DE69120243T2 (de) 1991-02-12 1991-12-30 Verfahren zum Zerteilen eines Halbleiterwafers, der eine Halbleiterschicht und eine Metallschicht aufweist, in Chips
EP19910312090 EP0499752B1 (en) 1991-02-12 1991-12-30 Method for dividing a semiconductor wafer comprising a semiconductor layer and a metal layer into chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4270491A JP2665062B2 (ja) 1991-02-12 1991-02-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04258150A JPH04258150A (ja) 1992-09-14
JP2665062B2 true JP2665062B2 (ja) 1997-10-22

Family

ID=12643453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4270491A Expired - Lifetime JP2665062B2 (ja) 1991-02-12 1991-02-12 半導体装置の製造方法

Country Status (3)

Country Link
EP (1) EP0499752B1 (ja)
JP (1) JP2665062B2 (ja)
DE (1) DE69120243T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067735A (ko) * 1997-02-11 1998-10-15 문정환 반도체 패키지의 제조방법
KR100332967B1 (ko) * 2000-05-10 2002-04-19 윤종용 디지털 마이크로-미러 디바이스 패키지의 제조 방법
US6573156B1 (en) 2001-12-13 2003-06-03 Omm, Inc. Low defect method for die singulation and for structural support for handling thin film devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142893A (en) * 1977-09-14 1979-03-06 Raytheon Company Spray etch dicing method
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JPH02271558A (ja) * 1989-04-12 1990-11-06 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE69120243D1 (de) 1996-07-18
EP0499752A2 (en) 1992-08-26
EP0499752A3 (en) 1992-11-19
JPH04258150A (ja) 1992-09-14
DE69120243T2 (de) 1996-10-31
EP0499752B1 (en) 1996-06-12

Similar Documents

Publication Publication Date Title
JP2836334B2 (ja) 高出力半導体装置の製造方法
US5731222A (en) Externally connected thin electronic circuit having recessed bonding pads
US6399415B1 (en) Electrical isolation in panels of leadless IC packages
JP2763441B2 (ja) 半導体装置の製造方法
US8389334B2 (en) Foil-based method for packaging intergrated circuits
KR20100131159A (ko) 플라즈마를 이용한 다이싱 방법
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
US5457072A (en) Process for dicing a semiconductor wafer having a plated heat sink using a temporary substrate
JP2000182995A (ja) 半導体装置の製造方法
US20070128835A1 (en) Semiconductor package structure and method for separating package of wafer level package
JP2007116141A (ja) Ｗｌｐのパッケージ分離方法
JPS63261851A (ja) 半導体素子の製造方法
JP2665062B2 (ja) 半導体装置の製造方法
US6214639B1 (en) Method of producing a semiconductor device
JPH0774131A (ja) ダイシング装置及び半導体チップの加工方法
JP2861264B2 (ja) 半導体装置の製造方法
JP2606940B2 (ja) 半導体装置およびその製造方法
JPH07302772A (ja) ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置
JP2002110716A (ja) 半導体装置の製造方法
JPH06112312A (ja) 半導体チップの製造方法
JPH07147262A (ja) 半導体デバイスの製造方法
JPH06338563A (ja) 半導体装置及びその製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP2001176761A (ja) 薄層基板半導体装置及びその製造方法
KR20010001596A (ko) 웨이퍼로부터 반도체패키지용 반도체칩의 가공방법과 이를 이용한 반도체패키지 및 그 제조방법