KR20100131159A - 플라즈마를 이용한 다이싱 방법 - Google Patents

플라즈마를 이용한 다이싱 방법 Download PDF

Info

Publication number
KR20100131159A
KR20100131159A KR1020090049910A KR20090049910A KR20100131159A KR 20100131159 A KR20100131159 A KR 20100131159A KR 1020090049910 A KR1020090049910 A KR 1020090049910A KR 20090049910 A KR20090049910 A KR 20090049910A KR 20100131159 A KR20100131159 A KR 20100131159A
Authority
KR
South Korea
Prior art keywords
wafer
etching
plasma
dicing
cassette ring
Prior art date
Application number
KR1020090049910A
Other languages
English (en)
Other versions
KR101094450B1 (ko
Inventor
천정환
김규한
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020090049910A priority Critical patent/KR101094450B1/ko
Priority to US12/549,825 priority patent/US8222120B2/en
Publication of KR20100131159A publication Critical patent/KR20100131159A/ko
Application granted granted Critical
Publication of KR101094450B1 publication Critical patent/KR101094450B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

저유전율과 얇은 두께를 갖는 웨이퍼 소잉 공정에서 칩핑(chipping) 및 크랙(crack) 결함을 방지하고, 추가 웨이퍼 코팅 공정을 실시하지 않으며, 플라즈마 식각에서 별도의 식각 마스크를 사용하지 않는 플라즈마를 이용한 다이싱 방법에 관해 개시한다. 이를 위해 본 발명은 웨이퍼 전면의 스크라이브 라인을 이미지 인식하여 그 정보를 이용하여 웨이퍼 뒷면에서 플라즈마 식각을 포함하는 2단계 식각으로 웨이퍼에서 개별 반도체 칩을 분리한 후, 이를 확장 테이프 혹은 다이접착 필름에 붙이는 적용예를 제공한다.
플라즈마 식각, 접착 테이프, 다이싱, 저유전율 웨이퍼.

Description

플라즈마를 이용한 다이싱 방법{Dicing method using a plasma etching}
본 발명은 반도체 패키지의 제조공정에 관한 것으로, 더욱 상세하게는 저유전 물질을 포함하는 웨이퍼에 대한 플라즈마 다이싱(plasma dicing) 방법에 관한 것이다.
반도체 패키지 조립(assembly) 공정에 있어서, 다이싱 공정(dicing process)이란, 웨이퍼에 포함된 복수개의 반도체 칩을 블레이드(blade) 혹은 레이저(LASER)등을 사용하여 절단하는 공정을 지칭하며, 다른 의미로 웨이퍼를 리드프레임 혹은 인쇄회로기판 등과 같은 반도체 패키지용 기본 프레임 위에 탑재할 수 있도록 개별 반도체 칩으로 분리하는 공정을 말한다.
최근들어 웨이퍼 제조공정에서 반도체 소자의 고용량화, 고속화, 미세화 공정이 발달됨에 따라, 금속간 절연소재로 저유전 물질(Low K material)의 사용이 점차 증가하고 있는 추세이다. 이러한 저유전 물질이란 일반적으로 실리콘 산화물의 유전상수보다 유전율이 낮은 물질을 통칭한다.
한편, 저유전 물질을 포함하는 웨이퍼는 블레이드를 사용한 다이싱 공정에서 반도체 칩이 부분적으로 깨지는 칩핑 결함(chipping defect), 반도체 칩에 금이 발 생하는 크랙 결함(crack defect)이 자주 발생하는 문제가 있다. 이러한 문제점을 해결하기 위해 현재 반도체 패키지 조립 공정에서 칩핑 결함이나 크랙 결합을 예방할 수 있는 새로운 개념의 다이싱 방법이 필요한 시점이다.
이러한 요구에 대응하기 위해, 반도체 패키지 조립공정에서 점차 블레이드를 사용한 웨이퍼 다이싱 공정 대신에 레이저나 플라즈마 식각을 통한 다이싱 공정이 적용되고 있다. 왜냐하면, 기존의 웨이퍼 절단수단으로 사용되는 블레이드의 회전 속도를 조절하여 웨이퍼를 절단할 경우, 칩핑 결함이나 크랙 결함의 발생은 최소화되지만, 고품질로 절단된 반도체 칩을 얻을 수는 없기 때문이다. 또한 블레이드의 회전 속도를 조절할 경우, 단위 시간당 절단되는 반도체 칩의 개수가 적어져서 생산성이 떨어지는 문제점이 발생한다.
한편, 레이저를 사용한 다이싱 방법은, 웨이퍼의 스크라이브 라인에 홈(groove)을 형성하거나, 스크라이브 라인을 완전히 절단할 때, 절단된 실리콘 입자가 반도체 칩 활성면에 융착되는 것을 막기 위해, 별도로 비용이 비싼 코팅재료를 사용하여 반도체 칩의 활성면을 코팅해야 하는 단점이 있다. 또한 홈을 형성하는 레이저와 스크라이브 라인을 완전히 절단하는 레이저가 서로 상이하며, 스크라이브 라인을 완전히 절단할 때, 다이접착 필름(DAF: Die Attach Film)이 잘 절단되지 않는 문제점을 갖고 있다.
그리고 플라즈마 식각을 통하여 다이싱 공정을 진행할 경우, 스크라이브 라인을 절단할 때, 반도체 칩 표면이 식각되는 것을 방지하기 위해 식각 마스크가 반드시 필요하다. 일반적인 웨이퍼 제조공정에서는 이러한 식각 마스크를 별도의 포 토리소그라피 공정을 사용하여 형성한다. 하지만 포토리소그라피 공정을 통한 식각 마스크 형성은 반도체 패키징 공정을 복잡하게 만들고, 제조비용이 상승되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 저유전율과 얇은 두께를 갖는 웨이퍼의 다이싱에 적합하고, 다이싱을 위한 별도의 웨이퍼 코팅 공정이 필요하지 않으며, 플라즈마 식각 공정에서 별도의 식각 마스크를 사용하지 않는 플라즈마를 이용한 다이싱 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명의 일 태양에 의한 플라즈마를 이용한 다이싱 방법은, 웨이퍼 활성면의 스크라이브 라인을 이미지 인식수단으로 인식하는 단계와, 상기 인식정보를 웨이퍼 뒷면의 위치 정보로 변환하여 웨이퍼 뒷면 다이싱 정보를 얻는 단계와, 라미네이션 테이프에 웨이퍼의 활성면이 부착된 카세트 링을 준비하는 단계와, 상기 웨이퍼 뒷면 다이싱 정보를 이용하여 상기 웨이퍼 뒷면에 중간 깊이 1차 식각을 진행하는 단계와, 상기 중간 깊이 1차 식각이 진행된 상기 웨이퍼 뒷면에 플라즈마를 이용한 등방성 2차 식각을 진행하여 상기 웨이퍼에서 개별 반도체 칩을 분리하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 중간 깊이 1차 식각은 웨이퍼 두께의 50~90%를 식각하는 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 1차 식각은 다이아몬드 재질의 블레이드를 사용하여 진행하거나 혹은 레이저 식각으로 진행할 수 있다.
바람직하게는, 상기 웨이퍼는 실리콘웨이퍼, 화합물 반도체 웨이퍼 및 글라스 웨이퍼 중에서 선택된 하나인 것이 적합하다.
상기 기술적 과제를 달성하기 위해 본 발명의 다른 태양에 의한 플라즈마를 이용한 다이싱 방법은, 라미네이션 테이프가 부착된 제1 카세트 링에 웨이퍼를 탑재하는 단계와, 상기 웨이퍼를 플라즈마 식각을 포함하는 2 단계 식각으로 개별 반도체 칩으로 분리하는 단계와, 확장 테이프 위에 절단된 다이접착 필름이 부착된 제2 카세트 링을 준비하는 단계와, 제1 및 제2 카세트 링을 정렬시키는 단계 및 상기 제1 카세트 링의 분리된 개별 반도체 칩 밑면을 상기 제2 카세트 링의 노출된 다이접착 필름에 접착시키는 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1 카세트 링에 웨이퍼를 탑재하는 방법은, 웨이퍼의 활성면이 상기 라미네이션 테이프와 접착되도록 탑재하는 것이 적합하다.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 웨이퍼를 2단계 식각으로 개별 반도체 칩으로 분리하는 방법은, 웨이퍼에 있는 활성면의 스크라이브 라인 위치를 이미지 인식 수단으로 인식하는 단계와, 상기 인식정보를 웨이퍼 뒷면 다이싱 정보로 변환하는 단계와, 상기 웨이퍼 뒷면 다이싱 정보를 이용하여 웨이퍼 밑면의 스크라이브 라인 위치에 중간 깊이 1차 식각을 진행하여 홈(grooving)을 형성하는 단계 및 상기 1차 식각이 진행된 웨이퍼 뒷면에 플라즈마 2차 식각을 진행하여 웨 이퍼에서 개별 반도체 칩을 분리하는 단계를 구비하는 것을 특징으로 한다.
이때, 상기 웨이퍼 활성면의 스크라이브 라인 위치를 이미지 인식 수단으로 인식하는 방법은, 상기 제1 카세트 링에 부착된 투명 재질의 라미네이션 테이프를 통하여 인식하거나, 혹은 상기 웨이퍼를 제1 카세트 링에 부착하기 전에 웨이퍼 전면에서 인식할 수 있다.
한편, 상기 1차 식각을 진행하는 방법은, 블레이드를 사용한 식각 및 레이저를 사용한 식각 중에서 선택된 어느 하나의 방법인 것이 적합하다.
바람직하게는, 상기 플라즈마 2차 식각을 진행하는 방법은, 웨이퍼의 밑면 전체를 등방성으로 식각하여 개별 반도체 칩을 분리하는 것이 적합하다.
여기서, 상기 제2 카세트 링에 부착된 다이접착 필름은, 크기가 상기 분리된 개별 반도체 칩보다 더 작은 것이 적합하고, 상기 제1 카세트 링의 개별 반도체 칩과 상기 제2 카세트 링의 노출된 다이접착 필름을 접착한 후, 상기 제1 카세트 링에 있는 라미네이션 테이프를 떼어내는 단계를 더 진행할 수도 있다.
상기 기술적 과제를 달성하기 위해 본 발명의 또 다른 태양에 의한 플라즈마를 이용한 다이싱 방법은, 라미네이션 테이프가 부착된 제1 카세트 링에 웨이퍼를 탑재하는 단계와, 상기 웨이퍼를 플라즈마 식각을 포함하는 2 단계 식각으로 소잉(sawing)하여 개별 반도체 칩으로 분리하는 단계와, 확장 테이프가 부착된 제2 카세트 링을 준비하는 단계와, 상기 제1 카세트 링에서 분리된 개별 반도체 칩을 상기 제2 카세트 링의 확장 테이프에 부착하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 웨이퍼를 소잉(sawing)하여 개별 반도체 칩으로 분리하는 방법은, 웨이퍼에 있는 활성면의 스크라이브 라인 위치를 이미지 인식 수단으로 인식하는 단계와, 상기 인식정보를 웨이퍼 뒷면 다이싱 정보로 변환하는 단계와, 상기 웨이퍼 뒷면 다이싱 정보를 이용하여 웨이퍼 밑면의 스크라이브 라인 위치에 중간 깊이의 1차 식각을 진행하여 홈(grooving)을 형성하는 단계 및 상기 1차 식각이 진행된 웨이퍼 뒷면에 플라즈마 2차 식각을 진행하여 웨이퍼에서 개별 반도체 칩을 분리하는 단계를 구비하는 것이 적합하다.
바람직하게는, 상기 1차 식각을 진행하는 방법은, 블레이드를 사용한 식각 및 레이저를 사용한 식각 중에서 선택된 어느 하나의 방법인 것이 적합하고, 상기 플라즈마 2차 식각을 진행하는 방법은, 웨이퍼의 밑면 전체를 등방성으로 식각하여 개별 반도체 칩을 분리하는 것이 적합하다.
이때, 상기 제1 카세트 링의 반도체 칩을 상기 제2 카세트 링의 확장 테이프에 접착한 후, 상기 제1 카세트 링에 있는 라미네이션 테이프를 떼어내는 단계를 더 진행할 수 있다.
따라서, 상술한 본 발명에 따르면, 첫째, 본 발명에 의한 플라즈마 식각 방법으로 저유전율을 갖고, 두께가 얇은 웨이퍼를 다이싱하면, 다이싱 공정에서 발생하는 칩핑, 크랙과 같은 결함을 줄일 수 있고, 높은 품질의 개별 반도체 칩을 얻을 수 있다.
둘째, 레이저를 사용하여 소잉 공정을 진행할 때 필요한 추가 웨이퍼 코팅 공정을 진행하지 않기 때문에, 저 비용으로 다이싱 공정을 진행하는 것이 가능하며, 공정을 단순화시킬 수 있다.
셋째, 플라즈마 식각을 사용하여 소잉 공정을 진행할 때 필요한 플라즈마 식각 마스크가 필요하지 않기 때문에, 저 비용으로 다이싱 공정을 진행하는 것이 가능하며, 공정을 단순화시키면서 생산성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 바람직한 실시예에 의한 플라즈마를 이용한 다이싱 방법을 설명하기 위한 플로차트(flowchart)이며, 도 2 내지 도 6은 상기 플라즈마를 이용한 다이싱 방법을 설명하기 위한 도면들이다.
도 1을 참조하면, 먼저 웨이퍼의 활성면의 스크라이브 라인을 이미지 인식 수단으로 인식(S100)한다. 이어서 상기 인식 정보를 이미지 인식 수단 내부에서 수치화시켜고 변환하여 웨이퍼 뒷면 다이싱 정보를 획득(S102)한다. 상기 이미지 인식 수단은 비젼 시스템(Vision System)과 같이 반도체 패키징 분야의 와이어 본딩, 다이싱 공정에서 광범위하게 사용되는 장비이며, 인식 정보의 변환 역시 웨이퍼 활성면에서 얻은 위치 정보를 웨이퍼 뒷면의 위치 정보로 변환시키는 것으로 통 상적으로 사용되는 것이기 때문에 이에 대한 상세한 설명은 생략한다.
계속해서 라미네이션 테이프(lamination tape)가 웨이퍼의 활성면에 부착된 카세트 링을 준비(S104)한다. 여기서 카세트 링은 웨이퍼의 다이싱, 다이접착(die attach) 공정에서 사용되는 공정 도구(tool)이다. 그 후, 웨이퍼가 부착된 카세트 링을 뒤집어서 상기 이미지 인식 수단으로부터 획득한 웨이퍼 뒷면 다이싱 정보를 이용하여 웨이퍼 뒷면에 1차 식각을 진행(S106)하여 웨이퍼 뒷면의 스크라이브 라인 위치에 홈(groove)을 형성한다. 마지막으로 웨이퍼 뒷면 다이싱 정보를 이용하여 상기 웨이퍼 뒷면에 2차 등방성의 플라즈마 식각을 진행하여 웨이퍼로부터 개별 반도체 칩을 분리(S108)시킨다.
이어서, 도 2 내지 도 6을 참조하여 상기 도 1의 공정을 다시 한번 상세히 설명하기로 한다.
먼저, 도 2와 같이 라미네이션 테이프(101)가 부착된 카세트 링(100)에 웨이퍼(102)의 활성면(T)이 접착하도록 웨이퍼(102)를 탑재한다. 상기 웨이퍼(102)는 개별 반도체 칩(103)이 스크라이브 라인(104)에 의해 서로 구분되어져 있다. 상기 라미네이션 테이프(101)는 투명성 재질의 접착력이 있는 테이프인 것이 적합하다. 이때, 상기 라미네이션 테이프(101)가 수행하는 역할은 웨이퍼(102)를 고정시켜주는 역할과, 후속되는 소잉(sawing) 공정에서 발생하는 분진(particle)으로부터 웨이퍼(102)의 활성면이 오염되는 것을 방지하는 역할을 한다.
이어서, 상기 투명 재질의 라미네이션 테이프(101)로부터 이미지 인식 수단을 사용하여 웨이퍼의 활성면에 있는 스크라이브 라인(104) 영역을 인식하고, 이에 대한 위치 정보를 수치화하여 웨이퍼 뒷면의 다이싱 정보로 변환한다.
한편, 상기 라미네이션 테이프(101)를 투명재질이 아닌 것으로 사용할 경우, 상기 웨이퍼 뒷면의 다이싱 정보는 웨이퍼(102)를 카세트 링(100)의 라미네이션 테이프(101)에 부착하기 전에 이미지 인식 수단을 통하여 얻는 방식으로 변환할 수 있다.
이어서 이미지 인식 수단을 통한 웨이퍼 뒷면 다이싱 정보를 획득한 후, 도 2와 같이 상기 카세트 링(101)을 뒤집어서 웨이퍼(102) 뒷면(B)이 노출되도록 한다. 이때, 상기 웨이퍼(102)는 본 발명에서는 실리콘웨이퍼를 일 예로 설명하였으나, 실리콘웨이퍼 대신 화합물 반도체 웨이퍼 혹은 글라스 웨이퍼를 사용할 수도 있다.
계속해서 도 4 및 도 5와 같이 상기 웨이퍼(102) 뒷면(B)에 상기 이미지 인식 수단에서 얻은 웨이퍼 뒷면 다이싱 정보를 사용하여 1차 식각을 진행하여 홈(groove, 105)을 형성한다. 이때, 상기 홈(105)은 웨이퍼(102) 전면의 스크라이브 라인(104)이 형성된 위치와 서로 대응하는 웨이퍼 뒷면에 형성된다. 상기 1차 식각으로 홈(105)을 형성하는 깊이는 상기 웨이퍼(102) 두께의 50~90% 범위인 것이 적합하다. 상기 1차 식각은 다이아몬드 재질의 블레이드를 사용하여 진행하거나, 혹은 다른 방식으로 레이저 식각을 통하여 진행할 수 있다. 상기 레이저 식각으로 홈(105)을 형성할 경우, 웨이퍼(102) 뒷면에서 식각을 진행하기 때문에 별도의 웨이퍼 코팅을 진행하지 않아도 되는 장점이 있다.
마지막으로 도 6과 같이 상기 웨이퍼 뒷면 다이싱 정보를 이용하여 웨이 퍼(102) 뒷면(B)에 등방성 식각을 추가로 진행하여 웨이퍼(102)에서 개별 반도체 칩(107)을 각각 분리시킨다. 상기 플라즈마를 사용한 등방성의 2차 식각은, 상기 홈(105)을 포함한 웨이퍼(102)의 뒷면 전체를 균일한 두께로 식각하기 때문에 일반적인 플라즈마를 사용한 다이싱 방법과 같이 별도의 식각 마스크를 사용하지 않아도 되는 장점이 있다. 이때, 상기 플라즈마를 사용한 2차 식각은 상기 라미네이션 테이프(101)를 절단하지 않는 것이 적합하다.
제1 적용예: 절단된 개별 반도체 칩을 다이접착 필름에 접착하는 경우.
도 7은 본 발명의 바람직한 실시예에 의한 플라즈마를 이용한 다이싱 방법의 제1 적용예를 설명하기 위한 플로차트(flowchart)이다.
도 7을 참조하면, 먼저 도 2와 같이 라이네이션 테이프가 부착된 제1 카세트 링에 웨이퍼를 탑재(S110)한다. 이어서 상술한 도 2 및 도 3과 같이 이미지 인식 수단을 사용하여 웨이퍼 뒷면 다이싱 정보를 획득한다. 그 후, 상술한 도 4 내지 도 6과 같이 플라즈마 식각을 포함하는 2 단계 식각 공정을 통하여 웨이퍼에서 개별 반도체 칩을 분리(S112)한다.
이어서 확장 테이프 위에 절단된 다이접착 필름이 부착된 제2 카세트 링을 준비(S114)한다. 그리고 상기 제1 카세트 링과 상기 제2 카세트 링을 서로 정렬(S116)시킨 후, 마지막으로 제1 카세트 링의 분리된 개별 반도체 칩과 제2 카세트 링의 절단된 다이접착 필름을 접착(S118)시킨다. 상기 개별 반도체 칩과 다이접착 필름의 접착이 끝난 후, 상기 제1 카세트 링의 붙어 있는 라미네이션 테이프를 제거하는 공정을 추가로 진행할 수 있다.
이어서, 도 7에서 설명된 본 발명의 제1 적용예에 대한 상세한 설명은, 도 8 내지 도 10을 참조하여 다시 한번 상세히 설명한다.
도 8을 참조하면, 별도의 다른 제2 카세트 링(110)에 확장 테이프(108)가 전체적으로 부착되고, 그 상부에 절단된 다이접착 필름(109)이 부착된다. 여기서 상기 다이접착 필름(109)의 절단 역시 이미지 인식 수단에서 얻은 웨이퍼 뒷면 다이싱 정보를 이용하여 절단을 진행할 수 있다. 이때, 상기 개별 다이접착 필름(109)의 크기는, 상기 제1 카세트 링(도2의 100)에서 분리된 형태로 존재하는 개별 반도체 칩(도6의 107)의 크기보다 작은 것이 적합하다.
상기 다이접착 필름(109)의 절단은, 1단계 식각만을 사용하거나, 혹은 도1과 같이 2 단계 식각을 통하여 진행할 수 있다. 상기 다이접착 필름(109)의 식각 방식이 블레이드를 통한 절단인 경우, 블레이드의 폭을 조정하여 달성할 수 있다. 그리고 상기 다이접착 필름(109)의 식각 방식이 레이저 식각 혹은 플라즈마 식각인 경우, 식각 조건을 조정하여 그 크기를 개별 반도체 칩보다 작게 할 수 있다. 이렇게 다이접착 필름(109)의 크기를 개별 반도체 칩 크기보다 작게 만드는 이유는, 후속 공정에서 발생할 수 있는 다이접착 필름(109)의 버(Burr)로 인해 발생되는 공정 결함을 줄이기 위해서이다.
도 9를 참조하면, 상술한 도 6의 결과물, 즉 제1 카세트 링(100)에 있는 절단된 개별 반도체 칩(107)을 상기 제2 카세트 링(110)에 정렬시킨다. 상기 정렬은 개별 반도체 칩(107)의 뒷면이 절단된 상태의 다이접착 필름(109)과 서로 1:1로 정렬되도록 진행하는 것이 바람직하며, 이때 제1 및 제2 카세트 링(100, 110) 역시 도면과 같이 서로 정렬된다.
도 10을 참조하면, 마지막으로 다이접착 필름에 접착력이 생길 수 있는 온도와 압력으로 상기 개별 반도체 칩(107)의 뒷면을 상기 다이접착 필름(109)에 접착시킨다. 그리고 상기 제1 카세트 링(100)의 최상부에 있는 라미네이션 테이프(101)를 떼어낸다. 따라서, 개별 반도체 칩(107)의 활성면은 라미네이션 테이프(101)에 의해 보호되기 때문에 2차 걸친 식각 공정에서도 오염이 발생되지 않게 된다. 상기 라미네이션 테이프(109)가 하부에 부착된 개별 반도체 칩(107)은, 다이접착 공정, 와이어 본딩 공정 및 몰딩 공정을 통하여 개별 반도체 패키지로 만들어진다.
제2 적용예: 절단된 개별 반도체 칩을 확장 테이프에 접착하는 경우.
도 11은 본 발명의 바람직한 실시예에 의한 플라즈마를 이용한 다이싱 방법의 제2 적용예를 설명하기 위한 플로차트(flowchart)이다.
도 11을 참조하면, 먼저 도 2와 같이 라이네이션 테이프가 부착된 제1 카세트 링에 웨이퍼를 탑재(S120)한다. 이어서 상술한 도 2 및 도 3과 같이 이미지 인식 수단을 사용하여 웨이퍼 뒷면 다이싱 정보를 획득한다. 그 후, 상술한 도 4 내지 도 6과 같이 플라즈마 식각을 포함하는 2 단계 식각 공정을 통하여 웨이퍼에서 개별 반도체 칩을 분리(S122)한다.
계속해서 확장테이프가 부착된 다른 제2 카세트 링을 준비(S124)한다. 본 적용예는 제1 적용예에서는 확장 테이프 위에 별도의 다이접착 필름이 존재하였으나, 이러한 다이접착 필름이 없는 것이 차이점이다. 계속해서 제1 카세트 링의 분리된 개별 반도체 칩과 제2 카세트 링의 확장 테이프를 서로 부착(S126)시킨다. 상기 개별 반도체 칩과 확장테이프를 서로 접착시킨 후, 상기 제1 카세트 링의 붙어 있는 라미네이션 테이프를 제거하는 공정을 추가로 진행할 수 있다.
이어서, 도 11의 본 발명의 제2 적용예에 대한 설명을 도 12 내지 도 14를 참조하여 다시 한번 상세히 설명한다.
도 12 내지 도 14를 참조하면, 상술한 도 6에 도시된 결과물을 얻은 후, 확장 테이프(108)가 부착된 다른 제2 카세트 링(110)을 준비한다. 상기 제2 카세트 링(110)은 상기 제1 카세트 링(도2의 100)과 동일한 규격인 것이 적합하다.
이어서 상술한 도 6의 결과물, 즉 제1 카세트 링(100)에 있는 분리된 개별 반도체 칩(107)의 뒷면을 상기 제2 카세트 링(110)의 확장 테이프(108)에 부착한다. 마지막으로 상기 제1 카세트 링(100)의 최상부에 있는 라미네이션 테이프(101)를 떼어낸다. 이때, 개별 반도체 칩(107)의 활성면은 상기 라미네이션 테이프(101)에 의해 보호된 상태로 2 단계에 걸친 식각을 진행하였기 때문에, 식각 공정에서 발생하는 분진(particle)의 오염으로부터 반도체 칩(107)의 활성면이 보호된다. 그 후, 상기 확장 테이프(108)에 부착된 개별 반도체 칩(107)은, 다이접착 공정, 와이어 본딩 공정 및 몰딩 공정을 통하여 개별 반도체 패키지로 만들어진다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
도 1은 본 발명의 바람직한 실시예에 의한 플라즈마를 이용한 다이싱 방법을 설명하기 위한 플로차트(flowchart)이다.
도 2는 본 발명의 바람직한 실시예에 의한 플라즈마를 이용한 다이싱 방법을 설명하기 위한 평면도이다.
도 3 및 도 4는 본 바람직한 실시예에 의한 플라즈마를 이용한 다이싱 방법을 설명하기 위한 밑면도이다.
도 5는 상기 도 4의 단면도이다.
도 6은 상기 도 4에 2차 플라즈마 식각을 진행하여 웨이퍼에서 개별 반도체 칩을 분리한 단면도이다.
도 7은 본 발명의 바람직한 실시예에 의한 플라즈마를 이용한 다이싱 방법의 제1 적용예를 설명하기 위한 플로차트(flowchart)이다.
도 8은 제2 카세트 링에 확장 테이프와 절단된 형태의 다이접착 필름이 부착된 모습을 보여주는 단면도이다.
도 9는 제2 카세트 링에 제1 카세트 링을 정렬한 상태를 보여주는 단면도이다.
도 10은 개별 반도체 칩과 다이접착 필름을 접착시킨 후, 라미네이션 테이프를 떼어내는 것을 보여주는 단면도이다.
도 11은 본 발명의 바람직한 실시예에 의한 플라즈마를 이용한 다이싱 방법의 제2 적용예를 설명하기 위한 플로차트(flowchart)이다.
도 12는 제2 카세트 링에 확장 테이프가 부착된 모습을 보여주는 단면도이다.
도 13은 제1 카세트 링의 개별 반도체 칩이 제2 카세트 링의 확장테이프에 접착된 상태를 보여주는 단면도이다.
도 14는 개별 반도체 칩과 확장 테이프를 접착시킨 후, 라미네이션 테이프를 떼어내는 것을 보여주는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 제1 카세트 링, 101: 라미네이션 테이프,
103: 반도체 칩, 104: 스크라이브 라인,
105: 1차 식각에 의한 홈, 107: 분리된 반도체 칩,
108: 확장 테이프, 109: 다이접착 테이프,
110: 제2 카세트 링.

Claims (20)

  1. 웨이퍼 활성면의 스크라이브 라인을 이미지 인식수단으로 인식하는 단계;
    상기 인식정보를 웨이퍼 뒷면의 위치 정보로 변환하여 웨이퍼 뒷면 다이싱 정보를 얻는 단계;
    라미네이션 테이프에 웨이퍼의 활성면이 부착된 카세트 링을 준비하는 단계;
    상기 웨이퍼 뒷면 다이싱 정보를 이용하여 상기 웨이퍼 뒷면에 중간 깊이 1차 식각을 진행하는 단계; 및
    상기 중간 깊이 1차 식각이 진행된 상기 웨이퍼 뒷면에 플라즈마를 이용한 등방성 2차 식각을 진행하여 상기 웨이퍼에서 개별 반도체 칩을 분리하는 단계를 구비하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  2. 제1항에 있어서,
    상기 중간 깊이 1차 식각은 웨이퍼 두께의 50~90%를 식각하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  3. 제1항에 있어서,
    상기 1차 식각은 다이아몬드 재질의 블레이드를 사용하여 진행하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  4. 제1항에 있어서,
    상기 1차 식각은 레이저 식각으로 진행하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  5. 제1항에 있어서,
    상기 웨이퍼는 실리콘웨이퍼, 화합물 반도체 웨이퍼 및 글라스 웨이퍼 중에서 선택된 하나인 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  6. 라미네이션 테이프가 부착된 제1 카세트 링에 웨이퍼를 탑재하는 단계;
    상기 웨이퍼를 플라즈마 식각을 포함하는 2 단계 식각으로 개별 반도체 칩으로 분리하는 단계;
    확장 테이프 위에 절단된 다이접착 필름이 부착된 제2 카세트 링을 준비하는 단계;
    제1 및 제2 카세트 링을 정렬시키는 단계; 및
    상기 제1 카세트 링의 분리된 개별 반도체 칩 밑면을 상기 제2 카세트 링의 노출된 다이접착 필름에 접착시키는 단계를 구비하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  7. 제6항에 있어서,
    상기 제1 카세트 링에 웨이퍼를 탑재하는 방법은,
    웨이퍼의 활성면이 상기 라미네이션 테이프와 접착되도록 탑재하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  8. 제6항에 있어서,
    상기 웨이퍼를 2단계 식각으로 개별 반도체 칩으로 분리하는 방법은,
    웨이퍼에 있는 활성면의 스크라이브 라인 위치를 이미지 인식 수단으로 인식하는 단계;
    상기 인식정보를 웨이퍼 뒷면 다이싱 정보로 변환하는 단계;
    상기 웨이퍼 뒷면 다이싱 정보를 이용하여 웨이퍼 밑면의 스크라이브 라인 위치에 중간 깊이 1차 식각을 진행하여 홈(grooving)을 형성하는 단계; 및
    상기 1차 식각이 진행된 웨이퍼 뒷면에 플라즈마 2차 식각을 진행하여 웨이퍼에서 개별 반도체 칩을 분리하는 단계를 구비하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  9. 제8항에 있어서,
    상기 웨이퍼 활성면의 스크라이브 라인 위치를 이미지 인식 수단으로 인식하는 방법은,
    상기 제1 카세트 링에 부착된 투명 재질의 라미네이션 테이프를 통하여 인식하는 것을 특징으로 플라즈마를 이용한 다이싱 방법.
  10. 제8항에 있어서,
    상기 웨이퍼 활성면의 스크라이브 라인 위치를 이미지 인식 수단으로 인식하는 방법은,
    상기 웨이퍼를 제1 카세트 링에 부착하기 전에 웨이퍼 전면에서 인식하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  11. 제8항에 있어서,
    상기 1차 식각을 진행하는 방법은,
    블레이드를 사용한 식각 및 레이저를 사용한 식각 중에서 선택된 어느 하나의 방법인 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  12. 제8항에 있어서,
    상기 플라즈마 2차 식각을 진행하는 방법은,
    웨이퍼의 밑면 전체를 등방성으로 식각하여 개별 반도체 칩을 분리하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  13. 제6항에 있어서,
    상기 제2 카세트 링에 부착된 다이접착 필름은,
    크기가 상기 분리된 개별 반도체 칩보다 더 작은 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  14. 제6항에 있어서,
    상기 제1 카세트 링의 개별 반도체 칩과 상기 제2 카세트 링의 노출된 다이접착 필름을 접착한 후,
    상기 제1 카세트 링에 있는 라미네이션 테이프를 떼어내는 단계를 더 진행하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  15. 라미네이션 테이프가 부착된 제1 카세트 링에 웨이퍼를 탑재하는 단계;
    상기 웨이퍼를 플라즈마 식각을 포함하는 2 단계 식각으로 소잉(sawing)하여 개별 반도체 칩으로 분리하는 단계;
    확장 테이프가 부착된 제2 카세트 링을 준비하는 단계; 및
    상기 제1 카세트 링에서 분리된 개별 반도체 칩을 상기 제2 카세트 링의 확장 테이프에 부착하는 단계를 구비하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  16. 제15항에 있어서,
    상기 제1 카세트 링에 웨이퍼를 탑재하는 방법은,
    웨이퍼의 활성면이 상기 라미네이션 테이프와 접착되도록 탑재하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  17. 제15항에 있어서,
    상기 웨이퍼를 소잉(sawing)하여 개별 반도체 칩으로 분리하는 방법은,
    웨이퍼에 있는 활성면의 스크라이브 라인 위치를 이미지 인식 수단으로 인식하는 단계;
    상기 인식정보를 웨이퍼 뒷면 다이싱 정보로 변환하는 단계;
    상기 웨이퍼 뒷면 다이싱 정보를 이용하여 웨이퍼 밑면의 스크라이브 라인 위치에 중간 깊이의 1차 식각을 진행하여 홈(grooving)을 형성하는 단계; 및
    상기 1차 식각이 진행된 웨이퍼 뒷면에 플라즈마 2차 식각을 진행하여 웨이퍼에서 개별 반도체 칩을 분리하는 단계를 구비하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  18. 제17항에 있어서,
    상기 1차 식각을 진행하는 방법은,
    블레이드를 사용한 식각 및 레이저를 사용한 식각 중에서 선택된 어느 하나의 방법인 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  19. 제17항에 있어서,
    상기 플라즈마 2차 식각을 진행하는 방법은,
    웨이퍼의 밑면 전체를 등방성으로 식각하여 개별 반도체 칩을 분리하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
  20. 제15항에 있어서,
    상기 제1 카세트 링의 반도체 칩을 상기 제2 카세트 링의 확장 테이프에 접착한 후,
    상기 제1 카세트 링에 있는 라미네이션 테이프를 떼어내는 단계를 더 진행하는 것을 특징으로 하는 플라즈마를 이용한 다이싱 방법.
KR1020090049910A 2009-06-05 2009-06-05 플라즈마를 이용한 다이싱 방법 KR101094450B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090049910A KR101094450B1 (ko) 2009-06-05 2009-06-05 플라즈마를 이용한 다이싱 방법
US12/549,825 US8222120B2 (en) 2009-06-05 2009-08-28 Method of dicing wafer using plasma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090049910A KR101094450B1 (ko) 2009-06-05 2009-06-05 플라즈마를 이용한 다이싱 방법

Publications (2)

Publication Number Publication Date
KR20100131159A true KR20100131159A (ko) 2010-12-15
KR101094450B1 KR101094450B1 (ko) 2011-12-15

Family

ID=43301055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090049910A KR101094450B1 (ko) 2009-06-05 2009-06-05 플라즈마를 이용한 다이싱 방법

Country Status (2)

Country Link
US (1) US8222120B2 (ko)
KR (1) KR101094450B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013165031A1 (ko) * 2012-04-30 2013-11-07 (주)버티클 반도체 소자 제조 방법
WO2014189658A1 (en) * 2013-05-22 2014-11-27 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
CN108682648A (zh) * 2015-01-20 2018-10-19 英飞凌科技股份有限公司 切割晶圆的方法及半导体芯片
WO2019022278A1 (ko) * 2017-07-28 2019-01-31 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
KR20230092531A (ko) 2021-12-17 2023-06-26 한국과학기술원 반도체 소자의 다이 접착 패키징 및 그 방법
WO2024049863A1 (en) * 2022-08-31 2024-03-07 Texas Instruments Incorporated Methods of separating semiconductor dies

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070760B2 (en) * 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
USRE46339E1 (en) * 2011-03-14 2017-03-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8450188B1 (en) * 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
SG10201508477VA (en) 2014-10-13 2016-05-30 Utac Headquarters Pte Ltd Methods for singulating semiconductor wafer
US10551165B2 (en) * 2015-05-01 2020-02-04 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
DE102015120755A1 (de) * 2015-11-30 2017-06-01 Infineon Technologies Ag Verfahren zum Vereinzeln von einer Vielzahl von Chips
DE102015120756A1 (de) * 2015-11-30 2017-06-01 Infineon Technologies Ag Verfahren zum Vereinzeln von einer Vielzahl von Chips
US10573558B1 (en) 2018-08-23 2020-02-25 International Business Machines Corporation Caterpillar trenches for efficient wafer dicing
JP7334063B2 (ja) * 2019-05-24 2023-08-28 株式会社ディスコ モールドチップの製造方法
CN111892013A (zh) * 2020-06-28 2020-11-06 深圳清华大学研究院 一种硅基底薄膜的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
AU2002362491A1 (en) * 2001-10-01 2003-04-14 Xsil Technology Limited Method of machining substrates
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
JP2008159985A (ja) * 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
KR100828025B1 (ko) * 2007-06-13 2008-05-08 삼성전자주식회사 웨이퍼 절단 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013165031A1 (ko) * 2012-04-30 2013-11-07 (주)버티클 반도체 소자 제조 방법
WO2014189658A1 (en) * 2013-05-22 2014-11-27 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
CN108682648A (zh) * 2015-01-20 2018-10-19 英飞凌科技股份有限公司 切割晶圆的方法及半导体芯片
CN108682648B (zh) * 2015-01-20 2022-10-28 英飞凌科技股份有限公司 切割晶圆的方法及半导体芯片
WO2019022278A1 (ko) * 2017-07-28 2019-01-31 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
KR20190012792A (ko) * 2017-07-28 2019-02-11 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
KR20230092531A (ko) 2021-12-17 2023-06-26 한국과학기술원 반도체 소자의 다이 접착 패키징 및 그 방법
WO2024049863A1 (en) * 2022-08-31 2024-03-07 Texas Instruments Incorporated Methods of separating semiconductor dies

Also Published As

Publication number Publication date
KR101094450B1 (ko) 2011-12-15
US20100311223A1 (en) 2010-12-09
US8222120B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
KR101094450B1 (ko) 플라즈마를 이용한 다이싱 방법
US7989266B2 (en) Methods for separating individual semiconductor devices from a carrier
US9847258B2 (en) Plasma dicing with blade saw patterned underside mask
CN1054437C (zh) 微机械器件的制造方法
US7674689B2 (en) Method of making an integrated circuit including singulating a semiconductor wafer
US20100015782A1 (en) Wafer Dicing Methods
KR101766907B1 (ko) 이면측 지지층을 가진 반도체-온-절연체
JP2004031526A (ja) ３族窒化物系化合物半導体素子の製造方法
CN105514038A (zh) 切割半导体晶片的方法
JP2002100588A (ja) 半導体装置の製造方法
KR20040099170A (ko) 반도체 장치 및 그 제조 방법
US20080233714A1 (en) Method for fabricating semiconductor device
US7655539B2 (en) Dice by grind for back surface metallized dies
US7214568B2 (en) Semiconductor device configured for reducing post-fabrication damage
WO2015068597A1 (ja) 半導体素子の製造方法および半導体素子
CN105551945B (zh) 晶圆键合工艺中减小界面应力的方法
US9064950B2 (en) Fabrication method for a chip package
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
US8835283B2 (en) Fabrication method for producing semiconductor chips with enhanced die strength
WO2012120694A1 (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
KR20110017728A (ko) 본드패드 산화를 방지하는 웨이퍼 소잉방법
JP2003318205A (ja) ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法
KR101071059B1 (ko) 스크린 프린팅 마스크 및 이를 이용한 플라즈마 다이싱 방법
CN109920765B (zh) 一种扇出型封装器件
CN111489996A (zh) 衬底对准系统和相关方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 9