JPS61500393A - 光・検出器アレイモジュール及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は「モザイク（ｍｏｓａｉｃ）」検出器アレイ（ａ’ｒｒａｙ）を利用し て広い場面の監視を提供する電子光学検出装置の分野に関する。モザイク検出器 アレイは本質的には２次元の、即ち平面のアレイに配電された多数の密接に（ｃ ｌｏｓｅｌｙ）間隔をへだてた１々の光噴出器素子である。

１９７７年１１月２８日に比類された米国特許出順１ｉＥ８５５，２４２号であ って、１９８１年１２月８日に米国特許第４，３０４，６２４号として発行さ蜆 巨つ本出碩の譲渡人にｍＫされたカーソン（Ｃａｒｓｏｎ’）及びダールグレン （Ｄａｈｌｇｒｅｎ）の前の特許出ｑは一堵に取付けられており、且つ検出器ア レイの焦点面に対して直角に延びている多数の薄い絶縁（セラミック）ｌｉ！、 又は基板を具備している検出器モジュールを開示・　している。導電性のリード 線が焦点面に配置された検出器から外へ信号を伝導する目的のためにこのような 眉間に支持され、且つ配置されている０従って前もって作り上げられた層状の支 持構造体が検出器アレイのための基板を構成しており、これが層状の支持構造体 の１つの端（焦点面）上に配置されているう焦点面上に配置された個々の噴出器 素子は各々、支持構造体を構成している層の隣接する轍に現われるリード線の１ つと別々に電気的に接触している＠ 多数の別々に製造された層状の構造体、即ちモジュール（ｍｏｄｕｌｅｓ）は広 い焦点面アレイを形成するように一緒に当接されており、即ち個々のモジュール は完全な焦点平面アレイを形成するために建築用ブロックのように使用される。

完全に組立てられたアレイは付属の監視（ｓｉｔｅ−■ｉｔｅ　５ｕｒｖｅｉｌ ｌａｎｃｅ）のような分野においてその使用を容易にするために、出来る限り軽 く、且つ小さくしなければならない。同時に焦点平面アレイ内で非常に多量の電 子処理を達成する必要があり、これはアレイ内の各モジュール又は層状の構造体 は実質的な竜の電子処理能力を「ボディ一部分（ｂｏｄｙ　ｐｏｒｔｉｏｎ）　 Ｊに組み込まれなければならないつさもなくば、焦点平面から遠く隔てて検出器 アレイと処理装置との間に電気的接続を設けることはできない。

米国特許第４，３０４，６２４号に指摘されているように、検出器・保持（ｄｅ ｔｅｃｔｏｒ−ｃａｒｒｙｉｎｇ）モジュールは連続監視ア／イを提供するよう に相互に対して当接されることができるうモジュール内に含ま゛れるいかなる電 子装置も２次元の表面に垂直な方向に焦点平面検出器アレイの２次元表面積を延 長することによって生Ｂた空間の「容積（ｖｏ　＋ｌｕｍｅ）」内に収容される 必要がある。いかなるものも個々のモジュールの「側部（ｓｉｄｅ）」から突出 してはならない；そして遠く隔てて配置された処理装置へのそれ等の電気的接続 は、出来れば、モジュールの後部面上にリード線によって形成されなければなら ない。

焦点平面検出器アレイのための改良されたモジュールを開発するときのいくつか の主たる考察は： ｌ）　１つの要素当り最低の可能なかさくｍａｓｓ）、本質的には製造する価値 のある最も短いモジュールを達成するために記碌密度を最適化すること； ２）電気的リード線の１対端の連続性を保証すること：３）製造手順を簡単化す ること： ４）要素の構造的強！を高めること： ５）ＩＥ子装電の信頼性及び電気的リード線と電子装量との相互接続技術の信頼 性を改良すること； ６）　＠立体の最低レベル（！０％ｖａｓｔ　１ｅｖｅｌ）及び全組立体におけ る試験及び修理の適合を最大にすること；７）　１つの要素当りの価格を最少？ こすること。

でちる。

本発明の一役的な目的は列舊された目的を達成するために設計された製！及び方 法−一おいて主たる改良を行なうことである、米国特許第４，３０４．６２４号 のセラミックー基板層状モジュールで遭遇した主たる制限の１つはリード線・く ターンが殆んどの利用可能な空間を消費しているので「リールエステ−）　（ｒ ｅａｌ　ｅｓｔａｔｅ）Ｊの不充分な使用であった、上述した前のデザインに優 る本発明の他の有利な面は、モジュール電子装置内の多重のワイヤボンド（ｗｉ ｒｅ　ｂｏｎｄ）の除去、及び遠隔の信号処理装置に鑞気的接睨を提供する印刷 回路のための表面としてモジュールの背面の利用（本発明の）である。

従来の技術ｉす１９７３生７月２４引こ発行されたレオベック（Ｌｅｈｏ−Ｖｅ ｌ：）　（７）米！！特許第３，７４１’１．４７９号及ヒ１９７１年１２月２ ８　Ｂ＋コ発行されたその親の米国特許第３，６３１，２５１号を含む。これ等 の特許はシリコンスラブ（ｓｌａｂ）のスタック（ｓｔａｃｋ）の使用を開示し ており、このシリコンスラブのスタックは焦点面表面を提供するためにそれ等の 挟い縁上ｌこＰ　−ｎ　％全フォトセルを有しており、且つシリコン材料の大傘 な平らな表面上に形成された、トランジスタを含む電気的回路素子を有している 。しオペツク酸！ｌ！Ｆは発光、受光、又は変ｔｑのためにスタックされたシリ コンスラブの％ｆ（ｃｏｎｃｅｐｔ’）を応用している。本発明と清適して重要 であるこの受光方式では、光センサ、又は光・噴出器は、レオベックではシリン コン材料内にＰ　−ｎ　９合フォトセルとして一体に形成されているう レオベックの受光′４造の主な欠点は光感知のための処理されたシリコン材料の 信頌性である。これはレオベック装置の有効な光感知能力を著しく制限する。こ の検出器材料は、この開示に記載された構造に使用されることができるような他 の噴出器材料に必要な温度よりも低い、極めて低い温度まで冷却されなければ、 適切に応答しない。更に、シリコン検出器の処理加工（ｐｒｏｃｅｓｓｉｎｇ） 及びシリコン電子装置処理力ロエにおける現在の技術が互に完全に両立していな いので・高性能が同時に検出器及び電子装置において違戻されることができない 。

１９７９年２月２６日に出頓された第Ｓ／Ｎ　１５，０７０号であり１１９８１ 年９月２２引こ米国特許第４．２９０，８４４号として発行され・八つ本出願の 譲償人に関係した会社に譲渡されたロトランテ（凡ｚｔｏｌａ−ｎｔｅ）及びコ エラー（Ｋｏｅｈｌｅｒ）の比類に開示された如く、論述中の型式のモジュール 上の有効なフォト検出器アレイは水銀カドミウムテルル化物、インジウムアンチ モン化合物、鉛錫テルル化物、インジウム砒素アンチモン化合物、インジウム砒 化物、及びインジウムガリウム砒化物の如き特殊化された検出器材料の使用を必 要とする、そしてこのような検出器材料はスタックされた基板の狭い端によって 提供された焦点面に検出器を取付けるためにハイブリッド（ｈｙｂｒｉｄ）Ｊ技 術を必要とする。

本発明は、電子集積回路を保持しており、且つ有効に外部回路に接続されるスタ ックされたシリコンチップの使用によって「ハイブリッド」検出器概念（ｃｏｎ ｃｅｐｔ’ｌの利益を組合わせるために克服しなければならない問題を解決する ことが意図されている。

発明の要約： 本発明は焦点面に直角に局内に延びているスタックの半導体（好ましくはシリコ ン）チップ又は基板によって構成されたモジュールを提供しており、各のｆ−７ プはその上に：　＜ａ）！子処理（ｅｌｅｃｔｒｏｎｉｃ　ｐｒｏ−ｃｅｓｓｉ ｎｇ）の重要な部分を提供している集積回路と、（ｂ）モジュールの焦点面及び 後部面の双方に延びている電子リード線と、そして（Ｃ’）焦点面及び後部面の 双方上の適切な絶縁物とを有しており、前記後部面は別々の電気的リード線に露 出しており、それ等のリード線を個々の検出器（焦点面上の）力＼又は後部面上 に形成されたリード・アラ）（ｌｅａｄ−ｏｕｔ）回路の１つのいづれかに電気 的接続のために個々に利用可能にしている。

本発明の他の重要な面は、半導体チップの層状スタックをうまく形成する方法で あり、このような間碩に対する解決策は：（ａ）後部面上に別々に接近可能な（ ａｃｃｅｓｓｉｂｌｅ）リード線を提供すること、Φ）後部面上のリード線をワ イヤーボンディングを使用することなくそれ等の適切な導体に接続するこ払そし て（ｃ）モジュールにおけるチップを正しくスタックし、且つ整合することを含 んでいる。

本発明の製造及び方法の双方の更に他の特定的な４！微が本出願に開示され、且 つ特許請求されている。

Ｋ１図は多数のスタックされたチップを具備しているモジュールの斜視図であり 、チップの各々はモジュールの前部端（焦点面）において多数の電気的リード線 と、モジュールの背面端（リード・アウト平面）において複数の電気的リード線 とで終っている集積回路を備えている；第２図は第１図に示された検出器モジュ ールの分解図である；第３図は第１図のモジュールの４つの組合わせがあって、 焦点面アレイを組立てるときユニットとして取扱われることができる大きなモジ ュールで第１図の４つのモジュールの組合わせを示している部分的に分解された 斜視図である： 鴻４図はコールドプレー）＜：ｃｏｌｄ　ｐｌａｔｅ）取付構造体上に支持され た多数の冥３図の４・モジュールユニットを有している完全な焦点面組立体（よ り明確にするため省略された部分を除く）の斜視図である；・　窮５図ｊま電子 システムの概略的な表示であり、これは焦点面から遠くへだてて配電されている これ等の部分を指示している：第６図乃至再６Ｄ図はシリコンチップのいくつか の層の゛新面拡大図であり、個々に露出した多重電気δ゛線をモ・−ンユールの 各々の表面上に提供するようにモジュールの剪部喪面及び後部表面を絶縁するの に使用されるステップ・パイ・ステップ処理加工を例示している：第７Ａ図及び 第７Ｂ図は、単一の光・検出器を所定の位置に取付ける伝導性のエボキシイに接 触している焦点面上の個々の電気リード線を示している大きく拡大された雪面拡 大図であろ；第８図はモジュールの焦点面上に取付けられており、且つシリコン チップ層の焦点面縁上に別々の電気的リード線と個々に電気的に接触している噴 出器を示している新面拡大図である。

第９図は焦点面組立体から離れて導かれている信号ケーブルにシリコン層スタッ クの背面上のリード線を接続する薄膜電導体を例示しているモジュールを貫く断 面図であるう 第１０図は第９図に示された電気的接続をつくるのに使用なステップＷＩＩＡ図 乃至第１１Ｎ図はモジュールを形成するためにシリコンチップのスタックを組立 てると４Ｈことられたステップの大要を記している全体的な斜視図の例示である 。

第１２Ａ図乃至第１２Ｂ図は、モジュールの焦点面及び後部面上に電気的接触（ ｃｏｎｔａｃｔ）を設けるときにとられたステップを要約している例示である。

第１３Ａ図乃至第１３Ｊ図はモジュールの残りの部分を組立て、且つモジュール の％’？Ｓに電気的接続を完成するのにとられたステップを示している例示であ る：そして 第１４Ａ図乃至萬１４Ｄ因は轡屯面に光・検出器を適用し、これによってモジュ ールを完成するのを簡単に要約している。

好ましい実Ｓ態様の祥旧な説明 鴻１図は、多数の４１４を具備しているモジュール１２を示しており、その各々 は半導体チップ（好ましくはシリコン）であり、これが前部面、即ち焦点面１６ ｊこおいて終っている適切な電気的リード線を有しているＳ、積回路を保持して おり、焦点面１６でこれ等の電気的リード線は別々の非常に密接に開講をへだて た光・検出器と電気的に接触している。モジュール１２は、要するに、隣接する テップ・謂を適切な接着材料によって一緒に取付けられた多数のシリコンチップ 又は基板を具備しているスｐツ９．即ち「サンドイッチ（ｓａ＊ｄｗｉｔｃｈ） Ｊである。　モジュール、又はスタックはその表面の各々が長方形であるから長 方形の平行６面体と呼ば几る。チップのスタックは支持ブロック１８上に取付け ら札これ（オまた熱伝導、即ち冷却溝運休として機能し、且つモジュール及びそ の支持ブロックを大きな組立体にしつかりとめるのに使用する取付スタッド２０ を有することができる。−投的に、シリコンチップのスタックと支持ブロックと の組合わせがモジュール組立体であると見做されろう第３図は単一の取付プレー ト２２−ヒに取付けられた第１図のモジュール１２の４つより成っている大きな モジュールを示しており、各々の取付スタッド２０は取付プレート２２内に設け られた穴２４内に適合している。リボンケーブルｒｒｉｂｂｏｎ　ｃａｂｌｅ） ２６はモジｚ−ル１２から適切な電子情報処理装置へ導く可気的接喘を提供する 。４・モジュール組立体の配電は各々のリボンケーブル２６が２つのモジュール １２に対して電気的接続を伺えるようになっている。

管２図を参照する七、これはモジュール１２の分解図であって、それが’４１々 に形成されたシリコンチップ１４を含んでおり、そのテップ１４がスタックされ 、且つ一緒に接着された後、前部面、即ち焦点面上に検出器「モザイク（ｒｎｏ ｓａｉｃ）Ｊ２８を提供し、そして背面、即ち後部面に後部面ワイヤリング（ｗ ｉｒｉｎｇ）３０を提供することが判る。支持ブロック１８は好ましくはシリコ ンとの熱融和性により選択されたモリブデンである。それは表面上に成長又はデ ポジットされたシリコン酸化物を有している好ましくはシリコンで形成されてい る平らな絶縁板３２によってシリコン基板スタックの後部面から絶縁されている 。また好ましくはシリコンで形成された２つの追加の絶縁板３４及び３６がモリ ブデンブロック１８の２つのｍ４に取付けらね、且つ後部面ワイヤリング３．０ からリボンケーブル２６ｅこリード・アウト導体を保持するように配置されてい る。絶縁板３４及び３６の各々はそれＩＣ取付けられた絶縁ス、トリップ（ｓｔ ｒｉｐ）３８を有しており、その目的は以下に論述する。

何４図はどのようにして「焦点面組立体（ｆｏｃａｌ　ｐｌａｎｅ　ａｓｓｅ− ｍｂｌｙ）　」が構成されるかを示している。取付プレート２２によって保持さ れた多数の４・モジュールグループは比較的大きなコールドプレート取付構造体 ４２に取付けられるう全組立体はセンサ及び「焦点面（ｆｏｃａｌ　ｐｌａｎｅ ）」電子装置の双方に有効な冷却を与えるために、且つ組立体の所要容積及び重 量を最少にするために出来る限り薄くすることが重要であろう 第５図は「オン４点面（ｏｎ−ｆｏｃａｌ　ｐｌａｎｅ）Ｊ電子装置上「オフー ｑ点面（ｏｆｆ−ｆｏｃａｌ　ｐｌａｎｅ）　」電子装置との間に分割されるｉ ような、電子装置システムの１つの様式（ｖｅｒｓｉｏｎ）を例示している。

各シリコンテップ上の集積回路は、焦点面組立体から電子装置システムの他の部 分への接続を簡単にするために利用できる「リールニスティト（ｒｅａｌ　ｅｓ ｔａｔｅ）　」によって許容される最大量の電子装置を保持しなければならない 。それはまた低ノイズ及び電力消散によって大きなダイナミックな範囲を提供し 、且つ絶対温度零以上のできるだけ低い摂氏３０度の温度で動作しなければなら ない０第５図において１線図内の３つのブロックがスタックされたチップ上に示 されており、そして４つのブロックがオフ・咳点面代子装置の部分として示され ている。チップ上の不拘−准利得補償（Ｎｏｎ−Ｕｎｉｆｏｒｍｉｔｙ　Ｇａ１ ｎ　Ｃｏｍｐｅｎｓａ−ｔｉｏｎ）回路であるブロック４４は、自動利７４補償 回路を表わしており、これは遺出器が校正（ｃａｌｉｂｒａｔｉｏｎ）信号で同 期的に溢れるとき検出器によって生じた信号を使用し、且つｌ変勾配、パックグ ラウンド放射線（ｂａｃｋｇｒｏｕｎｄ　ｒａｄｉａｔｉｏｎ）等によって何々 の検出器利得又は応答特性における不均一性を自動的に補・償する。チップ上の 能動適応帯域フィルタ（−Ａｃｔｉｖｅ　Ａｄａｐｔｉｖｅ　Ｂａｎｄｐａｓｓ 　Ｆｉｌｔｅｒ）回路であるブロック４６は抵抗体Ｉこエムユレート（ｅｍｕｌ ａｔｅ）するためキャパシターとキャパシター／電子スイッチ回路とを具備して いる適応帯域フィルタ回路を表わしている。チップ上のマルチプレクサであるブ ロック４８は〜ＸＯ８増１器／マルチプレクサ回路を表はしており、これはこの システムの開示された様式では遠隔に配置された電子装置に導いている１　０２ ４対１のマルテブレキシングを備えている。後者は３２対ｌマルチプレクサ５２ へ導く信号処理電子装置を含むことができ、マルチプレクサ５２は高レベル信号 処理゛イ子装贋に導（１３ピツトアナログ／デイジタル変換罎５４に信号を提供 するやまたオフ・焦点面電子装置にはクロック及びバイアスジェネレータ５６が 含まれており、これはバイアス電圧をモジュールの面の検出器と、適応帯域フィ ルタ４６と、マルチプレクサ回路４８とに供給し；そしてまたタイミング信号を 適応帯域フィルタ回路４６と、マルチプレクサ回路４８とに供給する。

第６図１すスタックされたシリコンモジュールをうまぐ組立てるのを可能にする 処理の非常に重要な面を例示している。この処理は電気的リード線の１をカバー しないが、その反応にスタックされたシリコンチップの端部表面を完全にカバー する絶縁表面を提供する目的のために、モジュールの前部、即ち無点面及び後部 面上の双方に有効に使用された。シリコン基板はドープされた半導体であるから 、その構出表面のいかなる絶検不良も短絡となる。

ユニークな処理を説明する前に、そのステップが萼６図に例示されており、焦点 面上の電気的リード線を福々に別々の検１１：ｌ器に接続するとき達成しなけれ ばならない最終拮果を明らかに理解することは役に立つ。

第７Ａ図及び第７Ｂ図は個々の電気的リード線とそれ等の別々のフォト検出器と の関係を示している全体的に拡大された新面である。第７Ａ図は２つのスタック されたシリコンチップの共通部分を示しており、そして第７Ｂ図ｊまシリコンチ ップ及び電気的リード線と、検出器の＠部との関係を示しているｍ７Ａ図のＢ− Ｂ線で切断したときの断面である５第７Ａ図に匂いて下部シリコンテップ、又は 基板は６０で示されており、そして上部クリコンチップ、又は基板が６２で指示 されている０下部テップ６０はシリコン酸化物（ＳｉＯｘ）の２つの薄い層を有 して８す、これがチップの上部の平らな表面を絶縁する。第１の１６４はチップ の上部表面上に直接配置されている：第２の１６６は金属リード線をカバーする ために設けられており、金属リード線の１つが数字６８によって識別されている 。＝１７Ａ図で明らかな如く、第２のＳｉＯｘ　′爾６６は、それ’）５１Ｊ− ド線６８をカバーしてい、ろのでその側面ｊｃ趨伏を有している。

これ等の絶縁層は供給者によって最初の（ｏｒｉｇｉｎａｌ）シリコンウェハ上 に成長されろ力＼又はその上にデポジットされる、供給者はまた下部シリコン酸 化物１６４の頂部にある欠くことので去ない（ｉｎｔｅｇｒａｌ）個々の１１リ ード線６．８を提供している。好ましくは、１駕チップ６２は薄い１のシリコン 酸化物７０を有しており、これがチップ６２の下部の平らな表面を絶縁する。こ の絶縁１は、処理の詳劉な説明において明らう１となる理由のため１こ、最初の シリコンウェハ上に形成されるのでｌまなく、チップがモジュールスタック内に 重ね合わされる直前にデポジションによって付加される。

笥ｒＡＴｒ、こおいて明らカ）な卯＜、エポキシイア７２はチップ６ｏ及び６２ を一青に接着するの；こ″車用される。スタッキングエ虫中にチップを無１に一 楕にすると金属リード線６８７こよって占められた空間からエポキシイを毫い出 す傾向がちる；従ってエボキシイは図示の如くリード線ｉＡに配−置される。） ７リフンチツプの接着に適していることが立証されたエポキシイの型式は詰め物 の入っていな・ハ（ｕｎｆｉｌｌｅｄ）エボテック（ＥｐＯｔｅｋ）Ｈ７’ｌで ある。

スタックされたクリコシテップをうまく使用するため；こ、解決されなければな らない、且つ解決することが非財に雌かしいと立証さｉ？、３本的な間萌はチッ プの焦点固成の不動態化（ｐａｓｓｉｖａｔｉｏｎ）（絶縁）である。また８ｉ ０ｘで形成されることができろこの不動態化層は第７Ｂ図の数字７４によって識 別されている。図示の卯＜、この督は金属導体６８の左肩をカバーすることなく チップ６０及び６２の左のハ（眞７Ｂ図に方向づけられた如く）を完全にカバー しな１叶机ばならない。そし、て前記金憂導仕６８は伝道性のエポキシイア８を 嬶って鯛々の噴出器６９と電気的に接触しなけれ′ずならない。検出器布置（ｅ ｍｏｌａｃｅ−ｍｅｎｔ”ｌ工穐がＦＦ杵出出１第８／Ｎ１５．　（１７０号の 開示多こ従って行なわ机れば、金ｓ１〕６づ不動態化１７４の頂ぢ上の焦へ面表 面上？こデポジットさへその後撃い育の伝４性のエポキシイア８が噴出器材料の ウニ１１を焦点面にしつろ）り取付けるための手段として付加されろ。その後、 埃出４材料ウェハはイオンミーリング（ｉｏｎ　ｍｉｌｌｉｎｇ）の如き適切な 材料除去処理加工によって孤立さ机た（ｉｓｏｌａｔｅｄ）　「アイランド（ｉ ｓｌａｎｄ）」１こ切断される。明らか３こ、金属リード線６８はそれぞれの検 出器アイライドから信号を受取るために、金属１７６と有効な金属接触を有する 必要がちる。

リード線の端を除き、完全てスタックされたチップの焦点面端を絶縁しようと試 みている２つの利用可能であるが不充分な従来技術の方法は＝（’ａ）シリコン 上に選択的に天然のｒｎａｔｉｖｅ）シリコン酸化物の熱成長ど（ｂ）リード線 の端部を露出するためにデポジットされた絶縁コーティングを通り穴を選択的に エツチングする写真印刷法である。天然戯化旬のｉ択的成長は、高温度及び／又 は高電圧が接着剤、リード線金属化物（ｌｅａｄ　ｍｅｔａｌｌｉｚａｔｉｏｎ ）及び低しヘルＩＥ回路の四き、完全な講攪憶内の他の材料を劣化するので、可 能ではない６写真印刷技術はリード線の隣接する行（ｒｏｗ）’＝ｆｌの寸法、 ｆｆ度がウェハラッピング（ｌａｐｐｉｎｇ）精度によって部分的に決定される ので実行可能で１７！ない。最初のシリコンウェハに印加される薄い不動態化層 ６４．６６及び７０によって許容ド線犀３吊常 さ机たり−に小さいパッドオーバラップはラッピング及びス　゛タック製造技術 によって得られることが出来るよりも小さなリード線配電許容差を必要とする。

リード線６８の端部を除き、スタックされたチップの焦点面端を絶縁１で完全に カバーするために開発されたユニークな方法は第６Ａ図乃至第６Ｄ図を参照する ことによって最もよく理解される。２４６八図？こおいて、間に金曜リード−６ ８を有しているシリコンチップのスタック（モジュールの１部）が雪面で示され ている（３間の絶徽物は図示されていない）。モジュールの左端は平清な焦点面 表面を提供し、乱つリード線６８が４出するのを保証するようにラップ（ｌａｐ ）Ｌなければならな０〜次のステップはシリコンチップの線をエッチすることで ある。第６Ｂ図において、テップの左（焦点面）Ｐ、は深さ約０．００５インチ （約０、１２７　ｍ　）までシリコンを除いて、リード線６８のエッチ・抵抗端 ８０を図示の如く突出させるためにエッチされた。その後、第６Ｃ図にデポジッ トされる。そして４％に、第６Ｄ図にｆ！１示された如く、スタックさまたチッ プモジュールの左端ｌオ不動態化・１７４をシリコンチップの縁から除去するこ となくリード線６８の先端を露出するために、好ましくは比較的柔いラッピング コンパウンド（ｌａｐｐｉｎｇ　ｃｏｍｐｏｕｎｄ）でラップされる。

叫６へ図乃至第６Ｄ図に例示さガた方法の有功な実行！オ虜ｌにリード線６８の 端８０ｈ５シリコン材料の険去後、出来る友り嶌すぐに突出するという必要性の ４：め遠膚が非常Ｉこ竺４）ｌ、いこ七が立柾さ秩た。リード線の欅ｆＩ５曲つ ていれＩイ、そり、町ｒま不動態化の際隣接するシリコン領域に「陰影（Ｓｈａ ｄｏｗ）」をっ゛す、こ九によって不防能化部上に印加さねた全屈化物からシリ コンに短絡を生ずる傾向う≦ある。

薄ＪＣｔｈｉｎ　ｆｉｌｍ）金−リード線は自己支持ｆ’ｓｅｌｆ−ｓｕｐｐｏ −ｒｔｉｎｇ）にはあまりにも弱いと見做されるから、他の隣接する材料の１つ 、チップ間のエポキシイ層又はシリコン酸化物層のいづれかはシリコンの縁がエ ッチされるとき突出しているリード線のりぶれを防止するために使用（ｒｅｌｙ 　ｏｎ）されなければならないと思はれる。最初はエボキシイ層は金属リード線 を有効に支持すると信じられていた：選択されたエツチング用試薬は金属又はエ ポキシイのいづれかを著しく腐蝕するよう意図されていない。しかし、実験では ＳｉＯｘ絶縁材料層は金属リード線に対して最も有効な支持体を提供する。従っ て、シリコン酸化物を著しく腐蝕しないエツチング材料を使用することが重要で ある。

驚くべき発見はエツチング工程中の金属リード線へのエポキシイの明らかなマイ ナスの効果であった。シリコン上に使用されたエツチング材料がエポキシイをＦ Ｊせしめることは明らかである、エポキシイのこの膨張はシリコンが除去される とき支持されないままの突出しているシリコン酸化物のぼろぼろのくづれ（ｃｒ ｕｍｂｌｉｎｇ）を生ずるうこのシリコン酸化物のくづれは突出する金属リード 線から支持体を除去する。従って、エポキシイ縁がシリコンに作用するエツチン グステップ前にエッチにより除去されるエツチングステップを含むのが望ましい 。

エポキシイエッチングは、高温苛性ソーダを用いて、即ち９０℃の２５＠ＮａＯ Ｈ溶液を適用することによって効果的に達成されることができる。好ましくはエ ポキシイは深さ約０．００１インチ（０，０２５ｗ）までエッチして除かれるう その後、シリコンは硝酸（ＨＮＯ，’）及びフッ化水素ａ（ＨＰ）を４：１の比 に混合した標準シリコンエッチを用いて、好ましくはエポキシイよりも僅かに少 い深さまでエッチして除かれることができる。

エツチングが実施された後不動態化層を設けることはＳｉＯｘ　を真空蒸着（ｖ ａｃｕｕ＋ｎ　ｄｅｐｏｓｉｔｉｎｇ）することによって達成されることができ ろうこれは０２をチャンバー内に流出しながら真空チャンバ（この中にモジュー ルが置かれた）内でＳｉＯを蒸発することによって行なわれることができる。そ の結果得られるシリコン酸化物層はＳｉＯ及びＳｉｎ、の双方を具備している。

他の絶縁・層・追加（ｉｎｓｕｌａｔｉｏｎ−１、ａｙｅｒ−ａｄｄｉｎｇ）の 可能性が考察され及び／又は試みられた。不動態化材料としてＳｉＯｘの選択は 設備の好都合な利用性に基づいている。

エポテツク（Ｂｐｏｔｅｋ）Ｈ７７の如き不動態化エポキシイが試みられたが、 それはシリコンからの「はがれ（ｐｅｅｌ　ａｗａｙ）」傾向のため満足すべき ものではなかった。シリコンニトリド（Ｓｉ、Ｎ、）はそれ力呟夫なフィルムを 提供するので好ましい絶縁材料である。しかし乍ら、ニリコンニトリド層が形成 される標準処理はチップのシリコン上にその贅をスパッタリング、又は成長する かのいづれかである。スパッタリングは第１にスパッタリング設備が好都合に入 手できないので望ましいとは考えられない。絶縁材料の成長はこのような処理に 必要な電気エネルギの考察を除けば、不動態化１問題の理想的な解決法は金属リ ード線をカバーすることなく、シリコンのみの上に不動態化を形成するようにシ リコンを陽極酸化する（ａｎｏｄｉｚｅ）することであるううまく試みられた不 動態化の他の型式は反応的にスパッターされたアルミニウム酸化物であった。

研究されている将来有望な手順はプラズマ処理計画の使用を含んでおり、これは 同じ設備を用いてエツチングステップ及び絶縁デポジションステップの双方を達 成する、シリコンは真空チャンバー内でドライプラズマエツチング処理（等方性 の）によってエッチされる。そして不動態化ステップはその後直ちにシリコンニ トリド（既述の如き、好ましい材料）のデポジションを生ずるためにリアクタン トガスを導入及び励起することによって同じ真空チャンバ内で達成される。

プラズマ処理はウェットの化学的エツチング用試薬の必要性を除く励起されたガ スプラズマの使用を介してエツチングを達成する。エッチされるべきスタックさ れたチップは平坦な反応チャンバ内に装填さ瓢そして蓋が閉じられるう次に空気 が真空をつくるためにチャンバからポンプ作用で排出される。エッチガスが一定 の速さでチャンバ内に導入さ托そしてガスをイオン化するために電力が印加され る。ガスは化学的に活性の基を形唆し、これが光硬化性接脂のない基板表面と反 応してエツチングを達成する。

フィルムデポジションのためのプラズマ処理は時間、ガス、圧力、電力及び温度 の関数である。基板が平坦な反応チャンバ内に装填された後、このシステムはポ ンプダウン（ｐｕｍｐ　ｄｏｗｎ）　さね、そして基板は所定の温度に加熱され るうシリコンニトリドデポジションでは、７ラン及び窒素のりアクタントガスが チャンバ内に導入される。電力が高エネルギープラズマをつくるために印加さ札 この中で窒素ガスが解離されろう解離されたガスは７ランと相互に作用してシリ コンニトリドフィルムを基板表面にデポジットする。

真空チャンバプラズマ処理はドライ処理である追加の利点を有しており、これは エポキシイの膨張を生じない；従って、上記に論述した別々のエポキシエツチン グステップの必要性を除く。追加の情報は最初に述ヘタ理由のために、このドラ イエツチング処理は、実際に、基板エツチングを達成する最も満足すべき方法で あり、且つ１つのエツチングステップのみを必要とする。

金属リード線６８の端部８０と別々に電気的に接触して、モジュールの焦点平面 上に個々の検出器を形成又は配置するのに必要なステップはで好ましくは実施さ れるう更に以下に論述するこれ等の最終ステップは、識別番号が変更された以外 は米国出顆ｔ４　Ｓ／Ｎ　ｌｓ、ｏ７０号の第７図と同一である第８図に示され た断面に類似の断面を有している構造となる。

モジュールの焦点面上にデポジットされた金属７６及び伝導性のエポキシイア８ の組合わされた層が第８図の８２で指示されている。各々の個々の検出器６９は 単一のリード線６８と接触しており、且つ物理的に及び電気的に他の検出器から 分離された「アイランド（ｉｓｌａｎｄ）Ｊであろう各々の検出器６９は透明な 不動態化１８６でカバーされており、且つその中に形成されたダイオード接合部 ８８を有している。検出器６９を分離している空間又はチャンネルは個々の検出 器のための機械的支持を提供する誘電性の材料９０で充たされている。

スタックされたシリコンテップの機能的なモジュールを提供する際に遭遇する他 の主な問題は後部面のワイヤリングの接続である。必要なり一ルエステー）（ｒ ｅａｌ　ｅｓｔａｔｅ）のため、及び処理の複雑化のためにワイヤボンディング 技術の使用を避けることは非常に望ましい。才た支持基板の縁又はコーナーの周 りにリード線を延長するのに必要ないかなる電気的接続の使用も避けるのが望ま しい。金属化・デポジション（ｍｅｔａｌｌｉｚａｔｆｏｎ−ｄｅｐｏｓｔｔｉ ｏｎ）処理中にコーナー上の光硬化性樹脂の組立（ｂｕｉｌｄ−ｕｐ）は基板縁 に沿ってリード線を短くせしめることがあるので上記のことは正しいう従って、 チップの後部縁上の適切なリード線及び外部（オフ・焦点面）電子回路に接続し ている電気的リード線の双方を有効に電気的に接触している、スタックされたシ リコンチップの後部面上にデポジットされた（薄膜処理法を用いて）金属化部３ ０を提供するのが望ましい。

第９図及び第１０図は本問題を解決したユニークな構成及び方法を示している。

モジュールの後部面に達する電気的リード線９２はリボンケーブル２６上に設け られた導体に有効に接続されなければならない。モジュールの後部面を横切る隔 てているリード線９２の数は各チップ上のマルチプレキシングミ子装置（例えば １０２４対１）のためにモジュールの前部面上の検出器に接続されたリード線の 数よりもはるかに少いことは明らかである。しかし乍ら、テップから出てくる信 号に加えて、テップ内に入って行く後部面リード線がある；即ちバイアス電圧、 クロック及び制御信号である。

２つの概念（ｃｏｎｃｅｐｔｓ）がうまく、且つ経済的に電気的リード線をチッ プの後部面からリボンケーブルにもって行く処理法を提供された。

ｇｌは１テツプの縁を不動態化し、且つなおスタックされたチップによって提供 された平担な表面上に裸のリード線を提供するための方法であって、既に説明さ ね、且つｇＳＡ図乃至第６Ｄ図に例示されている。第２は一連の金属化ステップ であって、これは基板の縁の周りにリード線を保持するために「Ｔ形状の（Ｔ− ｓｈａｐｅｄ）Ｊ　電気的ジヨイントを提供する。

既述の如く第１の構想はラッピング（ｌａｐｐｉｎｇ）−エツチング−不動態化 −ラッピングの順位を提供しており、これが接続する金属化部（ｃｏｎｎｅｃｔ ｉｎｇ　ｍｅｔａｌｌｉｚａｔｉｏｎ）がデポジットされるべき表面を横切って 霧出した、接近可能な（ａｃｃｅｓｓｉｂｌｅ）ＩＪ−ド線を生ずる。

第９図及び第１０図において明らかな如く、第２の概念は３つの金属化ステップ を含んでおり、これは導体ストリップを電気的リード線の平面−躍偏部の頂部上 にデポジットすることによって「Ｔ形状の（Ｔ−ｓｈａｐｅｄ）電気的接合を形 成する。金舅ストリップは少くとも０．０００５乃至０．００１インチ（約０． ０１３乃至０．０２５關）だけリード線の端部にオーバラップし、従って良好な 電気的接触を保証する「Ｔ」を形成することが重要であると考えられる。

１ツテ７グに続く光・線描写（ｐｈｏｔｏ−ｄｅｌｉｎｅａｔｉｏｎ）の如き任 意の適切な技術によって後部面上に形成された金属化部３０は複数の導体ス）　 ＩＪツブ９４を含んでおり、その各々は後部面上のリード線９２の適切なグルー プの上にあり、且つそれ等と接触している。導体ストリップ９４は後部面の１つ の緑９６に導かれる。

リード・アラ）（ｌｅａｄ−ｏｕｔ）接続の他方の鴻において、複数の導体ス） 　Ｉ７クブ９８は絶縁板３４（又は３６）の表面１００上に適切な金属化−デポ ジション処理によって形成され、Ｊ８縁板３４（又は３６）はモリブデン支持ブ ロック１８のｇｌ部に取付けられる。導体ス）Ｕツブ９８はリボンケーブル２６ によって保持された導体にスプリットテンプ（Ｓｐｌｉｔ　ｔｉｐ）溶接される ことができろ；そしてストリップ９８はシリコンチップに最も近い板３４（又は ３６）の内方縁１０２に導かれるウス）　ＩＪツブ９８の端部に形成されるべき ｒＴ形状の」電気的接合を許容するために、絶縁ス）　ＩＪツブ３８が板３４（ 又は３６）に取付けられており、且つ板上に鎌１０２に隣接する緑１０４を提供 する。複数の導体ストリップ１０６は隣接するｐｌｏ４及び１０２によって形成 された平面上に適切な金属化デポジション処理によって形成される。ス）　ＩＪ ツブ１０６は絶縁ス）　ＩＪツブ３８の外方縁１０８に導かれる。

リード・アウト接続を完成するのに必要な残りのステップはそれぞれの導体ス） 　ＩＪツブ９４（後部平面上の）をＴ形状の接続によって、ストリップ１０６と 接合することである。絶縁板３２はスタックされたチップの後部面と支持ブロッ ク組立体との間に置かれる；そしてこれ等の構造体は一緒に接着される。導体ス トリップ１１０はスタックされたチップのモジュールの外表面１１２、ストリッ プ３８の外表面１１４％及び絶喰板３２の外部Ｑｘｘ６によって形成された平面 上に適切な金属化・デポジション処理によって形成される。

３つの金属化・デポジションステップの各々は平担な表面のエツチング、不動態 化及びラッピングによって先行さへモしてＴ形状の電気的接触を生ム平らな表面 上にデポジットされた導体ストリップはこれ等の表面に現われる横切っているリ ード枦の端を越えて延びる。

残りの図はスタックされたシリコンチップを含んでいるモジュール１２を製造す る現在好ましい方法である完全なステップ・・くイ・ステップ方法の略図である 。

ｇ　１１Ａ図乃至第１１　Ｎ図は最初のシリコンウニ／効）ら完全なスタックの シリコンチップまでの処理を含んでいる。瀉１１人図及びｇ　ｌＩ　Ｂ図は個々 の集積回路チップ１４を形成するためにシ】Ｊコンウニ／Ｓを夕゛イ（ｄｉｃｅ ）に使用するステップを例示しているーウニ／）は０．０１インチ（約０．２５ ４　ＰＪ　）の公称厚さを有している。第１１Ａ図６ご示された如く、第１のス テップは交差する溝を最後のチップの７さよりも僅カ）多ど大きＧ１深さまでウ ェハの回路保持表面内に切るダイヤモンド鋸を使用することである・次にｓｇｘ ｉＥ３図多と示された如くウニ・１の他方の５Ｑｉよ最終の厚さが速成されるま でラップ（１ａｐ）さ÷する。笑際には、溝のついた１）２ハはラッピングが溝 に達した後ウニ／為の部片を所定の位置に保持する接着剤でカッ４−されたラッ ピング平面上に表面を下ζどして置カ）ｔｌＡ　これｔこよってウェハを小さい 長方形のテップに分割する。図示されてＧ１な（１次のステップはチップの下側 上に不動態化部をデポジットすることであるりそれから第ＸｔＣ図及び第ｘＩＤ 図に図示された如く、各チップの平面の大きさ及び厚さが検査される。長さ、幅 を含む平面の大きさ及び信号リード線縁の距離が＋／−０，０００５インチ（約 ０．００１３藺）の精度まで測定可能な工具製作者のマイクロスコープを用いて 検査されることができる。厚さは＋／−０，ｏｏ５イー０．ｏｏ、０１３ｗ）の 精度まで測定可能なディジタル高さゲージを用いて測定されることができるう第 １１Ｅ図乃至第１ＩＩ図は２層の成１手１頃を示しており、これは２層の祖合わ せが好都合な電気的試験を許容し、且つまた単一のチップが取扱われるとき利用 できない構造上の補強を提供するので現在好ましい方法である。第１１Ｅ図及び ｇｔｘＦ図に示さ机た如く、−緒に取付けられた２贅は試験を簡単にするために 、最初に異なる長さを有することができろ。それからａｌ　１０図で明らかな如 く、ダイヤモンド鋸が双方のチップを所望の大傘さにトリム（ｔｒｉｒｒ＋／） するのに使用される、この大きさは第１１Ｈ図及び第１ｘＩ図に示された如く、 工具製作者のマイクロスコープを用いて注意深く検査される。２層のボンディン グは特定の設備（ｆｉｘｔｕｒｅ）内で達成されることができろつ２＠上の導体 端の整合は＋／−０，００２インチ（約０．０５＋＝ｌＪｌ）以内になければな らない。

ｚ１１Ｊ図に例示された如く、次のステップは選択された数の層を提供するため に充分な２・スタック層を結合する完全なシリコンテップ層の成層である。スタ ッキングの固定及び整合処理は±０．０００２インチ（約０．００５ａｘ）以内 に導体端部の整合を保証しなければならない。第１１に図に示された如く、次に オーブン硬化（ｏｖｅｎ　ｃｕｒｅ）　が層をボンドするエボキシイを固めるの に使用される。他の検査Ｃ第１１Ｌ図）後、スタックされたチップモジュールの 前部面（焦点面）及び後部面はラップされ、且つ磨かれる（ｇｌｘＭ図）。池の 検査が簗１１Ｎ図によって示されている。

第１２Ａ図乃至ＩＥ１２Ｂ図はモジュールの前副面及び後部面上に金属化部を提 供するのに必局な重要な一連のステップを例示している。第１に、第１２Ａ図に 示された如く、モジュールの前部面及び％部面の双方は別々にエッチされて、既 述の如く、シリコンを約０．００５インチ（約０．１２７−ｓａ）の４・＝ニー ゛゛＝−ηでる、前＠表面及び後部表面のこの別々のエツチング中、立方体のイ セの４つの面は不動態化によってエツチングからすべて保唖されなけれｌｆなら ない。

次に、第１２Ｂ図に示された如く、前部表面及び陵部表面の双方にネート線が霧 出される（第ｔ２Ｃ図）。そしてその後、薄膜デポジション法によって前部表面 及び後部表面の双方に金属化が別々に適用される（第ｔ２Ｄ図）。後部表面上の 金属化された・くターンは、既述の如く、所望の導体ス）　ＩＪツブを提供する 。前部表面上に、完全な金属化１力５示されている。これは、ウニ／）がモジュ ールの表面にボンドされた後、検出器「アイランド（ｉｓｌａｎｄ）」が検出器 材料ウニノ１内にチャンネルを切ることによって分離されている（ｉｓｏｌａｔ ｅ）とき使用されるアプローチである。噴出器を分離するのに使用されるチャン ネル切断処理中（米国特許出願第ＳＩＮ　ｌ　５．　Ｑ　７　Ｑ号に鴫述されて いるイオンミＩＪング（ｉｏｎ　ｍｉｌｌｉｎｇ）の叩く）、第１２Ｄ図に示さ れた金属化された層はまた切断されて、従ってそれぞれの噴出器に対応する孤立 した「アイ３ランド（ｉｓｌａｎｄ’ｓ）」を形成する。モジュールの前部表面 上の不動態化部がまたこの処理中に切断されても、各検出器Ｉオその′明々の導 体リード線（及び検出器アイランドの頂部側に形成された共通成極０を除紙電気 的に孤立されているから害Ｉ−ｊない。演ｔ２Ｂ図は次に行なわれる電気的信号 試験ステップを例示しているう欲１３　Ａ図乃至第１３Ｊ図Ｉすモリブデン支持 ブロック上にシリコンスタックを取付けること、及び榮部面から外部回路りこ魂 く導体のデポジショングとを含んでいる完全なモジュールの組立及び処理を示し ている。

第ＬａＡ図に示さね、た如く、完全なモジュールの部分は一緒に配置さね注意深 く整合さへそしてボンドされる。これ等の部名はシリコンスタック１２と、モリ ブデン支持ブロック１８と、絶紗板３２．３４及び３６とである。

それから導体ストリップがデポジットされるべきであるモジュールの２つの側面 の各々はスタックされたテップの前部表面及び後部表面上に電気的接続を提供す るとき使用されるのと同じ処理ステップを介して別々に行なわれる。２つの側面 の各々はラップさ瓢且つ磨かれ（第１３Ｂ図）、検査され（第１３０図）、シリ コンを１かに切断してエッチさ江不＠ｎｆヒ部でカバーされ（Ｑｔ３Ｅ図）、そ してリード線を罐出するためラップされる。次にＴ形状リード線は、シリコンス タックの後部表面上のストリップを絶縁板３４及び３６の前部端上のストリップ に相互に接続するために短い導体ストリップを表面上にデポジットすることによ って、ｍｘ３０ｉに示された■く、形成さ机る。これ等の板はリボンケーブルに 導くＴ形状接続を既に備えていた。第１３Ｈ図乃至第１３Ｊ図は電気的試駆ステ ップ、それから１つの絶曖板表面上に−ａ力０のチップの取付、及び最終的に他 の電気的吠験ステップを示している。

第１４Ａ図乃至＠１ａＷ！Ｊは嘩相的（ｆｕｎｃｔｉｏｎｉｎｇ）焦点面モジュ ールを完全するとき、Ｐｌちモジュールの表面上に元−ζ出器を配置するときの 最終ステップに関連しており、各々はモジュールの面に現われる凰−のリード線 と個々に電気的に接触している。１々の噴出器を形成する現在好ましい方法は参 照によって本発明に含まれている米国特許第Ｓ／Ｎ　１５，０７０号に開示され た方法である。　シ？））シながら、個々の光−検出器をモジュールの面上に配 積し、又は形成する他の方法は本発明の範囲から逸脱することなく使用されるこ とができる。このような代りの方法はインジウムバンプボンディング（ｉｎｄｉ ｕｍ　ｂｕｍｐ　ｂｏｎｄ−ｉｎｇ）又は薄膜を含む口 ｇｌＪＡ図は検出器布置（ｅｍｐｌａｃｅｍｅｎｔ）のための他の設備にモジュ ールが送られると仮定して、保＠ｌＸウジング内に取付けられたモジュールを示 している。残りの図（第１４Ｂ図乃至ｇ１４Ｉ）図）は検出器の適用（Ａｐｐｌ ｉｃａｔｉｏｎ）二重（これはそれ自身一連の複ジな（ｃｏｍｐｌｅｘ　５ｅｒ ｉｅｓ）ステップである）と、モジュールの完成に導く次の最終試験とを簡単に 列哄していている。それから、モジュールは第３図で明らかな如く、他のモジュ ールと共に４・モジュールグループに取付けられるように用意される；そして多 数のこれ等のグループは哨４図に例示された組立体の如く、完全な焦克面祖立体 内に取付けられる。

以下の請求の範弓は開示された寺定の実施Ｖ様を含７ｉ％のみならず、従来の技 術によって許容された最大の−１及び広い範囲を本明細書に説明された発明的概 念（ｉｎｖｅｎｔｉｖｅ　ｃｏｎｃｅｐｔｓ）に含む意図を有している。

′：ｉ１表昭６１−５００３９３　（１４）

Claims (14)

【特許請求の範囲】
1. １．光・検出器アレイモジユールにおいて：多重層構造体を形成するために一緒 にスタツクされ、且つ取付けられた実質的に同じ大きさの複数の集積回路を備え ている半導体基板であつて、その１端が焦点面で終つており、そしてその他端が 後部面で終つており、該焦点面及び該後部面に垂直に層内に延びている半導体基 板と；但し、各基板の該焦点面端がその上に該基板上に集積回路の部分として形 成された金属リード線の端部によつて提供された多数の密接に間隔をへだてた電 気的接触点を有しており、各半導体基板の該焦点面端の電気的接触点が他のスタ ツクされた半導体基板の焦点面端上に電気的接触点と所定の実質的に正確な空間 的な関係を有しており；各基体のボデイーを該スタツク内の隣接する基体から絶 縁するための隣接する基体間の絶縁層と； 基板上の該接触点を除き該スタツクされた基板の該全集点面をカバーしており、 且つ該接触点と該基板の該焦点面端との間の電流の漏洩を防止する絶縁物と； 但し各基板の該後部面はその上に多数の電気的接融点を有している；基板上の該 接融点を除き、該スタツクされた基板の該後部面をカバーしており、且つ該接触 点と該基板の該後部面との間の電流の漏洩を防止する絶縁物と を具備することを特徴とする光・検出器アレイモジユール。
2. ２．半導体チツプのスタツクの該後部面上にストリツプとして形成された複数の 電気的導体を含んでおり、各々のこのような半導体ストリツプが複数の基板上の 接触点と相互に接続しており、且つ外部ワイヤリングに電気的接続を提供してい る請求の範囲１に記載の光・検出器アレイモジユール。
3. ３．該半導体基板と無関係に形成きれており、且つ該スタツクされた基板の該焦 点面にボンドされた多数の光・検出器を含んでおり、各々の光・検出器が該焦点 面上の単一の電気的接触点と個々に電気的に接触している請求の範囲１に記載の 光・検出器アレイモジユール。
4. ４．該スタツクされた基板の該焦点面端が：該焦点面上の該電気的接触点に影響 を与えることなく半導体基板材料の簿い層を除去するために該焦点面をエツチン グすること；該エツチされた表面をカバーするために絶縁材料を付加すること； 該電気的接触点を露出するために該表面から充分な絶縁材料を除去すること のステツプを含む方法によつて作られる請求の範囲１又は３に記載の光・検出器 アレイモジユール。
5. ５．該後部面上に形成された該電気的導体ストリツプが各横切る接触点の両側に 延びていて連続的導体材料のＴ形状の接合部を提供する請求の範囲２に記載の光 ・検出器アレイモジユール。
6. ６．該後部面上に電気的導体ストリツプを提供する方法が：該後部面上の該電気 的接触点に影響を与えることなく半導体基板材料の薄い層を除去するために該後 部面をエツチングすること；該エツチされた表面をカバーするために絶縁材料を 付加すること；該電気的接触点を露出するために該表面から充分な絶縁材料を除 去すること； 薄膜光・線描写（Ｐｈｏｔｏ−ｄｅｌｉｎｅａｔｉｏｎ）技術によつて電気的導 体ストリツプをデポジツトすること；但し各導体ストリツプは該適切な電気的接 触点と電気的に接触するように配置されている、とを含んでいる請求の範囲２又 は５に記載の光・検出器アレイモジユール。
7. ７．光・検出器アレイモジユール製造方法において：各々がその上に半導体回路 を有しており、且つ各々がその１端部において多数の密接に間隔をへだてた接触 点を有している多数の等しい大ききの半導体チツプを提供すること； スタツクされた該チツプの焦点面上にアレイの密接に間隔をへだてた点に電気的 接触点を有している長方形の平行６面体構造を形成するように該半導体チツプを スタツキングし、且つボンデイングすること；該接触点の突出部を残しながら該 チツプの少量のボデイー材料を除去するために該スタツクされたチツプの焦点面 端をエツチングすること；該スタツクされたチツプの該エツチされた焦点面端を カバーするために絶縁材料をデポジツトすること、 該電気的接触点を露出するために該スタツクされたチツプの絶縁物でカバーされ た端から充分な材料を除去すること；各光・検出器が単一の電気的接触点と電気 的に接触するように、さもなくば談半導体チツプの該ボデイー材料から絶縁きれ ながら該スタツクされたチツプの絶縁物でカバーされた端上に多数の光・検出器 を配置すること とを含むことを特徴とする方法。
8. ８．光・検出器を該スタツクきれたチツプ上に配置するステツプが：該スタツク されたチツプの該絶縁物でカバーされた焦点面端上に金属化層をデポジツトする こと； 光・検出器材料を該金属化層に伝導性のボンデイング材料を用いてボンデイング すること； 該光・検出器材料及び下にある伝導性の材料を個々の光・検出器を提供するアイ ランドに分割すること； とを含む請求の範囲７に記載の光・検出器アレイ製造方法。
9. ９．該スタツクされたチツプの端をエツチングするステツプが：該チツプのスタ ツクを一緒にボンドするのに使用された材料を再びエツチングすること； それから少量の該ボデイー材料を除去するために該スタツクされたチツプの端を エツチングすること； とを含む請求の範囲７又は８に記載の光・検出器アレイ製造方法。
10. １０．光・検出器アレイモジユール製造方法において：各々がその上に集積回路 を有しており、且つ各々が基板上に集積回路の部分として形成された金属リード 線の端によつて提供されたその１端に複数の電気的接触点を有している多数の等 しい大きさの半導体チツプを提供すること； 該スタツクされたチツプの後部面端上に電気的接触点を有している長方形の平行 ６面体を形成するように該半導体チツプをスタツキングし、且つボンデイングす ること； 該接触点の突出部を残して該チツプの少量のボデイー材料を除去するために該ス タツクされたチツプの該後部面端をエツチングすること；該後部面をカバーする ために該スタツクされたチツプのエツチされた端上に絶縁材料をデポジツトする こと；該電気的接触点を露出するために該後部面から充分な材料を除去すること ； 該後部面上の適切な電気的接触点と接触するように該後部面上に薄膜導体を形成 すること；但し、各導体はＴ形状の接合部を提供するようにその接触点の端を横 切つて延びている；該後部面上の該導体から外部回路へ導く電気的接続を設ける こと；とを含むことを特徴とする光・検出器アレイモジユール製造方法。
11. １１．電気的回路を外部回路に設けるステツプが：該後部面に垂直に延びている 電気的接続を提供するために該後部面上の該導体の端に亘つてＴ形状の薄膜接合 部を形成することを含んでいる請求の範囲１０に記載の光・検出器アレイ製造方 法。
12. １２．光・検出器アレイモジユール製造方法において：各々がその上に集積回路 を有している半導体基板を有しており、且つ各々が該基板上の該集積回路の部分 として形成された金属リード線の端によつて提供されたその１端に多数の密接に 間隔をへだてた電気的接触点を有している多数の等しい大きさの半導体チツプを 提供すること；該スタツクされたチツプの焦点面端上にアレイの密接に間隔をへ だてた点で電気的接触点を有している長方形の平行６角形を形成するように該半 導体チツプをスタツキングし、且つボンデイングすること；該接触点の突出部を 残しながら該チツプの少量のボデイー材料を除去するために該スタツクされたチ ツプの該焦点面端をエツチングすること；該スタツクされたアツプの該エツチさ れた焦点面端をカバーするために絶縁材料をデポジツトすること； 該電気的接触点を露出するために該スタツクされたチツプの絶縁物でカバーされ た端から充分な材料を除去すること；各光・検出器が単一の電気的接触点と電気 的に接触するように、さもなくば該半導体チツプの該ボデイー材料から絶縁され ながら、該スタツクされたチツプの該絶縁物でカバーされた端上に多数の光・検 出器を配置すること とを含むことを特徴とする光・検出器アレイモジユール製造方法。
13. １３．該スタツクされたチツプの端をエツチングするステツプがガスプラズマを 使用するドライ製法によつて達成される請求の範囲７、８又は１２のいづれか１ つに記載の光・検出器アレイ製造方法。
14. １４．該スタツク内の各チツプが該集積回路の上に置かれている絶縁材料によつ て隣接する該チツプから分離されており、該電気的接触点が第１のエツチングス テツプ中このような材料によつて部分的に支持されていて、それから絶縁材料を 該チツプの該焦点面端上にデポジツトし、これによつて該突出している接触点を 該チツプ基板と電気的に接触するのを防止する請求の範囲７、８又は１２のいず れか１つに記載の光・検出器アレイ製造方法。