JP2866167B2 - 接着された接触を有する多層トランスデューサおよびその接着方法 - Google Patents

接着された接触を有する多層トランスデューサおよびその接着方法

Info

Publication number
JP2866167B2
JP2866167B2 JP2217992A JP21799290A JP2866167B2 JP 2866167 B2 JP2866167 B2 JP 2866167B2 JP 2217992 A JP2217992 A JP 2217992A JP 21799290 A JP21799290 A JP 21799290A JP 2866167 B2 JP2866167 B2 JP 2866167B2
Authority
JP
Japan
Prior art keywords
transducer
contact area
wafer
electrical contact
vertical surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2217992A
Other languages
English (en)
Other versions
JPH03104167A (ja
Inventor
アリ・レート
ユーア・ラーデンペレ
ヘイキ・クイスマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vaisala Oy
Original Assignee
Vaisala Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vaisala Oy filed Critical Vaisala Oy
Publication of JPH03104167A publication Critical patent/JPH03104167A/ja
Application granted granted Critical
Publication of JP2866167B2 publication Critical patent/JP2866167B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Measuring Fluid Pressure (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、電気接触を有するトランスデューサであ
り、平面の導電性および絶縁性の層をマトリックスパタ
ーンを備えたウェハー内に配置することによって作成さ
れ、そのマトリックスパターンは各マトリックス要素が
ウェハーの平面に対して垂直に処理されることによって
個々のトランスデューサに分割されることができ、それ
によって複数の互いに電気的に分離された導電層が分割
されたトランスデューサの垂直表面に延在するような、
接着された接触を有する多層トランスデューサに関す
る。
本発明はまた、接着作業の実行方法に関する。
本発明は、多層半導体構造内に、特にウェハー基体上
でウェハー当り何十或いは難百のマトリックス内に作成
されたトランスデューサ内に電気接触を生成するために
使用されるように意図されている。作成処理の後ウェハ
ーは、通常は切断することによって分離したトランスデ
ューサチップに分割される。個々の各トランスデューサ
は、切断された表面に延在する複数の導電層を含む。導
電層は互いに電気的に絶縁される。
（従来の技術） 外部回路に対する電気接触は一般に、別々の接触領域
を介して生成される。接触領域は、電子回路基板から延
びてきた電気導電体を接着するために使用されることが
できる金属で処理された一般的に長方形の領域である。
接触領域は、トランスデューサの内側でセンサ構造の適
切な部分に電気接着される。通常のトランスデューサ構
造は第１図に示されている。その構造は技術の現状を現
し、そして例えば米国特許第4,507,027号明細書から知
られる。
（発明が解決しようとする課題） 上述のタイプの接触領域は、平面基板に平行なトラン
スデューサ内の単一接着面上に配置される。何故ならこ
のような接着領域は、例えばトランスデューサウェハー
をさいの目に切ることにより先に、写真製版法および真
空蒸着によって容易に作成されるからである。接触領域
用に確保された接着平面領域は増加するが、トランスデ
ューサの外部寸法はほぼそのままである。何故なら、ト
ランスデューサの大きさはトランスデューサの単価に対
し線形の影響を有するからであり、製造業者の設計に対
する主要な興味はトランスデューサの領域を物理的にで
きるだけ小さくすることである。それ故に、通常の技術
の接触領域の存在はトランスデューサのコストを増加さ
せる。別の欠点は、トランスデューサの内側から接着平
面の接触領域へのオーム接触の厄介な構成である。それ
は、製造方法がオーム導電体のトランスデューサの他の
導電部分に対する短絡を防ぐためにある種の手段を提供
せねばならないからである。
本発明の目的は、上述の従来の技術の欠点を解決する
ことであり、そして、接着された接触を有する新しいタ
イプの多層トランスデューサおよび前記接着を実行する
ための方法を得ることである。
［発明の構成］ （課題を解決するための手段） 本発明は、トランスデューサの導電層の垂直な壁に対
して接触を形成することに基く。垂直な壁は、作成され
たウェハーからトランスデューサが最終的にさいの目に
された時に形成される。換言すれば、本発明は、平面の
或いはウェハーのようなベース材料内のいかなる元の表
面でもないような表面上に接着に使用されるための導電
層領域を作成する特徴を有する。
特に、本発明による多層トランスデューサは、トラン
スデューサの電気接触領域が、トランスデューサがウェ
ハーから分割されるときに形成されるトランスデューサ
の垂直表面の導電部分上に配置されることを特徴とす
る。
さらに、本発明による方法は、トランスデューサの電
気接触領域を、トランスデューサがウェハーから分割さ
れるときに形成されるトランスデューサの垂直表面の導
電部分上に配置することを特徴とする電気的接触領域を
形成する方法である。
（作用） 本発明は重要な利点を提供する。
第１に、トランスデューサチップの面積が３分の１程
度減少され、それによる結果としてトランスデューサの
製造コストは対応して下がる。もしトランスデューサが
大量生産方式によって作成されるならば、このことは非
常に重要である。第２に、トランスデューサ構造が簡易
化される。何故なら、センサ領域の外側に向けてトラン
スデューサのオーム接触の経路を定める必要がないから
である。第３の利点は、通常の構造がワイヤ接着を必要
とするのに対し本発明によるトランスデューサ構造は例
えば表面装着技術を使用して回路基板に接着されること
ができることである。
（実施例） 第１図には、第１の半導体層２と、第２の半導体層４
と、それらの半導体層の間にある絶縁層３とを具備する
トランスデューサ１が示されている。接触領域５は接着
面６の上に形成されている。接着面６は構造的に第２の
半導体層４の延長であり、そしてオーム接触は例えばト
ランスデューサ構造内の第１の半導体層２から接着面６
に対して経路が定められる。
本発明による接触構成の方法は第２図に示されてい
る。典型的なトランスデューサチップ１′は２つ或いは
複数の導電性半導体層２′および４′を含み、それらの
層に対し接触領域５′がトランスデューサチップの垂直
側面７上に形成されている。層３′は、半導体層２′と
４′との間の電気的絶縁層である。
第３図には、マトリックス要素１′が個々のトランス
デューサ素子を現すようなマトリックスパターンを備え
た典型的な多層ウェハー８が示されてある。トランスデ
ューサ素子１′は通常、ライン９、10に沿って切断され
る機械的手段によってウェハー８から分離される。その
代わりに、レーザがトランスデューサ１′を分離するた
めに使用されることができる。
第２図に示された構造は、通常の技術での意味の接触
面を有さない。その一方接触領域５′がトランスデュー
サチップの側面表面７に、例えば金属層のレーザベース
の析出方法を使用して、直接設けられる。側部表面７
は、第３図に示されるようにトランスデューサチップ
１′が互いにライン９、10に沿って多層ウェハー８から
分離して切断されたときに出てくる表面として示されて
いる。
オーム接触領域５′は、例えば金属層のレーザベース
デポジション方法を使用して分離された各チップに対し
て個々に作成される。その方法は下記の刊行物に記載さ
れている。
R.Solanki et al.,“Low−Temperature Refractory M
etal Film Deposition,"Appl.Phys,Lett.,41,（11）,De
c.1,1982 R.M.Osgood et al.,“Laser Microchemistry for Dir
ect Writing of Microstructures,"Proc.SPIE,385,11
2...117,1983 Dieter Bauerle,“Laser−Induced Chemical Vapor D
eposition,"in“Laser Processing and Diagnostics,"e
d.D.Bauerle,Springer Verlag,1984 T.Cacouris et al.,“Laser Direct Writing of Alum
inium Conductors,"Appl.Phys.Lett.,52,（22）,May 3
0,1988 トランスデューサチップ１′は金属処理のためにガス
の漏れない室に収容される。その構造は適切なガスの導
入を可能にし、そして室の上部にある窓から伝送される
レーザー光を有する。トランスデューサチップ１′は個
々にレーザ光の下に１つずつ整列され、焦点を合わされ
たビームは導電層２′の領域５′の１つを照射する。照
らされた点５′は衝突するレーザ光によって加熱され、
そして室に充満している所望された金属、例えばアルミ
ニウム、金、或いはニッケル、を含むガスは加熱点５′
で熱分解（或いはその代わりに光分解）される。この結
果として、金属の還元が生じ金属が半導体材料の表面に
結果的に析出することによって接触領域５′が形成され
る。接触領域は通常、0.1乃至0.5mmの直径と0.1乃至0.5
μｍの厚さの金属層を有する。レーザによって、加熱点
５′の温度は通常数百℃まで、金属処理と半導体材料と
の間の良質なオーム接触を提供するために必要とされる
のに十分に高く、上昇する。１点での金属処理の完了
後、レーザビームは次の点５′に集中され、そして処理
が繰り返される。
点５′の金属処理に対する別の方法は、例えば、トラ
ンスデューサ構造の切断された側部表面上の金属層のベ
イパー蒸着、スパッタおよび電解の或いは自己触媒作用
のデポジション（無電解鍍金）である。その後、所望さ
れた接触領域パターンは、レーザトリミング、感光性の
およびパターン化されたポリマーレジスト層を通しての
エッチング、或いはサンドブラスト或いは研磨による機
械的トリミングによる所望された領域からの金属の除去
によって得られる。電解鍍金法は、金属処理をトランス
デューサ構造のすべての導電表面に提供するために適用
されることができる。この方法は、絶縁層を自動的に金
属処理されないままにしておく。もし広領域の金属処理
が悪影響を及ぼさないならば、この方法は最も単純で実
行可能な金属層の配置方法となる。別の方法は、所望さ
れた領域に対して機械的に作成された或いは他の種類の
マスクを直接通して金属処理をすることである。マスク
は、例えば、ポリマー上に所望されたパターンを露光し
そして現像することによって感光性のポリマーから、或
いはその代わりに例えばエキシマレーザ或いは類似の光
源によるポリイミドプラスチックの層のパターン化によ
って、作成されることができる。
オーム接触はトランスデューサ構造の側部表面に対し
て、例えば金−シリコン共晶合金を使用することによっ
て作成されることができる。その合金はまた、金属導電
体或いは類似した部品として多層構造の側面に接着する
ために使用されることができる。熱および圧縮接着はそ
のとき、金属合金によって半導体推量と金属導電体との
間にオーム接触を生成するために適用されることができ
る。
【図面の簡単な説明】
第１図は通常のトランスデューサのオーム接着を示した
斜視図、第２図は本発明によるトランスデューサを同様
の方法で示した斜視図、第３図は本発明によるトランス
デューサがさいの目に切断され得るような平面基体の平
面図である。 1,1′……トランスデューサ、2,2′,4,4′……半導体
層、3,3′……絶縁層、5,5′……接触領域、７……垂直
表面、８……ウェハー。

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】平面の導電性および絶縁性の層をマトリッ
    クスパターンを備えたウェハー内に配置することによっ
    て作成され、そのマトリックスパターンは各マトリック
    ス要素がウェハーの平面に対して垂直に処理されること
    によって個々のトランスデューサに分割されることがで
    き、それによって複数の互いに電気的に分離された導電
    層が分割されたトランスデューサの垂直表面に延在する
    ようなトランスデューサにおいて、トランスデューサの
    電気接触領域が、トランスデューサがウェハーから分割
    されるときに形成されるトランスデューサの垂直表面の
    導電部分上に配置されることを特徴とする電気的接触領
    域を有するトランスデューサ。
  2. 【請求項２】平面の導電性および絶縁性の層をマトリッ
    クスパターンを備えたウェハー内に配置することによっ
    て作成され、そのマトリックスパターンは各マトリック
    ス要素がウェハーの平面に対して垂直に処理されること
    によって個々のトランスデューサに分割されることがで
    き、それによって複数の互いに電気的に分離された導電
    層が分割されたトランスデューサの垂直表面に延在する
    ようなトランスデューサ構造に対し電気接触領域を形成
    するための方法において、トランスデューサの電気接触
    領域を、トランスデューサがウェハーから分割されると
    きに形成されるトランスデューサの垂直表面の導電部分
    上に配置することを特徴とする電気的接触領域を形成す
    る方法。
  3. 【請求項３】接触領域がレーザベースのデポジション方
    法を使用して形成されることを特徴とする請求項２記載
    の方法。
  4. 【請求項４】トランスデューサが所望された金属を含む
    ガスで充満されたガスの漏れない室に収容され、前記室
    は上部の窓へ伝送するレーザ光を有し、トランスデュー
    サの側部表面は所望された点でレーザビームによって加
    熱され、それによって金属含有ガスが加熱点で熱分解さ
    れることを特徴とする請求項３記載の方法。
  5. 【請求項５】接触領域がベーパー蒸着方法を使用して形
    成されることを特徴とする請求項２記載の方法。
  6. 【請求項６】接触領域がスパッタリングデポジション方
    法を使用して形成されることを特徴とする請求項２記載
    の方法。
  7. 【請求項７】接触領域が電解鍍金方法を使用して形成さ
    れることを特徴とする請求項２記載の方法。
  8. 【請求項８】接触領域が自己触媒鍍金方法を使用して形
    成されることを特徴とする請求項２記載の方法。
  9. 【請求項９】接触領域が、マスクの所望された開口部を
    露光しおよび現像することによって例えば感光性ポリマ
    ープラスチックから作成されたマスクを通して所望され
    た領域に形成されることを特徴とする請求項１記載の方
    法。
JP2217992A 1989-08-17 1990-08-17 接着された接触を有する多層トランスデューサおよびその接着方法 Expired - Fee Related JP2866167B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI893874 1989-08-17
FI893874A FI893874A (fi) 1989-08-17 1989-08-17 Kontaktfoersedd givare med skiktstruktur samt foerfarande foer utfoerande av kontakteringen.

Publications (2)

Publication Number Publication Date
JPH03104167A JPH03104167A (ja) 1991-05-01
JP2866167B2 true JP2866167B2 (ja) 1999-03-08

Family

ID=8528855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2217992A Expired - Fee Related JP2866167B2 (ja) 1989-08-17 1990-08-17 接着された接触を有する多層トランスデューサおよびその接着方法

Country Status (11)

Country Link
US (1) US5083234A (ja)
JP (1) JP2866167B2 (ja)
CH (1) CH681581A5 (ja)
DE (1) DE4023776C2 (ja)
ES (1) ES2023345A6 (ja)
FI (1) FI893874A (ja)
FR (1) FR2651069B1 (ja)
GB (1) GB2235090B (ja)
IT (1) IT1241544B (ja)
NO (1) NO307488B1 (ja)
SE (1) SE508914C2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930011143A (ko) * 1991-11-14 1993-06-23 김광호 반도체장치 및 그 제조방법
CA2115947A1 (en) * 1993-03-03 1994-09-04 Gregory C. Smith Wafer-like processing after sawing dmds
DE4321804A1 (de) * 1993-06-30 1995-01-12 Ranco Inc Verfahren zur Herstellung von Kleinbauelementen
US5912796A (en) * 1996-11-15 1999-06-15 Illinois Tool Works, Inc. Metallized film capacitor and manufacturing process
DE10309869A1 (de) * 2003-03-06 2004-09-23 Infineon Technologies Ag Verfahren zur Herstellung mindestens eines Halbleiterchips und Halbleiterchip
DE10321214A1 (de) * 2003-05-12 2004-12-30 Infineon Technologies Ag Verfahren zum Aufbringen elektrischer Kontaktierungselemente auf einen Chip eines Chip-Wafers und Chip
DE10326804A1 (de) * 2003-06-13 2004-11-18 Infineon Technologies Ag Verfahren zur Herstellung mindestens eines Halbleiterchips und Halbleiterchip
DE10334634B3 (de) * 2003-07-29 2005-01-13 Infineon Technologies Ag Verfahren zum seitlichen Kontaktieren eines Halbleiterchips
DE10334633A1 (de) * 2003-07-29 2004-10-07 Infineon Technologies Ag Verfahren zur Herstellung einer Anordnung mit zwei Halbleiterchips und Anordnung mit zwei Halbleiterchips
TWI559349B (zh) * 2014-10-28 2016-11-21 鈺邦科技股份有限公司 導電端子改良之固態電解電容器封裝結構之製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL128146C (ja) * 1963-03-05
GB1115259A (en) * 1966-05-20 1968-05-29 Gen Dynamics Corp Load measuring system
GB1342468A (en) * 1969-10-16 1974-01-03 Chubb Alarms Mfg Ltd Security detection systems
GB1533191A (en) * 1977-03-30 1978-11-22 G Ni I P I Redkometallich Prom Pressure-sensitive semiconductor bodies and pressure-sensitive devices including such bodies
US4267634A (en) * 1978-04-05 1981-05-19 American Components Inc. Method for making a chip circuit component
US4386453A (en) * 1979-09-04 1983-06-07 Ford Motor Company Method for manufacturing variable capacitance pressure transducers
JPS58159360A (ja) * 1982-03-17 1983-09-21 Fujitsu Ltd 半導体装置
DE3378393D1 (en) * 1982-05-11 1988-12-08 Nec Corp Multilayer electrostrictive element which withstands repeated application of pulses
FI842307A (fi) * 1984-06-07 1985-12-08 Vaisala Oy Foerfarande foer aostadkommande av genomfoering i en mikromekanisk konstruktion.
JPS6127688A (ja) * 1984-07-02 1986-02-07 Nec Corp 電歪効果素子およびその製造方法
IL82960A0 (en) * 1986-06-30 1987-12-20 Rosemount Inc Differential pressure sensor
JPS63149531A (ja) * 1986-12-12 1988-06-22 Fuji Electric Co Ltd 静電容量式圧力センサ
JPH061228B2 (ja) * 1987-08-13 1994-01-05 富士電機株式会社 静電容量式圧力検出器
DE3727142C2 (de) * 1987-08-14 1994-02-24 Kernforschungsz Karlsruhe Verfahren zur Herstellung von Mikrosensoren mit integrierter Signalverarbeitung
FI78784C (fi) * 1988-01-18 1989-09-11 Vaisala Oy Tryckgivarkonstruktion och foerfarande foer framstaellning daerav.

Also Published As

Publication number Publication date
FI893874A0 (fi) 1989-08-17
IT9048226A1 (it) 1992-02-14
ES2023345A6 (es) 1992-01-01
GB9017035D0 (en) 1990-09-19
NO903622D0 (no) 1990-08-16
GB2235090B (en) 1993-11-17
GB2235090A (en) 1991-02-20
NO307488B1 (no) 2000-04-10
NO903622L (no) 1991-02-18
FI893874A (fi) 1991-02-18
SE9002663L (sv) 1991-02-18
DE4023776C2 (de) 2003-07-03
FR2651069A1 (fr) 1991-02-22
DE4023776A1 (de) 1991-02-21
IT1241544B (it) 1994-01-17
US5083234A (en) 1992-01-21
FR2651069B1 (fr) 1998-04-03
CH681581A5 (ja) 1993-04-15
SE508914C2 (sv) 1998-11-16
SE9002663D0 (sv) 1990-08-15
IT9048226A0 (it) 1990-08-14
JPH03104167A (ja) 1991-05-01

Similar Documents

Publication Publication Date Title
US4530152A (en) Method for encapsulating semiconductor components using temporary substrates
US4681656A (en) IC carrier system
JPS6149443A (ja) チツプ介在体の製造方法
US8021920B2 (en) Method for producing a metal-ceramic substrate for electric circuits on modules
US5903437A (en) High density edge mounting of chips
JPH05243481A (ja) パッケージ型電子システム及び気密パッケージ型電子システム
JPH06132471A (ja) 半導体チップに対する３ｄカプセル封じの方法および装置
JPH08213510A (ja) 熱伝導性を強化した半導体チップ・パッケージ
JP2866167B2 (ja) 接着された接触を有する多層トランスデューサおよびその接着方法
US5358826A (en) Method of fabricating metallized chip carries from wafer-shaped substrates
JPS61500393A (ja) 光・検出器アレイモジュール及びその製造方法
US4023260A (en) Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
US5051811A (en) Solder or brazing barrier
FR2572849A1 (fr) Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
US6729001B2 (en) Method for making a sonoprobe
JPH07161919A (ja) 半導体装置およびその製造方法
JPH065665A (ja) Ｉｃチップの側面に電極を形成する方法及びマルチｉｃチップ
US5023994A (en) Method of manufacturing a microwave intergrated circuit substrate including metal lined via holes
FI106754B (fi) Kontaktoitu kerrosrakenteinen anturi sekä menetelmä kontaktoinnin toteuttamiseksi
US6620735B2 (en) Method for processing substrates
US3626584A (en) Method of making miniature hybrid integrated circuits
JPH08236690A (ja) 三次元実装モジュール及びその製造方法
JPH02267941A (ja) 突起電極の形成方法
JPS592329A (ja) 半導体集積回路基板の製造方法
JP3034656B2 (ja) 半導体装置用パッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091218

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees