JP2016136613A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】製造工程を簡略化できる半導体装置の製造方法、および半導体装置を提供する。コストを削減できると共に、小型化を達成できる半導体装置の製造方法、および半導体装置を提供する。【解決手段】第１電極層２１が素子形成面７上に形成された半導体チップ６を用意する。導電体３１がパターン形成面３３に形成された支持部材３０を用意する。第１電極層２１と導電体３１とを半田により接合することにより、半導体チップ６を支持部材３０に固定する。半導体チップ６が支持部材３０に固定された状態で、半導体チップ６を封止樹脂３により被覆して、封止構造４６を形成する。封止構造４６から支持部材３０を除去することにより、支持部材３０に形成された導電体３１を封止構造４６に転写する。封止構造４６に転写された導電体３１は、封止構造４６から露出する外部電極となる。【選択図】図１８

Description

本発明は、半導体装置の製造方法および半導体装置に関する。

特許文献１は、電極突起が表面に形成された半導体素子の裏面を支持体上の仮固定層に貼り合わせる工程と、半導体素子の表面を樹脂組成物で封止する工程と、支持体と仮固定層とを除去して、半導体素子の裏面を露出させる工程と、半導体素子の表面上の樹脂組成物を研削し、電極突起の一部を露出させる工程とを含む、半導体装置の製造方法を開示している。

特開２０１４−５６９２４号公報

本発明の一つの目的は、製造工程を簡略化できる半導体装置の製造方法、および半導体装置を提供することである。
本発明の他の目的は、コストを削減できると共に、小型化を達成できる半導体装置の製造方法、および半導体装置を提供することである。

上記目的を達成するための半導体装置の製造方法は、電極層が表面上に形成された半導体チップを用意する工程と、導電体が表面上に形成された支持部材を用意する工程と、前記半導体チップ上に形成された前記電極層と、前記支持部材上に形成された前記導電体とを、半田により接合することにより、前記半導体チップを前記支持部材に固定するチップ固定工程と、前記半導体チップが前記支持部材に固定された状態で、前記半導体チップを樹脂により被覆することにより、前記半導体チップが前記樹脂により封止された封止構造を形成する封止構造形成工程と、前記封止構造から前記支持部材を除去することにより、前記支持部材に形成された前記導電体を前記封止構造に転写する転写工程とを含む。

この方法によれば、半導体チップの表面を支持部材の表面に対向させた状態で、半導体チップ上に形成された電極層と、支持部材上に形成された導電体とが半田により接合される。つまり、半導体チップは、支持部材に対してフリップチップ接合される。支持部材上に形成された導電体は、半田および半導体チップ上に形成された電極層を介して半導体チップに電気的に接続される。この状態で、半導体チップが樹脂により被覆されて、半導体チップが樹脂により封止された封止構造が形成される。その後、支持部材が除去されることにより、導電体が封止構造に転写される。封止構造に転写された導電体は、封止構造から露出する。封止構造から露出する導電体は、封止構造外部との電気的な接続が可能な接続電極として利用できる。

この方法によれば、半導体チップを樹脂で被覆して封止構造を形成した後、支持部材を除去することにより、封止構造から露出する導電体を形成できるので、樹脂を研削する工程を省くことができる。これにより、製造工程を簡略化できる。また、この方法によれば、封止構造内において、半導体チップをリードフレームに載置し、ボンディングワイヤー等を介してリード端子に接続する必要がない。これにより、部品点数を削減できるので、半導体装置の製造コストを削減できる。さらに、半導体チップを被覆する樹脂がパッケージを兼ねているので、半導体装置の小型化も達成できる。

前記チップ固定工程は、複数の前記半導体チップを前記支持部材に固定する工程を含み、前記封止構造形成工程は、複数の前記半導体チップを前記樹脂により一括して被覆する工程を含むことが好ましい。この場合、前記方法は、前記転写工程後、複数の前記半導体チップ間に設定された切断線に沿って前記封止構造を切断することにより、前記封止構造を、前記樹脂により封止された前記半導体チップを含む複数の封止構造体に個片化する工程をさらに含むことが好ましい。

この方法によれば、複数の半導体チップに対して、封止構造を形成する工程を共通化できるので、製造効率を向上させることができる。これにより、半導体装置の製造コストをより一層削減することができる。
前記転写工程は、前記半導体チップの表面の法線方向から見た平面視において、前記半導体チップの側面に取り囲まれた領域内に、前記導電体を外部端子として形成する工程を兼ねていてもよい。

この方法によれば、平面視において、半導体チップの側面に取り囲まれた領域内に外部端子が形成されたＦａｎ−ｉｎ型の半導体装置を製造できる。しかも、導電体を封止構造に転写する工程が、外部端子を形成する工程を兼ねているので、製造工程の増加を回避できる。
前記方法は、前記転写工程の後に、前記導電体に接合し、前記封止構造上で引き回される再配線を形成する工程をさらに含んでいてもよい。この方法によれば、導電体と外部とを電気的に接続する接続電極を、再配線により封止構造上の様々な箇所に設定できる。したがって、接続電極の配置に関する設計自由度を向上できる。

前記再配線形成工程は、前記半導体チップの表面の法線方向から見た平面視において、前記半導体チップの側面を横切り、当該半導体チップ外の領域に引き出されるように前記再配線を形成する工程を含むことが好ましい。この場合、前記方法は、前記再配線形成工程の後、前記再配線に電気的に接続され、前記平面視において、少なくとも一部が前記半導体チップの外側の領域に位置する外部端子を形成する工程をさらに含むことが好ましい。

この方法によれば、半導体チップの側面を被覆するように樹脂が形成されているので、平面視において、半導体チップ外の樹脂上の領域を、再配線を形成するための領域として利用することができる。したがって、再配線に電気的に接続される外部端子が形成される領域が、半導体チップ表面の直上領域に制限されない。これにより、半導体チップよりも外側の領域に外部端子が形成されたＦａｎ−Ｏｕｔ型の半導体装置を製造できる。したがって、小型化で、かつ、多数の外部端子を有する半導体装置を製造できる。

前記支持部材を用意する工程は、前記半導体チップ上に形成された前記電極層が前記半田により接合される接続部と、前記接続部に接合され、当該接続部から引き回された配線部とを含む前記導電体を、前記支持部材上に形成する工程とを含んでいてもよい。この場合、前記転写工程は、前記導電体の前記配線部を再配線として前記封止構造に転写する再配線転写工程であってもよい。

この方法によれば、再配線を含む半導体装置の他の製造方法を提供できる。すなわち、支持部材上に、半導体チップの電極層に半田を介して接続される接続部と、再配線の元となる配線部とを含む導電体が予め形成されている。転写工程では、この接続部と配線部とが一体となって、封止構造に転写される。転写された配線部は、封止構造から露出する再配線となる。このような方法によっても、封止構造上に再配線を形成できるので、導電体と外部とを電気的に接続する接続電極を、再配線により封止構造上の様々な箇所に設定できる。

前記再配線転写工程において、前記配線部は、前記半導体チップの表面の法線方向から見た平面視において、前記半導体チップの側面を横切り、当該半導体チップ外の領域に引き出されるように転写されることが好ましい。この場合、前記方法は、前記再配線転写工程の後、前記再配線に電気的に接続され、前記平面視において、少なくとも一部が前記半導体チップの外側の領域に位置する外部端子を形成する工程をさらに含むことが好ましい。

この方法によれば、平面視において半導体チップの側面を横切る再配線が形成されるので、半導体チップ外の領域を、外部端子を形成するための領域として利用することができる。したがって、再配線に電気的に接続される外部端子が形成される領域が、半導体チップ表面の直上領域に制限されない。これにより、半導体チップの外側の領域に外部端子が形成されたＦａｎ−Ｏｕｔ型の半導体装置を製造できる。したがって、小型化で、かつ、多数の外部端子数を有する半導体装置を製造できる。

前記支持部材は、前記導電体を形成でき、かつ前記封止構造から剥離可能な板状部材であってもよい。この場合、前記封止構造から前記支持部材を除去する工程は、前記板状部材を前記封止構造から剥離する工程であってもよい。この方法によれば、板状部材を封止構造から剥離することにより、導電体を封止構造に容易に転写できる。
前記板状部材は、ステンレスまたは銅を含む金属板であることが好ましい。板状部材が、ステンレスまたは銅を含む金属板であれば、封止構造から金属板を良好に剥離することができる。これにより、製造工程を煩雑化することなく、導電体を封止構造に良好に転写できる。

前記支持部材は、前記導電体を形成でき、かつエッチング可能な板状部材であってもよい。この場合、前記封止構造から前記支持部材を除去する工程は、エッチングによって前記板状部材を除去する工程であることが好ましい。この方法によれば、板状部材をエッチングによって除去することにより、導電体を封止構造に容易に転写できる。
前記板状部材は、半導体板であることが好ましい。板状部材が、半導体板であれば、エッチングによって、半導体板を良好に除去することができる。これにより、製造工程が煩雑化することなく、導電体を封止構造に良好に転写できる。

この発明の半導体装置は、半導体チップと、前記半導体チップの表面上に形成された電極と、前記電極の一部を露出させるように、前記半導体チップの表面、裏面および側面のそれぞれを被覆する樹脂とを含む。前記電極は、第１電極層と、前記第１電極層上に形成された第２電極層と、前記第１電極層と前記第２電極層との間に介在する半田とを含む積層構造を有している。

このような構成の半導体装置は、たとえば、上記の半導体装置の製造方法により製造できる。この構成によれば、半導体チップをリードフレームに載置し、ボンディングワイヤー等を介してリード端子に接続する必要がないので、半導体装置の部品点数を削減できる。これにより、比較的安価な半導体装置を提供できる。さらに、半導体チップを被覆する樹脂がパッケージを兼ねているので、小型化も達成できる半導体装置を提供できる。

前記電極は、前記半導体チップの表面の法線方向から見た平面視において、前記半導体チップの側面に取り囲まれた領域内に位置する外部端子であってもよい。この構成によれば、平面視において、半導体チップの側面に取り囲まれた領域内に外部端子が形成されたＦａｎ−ｉｎ型の半導体装置を提供できる。
前記半導体装置は、前記電極に電気的に接続され、前記樹脂上に形成された再配線をさらに含んでいてもよい。これに代えて、前記半導体装置は、前記電極に電気的に接続され、前記樹脂に被覆された再配線をさらに含んでいてもよい。

これらの構成によれば、再配線により、導電体と外部との電気的な接続を封止構造上の様々な箇所で行える。
前記再配線は、前記半導体チップの表面の法線方向から見た平面視において、前記半導体チップの側面を横切り、前記半導体チップの外側の領域に至るように形成されていてもよい。この場合、前記半導体装置は、前記再配線に電気的に接続され、前記平面視において、少なくとも一部が前記半導体チップの外側の領域に位置する外部端子をさらに含むことが好ましい。

この構成によれば、半導体チップの側面を被覆する樹脂が形成されているので、平面視において半導体チップ外の樹脂上の領域を、再配線を形成するための領域として利用することができる。したがって、再配線に電気的に接続される外部端子が形成される領域が、半導体チップ表面の直上領域に制限されない。これにより、半導体チップの外側の領域に外部端子が形成されたＦａｎ−Ｏｕｔ型の半導体装置を提供できる。したがって、小型化で、かつ、多数の外部端子を有する半導体装置を提供できる。

前記再配線は、銅配線を含んでいてもよい。前記第１電極層は、銅膜、金膜またはニッケル膜を含んでいてもよい。前記第２電極層は、銅膜、金膜またはニッケル膜を含んでいてもよい。

図１は、この発明の第１実施形態に係る半導体装置の斜視図である。 図２は、図１に示す半導体装置の底面図である。 図３は、図２に示すIII-III線に沿う断面図である。 図４は、図３の構成の部分拡大断面図である。 図５は、図１に示す半導体装置の製造方法の一例を示す工程図である。 図６は、図１に示す半導体装置の製造方法に使用される支持部材の平面図である。 図７は、図６に示す破線に囲まれた領域の拡大平面図である。 図８は、導電体の形状の一例を示す断面図である。 図９は、導電体の形状の他の例を示す断面図である。 図１０は、導電体の形状のさらに他の例を示す断面図である。 図１１は、図６に示す支持部材の断面図である。 図１２は、図１に示す半導体装置の製造方法に使用される半導体ウエハの平面図である。 図１３は、図１２に示す破線に囲まれた領域の拡大平面図である。 図１４は、図１２に示す半導体ウエハの断面図である。 図１５は、図１４の次の工程を示す断面図である。 図１６は、図１５の次の工程を示す断面図である。 図１７は、図１６の次の工程を示す断面図である。 図１８は、図１７の次の工程を示す断面図である。 図１９は、図１８の次の工程を示す断面図である。 図２０は、図１９の次の工程を示す断面図である。 図２１は、この発明の第２実施形態に係る半導体装置の底面図である。 図２２は、図２１に示すXXII-XXII線に沿う断面図である。 図２３は、図２１に示す半導体装置の製造方法の一例を示す断面図である。 図２４は、図２３の次の工程を示す断面図である。 図２５は、図２４の次の工程を示す断面図である。 図２６は、この発明の第３実施形態に係る半導体装置の断面図である。 図２７は、図２６に示す半導体装置の製造方法に使用される支持部材の平面図であって、図７に対応する拡大平面図である。 図２８は、図２６に示す半導体装置の製造方法の一例を示す断面図である。 図２９は、図２６に示す半導体装置の製造方法の一例を示す断面図である。 図３０は、図２６に示す半導体装置の製造方法の一例を示す断面図である。 図３１は、一変形例に係る半導体装置の断面図である。 図３２は、他の変形例に係る半導体装置の断面図である。 図３３は、さらに他の変形例に係る半導体装置の断面図である。 図３４は、図４に示す電極の変形例を示す拡大断面図である。 図３５は、図３４に示す応力緩和層をその電極構造に有する半導体チップが適用された他の例に係る半導体装置を示す断面図である。 図３６は、図３５に示す破線で囲んだ部分の拡大断面図である。

以下では、この発明の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、この発明の第１実施形態に係る半導体装置１の斜視図である。図２は、図１に示す半導体装置１の底面図である。図１および図２では、明瞭化のため、パッケージ本体２をクロスハッチングを付して示している。

半導体装置１は、パッケージ本体２を含む。パッケージ本体２は、たとえば略直方体形状を有し、表面２ａ、裏面２ｂと、４つの側面２ｃとを有している。４つの側面２ｃは、それぞれ表面２ａと裏面２ｂとを接続している。パッケージ本体２は、たとえばエポキシ樹脂等の封止樹脂３を含む。
パッケージ本体２の表面２ａの角部には、実装方向を示す指標４が形成されている。この実施形態では、指標４として標印がパッケージ本体２に形成されている。指標４は、パッケージ本体２の裏面２ｂ側に向かって窪んだ凹部であってもよい。

パッケージ本体２の裏面２ｂには、複数（この実施形態では４個）の外部端子５がパッケージ本体２から露出するように形成されている。各外部端子５は、互いに間隔を空けて配置されており、それぞれ略矩形状に形成されている。各外部端子５は、パッケージ本体２の側面２ｃから内方に間隔を空けて配置されている。各外部端子５は、たとえば、半田によって、実装基板に設けられた配線に接続される。

図３は、図２に示すIII-III線に沿う断面図である。図４は、図３の構成の部分拡大断面図である。
半導体装置１は、半導体チップ６を含む。半導体チップ６は、たとえば略直方体形状を有し、２つの主面７，８と、４つの側面９とを有している。４つの側面９は、それぞれ２つの主面７，８を接続している。以下では、２つの主面７，８のうち、半導体素子が形成された主面７を「素子形成面７」と言い、その反対側の主面８を「裏面８」という。

半導体素子は、たとえば、半導体を用いて形成される様々な半導体素子を含む。半導体素子は、その一例として、トランジスタやダイオード等を含んでいてもよい。半導体素子は、ＳＳＩ（Small Scale Integration），ＬＳＩ（Large Scale Integration），ＭＳＩ（Medium Scale Integration），ＶＬＳＩ（Very Large Scale Integration）またはＵＬＳＩ（Ultra-Very Large Scale Integration）等の集積回路の一部を形成していてもよい。また、半導体素子は、ＬＤＯ（Low Drop Out）等の電圧制御用素子の一部、またはＯＰアンプ等の増幅用素子の一部を形成していてもよい。

図４に示すように、半導体チップ６の素子形成面７には、半導体素子に電気的に接続される配線膜１０が形成されている。配線膜１０は、たとえばアルミニウム膜であってもよい。この実施形態では、配線膜１０が素子形成面７に接する最下層配線として形成された例を示している。たとえば、半導体装置１が、多層配線構造を有している場合、配線膜１０は、多層配線構造の最表面から露出する最上層配線として形成されていてもよい。この場合、多層配線構造は、素子形成面７上に形成された複数の絶縁層と、複数の配線層と、絶縁層を挟んで上下に配置された配線層を電気的に接続するビア電極とを有していてもよい。

半導体チップ６の素子形成面７の全域を覆うように、絶縁膜１１が形成されている。図４に示すように、絶縁膜１１は、パッシベーション膜１２と樹脂膜１３とを含む積層構造を有している。パッシベーション膜１２は、たとえば窒化膜であってもよい。樹脂膜１３は、たとえばポリイミド膜であってもよい。絶縁膜１１には、配線膜１０の一部を電極パッド１４として露出させるパッド開口１５が形成されている。絶縁膜１１上には、配線膜１０に電気的に接続され、外部端子５を形成する電極２０が形成されている。

より具体的には、電極２０は、半導体チップ６の素子形成面７の法線方向から見た平面視（以下、単に「平面視」という）において、半導体チップ６の側面９に取り囲まれた領域内に形成されている。図４に示すように、電極２０は、第１電極層２１と、第１電極層２１上に形成された第２電極層２２と、第１電極層２１と第２電極層２２との間に介在する半田２３とを含む積層構造を有している。

第１電極層２１は、パッド開口１５に埋設されている。第１電極層２１は、銅膜、金膜またはニッケル膜を含む。第１電極層２１は、配線膜１０上に形成された金膜と、金膜上に形成されたニッケル膜とを含む積層膜であってもよい。この実施形態では、ニッケル膜からなる第１電極層２１が形成されている例を示している。
第２電極層２２は、半田２３を挟んで第１電極層２１上に形成されている。第２電極層２２は、半田２３を介して第１電極層２１に電気的に接続されている。第２電極層２２の最表面が外部端子５を形成している（図２も併せて参照）。第２電極層２２は、銅膜、金膜またはニッケル膜を含む。この実施形態では、半田２３上に形成されたニッケル膜２２ａと、ニッケル膜２２ａ上に形成された金膜２２ｂとを含む積層膜からなる第２電極層２２が形成されている例を示している。

半田２３は、少なくとも絶縁膜１１から露出する第１電極層２１の表面を覆うように形成されている。半田２３は、錫、鉛、燐、銀、銅、ニッケル、ゲルマニウム、ビスマス、インジウム、亜鉛、アルミニウム、アンチモンおよびコバルトからなる群から選択される少なくとも２種以上を含む合金であってもよい。半田２３は、たとえば、錫と鉛とを含む合金、錫と燐とを含む合金、または、錫とアンチモンとを含む合金であってもよい。

半導体チップ６を被覆するように封止樹脂３が形成されている。封止樹脂３は、半導体チップ６の素子形成面７、裏面８および側面９のそれぞれの全域を被覆するように形成されている。より具体的には、封止樹脂３は、半導体チップ６の素子形成面７（絶縁膜１１）を被覆する裏面部２４と、半導体チップ６の裏面８を被覆する表面部２５と、半導体チップ６の側面９を被覆する周縁部２６とを一体的に有している。

封止樹脂３の表面部２５と周縁部２６とにより、パッケージ本体２の表面２ａが形成されている。封止樹脂３の裏面部２４と周縁部２６により、パッケージ本体２の裏面２ｂが形成されている。封止樹脂３の周縁部２６により、パッケージ本体２の側面２ｃが形成されている。図３に示すように、半導体チップ６の素子形成面７の法線方向に関する封止樹脂３の裏面部２４の厚さＴ１は、半導体チップ６の側面９の法線方向に関する封止樹脂３の周縁部２６の厚さＴ２よりも小さい。封止樹脂３の裏面部２４は、第２電極層２２の最表面を露出させるように、絶縁膜１１の全域を被覆している。

封止樹脂３の裏面部２４は、第２電極層２２の最表面と面一に形成されている。これにより、第２電極層２２における封止樹脂３の裏面部２４から露出する部分が、外部端子５として形成されている。このような封止樹脂３により、半導体チップ６を封止するパッケージ本体２が形成されている（図１および図２参照）。
図４に示した電極２０の形態は、図３４に示す形態に変更されてもよい。図３４は、図４に示す電極２０の変形例を示す拡大断面図である。

図３４を参照して、変形例に係る電極２０は、第１電極層２１に代えて第１電極層１１１を含むことを特徴とする。具体的には、第１電極層１１１は、半導体チップ６側から順に積層された、応力緩和層１１２、ＵＢＭ（Under Bump Metal）層１１３、ピラー層１１４およびバリア層１１５を含む。
この例では、パッド開口１５は、配線膜１０の一部を電極パッド１４として露出させるようにパッシベーション膜１２に形成された第１パッド開口１５ａと、電極パッド１４および第１パッド開口１５ａを露出させるように樹脂膜１３に形成された第２パッド開口１５ｂとを含む。

応力緩和層１１２は、配線膜１０（電極パッド１４）に電気的に接続されるように、配線膜１０上に形成されている。応力緩和層１１２は、パッシベーション膜１２上から第１パッド開口１５ａ内に入り込み、当該第１パッド開口１５ａ内で配線膜１０に接している。応力緩和層１１２は、配線膜１０の剛性率およびピラー層１１４の剛性率よりも高い剛性率を有する金属材料により形成されている。応力緩和層１１２は、電界めっきまたは無電解めっきにより形成されたＮｉＰｄめっき層からなる。応力緩和層１１２の厚さは、１０μｍ以下、たとえば３μｍ以上５μｍ以下である。

ＵＢＭ層１１３は、たとえばスパッタ法により半導体チップ６側から順に形成されたＴｉ膜１１６およびＣｕ膜１１７を含む。ＵＢＭ層１１３の厚さは、応力緩和層１１２の厚さよりも小さく、たとえば１μｍ以下である。
ピラー層１１４は、たとえば電界めっきによってブロック状または柱状に形成されたＣｕめっき層である。ピラー層１１４は、第１電極層１１１の本体部を形成しており、その厚さは、１００μｍ以下、たとえば３０μｍ以上６０μｍ以下である。ピラー層１１４によれば、抵抗率を比較的小さくできるので、電極２０における電力消費の低減に寄与できる。

バリア層１１５は、たとえば電界めっきによりピラー層１１４上に形成されたＮｉめっき層である。バリア層１１５は、前述の半田２３とピラー層１１４との間に介在することによって、半田２３を構成する半田材料がピラー層１１４中に拡散するのを抑制する。
たとえば、ピラー層１１４に前述の半田２３が接合される際や、半導体装置１が実装される際には、ピラー層１１４に熱が加えられる。ピラー層１１４に熱が加えられると、当該ピラー層１１４は、熱膨張によって半導体チップ６の素子形成面７に沿う方向の応力を発生させる。そのため、応力緩和層１１２が形成されていない場合、配線膜１０の周縁において応力が集中し、その下方に位置する半導体チップ６にクラック（亀裂）が生じる虞がある。また、熱膨張に伴ってピラー層１１４がパッド開口１５から剥がれる（抜け落ちる）虞もある。

そこで、この変形例では、配線膜１０とピラー層１１４との間に、これらの剛性率よりも高い剛性率の金属材料からなる応力緩和層１１２を介在させている。したがって、応力緩和層１１２は、ピラー層１１４の熱膨張による応力に対して変形し難いから、ピラー層１１４から半導体チップ６に伝わる応力を緩和できる。これにより、半導体チップ６にクラックが生じたり、ピラー層１１４がパッド開口１５から剥がれたりするのを抑制できる。また、応力緩和層１１２によりクラックの発生を抑制できる一方で、ピラー層１１４を厚膜化できるので、第１電極層１１１の抵抗値増加を抑制したり、その低抵抗化を図ったりすることができる。

このような応力緩和層１１２を電極構造に有する半導体チップ６は、種々の形態の半導体装置に適用され得る。その一例が、図３５および図３６に示されている。図３５は、図３４に示す応力緩和層１１２をその電極構造に有する半導体チップ６が適用された他の例に係る半導体装置１２１を示す断面図である。図３６は、図３５に示す破線Ｌで囲んだ部分の拡大断面図である。

半導体装置１２１は、ダイパッド１２２と、ダイパッド１２２上に接合された前述の半導体チップ６と、ダイパッド１２２の周囲に配置された複数のリード１２３と、リード１２３と半導体チップ６とを電気的に接続させるための複数の接続部材１２４と、これらを一括して封止するモールド樹脂１２５とを含む。
半導体チップ６は、基板１２６と、基板１２６上に形成された前述の配線膜１０と、配線膜１０の一部を露出させるように基板１２６上に形成された前述の絶縁膜１１（パッシベーション膜１２）と、配線膜１０に電気的に接続されるように当該配線膜１０上に形成された前述の第１電極層１１１とを含む。この構成において、第１電極層１１１は、配線膜１０上に形成された前述のピラー層１１４と、配線膜１０およびピラー層１１４の間に介在し、ピラー層１１４から半導体チップ６に伝わる応力を緩和するための前述の応力緩和層１１２とを含む。また、第１電極層１１１は、応力緩和層１１２とピラー層１１４との間に介在する前述のＵＢＭ層１１３と、ピラー層１１４上に形成された前述のバリア層１１５とを含んでいる。

複数のリード１２３は、ダイパッド１２２の両側に配置されていてもよいし、ダイパッド１２２を取り囲むようにその周囲に配置されていてもよい。複数のリード１２３の一部は、外部接続される外部端子としてモールド樹脂１２５から露出している。複数のリード１２３は、モールド樹脂１２５内において、接続部材１２４を介して半導体チップ６に電気的に接続されている。複数のリード１２３の幾つかは、ダイパッド１２２と一体的に形成されていてもよい。

複数の接続部材１２４は、導電性接合材１２７を介してリード１２３に電気的に接続された一端部１２４ａと、導電性接合材１２８を介してピラー層１１４に電気的に接続された他端部１２４ｂとを有している。導電性接合材１２７，１２８は、ＳｎＳｂ、ＳｎＡｇ等からなる半田であってもよい。なお、導電性接合材１２８は、電界めっきによりピラー層１１４上に予め形成されたＳｎＳｂめっき層であってもよい。ＳｎＳｂめっき層の厚さは、５０μｍ以下、たとえば１０μｍ以上２０μｍ以下である。

複数の接続部材１２４は、いずれも板状を成す導電性クリップからなり、リード１２３上から半導体チップ６の側面９に沿って延びる立設部１２９と、当該立設部１２９から水平（半導体チップ６の素子形成面７に平行な方向）に張り出した水平部１３０とを含む。なお、複数の接続部材１２４は、導電性クリップに加えてまたはこれに代えて、ボンディングワイヤを含んでいてもよい。

たとえば、複数の接続部材１２４が導電性接合材１２８を介してピラー層１１４に接合される際、ピラー層１１４に熱が加えられる。ピラー層１１４に熱が加えられると、当該ピラー層１１４は、熱膨張によって半導体チップ６の素子形成面７に沿う方向の応力を発生させる。そのため、応力緩和層１１２が形成されていない場合、配線膜１０の周縁において応力が集中し、その下方に位置する半導体チップ６にクラック（亀裂）が生じる虞がある。

そこで、半導体装置１２１では、配線膜１０とピラー層１１４との間に、これらの剛性率よりも高い剛性率の金属材料からなる応力緩和層１１２を介在させている。したがって、応力緩和層１１２は、ピラー層１１４の熱膨張による応力に対して変形し難いから、ピラー層１１４から半導体チップ６に伝わる応力を緩和できる。これにより、半導体チップ６にクラックが生じるのを抑制できる。また、応力緩和層１１２によりクラックの発生を抑制できる一方で、ピラー層１１４を厚膜化できるので、第１電極層１１１の抵抗値増加を抑制したり、その低抵抗化を図ったりすることができる。

なお、図３５および図３６に示す例では、半導体チップ６に接続部材１２４が接続される例について説明した。しかし、半導体チップ６は、接続対象としての実装基板に、直接実装されてもよい。この場合、半導体チップ６は、第１電極層１１１が導電性接合材１２８を介して実装基板に接合されることにより、当該実装基板にフリップチップ接合されてもよい。

図５は、図１に示す半導体装置１の製造方法の一例を示す工程図である。図６は、図１に示す半導体装置１の製造方法に使用される支持部材３０の平面図である。図７は、図６に示す破線に囲まれた領域Ｄ１の拡大平面図である。図８〜図１０は、導電体３１の形状の一例を示す断面図である。図１１は、図６に示す支持部材３０の断面図である。
半導体装置１を製造するに先立って、まず、図６に示すように、支持部材３０が用意される（ステップＳ１：支持部材用意）。支持部材３０は、この実施形態では、平面視略円形状の円板である（図６の実線参照）。支持部材３０は、平面視略円形状の円板に代えて、平面視略矩形状の平板であってもよい（図６の二点鎖線参照）。支持部材３０は、封止樹脂３から除去（剥離および／またはエッチング）可能な板状部材であることが好ましい。封止樹脂３から剥離可能な板状部材は、ステンレスまたは銅を含む金属板であることが好ましい。他方、エッチングにより封止樹脂３から除去可能な板状部材は、半導体板であってもよい。半導体板は、シリコンウエハであってもよい。

図７に示すように、支持部材３０の一表面であるパターン形成面３３には、後の工程において複数の半導体チップ６がそれぞれ配置される複数のチップ配置領域３２が設定されている（図７の二点鎖線部参照）。複数のチップ配置領域３２は、この実施形態では、行方向および当該行方向に直交する列方向に沿って、互いに間隔を空けて行列状に設定されている。

支持部材３０が用意された後、支持部材３０のパターン形成面３３に導電体３１が形成される（ステップＳ２：導電体形成）。この実施形態では、各チップ配置領域３２のそれぞれに、複数（この実施形態では、４個）の導電体３１が互いに間隔を空けて形成される。この際、銅膜、金膜またはニッケル膜を含む導電体３１が形成されてもよい。これに代えて、支持部材３０上に形成された金膜と、金膜上に形成されたニッケル膜とを含む積層膜からなる導電体３１が形成されてもよい。

図８に示すように、導電体３１は、断面視において、略矩形状の下部３４と、略円弧状の上部３５とを有していてもよい。導電体３１の上部３５の幅は、導電体３１の下部３４の幅よりも大きい。導電体３１の下部３４および上部３５は、同一の導電材料を含んでいてもよいし、異なる導電材料を含んでいてもよい。導電体３１が異なる導電材料を含む場合、たとえば、導電体３１の下部３４が金膜、導電体３１の上部３５がニッケル膜であってもよい。一方、図９に示すように、導電体３１は、断面視において、平坦な上辺と、平坦な側辺とを有していてもよい。

さらに、図１０に示すように、導電体３１は、断面視において、平坦な上面と、粗い表面（平坦でない表面）を有する側面とを有していてもよい。粗い表面（平坦でない表面）を有する側面は、たとえば平坦な側面からなる導電体３１を形成した後、当該平坦な側面に粗いニッケルめっき処理を施すことにより形成されてもよい。また、粗い表面（平坦でない表面）を有する側面は、平坦な側面からなる導電体３１を形成した後、当該平坦な側面に対してプラズマエッチングを施すことにより形成されてもよい。

このようにして、図１１に示すように、パターン形成面３３上に導電体３１が形成された支持部材３０が用意される（図７も併せて参照）。その一方で、支持部材３０上に配置される半導体チップ６が用意される。
図１２は、図１に示す半導体装置１の製造方法に使用される半導体ウエハ４０の平面図である。図１３は、図１２に示す破線に囲まれた領域Ｄ２の拡大平面図である。図１４は、図１２に示す半導体ウエハ４０の断面図である。図１５〜図２０は、図１４以降の工程を示す断面図である。

図１２〜図１４に示すように、まず、半導体ウエハ４０が用意される（ステップＳ３：半導体ウエハ用意）。半導体ウエハ４０は、たとえば、平面視略円形状の円板である。半導体ウエハ４０の表面４１は、半導体チップ６の素子形成面７に対応しており、半導体ウエハ４０の裏面４２は、半導体チップ６の裏面８に対応している。
図１３に示すように、半導体ウエハ４０の表面４１には、複数の半導体チップ６に対応したチップ領域４３が、行方向および当該行方向に直交する列方向に沿って、互いに間隔を空けて行列状に設定されている。各チップ領域４３には、半導体素子が形成されている。隣り合うチップ領域４３の間には、切断線が通る境界領域４４が設定されている。境界領域４４は、略一定の幅を有する帯状の領域であり、直交する２方向に延びて格子状に形成されている。

次に、図１５に示すように、半導体ウエハ４０の表面４１上に、配線膜１０、絶縁膜１１、第１電極層２１および半田２３が形成される（図４も併せて参照）。より具体的には、まず、半導体ウエハ４０上にアルミニウム膜が形成される。次に、アルミニウム膜がパターニングされることにより、半導体ウエハ４０の表面４１上に、半導体素子に電気的に接続される配線膜１０が形成される（ステップＳ４：配線膜／絶縁膜形成）。次に、配線膜１０を覆うように、パッシベーション膜１２が形成される。次に、パッシベーション膜１２上に、たとえば感光性ポリイミド等の樹脂膜１３が塗布される。樹脂膜１３は、パッド開口１５に対応するパターンで露光された後、現像される。その後、必要に応じて、樹脂膜１３をキュアするための熱処理が行われる。次に、樹脂膜１３をマスクとして、パッシベーション膜１２の不要な部分がエッチングによって除去される。これにより、配線膜１０の一部を電極パッド１４として露出させるパッド開口１５を有する絶縁膜１１が形成される。

次に、たとえばスパッタにより、第１電極層２１がパッド開口１５を埋め戻して絶縁膜１１を覆うように形成される（ステップＳ５：第１電極層形成）。次に、エッチバックにより、絶縁膜１１上に形成された第１電極層２１の不要な部分が除去される。これにより、パッド開口１５に第１電極層２１が埋設される。第１電極層２１は、たとえばニッケル膜であってもよい。次に、無電解めっきまたは電解めっきにより、第１電極層２１上に半田２３が成膜される（ステップＳ６：半田めっき）。

次に、図１６に示すように、チップ領域４３が半導体チップ６に個片化される（ステップＳ７：半導体チップに個片化）。より具体的には、まず、半導体ウエハ４０の表面４１または裏面４２側に、粘着面を有する支持テープ４５が貼着されて、半導体ウエハ４０が支持テープ４５に固定される。この実施形態では、半導体ウエハ４０の裏面４２側に支持テープ４５が貼着された例を示している。

次に、半導体ウエハ４０が支持テープ４５に固定された状態で、各チップ領域４３間に設定された境界領域４４に沿って、半導体ウエハ４０の表面４１側から裏面４２側に向けて半導体ウエハ４０が切断される。半導体ウエハ４０は、ダイシングブレードにより切断されてもよいし、エッチングによって境界領域４４が除去されることにより切断されてもよい。これにより、半導体ウエハ４０が、複数の半導体チップ６に個片化される。

次に、図１７に示すように、半導体チップ６の第１電極層２１と、支持部材３０の導電体３１とが半田２３（図４、図１６等参照）により接合される（ステップＳ８：半導体チップを支持部材に固定）。
より具体的には、半導体チップ６の素子形成面７を支持部材３０のパターン形成面３３に対向させた状態で、半導体チップ６上に形成された第１電極層２１と、支持部材３０上に形成された導電体３１とが半田２３により接合される。つまり、半導体チップ６は、支持部材３０に対してフリップチップ接合される。支持部材３０上に形成された導電体３１は、半田２３および第１電極層２１を介して半導体チップ６に電気的に接続される。各半導体チップ６は、支持部材３０上に形成された導電体３１により、支持部材３０のパターン形成面３３から所定の高さに間隔を空けて固定される。これにより、各半導体チップ６と支持部材３０との間に隙間が形成される。

次に、図１８に示すように、各半導体チップ６が支持部材３０に固定された状態で、たとえばエポキシ樹脂によるコーティングまたはモールドにより、複数の半導体チップが封止樹脂により一括して被覆される（ステップＳ９：封止構造形成）。この際、封止樹脂３は、支持部材３０と各半導体チップ６との間に形成された隙間を満たし、かつ、各半導体チップ６の側面９および裏面８を覆うように、各半導体チップ６を封止する。アンダーフィルを実施することにより、支持部材３０と各半導体チップ６との間の隙間に封止樹脂３を満たしてもよい。その後、封止樹脂３に熱が加えられて封止樹脂３が、硬化される。これにより、導電体３１が、半導体チップ６と共に封止樹脂３に被覆されて、複数の半導体チップ６が封止樹脂３により一括して封止された封止構造４６が形成される。

次に、図１９に示すように、封止構造４６から支持部材３０が除去される（ステップＳ１０：支持部材除去）。支持部材３０が、ステンレスまたは銅を含む金属板である場合、当該金属板は、封止構造４６から剥離される。一方、支持部材３０が半導体板である場合、当該半導体板は、エッチングにより除去される。支持部材３０が封止構造４６から除去されることにより、支持部材３０に形成された導電体３１が、封止構造４６に転写される。封止構造４６に転写された導電体３１の支持部材３０に対する接続部は、封止構造４６から露出する。転写された導電体３１は、第２電極層２２となる。また、導電体３１の支持部材３０に対する接続部が、外部端子５となる。これにより、第１電極層２１、第２電極層２２および半田２３を含む電極２０が形成される。

次に、図２０に示すように、複数の半導体チップ６間に設定された切断線４７に沿って封止構造４６が切断される（ステップＳ１１：封止構造の個片化）。より具体的には、封止構造４６の表面または裏面のいずれか一方側が、粘着面を有するフレキシブルテープ４８に固定される。この実施形態では、封止構造４６の表面がフレキシブルテープ４８に固定された例を示している。封止構造４６がフレキシブルテープ４８に固定された状態で、封止構造４６が切断される。封止構造４６は、ダイシングブレードにより切断されてもよいし、エッチングによって切断されてもよい。これにより、封止構造４６が、半導体チップ６を含む複数の封止構造体５０に個片化される。このようにして、半導体装置１が製造される。

以上の方法によれば、半導体チップ６の素子形成面７を支持部材３０のパターン形成面３３に対向させた状態で、半導体チップ６上に形成された第１電極層２１と、支持部材３０上に形成された導電体３１とが半田２３により接合される。つまり、半導体チップ６は、支持部材３０に対してフリップチップ接合される。支持部材３０上に形成された導電体３１は、半田２３および半導体チップ６上に形成された第１電極層２１を介して半導体チップ６に電気的に接続される。この状態で、半導体チップ６が封止樹脂３により被覆されて、半導体チップ６が封止樹脂３により封止された封止構造４６が形成される。その後、支持部材３０が除去されることにより、導電体３１が封止構造４６に転写される。封止構造４６に転写された導電体３１の支持部材３０に対する接続部は、封止構造４６から露出する。封止構造４６から露出する導電体３１は、封止構造４６外部との電気的な接続が可能な外部端子５として利用できる。

比較例として、第１電極層２１ごと半導体チップ６を封止樹脂３で被覆して封止構造４６を形成した後、当該封止樹脂３を第１電極層２１が露出するまで研削することにより、封止構造４６外部との電気的な接続が可能な外部端子５を形成する方法を考える。比較例に係る方法の場合、第１電極層２１を覆う封止樹脂３の厚さを調節し、封止樹脂３の研削時間や研削深さ等を細かに制御することを要するため、手間が掛る。

この実施形態の方法によれば、半導体チップ６を封止樹脂３で被覆して封止構造４６を形成した後、支持部材３０を除去することにより、封止構造４６から露出する導電体３１を形成できるので、封止樹脂３を研削する工程を要しない。これにより、製造工程を簡略化できる。また、この実施形態の方法によれば、封止構造４６内において、半導体チップ６をリードフレームに載置し、ボンディングワイヤー等を介してリード端子に接続する必要がない。これにより、部品点数を削減できるので、半導体装置１の製造コストを削減できる。さらに、半導体チップ６を被覆する封止樹脂３がパッケージ本体２を兼ねているので、半導体装置１の小型化も達成できる。

また、この実施形態の方法によれば、複数の半導体チップ６を封止樹脂３により一括して封止し、封止構造４６を形成した後、当該封止構造４６が複数の封止構造体５０に個片化される。この個片化された１つの封止構造体５０が１つの半導体装置１となる。このように、複数の半導体チップ６に対して、封止構造４６を形成する工程を共通化できるので、製造効率を向上させることができる。これにより、半導体装置１の製造コストをより一層削減することができる。

また、この方法によれば、平面視において半導体チップ６の側面９に取り囲まれた領域内に外部端子５が形成されたＦａｎ−ｉｎ型の半導体装置１を製造できる。そして、導電体３１を封止構造４６に転写する工程が、外部端子５を形成する工程を兼ねているので、製造工程の増加を回避しつつ、製造の容易な半導体装置１を提供できる。
また、支持部材３０が、ステンレスまたは銅を含む金属板である場合、封止構造４６から金属板を良好に剥離することができる。他方、支持部材３０が、半導体板である場合、エッチングによって、半導体板を良好に除去することができる。いずれの場合においても、製造工程を煩雑化することなく、導電体３１を封止構造４６に良好に転写することができる。

＜第２実施形態＞
図２１は、この発明の第２実施形態に係る半導体装置５１の底面図である。図２２は、図２１に示すXXII-XXII線に沿う断面図である。図２１および図２２において、前述の図１〜図２０に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。図１は、必要に応じて適宜参照する。図２１では、明瞭化のため、パッケージ本体１０２をクロスハッチングを付して示している。

図２１に示すように、半導体装置５１は、前述の半導体装置１に係るパッケージ本体２に代えて、パッケージ本体１０２を含む。パッケージ本体１０２は、たとえば略直方体形状を有し、表面１０２ａと、裏面１０２ｂと、４つの側面１０２ｃとを有している。４つの側面１０２ｃは、それぞれ表面１０２ａと裏面１０２ｂとを接続している。パッケージ本体１０２の表面１０２ａには、指標４（図１参照）が形成されていてもよい。

パッケージ本体１０２の裏面１０２ｂには、複数（この実施形態では１０個）の外部端子５２がパッケージ本体１０２から露出するように形成されている。各外部端子５２は、互いに間隔を空けて配置されており、それぞれ略矩形状に形成されている。各外部端子５２は、パッケージ本体１０２の側面１０２ｃに沿って形成されている。各外部端子５２は、パッケージ本体１０２の側面１０２ｃから内方に間隔を空けて形成されている。

図２２に示すように、半導体装置５１は、封止樹脂３の裏面部２４上に形成された再配線構造５３を含む。つまり、再配線構造５３は、その全体が封止樹脂３から露出している。より具体的には、再配線構造５３は、電極２０に電気的に接続され、当該電極２０から引き回されるように封止樹脂３上に形成された再配線５４と、再配線５４を覆う裏面側絶縁膜５５と、再配線５４に電気的に接続された外部端子５２とを含む。

再配線５４は、電極２０から封止樹脂３の裏面部２４上を延び、平面視において、半導体チップ６の側面９を横切って、封止樹脂３の周縁部２６に至るように形成されている。再配線５４は、平面視において、半導体チップ６の側面９に取り囲まれた領域内に位置し、電極２０に電気的に接続された一端部と、平面視において、半導体チップ６の側面９に取り囲まれた領域外において、封止樹脂３の周縁部２６上に位置する他端部とを有している。再配線５４は、たとえば銅配線であってもよい。

裏面側絶縁膜５５は、再配線５４を覆うように、封止樹脂３の裏面部２４上に形成されている。裏面側絶縁膜５５は、たとえば窒化膜等の絶縁膜であってもよいし、ポリイミド等の樹脂膜であってもよい。裏面側絶縁膜５５により、パッケージ本体１０２の裏面１０２ｂが形成されている。また、封止樹脂３の周縁部２６および裏面側絶縁膜５５により、パッケージ本体１０２の側面１０２ｃが形成されている。裏面側絶縁膜５５には、再配線５４の他端部の一部を電極パッド５６として露出させるパッド開口５７が形成されている。

外部端子５２は、裏面側絶縁膜５５のパッド開口５７に埋設されている。外部端子５２は、少なくとも一部が半導体チップ６の外側の領域に位置していることが好ましい。外部端子５２の全体が、半導体チップ６の側面９よりも外側の領域に形成されていてもよい。外部端子５２は、再配線５４を挟んで、封止樹脂３の周縁部２６と対向している。外部端子５２は、裏面側絶縁膜５５の表面と面一な表面を有していてもよい。外部端子５２は、再配線５４および電極２０を介して半導体チップ６に電気的に接続されている。外部端子５２は、たとえば、銅膜、金膜またはニッケル膜を含む。外部端子５２は、再配線５４上に形成された金膜と、金膜上に形成されたニッケル膜とを含む積層膜であってもよい。

なお、外部端子５２の一部が、平面視において、半導体チップ６の外側の領域に位置するように形成されている場合、外部端子５２は、断面視において、再配線５４を挟んで封止樹脂３の周縁部２６および半導体チップ６の一部と対向する。
図２３〜図２５は、図２１に示す半導体装置５１の製造方法の一例を示す断面図である。図４、図１９等は、必要に応じて適宜参照する。

半導体装置５１を製造するには、まず、ステップＳ１０の支持部材３０の除去工程（図４、図１９等参照）を経て、フレキシブルテープ４８が表面に固定された封止構造４６が用意される。次に、封止構造４６の裏面側に再配線構造５３が形成される。
より具体的には、図２３に示すように、封止構造４６がフレキシブルテープ４８に固定された状態で、たとえばスパッタにより、封止構造４６の裏面側に銅膜が形成される。次に、たとえばフォトリソグラフィおよびエッチングにより、銅膜がパターニングされて、再配線５４が形成される。

次に、図２４に示すように、たとえばＣＶＤ法により、封止構造４６の裏面側に窒化膜が積層されて裏面側絶縁膜５５が形成される。次に、裏面側絶縁膜５５上に電極パッド５６を形成すべき領域に選択的に開口を有するレジストマスク（図示せず）が形成される。このレジストマスクを介するエッチングにより、裏面側絶縁膜５５に、再配線５４の一部を電極パッド５６として露出させるパッド開口５７が形成される。パッド開口５７が形成された後、レジストマスクは除去される。

次に、たとえば無電解めっきまたは電解めっきにより、パッド開口５７内に、ニッケル膜および金膜が順に成膜されて、外部端子５２が形成される。これにより、封止構造４６の裏面側に、複数の電極２０に対する複数の再配線５４を含む再配線構造５３が形成される。
次に、図２５に示すように、複数の半導体チップ６間、より具体的には、互いに隣り合う再配線構造５３間に設定された切断線５８に沿って裏面側絶縁膜５５および封止構造４６が切断される。これにより、封止構造４６が、半導体チップ６を含む複数の封止構造体６０に個片化される。この実施形態では、個片化された１つの封止構造体６０が１つの半導体チップ６を含む。このようにして、半導体装置５１が製造される。

以上の方法によれば、前述の第１実施形態に係る方法を利用して、再配線構造５３を形成できる。この再配線構造５３により、外部端子５２の配置に関する設計の自由度を向上できる。
より具体的には、この実施形態の方法によれば、半導体チップ６の側面９を被覆するように封止樹脂３の周縁部２６が形成されているので、平面視において半導体チップ６よりも外側の封止樹脂３の周縁部２６上の領域を、再配線５４を形成するための領域として利用することができる。したがって、再配線５４に電気的に接続される外部端子５２が形成される領域が、半導体チップ６の素子形成面７の直上領域に制限されない。これにより、半導体チップ６よりも外側の領域に外部端子５２が形成されたＦａｎ−Ｏｕｔ型の半導体装置５１を製造できる。したがって、小型化で、かつ、多数の外部端子５２を有する半導体装置５１を製造できる。

＜第３実施形態＞
図２６は、この発明の第３実施形態に係る半導体装置６１の断面図である。図２６において、前述の図１〜図２５に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置６１は、再配線構造６２を有している。再配線構造６２は、その一部が封止樹脂３に被覆されている。より具体的には、再配線構造６２は、一部が封止樹脂３により被覆された再配線６３と、再配線６３の一部を電極パッド６４として露出させるパッド開口６５を有する裏面側絶縁膜６６と、再配線６３に電気的に接続された外部端子６７とを含む。

再配線６３は、封止樹脂３の裏面部２４から露出するように、封止樹脂３により封止されている。再配線６３は、半導体チップ６の側面９を横切って、封止樹脂３の周縁部２６に至るように形成されている。再配線６３は、平面視において、半導体チップ６の側面９に取り囲まれた領域内に位置し、電極２０に電気的に接続された一端部と、平面視において、半導体チップ６の側面９に取り囲まれた領域外に位置する他端部とを有している。再配線６３における封止樹脂３から露出する部分は、封止樹脂３の裏面部２４の表面と面一に形成されている。この再配線６３を覆うように、裏面側絶縁膜６６が、封止樹脂３上に形成されている。

外部端子６７は、裏面側絶縁膜６６のパッド開口６５に埋設されている。外部端子６７は、再配線６３を挟んで、封止樹脂３の周縁部２６と対向している。外部端子６７は、再配線６３および電極２０を介して半導体チップ６に電気的に接続されている。
図２７は、図２６に示す半導体装置６１の製造方法に使用される支持部材７０の平面図であって、図７に対応する拡大平面図である。図２８〜図３０は、図２６に示す半導体装置の製造方法の一例を示す断面図である。図４、図１７〜図１９等は、必要に応じて適宜参照する。

図２７に示すように、半導体装置６１を製造するに際して、支持部材３０に代えて支持部材７０が用意される。
次に、各チップ配置領域３２のそれぞれに、複数の接続部７１と、各接続部７１からチップ配置領域３２外に引き回された配線部７２とを含む導電体パターン７３が形成される。より具体的には、まず、たとえばスパッタにより、配線部７２を形成するための銅膜が支持部材７０上に形成される。次に、フォトリソグラフィおよびエッチングにより、銅膜がパターニングされる。これにより、所望パターンの配線部７２が形成される。次に、チップ領域４３内において、半導体チップ６の第１電極層２１に接続される接続部７１が形成される。このようにして、支持部材７０のパターン形成面３３上に、導電体パターン７３が形成される。接続部７１は、前述の第１実施形態に係る導電体３１に対応しており、チップ配置領域３２内において、半田２３を介して、前述の半導体チップ６の第１電極層２１に接続される。

その後、図２８に示すように、前述のステップＳ８〜ステップＳ９（図４、図１７〜図１８等参照）と同様の工程を経て、支持部材７０上に半導体チップ６が固定されて、当該半導体チップ６が封止樹脂３により被覆される。封止樹脂３は、支持部材７０と各半導体チップ６との間に形成された隙間を満たし、かつ、各半導体チップ６の側面９および裏面８を覆うように、各半導体チップ６を封止する。その後、封止樹脂３が硬化される。これにより、導電体パターン７３が、半導体チップ６と共に封止樹脂３に被覆されて、複数の半導体チップ６が封止樹脂３により封止された封止構造４６が形成される。

次に、図２９に示すように、前述のステップＳ１０（図４、図１９等参照）と同様の方法で、封止構造４６から支持部材７０が除去される。支持部材７０に形成された導電体パターン７３は、封止構造４６に転写される。封止構造４６に転写された導電体パターン７３の配線部７２は、封止構造４６から露出する。これにより、接続部７１が、第２電極層２２として形成され、配線部７２が再配線６３として形成される。

次に、図３０に示すように、封止構造４６の表面が、フレキシブルテープ４８に固定される。次に、たとえばＣＶＤ法により、封止構造４６の裏面側に窒化膜が積層されて裏面側絶縁膜６６が形成される。次に、裏面側絶縁膜６６上に電極パッド６４を形成すべき領域に選択的に開口を有するレジストマスク（図示せず）が形成される。このレジストマスクを介するエッチングにより、裏面側絶縁膜６６に、再配線６３の一部を露出させるパッド開口６５が形成される。パッド開口６５が形成された後、レジストマスクは除去される。

次に、たとえば無電解めっきまたは電解めっきにより、パッド開口６５内に、ニッケル膜および金膜が順に成膜されて、外部端子６７が形成される。これにより、複数の電極２０に対する複数の再配線６３を含む再配線構造６２が形成される。
以上の方法によれば、支持部材７０上に、半導体チップ６の第１電極層２１に半田２３を介して接続される接続部７１と、再配線６３の元となる配線部７２とを含む導電体パターン７３が予め形成されている。ステップＳ１０の転写（支持部材７０の除去）工程では、この接続部７１と配線部７２とが一体となって、封止構造４６に転写される。転写された配線部７２は、封止構造４６から露出する再配線６３となる。このような方法によっても、封止構造４６上に再配線６３を形成できるので、外部端子６７の配置に関する設計の自由度を向上できる。

より具体的には、平面視において半導体チップ６の側面９を横切る再配線６３が形成されるので、半導体チップ６よりも外側の領域を、外部端子６７を形成するための領域として利用することができる。したがって、再配線６３に電気的に接続される外部端子６７が形成される領域が、半導体チップ６の素子形成面７の直上領域に制限されない。これにより、半導体チップ６の外側の領域に外部端子６７が形成されたＦａｎ−Ｏｕｔ型の半導体装置６１を製造できる。したがって、小型化で、かつ、多数の外部端子６７を有する半導体装置６１を製造できる。

以上、本発明の複数の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、前述の各実施形態では、１つの半導体チップ６を封止樹脂３内に封止した半導体装置１，５１，６１が形成された例について説明したが、図３１に示すように、複数（２つ以上）の半導体チップ６を封止樹脂３内に封止した半導体装置８１が形成されてもよい。図３１では、半導体装置８１を、前述の第２実施形態に係る半導体装置５１の変形例を示しているが、むろん、第１実施形態に係る半導体装置１、および第３実施形態に係る半導体装置６１にも同様の構成を採用できる。

また、前述の各実施形態では、パッケージ本体２の裏面（封止樹脂３の裏面部２４）から露出する外部端子５，５２，６７を含む半導体装置１，５１，６１が形成された例について説明したが、図３２に示すように、半田ボール８２が外部端子５，５２，６７に接続された半導体装置８３が形成されてもよい。この構成の場合、半田ボール８２が外部端子となる。このような構成から、再配線構造５３を除いて、半田ボール８２が電極２０に直接接続された構成を採用してもよい。

また、前述の第３実施形態では、接続部７１と、配線部７２とを含む導電体パターン７３が形成された例について説明したが、導電体パターン７３から接続部７１を除いてもよい。この場合、導電体パターン７３は、チップ配置領域３２内に位置する部分が半導体チップ６の第１電極層２１に接続される接続部を兼ねる配線部７２を含む。このような導電体パターン７３を採用した場合、図３３に示す半導体装置８４が形成される。

また、前述の各実施形態では、半田２３が、半導体チップ６上に形成された第１電極層２１上にめっき成膜される例について説明したが（図６のステップＳ６参照）、半田２３は、支持部材３０（支持部材７０）上に形成される導電体３１（導電体パターン７３）上にめっき成膜されてもよい。また、半導体チップ６上に形成された第１電極層２１上、および支持部材３０（支持部材７０）上に形成された導電体３１（導電体パターン７３）上の双方に、半田２３がめっき成膜されてもよい。さらに、半田２３に代えて、銀ペースト等の導電性接着剤（２３）を採用してもよい。この場合、前述の各実施形態において、電極２０は、第１電極層２１と、第１電極層２１上に形成された第２電極層２２と、第１電極層２１と第２電極層２２との間に介在する導電性接着剤（２３）とを含む積層構造を有している。

また、前述の各実施形態のステップＳ８の工程（図４参照）において、個片化された複数の半導体チップ６の裏面８が支持テープ４５に固定された状態で、複数の半導体チップ６の第１電極層２１と、支持部材３０の導電体３１とが半田２３により一括して接合されてもよい。この工程によれば、半導体ウエハ４０が用意されてから複数の半導体チップ６に個片化されるまでの一連の工程（ステップＳ１〜ステップＳ７：図４参照）に引き続いて、個片化された全ての半導体チップ６を支持部材３０に一括して固定できる。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１ 半導体装置
３ 封止樹脂
５ 外部端子
６ 半導体チップ
７ 半導体チップの素子表面（主面）
８ 半導体チップの裏面（主面）
９ 半導体チップの側面
１１ 絶縁膜
２０ 電極
２１ 第１電極層
２２ 第２電極層
２３ 半田
３０ 支持部材
３１ 導電体
４０ 半導体ウエハ
４１ 半導体ウエハの表面
４２ 半導体ウエハの裏面
４６ 封止構造
５０ 封止構造体
５１ 半導体装置
５２ 外部端子
５４ 再配線
５５ 裏面側絶縁膜
５８ 切断線
６０ 封止構造体
６１ 半導体装置
６３ 再配線
６６ 裏面側絶縁膜
６７ 外部端子
７０ 支持部材
７１ 接続部
７２ 配線部
７３ 導電体パターン
８１ 半導体装置
８３ 半導体装置
８４ 半導体装置

Claims (19)

1. 電極層が表面上に形成された半導体チップを用意する工程と、
   導電体が表面上に形成された支持部材を用意する工程と、
   前記半導体チップ上に形成された前記電極層と、前記支持部材上に形成された前記導電体とを、半田により接合することにより、前記半導体チップを前記支持部材に固定するチップ固定工程と、
   前記半導体チップが前記支持部材に固定された状態で、前記半導体チップを樹脂により被覆することにより、前記半導体チップが前記樹脂により封止された封止構造を形成する封止構造形成工程と、
   前記封止構造から前記支持部材を除去することにより、前記支持部材に形成された前記導電体を前記封止構造に転写する転写工程とを含む、半導体装置の製造方法。
2. 前記チップ固定工程は、複数の前記半導体チップを前記支持部材に固定する工程を含み、
   前記封止構造形成工程は、複数の前記半導体チップを前記樹脂により一括して被覆する工程を含み、
   前記転写工程後、複数の前記半導体チップ間に設定された切断線に沿って前記封止構造を切断することにより、前記封止構造を、前記樹脂により封止された前記半導体チップを含む複数の封止構造体に個片化する工程をさらに含む、請求項１に記載の半導体装置の製造方法。
3. 前記転写工程は、前記半導体チップの表面の法線方向から見た平面視において、前記半導体チップの側面に取り囲まれた領域内に、前記導電体を外部端子として形成する工程を兼ねている、請求項１または２に記載の半導体装置の製造方法。
4. 前記転写工程の後に、前記導電体に接合し、前記封止構造上で引き回される再配線を形成する再配線形成工程をさらに含む、請求項１または２に記載の半導体装置の製造方法。
5. 前記再配線形成工程は、前記半導体チップの表面の法線方向から見た平面視において、前記半導体チップの側面を横切り、当該半導体チップ外の領域に引き出されるように前記再配線を形成する工程を含み、
   前記再配線形成工程の後、前記再配線に電気的に接続され、前記平面視において、少なくとも一部が前記半導体チップの外側の領域に位置する外部端子を形成する工程をさらに含む、請求項４に記載の半導体装置の製造方法。
6. 前記支持部材を用意する工程は、前記半導体チップ上に形成された前記電極層が前記半田により接合される接続部と、前記接続部に接合され、当該接続部から引き回された配線部とを含む前記導電体を、前記支持部材上に形成する工程とを含み、
   前記転写工程は、前記導電体の前記配線部を再配線として前記封止構造に転写する再配線転写工程である、請求項１または２に記載の半導体装置の製造方法。
7. 前記再配線転写工程において、前記配線部は、前記半導体チップの表面の法線方向から見た平面視において、前記半導体チップの側面を横切り、当該半導体チップ外の領域に引き出されるように転写され、
   前記再配線転写工程の後、前記再配線に電気的に接続され、前記平面視において、少なくとも一部が前記半導体チップの外側の領域に位置する外部端子を形成する工程をさらに含む、請求項６に記載の半導体装置の製造方法。
8. 前記支持部材は、前記導電体を形成でき、かつ前記封止構造から剥離可能な板状部材であり、
   前記封止構造から前記支持部材を除去する工程は、前記板状部材を前記封止構造から剥離する工程である、請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
9. 前記板状部材は、ステンレスまたは銅を含む金属板である、請求項８に記載の半導体装置の製造方法。
10. 前記支持部材は、前記導電体を形成でき、かつエッチング可能な板状部材であり、
    前記封止構造から前記支持部材を除去する工程は、エッチングによって前記板状部材を除去する工程である、請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
11. 前記板状部材は、半導体板である、請求項１０に記載の半導体装置の製造方法。
12. 半導体チップと、
    前記半導体チップの表面上に形成された電極と、
    前記電極の一部を露出させるように、前記半導体チップの表面、裏面および側面のそれぞれを被覆する樹脂とを含み、
    前記電極は、第１電極層と、前記第１電極層上に形成された第２電極層と、前記第１電極層と前記第２電極層との間に介在する半田とを含む積層構造を有している、半導体装置。
13. 前記電極は、前記半導体チップの表面の法線方向から見た平面視において、前記半導体チップの側面に取り囲まれた領域内に位置する外部端子である、請求項１２に記載の半導体装置。
14. 前記電極に電気的に接続され、前記樹脂上に形成された再配線をさらに含む、請求項１２に記載の半導体装置。
15. 前記電極に電気的に接続され、前記樹脂に被覆された再配線をさらに含む、請求項１２に記載の半導体装置。
16. 前記再配線は、前記半導体チップの表面の法線方向から見た平面視において、前記半導体チップの側面を横切り、前記半導体チップの外側の領域に至るように形成されており、
    前記再配線に電気的に接続され、前記平面視において、少なくとも一部が前記半導体チップの外側の領域に位置する外部端子をさらに含む、請求項１４または１５に記載の半導体装置。
17. 前記再配線は、銅配線を含む、請求項１４〜１６のいずれか一項に記載の半導体装置。
18. 前記第１電極層は、銅膜、金膜またはニッケル膜を含む、請求項１２〜１７のいずれか一項に記載の半導体装置。
19. 前記第２電極層は、銅膜、金膜またはニッケル膜を含む、請求項１２〜１８のいずれか一項に記載の半導体装置。

Images