DE102019103281A1 - Die-gehäuse und verfahren zum bilden eines die-gehäuses - Google Patents

Die-gehäuse und verfahren zum bilden eines die-gehäuses Download PDF

Info

Publication number
DE102019103281A1
DE102019103281A1 DE102019103281.4A DE102019103281A DE102019103281A1 DE 102019103281 A1 DE102019103281 A1 DE 102019103281A1 DE 102019103281 A DE102019103281 A DE 102019103281A DE 102019103281 A1 DE102019103281 A1 DE 102019103281A1
Authority
DE
Germany
Prior art keywords
die
contact
metal
carrier
metal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019103281.4A
Other languages
English (en)
Other versions
DE102019103281B4 (de
Inventor
Petteri Palm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019103281.4A priority Critical patent/DE102019103281B4/de
Priority to CN202410180025.8A priority patent/CN118039587A/zh
Priority to CN202010085964.6A priority patent/CN111554648B/zh
Priority to US16/787,146 priority patent/US11373944B2/en
Publication of DE102019103281A1 publication Critical patent/DE102019103281A1/de
Priority to US17/849,788 priority patent/US11791255B2/en
Application granted granted Critical
Publication of DE102019103281B4 publication Critical patent/DE102019103281B4/de
Priority to US18/374,107 priority patent/US20240021512A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/2205—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Die-Gehäuse ist bereitgestellt. Das Die-Gehäuse kann Folgendes beinhalten: einen Die mit einem ersten Die-Kontakt auf einer ersten Seite des Die und einem zweiten Die-Kontakt auf einer zweiten Seite des Die, die der ersten Seite des Die gegenüberliegt, ein Isolationsmaterial, das lateral dem Die benachbart ist, eine Metallstruktur, die die gesamte Oberfläche des zweiten Die-Kontakts des Die im Wesentlichen direkt kontaktiert, wobei die Metallstruktur aus dem gleichen Material wie der zweite Die-Kontakt gefertigt ist, einen ersten Padkontakt auf der ersten Seite des Die, der den ersten Die-Kontakt elektrisch kontaktiert, und einen zweiten Padkontakt auf der ersten Seite des Die, der den zweiten Die-Kontakt über die Metallstruktur elektrisch kontaktiert, wobei das Isolationsmaterial die Metallstruktur elektrisch von dem ersten Die-Kontakt isoliert.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen allgemein ein Die-Gehäuse und ein Verfahren zum Bilden eines Die-Gehäuses.
  • Hintergrund
  • Kosten und Leistungsfähigkeit können als die zwei wichtigsten Aspekte bezüglich diskreter Leistungsgehäuse betrachtet werden. Es ist typischerweise eine Herausforderung bei einer Produktion eingebetteter Chips, wie ein Gehäuse herzustellen ist, das die bestmögliche elektrische und thermische Leistungsfähigkeit bei den niedrigsten möglichen Kosten hat. Eine gute elektrische Leistungsfähigkeit kann einen guten elektrisch leitfähigen Kontakt zwischen dem Die und dem Gehäuse erfordern. Solche Kontakte werden typischerweise als teure Laser-Mikro-Vias und/oder plattierte Durchgangslöcher gebildet. Ein Layout eines aktuellen CE-3X3-Gehäuses der zweiten Generation kann zum Beispiel zwei Schichten auf beiden Seiten des Die beinhalten. Aufgrund davon ist die thermische Leistungsfähigkeit möglicherweise nicht sehr gut und können insbesondere die Herstellungskosten hoch sein.
  • Ein aktueller Nachfolger für das Blade-3x3-Gehäuse kann insgesamt vier Schichten und eine hohe Anzahl plattierter Mikro-Vias und Durchgangslöcher aufweisen. Der Die kann sich auf einer Mittellinie des Gehäuses befinden und eine Verbindung zwischen beiden Seiten des Die und den Außenschichten kann durch plattierte Mikro-Vias bereitgestellt werden und aufgrund dessen wird die Die-Rückseite möglicherweise nicht direkt zur Gehäuseoberseite freigelegt. Beschränkungen des aktuellen Gehäuses können eine schlechte thermische Leistungsfähigkeit und sehr hohe Kosten sein.
  • KURZDARSTELLUNG
  • Ein Die-Gehäuse ist bereitgestellt. Das Die-Gehäuse kann Folgendes beinhalten: einen Die mit einem ersten Die-Kontakt auf einer ersten Seite des Die und einem zweiten Die-Kontakt auf einer zweiten Seite des Die, die der ersten Seite des Die gegenüberliegt, ein Isolationsmaterial, das lateral dem Die benachbart ist, eine Metallstruktur, die die gesamte Oberfläche des zweiten Die-Kontakts des Die im Wesentlichen direkt kontaktiert, wobei die Metallstruktur aus dem gleichen Material wie der zweite Die-Kontakt gefertigt ist, einen ersten Padkontakt auf der ersten Seite des Die, der den ersten Die-Kontakt elektrisch kontaktiert, und einen zweiten Padkontakt auf der ersten Seite des Die, der den zweiten Die-Kontakt über die Metallstruktur elektrisch kontaktiert, wobei das Isolationsmaterial die Metallstruktur elektrisch von dem ersten Die-Kontakt isoliert.
  • Figurenliste
  • In den Zeichnungen verweisen gleiche Bezugszeichen allgemein auf die gleichen Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, stattdessen wird allgemein Wert auf eine Veranschaulichung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen gilt:
    • 1 zeigt schematische Querschnitte von drei Die-Gehäusen gemäß verschiedenen Ausführungsformen;
    • 2 zeigt eine Visualisierung eines Prozesses zum Bilden eines Die-Gehäuses gemäß verschiedenen Ausführungsformen; und
    • 3 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Die-Gehäuses.
  • Beschreibung
  • Die folgende ausführliche Beschreibung verweist sich auf die beigefügten Zeichnungen, die zur Veranschaulichung spezielle Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung ausgeübt werden kann.
  • Das Wort „beispielhaft“ wird hier mit der Bedeutung „als ein Beispiel, eine Instanz oder eine Veranschaulichung dienend“ verwendet. Eine beliebige Ausführungsform oder Gestaltung, die hier als „beispielhaft“ beschrieben ist, muss nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungen ausgelegt werden.
  • Das Wort „über“, das in Zusammenhang mit einem abgeschiedenen Material verwendet wird, das „über“ einer Seite oder Oberfläche gebildet wird, kann hier mit der Bedeutung verwendet werden, dass das abgeschiedene Material „direkt auf“, zum Beispiel in direktem Kontakt mit, der betreffenden Seite oder Oberfläche gebildet werden kann. Das Wort „über“, das in Zusammenhang mit einem abgeschiedenen Material verwendet wird, das „über“ einer Seite oder Oberfläche gebildet wird, kann hier mit der Bedeutung verwendet werden, dass das abgeschiedene Material „indirekt auf“ der betreffenden Seite oder Oberfläche mit einer oder mehreren zusätzlichen Schichten, die zwischen der betreffenden Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sind, gebildet werden kann.
  • Bei verschiedenen Ausführungsformen ist ein Verfahren zum Bilden eines Die-Gehäuses bereitgestellt, das einen Prozessfluss aufweist, der im Vergleich zu einem bestehenden vereinfacht ist und sehr geringe Kosten aufweist. Das Verfahren erlaubt es, einen teuren Laserbohrprozess durch Verwenden (z. B.) eines Plasmaätzprozesses und/oder eines Wasserstrahlprozesses zum Bilden einer oder mehrerer großflächiger Öffnungen an einer Vorderseite eines (Halbleiter-) Die (der auch als (Halbleiter-) Chip bezeichnet wird), auszulassen. Eine Rückseite des Die gegenüber der Vorderseite des Die kann direkt zu einer Oberseite des Die-Gehäuses geöffnet sein, um den bestmöglichen (d. h. so niedrig wie möglichen) thermischen Widerstand RTH zu der Oberseite sicherzustellen.
  • Bei verschiedenen Ausführungsformen wird ein einfaches nichtsymmetrisches laminatbasiertes Die-Gehäuse bereitgestellt. Das Die-Gehäuse beinhaltet möglicherweise nur eine Leitungsführungsschicht und die Die-Rückseite kann direkt mit der Gehäuseoberseite verbunden sein.
  • 1 zeigt schematische Querschnitte von drei Die-Gehäusen 100 (die zur einfachen Bezugnahme als 100a, 100b und 100c unterschieden sind) gemäß verschiedenen Ausführungsformen. 2 zeigt eine Visualisierung eines Prozesses 200 zum Bilden eines Die-Gehäuses gemäß verschiedenen Ausführungsformen. 3 zeigt ein Flussdiagramm 300 eines Verfahrens zum Bilden eines Die-Gehäuses gemäß verschiedenen Ausführungsformen.
  • Wie in 1 gezeigt, kann jedes Die-Gehäuse 100 (100a, 100b, 100c) einen Die 102, z. B. einen Halbleiter-Die, z. B. einen Silicium-Die, beinhalten. Der Die 102 kann einen ersten Die-Kontakt 102C1 auf einer ersten Seite S1 des Die 102 und einen zweiten Die-Kontakt 102C2 auf einer zweiten Seite S2 des Die 102 gegenüber der ersten Seite S1 des Die 102 aufweisen.
  • Der Die 102 kann zum Beispiel eine Diode, z. B. eine Leistungsdiode, bilden. In diesem Fall kann der erste Die-Kontakt 102C1 eine Anode der Diode sein und kann der Die-Kontakt 102C2 eine Kathode der Diode sein oder umgekehrt.
  • Bei verschiedenen Ausführungsformen, zum Beispiel falls der Die 102 einen Transistor, z. B. einen Leistungstransistor, bildet, kann der Die 102 ferner einen dritten Die-Kontakt 102C3 auf der ersten Seite S1 des Die 102 aufweisen. Der dritte Die-Kontakt 102C3 kann zum Beispiel ein Steueranschluss des Transistors sein; und der erste Die-Kontakt 102C1 und der zweite Die-Kontakt 102C2 können gesteuerte Anschlüsse des Transistors sein.
  • Der erste Die-Kontakt 102C1, der zweite Die-Kontakt 102C2 und, falls vorhanden, der dritte Die-Kontakt können aus einem gleichen Material gefertigt sein.
  • Bei verschiedenen Ausführungsformen kann das Die-Gehäuse 100 eine Leistungshalbleitervorrichtung sein.
  • Das Die-Gehäuse 100 kann ferner ein Isolationsmaterial 110 beinhalten, das lateral dem Die 102 benachbart ist. Das Isolationsmaterial 110 kann lateral dem Halbleiter-Die benachbart und auch lateral dem ersten Die-Kontakt 102C1, dem zweiten Die-Kontakt 102C2 und, falls vorhanden, dem dritten Die-Kontakt 102C3 benachbart angeordnet sein. Das Isolationsmaterial 110 kann zum Beispiel ein Epoxidharz mit oder ohne (z. B. anorganische) Füllstoffteilchen oder Verstärkung beinhalten oder daraus bestehen oder ein anderes geeignetes Isolationsmaterial beinhalten oder daraus bestehen.
  • Das Isolationsmaterial 110 kann bei verschiedenen Ausführungsformen in dem Die-Gehäuse 100 als eine Folie, z. B. eine Harzfolie (z. B. Ajinomoto Build-up Film (ABF)) oder eine ähnliche Harzfolie, wie z. B. in der PCB- und Substratindustrie verwendet, zum Beispiel eine Folie mit oder ohne Füllstoffteilchen (z. B. durch Hitachi usw. bereitgestellt), angeordnet sein, die über den und um den Die 102 herum laminiert sein kann. Bei verschiedenen Ausführungsformen kann das Isolationsmaterial, z. B. das Harz, gedruckt, gegossen usw. werden.
  • Falls der dritte Die-Kontakt 102C3 vorhanden ist, kann ein weiteres Isolationsmaterial 114 zwischen dem ersten Die-Kontakt 102C1 und dem dritten Die-Kontakt 102C3 angeordnet sein, welches den ersten Die-Kontakt 102C1 und den dritten Die-Kontakt 102C3 elektrisch voneinander isoliert. Bei verschiedenen Ausführungsformen können ein Material des Isolationsmaterials 110 und des weiteren Isolationsmaterials 114 identisch oder ähnlich sein. Bei verschiedenen Ausführungsformen können das Isolationsmaterial 110 und das weitere Isolationsmaterial 110 in einem gemeinsamen Prozess, z. B. wie unten beschrieben, angeordnet werden.
  • Das Die-Gehäuse 100 kann ferner eine Metallstruktur 106 beinhalten, die die gesamte Oberfläche (z. B. die gesamte obere Oberfläche, die von dem Halbleitermaterial des Die weg zeigt) des zweiten Die-Kontakts 102C2 des Die 102 im Wesentlichen direkt kontaktiert. Anders gesagt kann die Metallstruktur 106 die Oberfläche des zweiten Die-Kontakts 102 des Die 102 im Wesentlichen direkt kontaktieren und die Oberfläche des zweiten Die-Kontakts 102C2 kann frei von dem Isolationsmaterial sein.
  • Die Metallstruktur 106 kann aus dem gleichen Material wie der zweite Die-Kontakt 102C2 gefertigt sein. Das Material der Metallstruktur 106 und des zweiten Die-Kontakts 102C2 kann zum Beispiel Kupfer, eine Aluminium-Kupfer-Legierung, eine Nickel-Kupfer-Legierung oder mit Kupfer plattiertes Aluminium beinhalten oder daraus bestehen. In der schematischen Querschnittsansicht aus 1, die das Die-Gehäuse 100a zeigt, gibt eine gestrichelte Linie ein Kontaktgebiet zwischen dem zweiten Die-Kontakt 102C2 und der Metallstruktur 106 an. In den Die-Gehäusen 100b und 100c ist diese Linie nicht hinzugefügt, aber wäre das Kontaktgebiet an einer ähnlichen Stelle.
  • Bei verschiedenen Ausführungsformen kann eine homogene kombinierte Struktur gebildet werden, bei der der zweite Kontakt-Die 102C2 und die Metallstruktur 106 den gleichen Wärmeausdehnungskoeffizienten (CTE: Coefficient of Thermal Expansion) aufweisen, so dass die Verbindung zwischen dem zweiten Die-Kontakt 102C2 und der Metallstruktur 106 eine gute Robustheit mit Bezug auf Temperaturänderungen, z. B. Durchlaufen von Wärmezyklen, aufweist. Des Weiteren kann ein Wärmewiderstand RTH zwischen dem zweiten Die-Kontakt 102C2 und Luft (oder z. B. einem Kühlungsfluid, einer Kühlungsstruktur und/oder Kühlungsvorrichtung, das/die auf einer Außenoberfläche (d. h. gegenüber des Die) der Metallstruktur 106 bereitgestellt sein kann, durch direktes Kontaktieren der gesamten Oberfläche des zweiten Die-Kontakts 102C2 mit der Metallstruktur 106) niedrig sein. Einzelheiten dazu, wie die Metallstruktur 106 gebildet wird, sind weiter unten in Zusammenhang mit 2 bereitgestellt.
  • Bei verschiedenen Ausführungsformen kann das Die-Gehäuse 100 Padkontakte 108P zum Kontaktieren des Die 102 von außerhalb des Die-Gehäuses 102 beinhalten. Das Die-Gehäuse 100 kann zum Beispiel einen ersten Padkontakt 108P1, der den ersten Die-Kontakt 102C1 elektrisch kontaktieren kann, auf der ersten Seite S1 des Die beinhalten. Dies bedeutet, dass der erste Padkontakt 108P1 auf der gleichen Seite des Die 102 wie der erste Die-Kontakt 102C1 sein kann.
  • Das Die-Gehäuse 100 kann ferner einen zweiten Padkontakt 108P2 aufweisen, der den zweiten Die-Kontakt 102C2 über die Metallstruktur elektrisch kontaktiert. Der zweite Padkontakt 108P2 kann auch auf der ersten Seite S1 des Die 102 angeordnet sein.
  • Optional kann das Die-Gehäuse 100, falls z. B. das Die-Gehäuse 100 einen Transistor bildet, ferner einen dritten Padkontakt 108P3 beinhalten, der den dritten Die-Kontakt 108C3 elektrisch kontaktiert. Der dritte Padkontakt 108P3 kann auf der ersten Seite S1 des Die 102 angeordnet sein.
  • Dies bedeutet, dass alle Padkontakte 108P auf der gleichen (ersten) Seite S1 des Die 102 angeordnet sein können. Die Padkontakte 108 (108P1, 108P2, 108P3) können alle auf der gleichen Hauptoberfläche des Die-Gehäuses 100 angeordnet sein, die auch als eine Vorderoberfläche des Die-Gehäuses 100 bezeichnet werden kann.
  • Bei verschiedenen Ausführungsformen können der dritte Die-Kontakt 102C3 und das dritte Kontaktpad 108P3 aus dem gleichen Material wie der zweite Die-Kontakt 102C2 und die Materialstruktur 106 gefertigt sein.
  • Bei verschiedenen Ausführungsformen kann das Isolationsmaterial 110 die Metallstruktur 106 elektrisch von dem ersten Die-Kontakt 102C1 isolieren. Falls der dritte Die-Kontakt 102C3 vorhanden ist, kann das Isolationsmaterial 110 den dritten Die-Kontakt 102C3 von der Metallstruktur 106 isolieren.
  • Bei verschiedenen Ausführungsformen kann das Die-Gehäuse 100 optional ferner einen Träger 104 beinhalten, der den Die 102 lateral umgibt. Auch wenn 1 und 2 nur schematische Querschnitte zeigen, versteht es sich, dass der Träger 104 den Die 102 von allen Seiten umgeben kann. Zum Beispiel kann der Träger 104 ein Durchgangsloch 222 (siehe 2) beinhalten, in dem der Die 102 angeordnet ist. Das Isolationsmaterial 110 kann zwischen dem Die 102 und dem Träger 110 angeordnet sein. Das Isolationsmaterial 110 kann bei verschiedenen Ausführungsformen eine zusätzliche Funktion des Befestigens des Die 102 an dem Träger 104 erfüllen. Das Isolationsmaterial 110 kann zum Beispiel ein Klebstoff sein und/oder kann auf eine solche Weise geformt sein, dass der Die 102 festgehalten wird.
  • Der Träger 104 kann mehrere Durchgangslöcher 222 aufweisen, so dass mehrere der Dies 102 in den Durchgangslöchern 222 mit einem Die 102 pro Durchgangsloch 222 angeordnet sein können. Dies kann als eine Basis für mehrere Die-Gehäuse 100 dienen, die identisch sein können oder sich voneinander unterscheiden können. Mit anderen Worten kann ein (in 2 gezeigtes) Mehrfach-Die-Gehäuse einschließlich mehrerer Die-Gehäuse 100 gebildet werden, die während eines späteren Prozesses zu mehreren einzelnen Die-Gehäusen 100 vereinzelt werden können, wie später in Zusammenhang mit 2 beschrieben wird.
  • Bei verschiedenen Ausführungsformen kann das Die-Gehäuse 100 eine Metallverbindungsstruktur 112 beinhalten, die die Metallstruktur 106 und den zweiten Padkontakt 108P2 elektrisch verbindet. Mit anderen Worten kann die Metallverbindungsstruktur 112 ein Metall beinhalten oder daraus bestehen und kann sich in direktem Kontakt mit der Metallstruktur 106 und mit dem zweiten Padkontakt 108P2 befinden. In der schematischen Querschnittsansicht aus 1, die das Die-Gehäuse 100a zeigt, geben zwei gestrichelte Linien ein Kontaktgebiet zwischen der Metallstruktur 106 und der Metallverbindungsstruktur 112 an. In den Die-Gehäusen 100b und 100c sind keine entsprechenden Linien hinzugefügt, aber das Kontaktgebiet wäre an einer ähnlichen Stelle.
  • Die Metallverbindungsstruktur 112 kann bei verschiedenen Ausführungsformen das gleiche Material wie die Metallstruktur 106 und/oder wie der zweite Chipkontakt 102C2 beinhalten oder daraus bestehen.
  • Die Metallverbindungsstruktur 112 kann bei verschiedenen Ausführungsformen Teil des Trägers 104 sein.
  • Der Träger 104 kann zum Beispiel ein elektrisch Isolationsvolumenmaterial beinhalten und die Metallverbindungsstruktur 112 kann sich durch das und/oder entlang des elektrisch isolierende Volumenmaterial erstrecken. Zum Beispiel kann das Isolationsvolumenmaterial eine Leiterplatte (PCB: Printed Circuit Board), z. B. ein PCB-Laminat, ein flammenhemmendes (FR: Flame Retardant) Material (z. B. FR4), ein Verbundepoxidmaterial (CEM: Composite Epoxy Material), wie etwa CEM1 oder CEM3, ein Bismaleimid-Triazin-Harz(BT)-Material, ein Imid, ein Polyimid, ABF, beinhalten oder daraus bestehen oder aus einer Kombination der zuvor genannten beispielhaften Materialien gefertigt sein. Das Isolationsvolumenmaterial kann zum Beispiel als eine monolithische Struktur oder als eine mehrschichtige Struktur gebildet sein.
  • Die Metallverbindungstruktur 112 kann zum Beispiel entlang (z. B. aller) Innenseitenwände des Durchgangslochs 222 angeordnet sein und kann sich wenigstens teilweise zu Hauptoberflächen des Trägers 104 erstrecken. Eine solche Ausführungsform eines Die-Gehäuses 100 ist in 1 oben gezeigt, wobei der Träger 104, 104a die Metallverbindungsstruktur 112, die auf Innenseitenwänden des Durchgangslochs 222 und auf beiden Hauptoberflächen (d. h. auf einer ersten Seite S1 des Trägers 104, 104a und auf einer zweiten Seite S2 des Trägers 104, 104a) gebildet ist, in Verbindung mit dem Teil aufweist, der auf den Innenseitenwänden des Durchgangslochs 222 gebildet ist. Die Metallverbindungsstruktur 112 kann zum Beispiel als eine Metallschicht gebildet sein. Eine Dicke der Metallschicht kann in einem Bereich von etwa 5 µm bis etwa 30 µm, z. B. von etwa 10 µm bis etwa 20 µm, z. B. etwa 15 µm, liegen. Die Metallschicht kann eine Dicke von wenigstens 10 µm, z. B. zwischen 10 µm und 100 µm, aufweisen. In diesem Fall kann die Metallschicht dazu in der Lage sein, einen Strom mit näherungsweise 20 bis 30 Ampere zu leiten. Für größere Ströme können plattierte Durchgangslöcher, die mit Metall (siehe 1, Mitte) gefüllt sind, oder ein Träger 104, 104b, der aus Metall besteht oder im Wesentlichen besteht, z. B. ein Leiterrahmen (siehe 1 unten), verwendet werden. Falls nur kleinere Ströme vorgesehen sind, können die Metallschicht mit der Dicke unterhalb von 10 µm und/oder plattierte Vias oder Mikro-Vias durch den Träger 104 (nicht gezeigt) als die Metallverbindungsstruktur 112 verwendet werden.
  • Bei verschiedenen Ausführungsformen, wie in 1, Mitte gezeigt, kann die Metallverbindungsstruktur 112 für das beispielhafte Die-Gehäuse 104b ein Metallblock, z. B. ein Kupferblock, sein, der sich von einer ersten Seite S1 des Trägers 104 vollständig durch das Isolationsmaterial hindurch zu einer zweiten Seite S2 des Trägers 104 gegenüber der ersten Seite S1 des Trägers 104 erstreckt. Der Träger 104, 104a kann zum Beispiel eine PCB sein oder beinhalten.
  • Bei verschiedenen Ausführungsformen kann der Träger 104, 104b ein Metallvolumenmaterial beinhalten, wobei das Metallvolumenmaterial eine Metallverbindungsstruktur 112 bilden kann, die eine elektrische Verbindung zwischen dem zweiten Die-Kontakt 102C2 und der Metallstruktur 106 bereitstellt. Das Metallvolumenmaterial kann das gleiche wie das Material der Metallstruktur 106 sein, z. B. Kupfer, eine Aluminium-Kupfer-Legierung, eine Nickel-Kupfer-Legierung oder mit Kupfer plattiertes Aluminium.
  • Die Metallstruktur 106 kann sich bei verschiedenen Ausführungsformen zum Kontaktieren der Metallverbindungsstruktur 112 lateral zu dem Träger 104 erstrecken. Mit anderen Worten kann die Metallstruktur 106 wenigstens weit genug zum direkten Kontaktieren der Metallverbindungsstruktur 112 mit dem Metallträger 104 überlappen.
  • Bei den in 1 gezeigten Ausführungsformen erstreckt sich die Metallstruktur 106 (vollständig) über dem Die 102, über dem Isolationsmaterial 110 und über einem großen Anteil des Trägers 104. Insbesondere erstreckt sich die Metallstruktur 106 über der gesamten Die-Rückseitenmetallisierung 102C2, die typischerweise strukturiert und näherungsweise 20 bis 100 µm kleiner als ein Halbleiter(z. B. Silicium)-Volumenmaterial des Die 102 sein kann (ein Zerteilungsprozess, der zum Zerteilen eines Halbleiterwafers in einzelne Dies 102 verwendet wird, ist einfacher, falls nur das Halbleitermaterial zerteilt wird, daher wird die Metallstruktur typischerweise in den Zerteilungsbereichen nicht gebildet oder entfernt).
  • Bei dem Die-Gehäuse 100a, bei dem die Metallverbindungsstruktur 112 nur auf einer Außenseite des Isolationsvolumenmaterials des Trägers 104, 104a angeordnet ist, befindet sich die Metallstruktur 106 in direktem Kontakt mit einem Teil der Metallverbindungsstruktur 112, die auf einer der Hauptoberflächen des Trägers 104 angeordnet ist und die eine Oberfläche aufweist, die in derselben Ebene wie die Hauptoberfläche des zweiten Die-Kontakts 102C2 liegt.
  • Bei dem Die-Gehäuse 100b, bei dem sich die Metallverbindungsstruktur 112 durch eine Außenseite des Isolationsvolumenmaterials des Trägers 104, 104a erstreckt und auf dieser angeordnet ist, befindet sich die Metallstruktur 106 in direktem Kontakt mit einem Teil der Metallverbindungsstruktur 112, die auf einer der Hauptoberflächen des Trägers 104 angeordnet ist und die eine Oberfläche aufweist, die in derselben Ebene wie die Hauptoberfläche des zweiten Die-Kontakts 102C2 liegt.
  • Bei dem Die-Gehäuse 100c, bei dem das Metallvolumenmaterial des Trägers 104, 104b die Metallverbindungsstruktur 112 bildet, befindet sich die Metallstruktur 106 in direktem Kontakt mit dem Träger 104, 104b. Eine Außenoberfläche des Trägers 104, 104b liegt in derselben Ebene wie die Hauptoberfläche des zweiten Die-Kontakts 102C2.
  • In 2 ist ein Prozess 200 zum Bilden eines Die-Gehäuses 100 gemäß verschiedenen Ausführungsformen gezeigt. Unter Berücksichtigung des verwendeten Trägers 104, 104a ist es das Die-Gehäuse 100, 100a, das in 2 gebildet wird. Jedoch sind die angewandten Prozesse die gleichen oder im Wesentlichen die gleichen für die Die-Gehäuse 100a, 100b und 100c, wobei sich möglicherweise nur der Träger 104 (und ggf. jeweils eine Vorverarbeitung des Trägers 104) für die unterschiedlichen Ausführungsformen unterscheidet. Infolgedessen wird, wenn auf z. B. die Metallverbindungsstruktur 112 aus 2 verwiesen wird, nur die Bezugsziffer 112 verwendet. Es versteht sich, dass der beschriebene Prozess allgemein auch auf Ausführungsformen zutrifft, bei denen ein anderer Träger als z. B. in 1 gezeigt verwendet wird und die Metallverbindungsstruktur 112 daher auch das plattierte Durchgangsloch 116 beinhaltet oder durch den Metallträger 104b gebildet ist.
  • Der Die 102, der in dem Die-Gehäuse 100, 100b enthalten sein kann, kann einen ersten Die-Kontakt 102C1 auf einer ersten Seite S1 des Die 102 und einen zweiten Die-Kontakt 102C2 auf einer zweiten Seite S2 des Die 102 gegenüber der ersten Seite S1 des Die 102 aufweisen.
  • Der Prozessfluss ist sehr einfach und beginnt mit dem Herstellen des Trägers 104 (auch als Kernschicht bezeichnet), in dem der Die 102 eingebettet werden wird. Bei verschiedenen Ausführungsformen kann ein Verfahren Bereitstellen des Trägers 104, der wenigstens ein Durchgangsloch 222, zum Beispiel mehrere Durchgangslöcher 222 aufweist, beinhalten.
  • Der in Feld 200a aus 2 gezeigte Träger 104, 104a kann ein isolierender Träger 104, 104a sein, der eine Metallschicht, die eine Metallverbindungsstruktur 112 bildet, auf seiner Außenseite angeordnet aufweist, wie in Zusammenhang mit 1 (oben) beschrieben ist. Der Träger 104 kann zum Beispiel eine einfache zweiseitige PCB-Platine sein. Als eine Alternative zu dem Träger 104a kann ein isolierender Träger 104a, der eine Metallverbindungsstruktur 112 aufweist, die sich von einer Hauptoberfläche des Trägers 104 durch den Träger 104a hindurch zu einer gegenüberliegenden Hauptoberfläche des Trägers 104a erstreckt, wie z. B. oben in Zusammenhang mit 1 (Mitte) beschrieben, verwendet werden, oder ein Träger 104b, der aus Metall besteht oder im Wesentlichen besteht, z. B. ein Kupferleiterrahmen aus einer strukturierten Cu-Platte/Folie, wobei dementsprechend der gesamte Träger 104b die Metallverbindungsstruktur 104b, 112 bildet, wie z. B. oben in Zusammenhang mit 1 (unten) beschrieben ist. Bei verschiedenen Ausführungsformen können Kombinationen oder Variationen der oben beschriebenen Träger 104 verwendet werden.
  • Der Träger 104 kann unabhängig von dem Typ des Trägers 104 mit Öffnungen oder Hohlräumen 222 für die Dies 102 versehen sein. Da es wichtig sein kann, dass sich die Öffnung(en) die gesamte Strecke durch den Trägers 104 hindurch erstrecken, so dass der erste Die-Kontakt 102C1 auf der ersten Seite S1 des Trägers 104 freigelegt ist und der zweite Die-Kontakt 102C2 auf der zweiten Seite S2 des Trägers 104 freigelegt ist, können die Öffnungen/Hohlräume 222 als Durchgangslöcher 222 bezeichnet werden.
  • Verbindungen, d. h. die Metallverbindungsstruktur 112 von der ersten (in 2 oberen) Seite S1 des Trägers 104, z. B. der zweiseitigen PCB-Platine 104a, zu der zweiten (in 2 unteren) Seite S2 können zum Beispiel als plattierte Durchgangslöcher, plattierte Durchgangs(Hohlraum)-Ränder oder plattierte Schlitze gebildet werden.
  • Die mehreren Durchgangslöcher 222 können in dem Träger 104 als ein lineares oder zweidimensionales Array von Durchgangslöchern 222, zum Beispiel auf eine matrixartige Weise, angeordnet sein. In Feld 200a aus 2 ist eine schematische Querschnittsansicht eines Trägers 104 mit den mehreren Durchgangslöchern 222 gezeigt. Eine Form des wenigstens einen Durchgangslochs 222 in einer horizontalen Ebene des Trägers 104 kann rechteckig, z. B. quadratisch, ellipsenförmig, z. B. rund, oder eine beliebige andere geeignete Form sein. Zum Beispiel kann die Form des wenigstens einen Durchgangslochs 222 an den Die 102, der innerhalb des Durchgangslochs 222 anzuordnen ist, angepasst werden, zum Beispiel auf eine solche Weise, dass das Durchgangsloch 222 größer als eine horizontale zweidimensionale Größe des Die 102 ist. Zum Beispiel auf eine solche Weise, dass ein Abstand zwischen Seitenwänden des Trägers 104 in dem Durchgangsloch 222 und dem Die 102, der in dem Durchgangsloch 222 angeordnet ist, für sämtliche Seitenwände konstant oder im Wesentlichen konstant ist. Die Größe des Durchgangslochs 222 kann zum Beispiel dazu konfiguriert sein, zu ermöglichen, dass ein Abstand zwischen jeder Die-Seitenwand und ihrer gegenüberliegenden Durchgangslochseitenwand zum Beispiel in einem Bereich von etwa 5 µm bis etwa 500 µm, z. B. von etwa 10 µm bis etwa 100 µm, liegt.
  • Bei verschiedenen Ausführungsformen, wie in Feld 200b gezeigt, kann das Verfahren ferner Anordnen wenigstens eines Die 102 in dem wenigstens einen Durchgangsloch 222 beinhalten. Mit anderen Worten kann der wenigstens eine Die 102 auf eine solche Weise in dem Durchgangsloch 222 des Trägers 104 angeordnet sein, dass der Träger 104 den Die 102 lateral umgibt.
  • Bei verschiedenen Ausführungsformen kann ein Die 102 in jedem Durchgangsloch 222, d. h. ein Die 102 in einem Durchgangsloch 222, oder können mehrere Dies 102 in mehreren Durchgangslöchern 222, mit einem Die 102 pro Durchgangsloch 222, angeordnet sein. Bei verschiedenen Ausführungsformen kann mehr als ein Die 102 pro Durchgangsloch 222 angeordnet sein, zum Beispiel können zwei Dies 102 in einem einzigen Durchgangsloch 222 angeordnet sein, wobei bei beiden der zweite Die-Kontakt 102C2 der gleichen Seite S2 zugewandt ist.
  • Wie ferner in 2, Feld 200b gezeigt, kann der Träger vor dem Anordnen des Die 102 in dem Durchgangsloch 222 auf einem temporären Träger 220 angeordnet sein. Der temporäre Träger 220 kann zum Beispiel eine Stützschicht 220U und eine Haftschicht 220A beinhalten. Der Träger 104 kann auf dem temporären Träger 220 in Kontakt mit der Haftschicht 220A, z. B. einem Klebeband, platziert werden. Der Träger 104 kann auf dem temporären Träger 220 auf eine solche Weise platziert werden, dass sich eine Metalloberfläche 112S2 der Metallverbindungsstruktur 112, die Teil des Trägers 104 ist oder durch diesen gebildet ist, in direktem Kontakt mit dem temporären Träger 220 befindet.
  • Der wenigstens eine Die 102 kann innerhalb des (der) Durchgangslochs (Durchgangslöcher) (wie z. B. oben beschrieben) auf dem temporären Träger 220 platziert werden. Der Die 102 kann auf dem temporären Träger 220 platziert werden, wobei der zweite Die-Kontakt 102C2 den temporären Träger 220 (zum Beispiel die Haftschicht 220A des temporären Trägers 220) kontaktiert. Für eine genaue Positionierung können Ausrichtungsmerkmale auf dem temporären Träger 220 verwendet werden.
  • Durch das Platzieren von sowohl dem Träger 104 mit seiner Metalloberfläche 112S2 als auch dem Die 102 mit seinem zweiten Die-Kontakt 102C2 auf dem temporären Träger 220 kann sichergestellt werden, dass die Metalloberfläche 112S2 und eine Metalloberfläche des zweiten Die-Kontakts 102C nach der Entfernung des temporären Trägers 220 (unten beschrieben) auf derselben Höhe sind (d. h. eine gemeinsame Ebene bilden), und dass sich das Isolationsmaterial, das lateral angrenzend an den Die 102, z. B. zwischen dem Die 102 und dem Träger 104, angeordnet ist, weder zu der Metalloberfläche 112S2 der Metallstruktur 112 noch zu der Oberfläche des zweiten Die-Kontakts 102C2 erstreckt, was für das Anordnen der Metallstruktur 106 vorteilhaft sein kann.
  • Das Verfahren kann ferner nach der Platzierung des Die 102 Anordnen des Isolationsmaterials 110 lateral dem Die 102 benachbart beinhalten. Ein Beispiel hierfür ist in Feld 200c aus 2 gezeigt. Das Isolationsmaterial 110 kann zum Beispiel lateral auf allen Seiten um den Die 102 herum angeordnet sein. Das Isolationsmaterial 110 kann zum Beispiel zwischen dem Die 102 und dem Träger 104, z. B. lateral auf allen Seiten des Die 102 angrenzend, angeordnet sein.
  • Bei der in Feld 200c gezeigten Ausführungsform kann das Isolationsmaterial 110 durch Laminieren einer Harzfolie (wobei das Harz das Isolationsmaterial 110 bildet) mit einer Cu-Keimschicht 222 auf die erste Seite S1 (die obere Seite) des (der) Die(s) 102 und des Trägers 104 angeordnet werden. Die Harzfolie kann zum Beispiel ABF (oder eine Folie eines ähnlichen Typs, z. B. von Hitachi) oder andere Harzfolien mit oder ohne Füllstoffteilchen oder Verstärkung oder zum Beispiel eine RCC-Folie (RCC: Resin Coated Copper - mit Harz beschichtetes Kupfer) sein. Während des Laminierens kann das Isolationsmaterial (z. B. das Harz) um den Die 102 herum gepresst werden, z. B. in den Raum zwischen dem Die 102 und dem Träger 104.
  • Anstelle der Laminierung kann das Isolationsmaterial 110, z. B. das Harz, gedruckt, gegossen usw. werden und die Keimschicht 222 kann zum Beispiel gesputtert (z. B. unter Verwendung eines Prozesses, der typischerweise für eine eingebettete Kugelgitteranordnung auf Waferebene (eWLB: embedded Wafer Level Ball grid array) verwendet wird) oder durch einen stromlosen Plattierungsprozess gebildet werden. Die Keimschicht 222 kann auch als eine weitere Metallschicht 222 bezeichnet werden.
  • Bei verschiedenen Ausführungsformen, wie zum Beispiel in Feld 200c gezeigt, ist das Isolationsmaterial 110 möglicherweise nicht nur lateral an den Die 102 angrenzend angeordnet, sondern auch auf eine solche auf der ersten Seite S1 des Die 102 und auch auf der ersten Seite S1 des Trägers 104, derart, dass der erste Die-Kontakt 102C1 elektrisch von dem dritten Die-Kontakt 102C3 isoliert ist und beide elektrisch von der Metallverbindungsstruktur 112 isoliert sind.
  • Bei verschiedenen Ausführungsformen kann die Keimschicht 222 strukturiert werden, wodurch eine strukturierte Keimschicht 222S gebildet wird. Dies ist in Feld 200d aus 2 gezeigt. Für das Beispiel können Lithographie und Ätzen verwendet werden, um eine Strukturierung für die Keimschicht 222, z. B. das Kupfer, von den Bereichen 224 zu entfernen, wo die Kontaktpads 108P zu dem Die 102 herzustellen sind. Dies können Bereiche 224 über dem ersten Die-Kontakt 102C1 und, falls vorhanden, über dem dritten Die-Kontakt 102C3 und auch Bereiche 224 über der Metalloberfläche 112S1 der Metallverbindungstruktur 112 des Trägers 104 sein, durch die der zweite Die-Kontakt 102C2 kontaktiert sein kann.
  • Auf der zweiten Seite S2 kann der temporäre Träger 220 zum Beispiel durch Aussetzen des temporären Trägers 220 gegenüber UV-Bestrahlung und/oder durch Erwärmen des temporären Trägers 220 oder durch ein anderes geeignetes Mittel entfernt werden. Dadurch können der zweite Die-Kontakt 102C2 und eine zweite Oberfläche 112S2 der Metallverbindungsstruktur 112 freigelegt werden, wie in dem Feld 200d aus 2 ebenfalls gezeigt ist.
  • Nach dem Strukturieren der Keimschicht 222, um die strukturierte Keimschicht 222S zu bilden, kann das Öffnen, d. h. das Freilegen des ersten (bzw. des dritten) Die-Kontaktes 102C1, 102C3, durch Entfernen des Isolationsmaterials 110 in Gebieten 226 unterhalb der Bereiche 224 erfolgen. Dies ist in Feld 200e aus 2 gezeigt. Für diesen Prozess kann zum Beispiel eine Plasmaverarbeitung, Wasserstrahlen oder eine Laserverarbeitung verwendet werden, indem zum Beispiel die strukturierte Keimschicht 222S, z. B. die strukturierte Kupferkeimschicht, als eine Maske verwendet wird. Bei verschiedenen Ausführungsformen kann das Strukturieren der Keimschicht 222 ausgelassen werden und können die Die-Kontakte 102C1, 102C3 zum Beispiel direkt lasergebohrt werden. Bei verschiedenen Ausführungsformen kann das Bilden der Keimschicht 222 ausgelassen (oder zu einer späteren Phase verschoben) werden. In diesem Fall kann zum Beispiel eine Maske, z. B. eine Metallmaske, in Kombination mit einem Plasmaprozess verwendet werden, um das Isolationsmaterial 110 zu entfernen. Die Keimschicht 222 und/oder eine Stromloses-Plattieren-Schicht 108P können danach hinzugefügt werden. Falls ein fotodefinierbares Harzsystem (z. B. von Hitachi) als eine Alternative verwendet wird, können ein Fotolithografieprozess und Entwicklungsprozess verwendet werden.
  • Nach dem Öffnungsprozess können zwei Metallschichten 228S1, 228S2 (die gemeinsam als die Metallschichten 228 bezeichnet werden; sie können zum Beispiel aus Kupfer (Cu) oder allgemeiner dem gleichen Metall, das in dem zweiten Die-Kontakt 102S2 enthalten ist, oder, falls dieser eine geschichtete Struktur ist, dem Metall, das auf der Oberfläche des zweiten Die-Kontakts 102S2 freigelegt ist, bestehen oder dieses beinhalten) gebildet werden, eine auf jeder Seite S1 bzw. S2 der Träger-Die-Kombination. Hierzu kann ein Sputterprozess oder ein stromloser Prozess und/oder ein elektrochemischer Prozess, z. B. Plattieren, verwendet werden. Typischerweise kann eine Kombination aus Sputtern und einem elektrochemischen Prozess oder eine Kombination aus einem stromlosen Prozess und einem elektrochemischen Prozess verwendet werden. Der Prozess ist in Feld 200f aus 2 gezeigt. Falls der elektrochemische Prozess verwendet wird, kann die (z. B. Kupfer-) Keimschicht 222 als die Keimschicht für den elektrochemischen Plattierungsprozess auf der ersten Seite S1 verwendet werden.
  • Die untere Metallschicht 228S2 kann eine Metallstruktur 106 sein, die die gesamte Oberfläche des zweiten Die-Kontakts 102C2 des Die 102 im Wesentlichen direkt kontaktiert. Die Metallschicht 228S2 (und daher die Metallstruktur 106) kann sich lateral zu dem Träger 104 erstrecken, um die Metallverbindungsstruktur 112 zu kontaktieren, wodurch eine elektrisch leitfähige Verbindung zwischen dem zweiten Die-Kontakt 102C2 und der Metallverbindungsstruktur 112 und dementsprechend zu der ersten (Vorder-) Seite S1 der Träger-Die-Kombination gebildet wird.
  • Die obere Metallschicht 228S1 kann den ersten Padkontakt 108P1 auf der ersten Seite S1 des Die 102 bilden, welcher den ersten Die-Kontakt 102C1 elektrisch kontaktiert. Falls der dritte Die-Kontakt 102C3 vorhanden ist, kann die obere Metallschicht 228S1 auch den dritten Padkontakt 108P3 auf der ersten Seite S1 des Die 102 bilden, welcher den dritten Die-Kontakt 102C3 elektrisch kontaktiert. Des Weiteren kann die obere Metallschicht 228S1 den zweiten Padkontakt 108P2 auf der ersten Seite S1 des Die 102 bilden, welcher den zweiten Die-Kontakt 102C2 über die Metallstruktur 106 (und über die Metallverbindungsstruktur 112) elektrisch kontaktieren kann.
  • Mit dem ersten Padkontakt 108S1 und dem zweiten Padkontakt 108S2 auf derselben Seite S1 angeordnet können der erste Padkontakt 108S1 und der zweite Padkontakt 108S2 (und falls vorhanden auch der dritte Padkontakt 108S3) in einem gemeinsamen Prozess gebildet werden. Unter Verwendung des Plattierungsprozesses (oder eines beliebigen Prozesses, der gleichzeitig auf die obere und untere Seite wirkt) können die obere Metallschicht 228S1, die die Padkontakte 108S1, 108S2, 108S3 bildet, und die untere Metalschicht 228S2, die die Metallstruktur 106 bildet, in einem gemeinsamen Prozess gebildet werden.
  • Bei verschiedenen Ausführungsformen, wie in Feld 200g aus 2 gezeigt, können die Metallschichten 228S1, 228S2 zum elektrischen Isolieren der Metallstruktur 106 von dem ersten Die-Kontakt 102C1 und von dem dritten Die-Kontakt 102C3 und zum Isolieren des ersten Die-Kontakts 102C1 von dem dritten Die-Kontakt 102C3 oder allgemein gesprochen zum elektrischen Isolieren der Die-Kontakte 102C1 und 102C2 (und falls vorhanden 102C3) voneinander strukturiert werden. Hierzu können die jeweiligen Kontaktpads 108, d. h. das erste Kontaktpad 108P1 und das zweite Kontaktpad 108P2 (und, falls vorhanden, das dritte Kontaktpad 108P3) elektrisch voneinander isoliert werden. Die elektrische Isolation kann durch Bilden der Öffnungen 232 in der oberen Metallschicht 228S1 erreicht werden, die sich die ganze Strecke herab zu dem Isolationsmaterial 110 erstreckt. In der horizontalen Ebene können die Öffnungen 232 einen geschlossenen Ring (der nicht notwendigerweise rund ist; sie können eine beliebige Form aufweisen, die in sich selbst geschlossen ist, wie eine geschlossene ringförmige rechteckige Öffnung) bilden oder können zwei Positionen auf einem Rand der Metallschicht 228S1 verbinden oder können eine beliebige andere Form aufweisen, die es ermöglicht, die Kontaktpads 108P1, 108P2, 108P3 elektrisch voneinander zu isolieren.
  • Die Öffnungen 232 können des Weiteren bei Positionen auf der oberen (ersten) Seite S1 und auf der unteren (zweiten) Seite S2 angeordnet sein, welche für eine Separation (z. B. Zerteilen) der Träger-Die-Kombination, die ein Mehrfachgehäuse bildet, in mehrere einzelne Die-Gehäuse 100a vorgesehen sind. Für das Strukturieren können gemeinsame Prozesse, wie fotolithografische Prozesse und Ätzprozesse, verwendet werden. Falls zum Beispiel das Plattieren als ein Strukturplattierungsprozess verwendet wird, d. h. eine Plattierung innerhalb einer Fotomaske, kann die Keimschicht 222, die in dem Zerteilungsbereich (der auch als Zerteilungsstraße oder Kerf-Gebiet bezeichnet wird) und/oder zwischen den Kontaktpads vorhanden sein kann, durch Ätzen entfernt werden. Für das Zerteilen können gemeinsame Prozesse, wie Sägen oder eine Laserverarbeitung, verwendet werden.
  • Bei verschiedenen Ausführungsformen sind ein Herstellungsprozess und eine Struktur bereitgestellt, um vereinfachte laminatbasierte Leistungsgehäuse mit niedrigen Kosten und hoher Leistungsfähigkeit herzustellen.
  • 3 zeigt ein Flussdiagramm 300 eines Verfahrens zum Bilden eines Die-Gehäuses. Das Die-Gehäuse kann einen Die mit einem ersten Die-Kontakt auf einer ersten Seite des Die und einem zweiten Die-Kontakt auf einer zweiten Seite des Die, die der ersten Seite des Die gegenüberliegt, beinhalten. Das Verfahren kann Folgendes beinhalten: Anordnen eines Isolationsmaterials, das lateral dem Die benachbart ist (in 310), im Wesentlichen direktes Kontaktieren der gesamten Oberfläche des zweiten Die-Kontakts des Die mit einer Metallstruktur, wobei die Metallstruktur aus dem gleichen Material wie der zweite Die-Kontakt gefertigt ist (in 320), Bilden eines ersten Padkontakts auf der ersten Seite des Die, der den ersten Die-Kontakt elektrisch kontaktiert (in 330), und Bilden eines zweiten Padkontakts auf der ersten Seite des Die, der den zweiten Die-Kontakt über die Metallstruktur elektrisch kontaktiert, wobei das Isolationsmaterial die Metallstruktur elektrisch von dem ersten Die-Kontakt isoliert (in 340).
  • Verschiedene Beispiele werden nachfolgend beschrieben:
    • Beispiel 1 ist ein Die-Gehäuse. Das Die-Gehäuse kann Folgendes beinhalten: einen Die mit einem ersten Die-Kontakt auf einer ersten Seite des Die und einem zweiten Die-Kontakt auf einer zweiten Seite des Die, die der ersten Seite des Die gegenüberliegt, ein Isolationsmaterial, das lateral dem Die benachbart ist, eine Metallstruktur, die die gesamte Oberfläche des zweiten Die-Kontakts des Die im Wesentlichen direkt kontaktiert, wobei die Metallstruktur aus dem gleichen Material wie der zweite Die-Kontakt gefertigt ist, einen ersten Padkontakt auf der ersten Seite des Die, der den ersten Die-Kontakt elektrisch kontaktiert, und einen zweiten Padkontakt auf der ersten Seite des Die, der den zweiten Die-Kontakt über die Metallstruktur elektrisch kontaktiert, wobei das Isolationsmaterial die Metallstruktur elektrisch von dem ersten Die-Kontakt isoliert.
    • Beispiel 2 ist ein Die-Gehäuse. Das Die-Gehäuse kann Folgendes beinhalten: einen Die mit einem ersten Die-Kontakt auf einer ersten Seite des Die und einem zweiten Die-Kontakt auf einer zweiten Seite des Die, die der ersten Seite des Die gegenüberliegt, ein Isolationsmaterial, das lateral dem Die benachbart ist, eine Metallstruktur, die die Oberfläche des zweiten Die-Kontakt des Die im Wesentlichen direkt kontaktiert, wobei die Oberfläche des zweiten Die-Kontakts frei von dem Isolationsmaterial ist und wobei die Metallstruktur aus dem gleichen Material wie der zweite Die-Kontakt gefertigt ist, einen ersten Padkontakt auf der ersten Seite des Die, der den ersten Die-Kontakt elektrisch kontaktiert, und einen zweiten Padkontakt auf der ersten Seite des Die, der den zweiten Die-Kontakt über die Metallstruktur elektrisch kontaktiert, wobei das Isolationsmaterial die Metallstruktur elektrisch von dem ersten Die-Kontakt isoliert.
    • In Beispiel 3 kann der Gegenstand aus Beispiel 1 oder 2 optional ferner einen Träger beinhalten, der den Die lateral umgibt.
    • In Beispiel 4 kann der Gegenstand aus Beispiel 3 ferner beinhalten, dass der Träger ein Durchgangsloch beinhaltet, in dem der Die angeordnet wird.
    • In Beispiel 5 kann der Gegenstand aus Beispiel 3 oder 4 optional beinhalten, dass sich die Metallstruktur lateral zu dem Träger erstreckt.
    • In Beispiel 6 kann der Gegenstand aus einem der Beispiele 3 bis 5 optional beinhalten, dass der Träger ein elektrisch isolierendes Volumenmaterial und eine Metallverbindungsstruktur beinhaltet, die sich durch das und/oder entlang des elektrisch isolierenden Volumenmaterials erstreckt, wobei die Metallverbindungsstruktur eine elektrische Verbindung zwischen dem zweiten Die-Kontakt und der Metallstruktur bereitstellt.
    • In Beispiel 7 kann der Gegenstand aus Beispiel 6 optional beinhalten, dass der Träger eine Leiterplatte ist.
    • In Beispiel 8 kann der Gegenstand aus Beispiel 4 und 6 optional beinhalten, dass die Metallverbindungsstruktur auf wenigstens einer Innenseitenwand des Durchgangslochs gebildet ist.
    • In Beispiel 9 kann der Gegenstand aus Beispiel 8 optional beinhalten, dass die Metallverbindungsstruktur auf allen Innenseitenwänden des Durchgangslochs gebildet ist.
    • In Beispiel 10 kann der Gegenstand aus Beispiel 8 oder 9 optional beinhalten, dass die Metallverbindungsstruktur eine Dicke von wenigstens 10 µm, optional zwischen 10 µm und 100 µm, aufweist.
    • In Beispiel 11 kann der Gegenstand aus Beispiel 6 oder 7 optional beinhalten, dass die Metallverbindungsstruktur ein Via, optional ein Mikro-Via, ist.
    • In Beispiel 12 kann der Gegenstand aus Beispiel 6 oder 7 optional beinhalten, dass die Metallverbindungsstruktur ein Metallblock ist, der sich von einer ersten Seite des Trägers vollständig durch das Isolationsvolumenmaterial hindurch zu einer zweiten Seite des Trägers gegenüber der ersten Seite des Trägers erstreckt.
    • In Beispiel 13 kann der Gegenstand aus einem der Beispiele 6 bis 12 optional beinhalten, dass die Metallverbindungsstruktur aus dem gleichen Material wie die Metallstruktur gefertigt ist.
    • In Beispiel 14 kann der Gegenstand aus einem der Beispiele 3 bis 5 optional beinhalten, dass der Träger ein Metallvolumenmaterial beinhaltet, wobei das Metallvolumenmaterial eine Metallverbindungsstruktur bildet, die eine elektrische Verbindung zwischen dem zweiten Die-Kontakt und der Metallstruktur bereitstellt.
    • In Beispiel 15 kann der Gegenstand aus Beispiel 13 optional beinhalten, dass der Träger ein Leiterrahmen ist.
    • In Beispiel 16 kann der Gegenstand aus Beispiel 14 oder 15 optional beinhalten, dass das Metallvolumenmaterial gleich dem Material der Metallstruktur ist.
    • In Beispiel 17 kann der Gegenstand aus einem der vorhergehenden Beispiele optional beinhalten, dass der Die eine Diode bildet, wobei der erste Die-Kontakt eine Anode der Diode ist und der zweite Die-Kontakt eine Kathode der Diode ist oder umgekehrt.
    • In Beispiel 18 kann der Gegenstand aus einem der vorhergehenden Beispiele optional Folgendes beinhalten: einen dritten Die-Kontakt auf der ersten Seite des Die, und einen dritten Padkontakt auf der ersten Seite des Die, der den dritten Die-Kontakt elektrisch kontaktiert, wobei das Isolationsmaterial die Metallstruktur elektrisch von dem dritten Die-Kontakt isoliert.
    • In Beispiel 19 kann der Gegenstand aus Beispiel 18 ferner optional Folgendes beinhalten: ein weiteres Isolationsmaterial, das den ersten Padkontakt von dem dritten Padkontakt isoliert.
    • In Beispiel 20 kann der Gegenstand aus Beispiel 18 oder 19 optional beinhalten, dass der Die einen Transistor bildet, wobei der dritte Die-Kontakt ein Steueranschluss des Transistors ist; und wobei der erste Die-Kontakt und der zweite Die-Kontakt gesteuerte Anschlüsse des Transistors sind.
    • In Beispiel 21 kann der Gegenstand aus einem der vorhergehenden Beispiele optional beinhalten, dass das Material der Metallstruktur und des zweiten Die-Kontakts wenigstens eines aus einer Gruppe von Materialien ist, wobei die Gruppe aus Folgendem besteht: Kupfer, einer Aluminium-Kupfer-Legierung, einer Nickel-Kupfer-Legierung und mit Kupfer plattiertem Aluminium.
    • In Beispiel 22 kann der Gegenstand aus einem der Beispiele 18 bis 21 optional beinhalten, dass der dritte Die-Kontakt und das dritte Kontaktpad aus dem gleichen Material wie der zweite Die-Kontakt und die Metallstruktur gefertigt sind.
    • In Beispiel 23 kann der Gegenstand aus einem der vorhergehenden Beispiele optional beinhalten, dass das Die-Gehäuse eine Leistungshalbleitervorrichtung ist.
    • Beispiel 24 ist ein Verfahren zum Bilden eines Die-Gehäuses. Das Die-Gehäuse kann einen Die mit einem ersten Die-Kontakt auf einer ersten Seite des Die und einem zweiten Die-Kontakt auf einer zweiten Seite des Die, die der ersten Seite des Die gegenüberliegt, beinhalten und das Verfahren kann Folgendes beinhalten: Anordnen eines Isolationsmaterials, das lateral an dem Die benachbart ist, im Wesentlichen direktes Kontaktieren der gesamten Oberfläche des zweiten Die-Kontakts des Die mit einer Metallstruktur, wobei die Metallstruktur aus dem gleichen Material wie der zweite Die-Kontakt gefertigt ist, Bilden eines ersten Padkontakts auf der ersten Seite des Die, der den ersten Die-Kontakt elektrisch kontaktiert, und Bilden eines zweiten Padkontakts auf der ersten Seite des Die, der den zweiten Die-Kontakt über die Metallstruktur elektrisch kontaktiert, wobei das Isolationsmaterial die Metallstruktur elektrisch von dem ersten Die-Kontakt isoliert.
    • In Beispiel 25 kann der Gegenstand aus Beispiel 24 ferner optional Folgendes beinhalten: vor dem Anordnen des Isolationsmaterials, Anordnen eines Trägers mit einem Durchgangsloch derart, dass er den Die lateral umgibt.
    • In Beispiel 26 kann der Gegenstand aus Beispiel 25 ferner optional Folgendes beinhalten: Anordnen des Die auf einem temporären Träger, wobei der Die mit dem zweiten Die-Kontakt den temporären Träger kontaktierend auf dem temporären Träger platziert wird, wobei das Anordnen des Trägers Folgendes beinhaltet: Anordnen des Trägers auf dem temporären Träger, wobei der Träger mit einer Metalloberfläche des Trägers den temporären Träger kontaktierend auf dem temporären Träger platziert wird.
    • In Beispiel 27 kann der Gegenstand aus Beispiel 26 ferner optional Folgendes beinhalten: vor dem im Wesentlichen direkten Kontaktieren der gesamten Oberfläche des zweiten Die-Kontakts des Die mit einer Metallstruktur, Entfernen des temporären Trägers, wobei das im Wesentlichen direkte Kontaktieren der gesamten Oberfläche des zweiten Die-Kontakts des Die mit einer Metallstruktur Bilden einer Metallschicht auf dem zweiten Die-Kontakt beinhaltet, wobei sich die Metallschicht lateral zu dem Träger erstreckt.
    • In Beispiel 28 kann der Gegenstand aus Beispiel 27 optional beinhalten, dass das Bilden der Metallschicht stromloses oder elektrochemisches Plattieren beinhaltet.
    • In Beispiel 29 kann der Gegenstand aus Beispiel 27 oder 28 optional beinhalten, dass der erste Padkontakt und der zweite Padkontakt ein Metall beinhalten und dass das Bilden der Metallschicht und einer Anordnung aus dem Metall für das Bilden des ersten Padkontakts und das Bilden des zweiten Padkontakts in einem gemeinsamen Prozess durchgeführt werden.
    • In Beispiel 30 kann der Gegenstand aus einem der Beispiele 24 bis 29 optional beinhalten, dass das Anordnen des Isolationsmaterials, das lateral dem Die benachbart ist, Laminieren, Drucken oder Gießen des Isolationsmaterials beinhaltet.
    • In Beispiel 31 kann der Gegenstand aus einem der Beispiele 24 bis 30 ferner optional Folgendes beinhalten: Anordnen einer weiteren Metallschicht über dem Isolationsmaterial.
    • In Beispiel 32 kann der Gegenstand aus Beispiel 31 optional beinhalten, dass das Anordnen der weiteren Metallschicht über dem Isolationsmaterial Sputtern beinhaltet.
    • In Beispiel 33 kann der Gegenstand aus Beispielen 30 und 31 optional beinhalten, dass das Isolationsmaterial und die weitere Metallschicht in einem gemeinsamen Prozess zum Laminieren einer Folie einschließlich des Isolationsmaterials und der weiteren Metallschicht auf den Die angeordnet werden, so dass das Isolationsmaterial lateral dem Die benachbart angeordnet wird.
    • In Beispiel 34 kann der Gegenstand aus einem der Beispiele 30 bis 33 optional beinhalten, dass das Metall der Metallfolie eine Keimschicht für einen Plattierungsprozess für das Bilden des ersten Padkontakts und das Bilden des zweiten Padkontakts bildet.
    • In Beispiel 35 kann der Gegenstand aus Beispiel 26 in Kombination mit einem der Beispiele 31 bis 34 optional Folgendes beinhalten: wenigstens teilweises Entfernen der Metallschicht und des Isolationsmaterials über dem ersten Die-Kontakt und über der Metalloberfläche des Trägers, so dass der erste Die-Kontakt bzw. die Metalloberfläche des Trägers wenigstens teilweise freigelegt sind.
    • In Beispiel 36 kann der Gegenstand aus Beispiel 35 optional beinhalten, dass das wenigstens teilweise Entfernen der weiteren Metallschicht fotolithografisches Strukturieren beinhaltet.
    • In Beispiel 37 kann der Gegenstand aus Beispiel 35 oder 36 optional beinhalten, dass das wenigstens teilweise Entfernen des Isolationsmaterials Laser- oder Plasmastrukturieren und/oder Wasserstrahlen unter Verwendung der weiteren Metallschicht als eine Maske beinhaltet.
    • In Beispiel 38 kann der Gegenstand aus einem der Beispiele 24 bis 37 optional beinhalten, dass das Bilden des ersten Padkontakts und das Bilden des zweiten Padkontakts fotolithografisches Strukturieren beinhaltet.
    • In Beispiel 38 kann der Gegenstand aus einem der Beispiele 24 bis 37 optional beinhalten, dass der Träger und der Die Teil eines Mehrfachgehäuses sind, wobei das Mehrfachgehäuse mehrere integral gebildete Die-Gehäuse beinhaltet, wobei das Verfahren ferner Folgendes beinhaltet: Separieren der mehreren integral gebildeten Die-Gehäuse in mehrere einzelne Die-Gehäuse.
    • In Beispiel 39 kann der Gegenstand aus Beispiel 38 optional beinhalten, dass das Separieren Zerteilen beinhaltet.
  • Obwohl die Erfindung insbesondere unter Bezugnahme auf spezielle Ausführungsformen dargestellt und beschrieben worden ist, sollte ein Fachmann verstehen, dass verschiedene Änderungen an Form und Einzelheiten daran vorgenommen werden können, ohne vom Wesen und Schutzumfang der Erfindung, wie durch die anliegenden Ansprüche definiert, abzuweichen. Der Schutzumfang der Erfindung wird daher durch die anliegenden Ansprüche angegeben, und alle Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sind daher einzuschließen.

Claims (22)

  1. Die-Gehäuse, das Folgendes umfasst: einen Die mit einem ersten Die-Kontakt auf einer ersten Seite des Die und einem zweiten Die-Kontakt auf einer zweiten Seite des Die, die der ersten Seite des Die gegenüberliegt; ein Isolationsmaterial, das lateral dem Die benachbart ist; eine Metallstruktur, die die gesamte Oberfläche des zweiten Die-Kontakts des Die im Wesentlichen direkt kontaktiert, wobei die Metallstruktur aus dem gleichen Material wie der zweite Die-Kontakt gefertigt ist; einen ersten Padkontakt auf der ersten Seite des Die, der den ersten Die-Kontakt elektrisch kontaktiert; und einen zweiten Padkontakt auf der ersten Seite des Die, der den zweiten Die-Kontakt über die Metallstruktur elektrisch kontaktiert; wobei das Isolationsmaterial die Metallstruktur elektrisch von dem ersten Die-Kontakt isoliert.
  2. Die-Gehäuse, das Folgendes umfasst: einen Die mit einem ersten Die-Kontakt auf einer ersten Seite des Die und einem zweiten Die-Kontakt auf einer zweiten Seite des Die, die der ersten Seite des Die gegenüberliegt; ein Isolationsmaterial, das lateral zum Die benachbart ist; eine Metallstruktur, die die Oberfläche des zweiten Die-Kontakts des Die im Wesentlichen direkt kontaktiert, wobei die Oberfläche des zweiten Die-Kontakts frei von dem Isolationsmaterial ist und wobei die Metallstruktur aus dem gleichen Material wie der zweite Die-Kontakt gefertigt ist; einen ersten Padkontakt auf der ersten Seite des Die, der den ersten Die-Kontakt elektrisch kontaktiert; einen zweiten Padkontakt auf der ersten Seite des Die, der den zweiten Die-Kontakt über die Metallstruktur elektrisch kontaktiert; wobei das Isolationsmaterial die Metallstruktur elektrisch von dem ersten Die-Kontakt isoliert.
  3. Die-Gehäuse nach Anspruch 1 oder 2, der ferner Folgendes umfasst: einen Träger, der den Die lateral umgibt.
  4. Die-Gehäuse nach Anspruch 3, wobei sich die Metallstruktur lateral zu dem Träger erstreckt.
  5. Die-Gehäuse nach Anspruch 3 oder 4, wobei der Träger ein elektrisch isolierendes Volumenmaterial und eine Metallverbindungsstruktur umfasst, die sich durch das und/oder entlang des elektrisch isolierenden Volumenmaterials erstreckt, wobei die Metallverbindungsstruktur eine elektrische Verbindung zwischen dem zweiten Die-Kontakt und der Metallstruktur bereitstellt.
  6. Die-Gehäuse nach Anspruch 3 oder 4, wobei der Träger ein Metallvolumenmaterial umfasst, wobei das Metallvolumenmaterial eine Metallverbindungsstruktur bildet, die eine elektrische Verbindung zwischen dem zweiten Die-Kontakt und der Metallstruktur bereitstellt.
  7. Die-Gehäuse nach einem der vorhergehenden Ansprüche, wobei der Die eine Diode bildet; und wobei der erste Die-Kontakt eine Anode der Diode ist und der zweite Die-Kontakt eine Kathode der Diode ist oder umgekehrt.
  8. Die-Gehäuse nach einem der Ansprüche 1 bis 6, das ferner Folgendes umfasst: einen dritten Die-Kontakt auf der ersten Seite des Die; und einen dritten Padkontakt auf der ersten Seite des Die, der den dritten Die-Kontakt elektrisch kontaktiert; wobei das Isolationsmaterial die Metallstruktur elektrisch von dem dritten Die-Kontakt isoliert.
  9. Die-Gehäuse nach Anspruch 8, wobei der Die einen Transistor bildet; wobei der dritte Die-Kontakt ein Steueranschluss des Transistors ist; und wobei der erste Die-Kontakt und der zweite Die-Kontakt gesteuerte Anschlüsse des Transistors sind.
  10. Die-Gehäuse nach einem der vorhergehenden Ansprüche, wobei das Material der Metallstruktur und des zweiten Die-Kontakts wenigstens eines aus einer Gruppe von Materialien ist, wobei die Gruppe aus Folgendem besteht: Kupfer; einer Aluminium-Kupfer-Legierung; einer Nickel-Kupfer-Legierung; und mit Kupfer plattiertem Aluminium.
  11. Die-Gehäuse nach einem der vorhergehenden Ansprüche, wobei das Die-Gehäuse eine Leistungshalbleitervorrichtung ist.
  12. Verfahren zum Bilden eines Die-Gehäuses, das einen Die mit einem ersten Die-Kontakt auf einer ersten Seite des Die und einem zweiten Die-Kontakt auf einer zweiten Seite des Die, die der ersten Seite des Die gegenüberliegt, umfasst; wobei das Verfahren Folgendes umfasst: Anordnen eines Isolationsmaterials, das lateral an dem Die benachbart ist; im Wesentlichen direktes Kontaktieren der gesamten Oberfläche des zweiten Die-Kontakts des Die mit einer Metallstruktur, wobei die Metallstruktur aus dem gleichen Material wie der zweite Die-Kontakt gefertigt ist; Bilden eines ersten Padkontakts auf der ersten Seite des Die, der den ersten Die-Kontakt elektrisch kontaktiert; und Bilden eines zweiten Padkontakts auf der ersten Seite des Die, der den zweiten Die-Kontakt über die Metallstruktur elektrisch kontaktiert; wobei das Isolationsmaterial die Metallstruktur elektrisch von dem ersten Die-Kontakt isoliert.
  13. Verfahren nach Anspruch 12, das ferner Folgendes umfasst: vor dem Anordnen des Isolationsmaterials, Anordnen eines Trägers mit einem Durchgangsloch derart, dass er den Die lateral umgibt.
  14. Verfahren nach Anspruch 13, das ferner Folgendes umfasst: Anordnen des Die auf einem temporären Träger, wobei der Die mit dem zweiten Die-Kontakt den temporären Träger kontaktierend auf dem temporären Träger platziert wird; wobei das Anordnen des Trägers Folgendes umfasst: Anordnen des Trägers auf dem temporären Träger, wobei der Träger mit einer Metalloberfläche des Trägers den temporären Träger kontaktierend auf dem temporären Träger platziert wird.
  15. Verfahren nach Anspruch 14, das ferner Folgendes umfasst: vor dem im Wesentlichen direkten Kontaktieren der gesamten Oberfläche des zweiten Die-Kontakts des Die mit einer Metallstruktur, Entfernen des temporären Trägers; wobei das im Wesentlichen direkte Kontaktieren der gesamten Oberfläche des zweiten Die-Kontakts des Die mit einer Metallstruktur Bilden einer Metallschicht auf dem zweiten Die-Kontakt umfasst, wobei sich die Metallschicht lateral zu dem Träger erstreckt.
  16. Verfahren nach Anspruch 15, wobei das Bilden der Metallschicht stromloses oder elektrochemisches Plattieren umfasst.
  17. Verfahren nach Anspruch 15 oder 16, wobei der erste Padkontakt und der zweite Padkontakt ein Metall beinhalten und wobei das Bilden der Metallschicht und einer Anordnung aus dem Metall für das Bilden des ersten Padkontakts und das Bilden des zweiten Padkontakts in einem gemeinsamen Prozess durchgeführt werden.
  18. Verfahren nach einem der Ansprüche 12 bis 17, wobei das Anordnen des Isolationsmaterials, das lateral an dem Die benachbart ist, Laminieren, Drucken oder Gießen des Isolationsmaterials umfasst.
  19. Verfahren nach einem der Ansprüche 12 bis 18, das ferner Folgendes umfasst: Anordnen einer weiteren Metallschicht über dem Isolationsmaterial.
  20. Verfahren nach Ansprüchen 18 und 19, wobei das Isolationsmaterial und die weitere Metallschicht in einem gemeinsamen Prozess zum Laminieren einer Folie, die das Isolationsmaterial und die weitere Metallschicht umfasst, auf den Die angeordnet werden, so dass das Isolationsmaterial lateral dem Die benachbart angeordnet wird.
  21. Verfahren nach Anspruch 19 oder 20, wobei das Metall der Metallfolie eine Keimschicht für einen Plattierungsprozess für das Bilden des ersten Padkontakts und das Bilden des zweiten Padkontakts bildet.
  22. Verfahren nach einem der Ansprüche 12 bis 21, wobei der Träger und der Die Teil eines Mehrfachgehäuses sind, wobei das Mehrfachgehäuse mehrere integral gebildete Die-Gehäuse umfasst, wobei das Verfahren ferner Folgendes umfasst: Separieren der mehreren integral gebildeten Die-Gehäuse in mehrere einzelne Die-Gehäuse.
DE102019103281.4A 2019-02-11 2019-02-11 Verfahren zum bilden eines die-gehäuses Active DE102019103281B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102019103281.4A DE102019103281B4 (de) 2019-02-11 2019-02-11 Verfahren zum bilden eines die-gehäuses
CN202410180025.8A CN118039587A (zh) 2019-02-11 2020-02-11 管芯封装以及形成管芯封装的方法
CN202010085964.6A CN111554648B (zh) 2019-02-11 2020-02-11 管芯封装以及形成管芯封装的方法
US16/787,146 US11373944B2 (en) 2019-02-11 2020-02-11 Die package and method of forming a die package
US17/849,788 US11791255B2 (en) 2019-02-11 2022-06-27 Die package and method of forming a die package
US18/374,107 US20240021512A1 (en) 2019-02-11 2023-09-28 Die package and method of forming a die package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019103281.4A DE102019103281B4 (de) 2019-02-11 2019-02-11 Verfahren zum bilden eines die-gehäuses

Publications (2)

Publication Number Publication Date
DE102019103281A1 true DE102019103281A1 (de) 2020-08-13
DE102019103281B4 DE102019103281B4 (de) 2023-03-16

Family

ID=71738853

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019103281.4A Active DE102019103281B4 (de) 2019-02-11 2019-02-11 Verfahren zum bilden eines die-gehäuses

Country Status (3)

Country Link
US (3) US11373944B2 (de)
CN (2) CN118039587A (de)
DE (1) DE102019103281B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11320728B2 (en) 2013-05-23 2022-05-03 Texas Instruments Incorporated Spatial light modulator image display projector apparatus with solid state illumination light sources
DE102019103281B4 (de) * 2019-02-11 2023-03-16 Infineon Technologies Ag Verfahren zum bilden eines die-gehäuses
US20210134729A1 (en) * 2019-10-31 2021-05-06 Texas Instruments Incorporated Frame design in embedded die package
CN118629961A (zh) * 2024-08-13 2024-09-10 苏州锐杰微科技集团有限公司 陶瓷封装基板、半导体芯片及陶瓷封装基板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009015722A1 (de) * 2008-04-18 2009-10-29 Infineon Technologies Ag Halbleitermodul
DE102013203919A1 (de) * 2012-03-08 2013-09-12 Infineon Technologies Ag Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102013204344A1 (de) * 2012-03-14 2013-09-19 Kabushiki Kaisha Toshiba Halbleitervorrichtung und Verfahren zum Herstellen selbiger
DE102014115750A1 (de) * 2013-10-31 2015-04-30 Infineon Technologies Ag Vorrichtung mit Halbleiter-Chips und Verfahren zur Herstellung einer solchen Vorrichtung
DE102013114907A1 (de) * 2013-12-27 2015-07-02 Pac Tech-Packaging Technologies Gmbh Verfahren zur Herstellung eines Chipmoduls
DE102016123129A1 (de) * 2015-11-30 2017-06-01 Infineon Technologies Austria Ag Elektronische Komponente und Verfahren

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
US7605451B2 (en) * 2006-06-27 2009-10-20 Hvvi Semiconductors, Inc RF power transistor having an encapsulated chip package
KR100836651B1 (ko) 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
US7759777B2 (en) * 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US8586419B2 (en) * 2010-01-19 2013-11-19 Vishay-Siliconix Semiconductor packages including die and L-shaped lead and method of manufacture
KR101048717B1 (ko) 2010-01-19 2011-07-14 삼성전기주식회사 인쇄회로기판 스트립 및 전자소자 내장형 인쇄회로기판 제조방법
JP5001395B2 (ja) 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
EP2503606B1 (de) * 2011-03-25 2020-02-26 Samsung Electronics Co., Ltd. Leuchtdiode, Verfahren zu ihrer Herstellung, Leuchtdiodenmodul und Verfahren zu seiner Herstellung
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US8815647B2 (en) * 2012-09-04 2014-08-26 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9386701B2 (en) 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
US9455160B2 (en) * 2013-01-14 2016-09-27 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
KR101497230B1 (ko) 2013-08-20 2015-02-27 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판 제조방법
JP6430883B2 (ja) * 2015-04-10 2018-11-28 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US20170103939A1 (en) * 2015-10-09 2017-04-13 Nxp B.V. Ultrathin routable quad flat no-leads (qfn) package
EP3240027B1 (de) * 2016-04-25 2021-03-17 Technische Hochschule Ingolstadt Halbleitergehäuse
US10186467B2 (en) * 2016-07-15 2019-01-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
EP3582259B1 (de) * 2018-06-11 2021-11-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Gestufte baugruppe, die in einem gestuften hohlraum in einem baugruppenträger untergebracht ist
CN111199888A (zh) * 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 包括pid的部件承载件以及制造部件承载件的方法
CN109640521B (zh) * 2018-11-20 2020-06-30 奥特斯科技(重庆)有限公司 制造具有嵌入式集群的部件承载件的方法以及部件承载件
DE102019103281B4 (de) 2019-02-11 2023-03-16 Infineon Technologies Ag Verfahren zum bilden eines die-gehäuses

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009015722A1 (de) * 2008-04-18 2009-10-29 Infineon Technologies Ag Halbleitermodul
DE102013203919A1 (de) * 2012-03-08 2013-09-12 Infineon Technologies Ag Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102013204344A1 (de) * 2012-03-14 2013-09-19 Kabushiki Kaisha Toshiba Halbleitervorrichtung und Verfahren zum Herstellen selbiger
DE102014115750A1 (de) * 2013-10-31 2015-04-30 Infineon Technologies Ag Vorrichtung mit Halbleiter-Chips und Verfahren zur Herstellung einer solchen Vorrichtung
DE102013114907A1 (de) * 2013-12-27 2015-07-02 Pac Tech-Packaging Technologies Gmbh Verfahren zur Herstellung eines Chipmoduls
DE102016123129A1 (de) * 2015-11-30 2017-06-01 Infineon Technologies Austria Ag Elektronische Komponente und Verfahren

Also Published As

Publication number Publication date
CN111554648B (zh) 2024-03-12
US11791255B2 (en) 2023-10-17
US20220399262A1 (en) 2022-12-15
US20200258830A1 (en) 2020-08-13
US20240021512A1 (en) 2024-01-18
DE102019103281B4 (de) 2023-03-16
CN118039587A (zh) 2024-05-14
CN111554648A (zh) 2020-08-18
US11373944B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
DE102019103281B4 (de) Verfahren zum bilden eines die-gehäuses
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE102019116734A1 (de) Fan-out-package mit einem steuerbaren standoff-abstand
DE69220892T2 (de) Verfahren zur Herstellung eines mehrschichtigen Polyimid-Verdrahtungssubstrats
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102009029873A1 (de) Reparierbares Halbleiterbauelement und Verfahren
DE102014111195B4 (de) Verfahren zur Herstellung einer Chip-Anordnung und eine Chip-Anordnung
DE102010064495B3 (de) Halbleiter-Bauelement
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102019105356B4 (de) Verfahren zum Ausbilden von Kontakten zu einem eingebetteten Halbleiterchip
DE102007022959B4 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE10104574A1 (de) Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE10320579A1 (de) Halbleiterwafer, Nutzen und elektronisches Bauteil mit gestapelten Halbleiterchips, sowie Verfahren zur Herstellung derselben
DE4134172A1 (de) Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung
DE10255844B3 (de) Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
DE112019005240T5 (de) Durchkontaktierungsverdrahtungssubstrat, Verfahren zu seiner Herstellung und Halbleitervorrichtungs-Montagekomponente
DE102021101010A1 (de) Vorgehäuster chip, verfahren zum herstellen eines vorgehäusten chips, halbleitergehäuse und verfahren zum herstellen eines halbleitergehäuses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R130 Divisional application to

Ref document number: 102019009345

Country of ref document: DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0021600000

R020 Patent grant now final
R082 Change of representative