DE102016123129A1 - Elektronische Komponente und Verfahren - Google Patents

Elektronische Komponente und Verfahren Download PDF

Info

Publication number
DE102016123129A1
DE102016123129A1 DE102016123129.0A DE102016123129A DE102016123129A1 DE 102016123129 A1 DE102016123129 A1 DE 102016123129A1 DE 102016123129 A DE102016123129 A DE 102016123129A DE 102016123129 A1 DE102016123129 A1 DE 102016123129A1
Authority
DE
Germany
Prior art keywords
dielectric layer
layer
conductive
conductive layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016123129.0A
Other languages
English (en)
Other versions
DE102016123129B4 (de
Inventor
Martin Standing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102016123129A1 publication Critical patent/DE102016123129A1/de
Application granted granted Critical
Publication of DE102016123129B4 publication Critical patent/DE102016123129B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

In einer Ausführungsform umfasst eine elektronische Komponente eine erste dielektrische Schicht, die eine organische Komponente mit einer Zersetzungstemperatur von mindestens 180°C aufweist, ein in die erste dielektrische Schicht eingebettetes Halbleiter-Die, eine zweite dielektrische Schicht, die auf einer ersten Oberfläche der ersten dielektrischen Schicht angeordnet ist, wobei die zweite dielektrische Schicht eine photodefinierbare Polymerzusammensetzung aufweist und zwei oder mehr abgegrenzte Öffnungen mit leitfähigem Material definiert, und ein erstes Substrat, das auf der zweiten dielektrischen Schicht und auf dem leitfähigen Material angeordnet ist. Ein oder mehrere Kontaktpads sind auf einer äußersten Oberfläche des ersten Substrats angeordnet.

Description

  • Hintergrund
  • Eine elektronische Komponente kann ein oder mehrere Halbleiterbauelemente in einem Gehäuse bzw. Package umfassen. Das Package umfasst interne elektrische Verbindungen von der Halbleitervorrichtung zu einem Substrat oder einem Leadframe, das bzw. der äußere Kontakte aufweist. Die äußeren Kontakte werden verwendet, um die elektronische Komponente auf einer Umverteilungsplatine wie z. B. einer gedruckten Leiterplatte zu montieren. Das Package kann ein Gehäuse aufweisen, welches die Halbleitervorrichtung und die internen elektrischen Verbindungen abdeckt. Das Gehäuse kann ein Kunststoffmaterial, beispielsweise ein Epoxidharz, einschließen, und kann anhand eines Formprozesses, beispielsweise durch Spritzgießen, ausgebildet werden.
  • Zusammenfassung
  • In einer Ausführungsform weist eine elektronische Komponente eine erste dielektrische Schicht auf, die eine organische Komponente mit einer Zersetzungstemperatur von mindestens 180°C umfasst, ein in die erste dielektrische Schicht eingebettetes Halbleiter-Die bzw. einen -Nacktchip, eine zweite dielektrische Schicht, die auf einer ersten Oberfläche der ersten dielektrischen Schicht angeordnet ist, wobei die zweite dielektrische Schicht eine photodefinierbare Polymerzusammensetzung umfasst und zwei oder mehr abgegrenzte Öffnungen definiert, die leitfähiges Material umfassen, ein erstes Substrat, das auf der zweiten dielektrischen Schicht und auf dem leitfähigen Material angeordnet ist, und ein oder mehrere Kontaktpads, die auf einer äußersten Oberfläche des ersten Substrats angeordnet sind.
  • In einer Ausführungsform weist eine elektronische Komponente eine erste dielektrische Schicht auf, die eine organische Komponente mit einer Zersetzungstemperatur von mindestens 180°C umfasst, ein in die erste dielektrische Schicht eingebettetes Halbleiter-Die, eine zweite dielektrische Schicht, die auf einer ersten Oberfläche der ersten dielektrischen Schicht und einer ersten Oberfläche des Halbleiter-Die angeordnet ist, wobei die zweite dielektrische Schicht eine photodefinierbare Polymerzusammensetzung umfasst und mehrere abgegrenzte Öffnungen definiert, wobei mindestens eine erste Öffnung auf der ersten Oberfläche der ersten dielektrischen Schicht angeordnet ist und mindestens eine zweite Öffnung auf dem Halbleiter-Die angeordnet ist, und eine erste leitfähige Schicht, die in der ersten und der zweiten abgegrenzten Öffnung angeordnet ist. Eine obere Oberfläche der leitfähigen Schicht ist im Wesentlichen koplanar mit einer oberen Oberfläche der zweiten dielektrischen Schicht.
  • In einer Ausführungsform weist ein Verfahren das Laminieren eines ersten Substrats auf eine erste Oberfläche einer elektronischen Komponente auf, die Folgendes umfasst: eine erste dielektrische Schicht, die eine organische Komponente mit einer Zersetzungstemperatur von mindestens 180°C umfasst, ein in die erste dielektrische Schicht eingebettetes Halbleiter-Die, eine zweite dielektrische Schicht, die auf einer ersten Oberfläche der ersten dielektrischen Schicht angeordnet ist, wobei die zweite dielektrische Schicht eine photodefinierbare Polymerzusammensetzung umfasst und zwei oder mehr abgegrenzte Öffnungen definiert, die leitfähiges Material umfassen, und eine erste leitfähige Schicht, die auf der zweiten dielektrischen Schicht und dem leitfähigen Material angeordnet ist, und Laminieren einer zweiten leitfähigen Schicht auf das erste Substrat.
  • In einer Ausführungsform weist ein Verfahren das Einbetten eines Halbleiter-Die in eine erste dielektrische Schicht auf, die eine organische Komponente mit einer Zersetzungstemperatur von mindestens 180°C umfasst, das Aufbringen einer zweiten dielektrischen Schicht auf eine erste Oberfläche der ersten dielektrischen Schicht und eine erste Oberfläche des Halbleiter-Die, wobei die zweite dielektrische Schicht eine photodefinierbare Polymerzusammensetzung umfasst, das Definieren mehrerer Öffnungen in der dielektrischen Schicht, wobei mindestens eine erste Öffnung auf der ersten Oberfläche der ersten dielektrischen Schicht angeordnet ist und mindestens eine zweite Öffnung auf dem Halbleiter-Die angeordnet ist, und das Aufbringen eines leitfähigen Materials in den Öffnungen. Die zweite dielektrische Schicht und das leitfähige Material weisen eine im Wesentlichen koplanare obere Oberfläche auf.
  • In einer Ausführungsform weist ein Verfahren das Einbetten eines Halbleiter-Die in eine erste dielektrische Schicht auf, die eine organische Komponente mit einer Zersetzungstemperatur von mindestens 180°C umfasst, das Aufbringen einer zweiten dielektrischen Schicht auf eine erste Oberfläche der ersten dielektrischen Schicht und eine erste Oberfläche des Halbleiter-Die, wobei die zweite dielektrische Schicht eine photodefinierbare Polymerzusammensetzung umfasst, das Definieren mehrerer Öffnungen in der zweiten dielektrischen Schicht, wobei mindestens eine erste Öffnung auf der ersten Oberfläche der ersten dielektrischen Schicht angeordnet ist und mindestens eine zweite Öffnung auf dem Halbleiter-Die angeordnet ist, das Aufbringen eines leitfähigen Materials in den Öffnungen, wobei die zweite dielektrische Schicht und das leitfähige Material eine im Wesentlichen koplanare obere Oberfläche aufweisen, das Aufbringen einer ersten leitfähigen Schicht, die das leitfähige Material, das in den mindestens zwei Öffnungen angeordnet ist, elektrisch verbindet, das Laminieren eines ersten Substrats auf die zweite dielektrische Schicht und die leitfähige Schicht, das Laminieren einer zweiten leitfähigen Schicht auf das erste Substrat und das elektrische Verbinden der zweiten leitfähigen Schicht mit der ersten leitfähigen Schicht.
  • Der Fachmann wird beim Lesen der folgenden ausführlichen Beschreibung und bei der Betrachtung der beigefügten Zeichnungen weitere Merkmale und Vorteile erkennen.
  • Kurze Beschreibung der Zeichnungen
  • Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgerecht zueinander. Gleiche Bezugszeichen bezeichnen einander entsprechende, ähnliche Teile. Die Merkmale der verschiedenen, dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Als Beispiele dienende Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung ausführlich erläutert.
  • 1 stellt eine elektronische Komponente dar.
  • 2 stellt eine elektronische Querschnittsansicht einer elektronischen Komponente und einer Umverteilungsstruktur dar.
  • 3a ist eine perspektivische Ansicht von oben auf eine dielektrische Platte.
  • 3b ist eine perspektivische Ansicht von unten auf eine dielektrische Platte.
  • 3c ist eine Querschnittsansicht der dielektrischen Platte entlang der Linie A-A.
  • 4a ist eine perspektivische Ansicht von oben auf die dielektrische Platte einschließlich eines Halbleiter-Die.
  • 4b ist eine perspektivische Ansicht von unten auf die dielektrische Platte einschließlich des Halbleiter-Die.
  • 4c ist eine Querschnittsansicht der dielektrischen Platte und des Halbleiter-Die über der Linie A-A.
  • 5a ist eine perspektivische Ansicht von oben auf die dielektrische Schicht, die auf die dielektrische Platte einschließlich des Halbleiter-Die aufgebracht ist.
  • 5b ist eine perspektivische Ansicht von unten auf die dielektrische Schicht, die auf die dielektrische Platte einschließlich des Halbleiter-Die aufgebracht ist.
  • 5c ist eine Querschnittsansicht der dielektrischen Schicht, die auf die dielektrische Platte und das Halbleiter-Die aufgebracht ist.
  • 6a ist eine perspektivische Ansicht von oben auf eine Keimschicht, die auf die dielektrische Schicht, das Halbleiter-Die und die dielektrische Platte aufgebracht ist.
  • 6b ist eine perspektivische Ansicht von unten auf die Keimschicht, die auf die dielektrische Schicht, das Halbleiter-Die und die dielektrische Platte aufgebracht ist.
  • 6c ist eine Querschnittsansicht der Keimschicht, die auf die dielektrische Schicht, das Halbleiter-Die und die dielektrische Platte aufgebracht ist.
  • 7a ist eine perspektivische Ansicht von oben auf eine leitfähige Schicht, die auf Öffnungen in der dielektrischen Schicht aufgebracht ist.
  • 7b ist eine perspektivische Ansicht von unten auf eine leitfähige Schicht, die auf Öffnungen in der dielektrischen Schicht aufgebracht ist.
  • 7c ist eine Querschnittsansicht der leitfähigen Schicht, die so aufgebracht ist, dass die dielektrische Schicht eingeschlossen ist.
  • 8 ist eine Querschnittsansicht, die abgegrenzte Abschnitte der leitfähigen Schicht zeigt, die auf die dielektrische Schicht aufgebracht ist.
  • 9a ist eine perspektivische Ansicht von oben auf eine weitere leitfähige Schicht, die auf die leitfähige Schicht aufgebracht ist.
  • 9b ist eine perspektivische Ansicht von unten auf die weitere Schicht, die auf die leitfähige Schicht aufgebracht ist.
  • 9c ist eine Querschnittsansicht der weiteren Schicht, die auf die leitfähige Schicht aufgebracht ist.
  • 10 ist eine Querschnittsansicht der elektronischen Komponente.
  • 11 ist eine Querschnittsansicht eines Substrats, das auf die elektronische Komponente von 10 aufgebracht ist.
  • 12 ist eine Querschnittsansicht einer laminierten elektronischen Komponente.
  • 13a ist eine perspektivische Ansicht von unten auf die laminierte elektronische Komponente von 12.
  • 13b ist eine perspektivische Ansicht von oben auf die laminierte elektronische Komponente von 12.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung bestimmte Ausführungsformen dargestellt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie wie zum Beispiel „oben“, „unten“, „vorn“, „hinten“, „vorlaufend“, „nachlaufend“ usw. mit Bezug auf die Ausrichtung der beschriebenen Figur bzw. Figuren verwendet. Da Komponenten der Ausführungsformen in einer Anzahl von unterschiedlichen Ausrichtungen positioniert werden können, werden die richtungsbezogenen Ausdrücke zum Zweck der Veranschaulichung verwendet und sind in keiner Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung hiervon ist nicht in einem einschränkenden Sinn aufzufassen, und der Umfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert.
  • Im Folgenden werden mehrere Ausführungsformen erläutert. In diesem Fall sind in den Figuren identische strukturelle Merkmale mit identischen oder ähnlichen Bezugssymbolen gekennzeichnet. Im Kontext der vorliegenden Beschreibung soll „seitlich“ oder „laterale“ oder „seitliche Richtung“ oder „laterale Richtung“ als eine Richtung oder Ausdehnung verstanden werden, die allgemein parallel zur seitlichen Ausdehnung eines Halbleitermaterials oder Halbleiterträgers verläuft. Die seitliche Richtung erstreckt sich somit allgemein parallel zu diesen Oberflächen oder Seiten. Im Gegensatz dazu ist der Ausdruck „vertikal“ oder „vertikale Richtung“ als eine Richtung zu verstehen, die allgemein senkrecht zu diesen Oberflächen oder Seiten und somit senkrecht zu der seitlichen Richtung verläuft. Die vertikale Richtung läuft daher in der Richtung der Dicke des Halbleitermaterials oder Halbleiterträgers.
  • Wenn entsprechend der Verwendung in dieser Beschreibung ein Element, wie beispielsweise eine Schicht, eine Region oder ein Substrat als „auf“ einem anderen Element befindlich oder sich „auf“ ein anderes Element erstreckend bezeichnet wird, kann es sich direkt auf dem anderen Element befinden oder sich direkt über das andere Element erstrecken, oder es können auch Zwischenelemente vorhanden sein. Wenn im Gegensatz dazu ein Element als „direkt auf“ einem anderen Element befindlich oder sich „direkt auf“ ein anderes Element erstreckend bezeichnet wird, sind keine Zwischenelemente vorhanden. Wenn entsprechend der Verwendung in dieser Beschreibung ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, kann es direkt mit dem anderen Element verbunden oder gekoppelt sein, oder es können Zwischenelemente vorhanden sein. Wenn im Gegensatz dazu ein Element als mit einem anderen Element „direkt verbunden“ oder „direkt gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden.
  • 1 zeigt eine elektronische Komponente 20, die eine erste dielektrische Schicht 21, ein in die erste dielektrische Schicht 21 eingebettetes Halbleiter-Die 25 und eine auf der ersten dielektrischen Schicht 21 angeordnete zweite dielektrische Schicht 22 aufweist. Die elektronische Komponente 20 umfasst ferner eine dritte dielektrische Schicht 23, die auf einer ersten Oberfläche 24 der ersten dielektrischen Schicht 21 zwischen der ersten dielektrischen Schicht 21 und der zweiten dielektrischen Schicht 22 angeordnet ist.
  • Die dritte dielektrische Schicht 23 definiert mindestens zwei abgegrenzte oder getrennte Öffnungen 26, die leitfähiges Material 27 einschließen. Die zweite dielektrische Schicht 22 ist auf der dritten dielektrischen Schicht 23 und auf dem in den Öffnungen 26 positionierten leitfähigen Material 27 angeordnet. Das Halbleiter-Die 25 kann eine Dicke aufweisen, die der Dicke der ersten dielektrischen Schicht 21 im Wesentlichen gleich ist.
  • In manchen Ausführungsformen ist das Halbleiter-Die 25 in einer Ausnehmung 32 in der ersten dielektrischen Schicht 21 angeordnet und ist in einem Abstand zum Material der ersten dielektrischen Schicht 21 angeordnet. Das Halbleiter-Die 25 kann unter Verwendung eines Träger- oder Stützbandes 33, das auf einer zweiten Oberfläche 34 der ersten dielektrischen Schicht 21, die der ersten Oberfläche 24 entgegengesetzt ist, angeordnet ist, in der Ausnehmung gestützt werden. In manchen Ausführungsformen ist das Halbleiter-Die 25 direkt in das Material der ersten dielektrischen Schicht 21 eingebettet.
  • Die elektronische Komponente 20 kann als mehrschichtige oder Laminatstruktur betrachtet werden, in der die dritte dielektrische Schicht 23 zwischen der ersten dielektrischen Schicht 21 und der zweiten dielektrischen Schicht 22 positioniert ist. Die drei dielektrischen Schichten 21, 22, 23 können unterschiedliche Zusammensetzungen haben.
  • Die erste dielektrische Schicht 21 weist eine organische Komponente auf, die eine Zersetzungstemperatur von mindestens 180°C aufweist. Die zweite dielektrische Schicht 22 wird von einem Substrat bereitgestellt, das eine Verbundstruktur einschließen kann, beispielsweise einen Füllstoff, der in eine dielektrische Matrix eingebettet ist. Die dritte dielektrische Schicht 23 umfasst eine photodefinierbare Polymerzusammensetzung.
  • Die dritte elektronische Schicht 23 weist eine Zusammensetzung auf, die sich von der Zusammensetzung der ersten dielektrischen Schicht 21 und der Zusammensetzung der zweiten dielektrischen Schicht 22 unterscheidet. Die dritte dielektrische Schicht 23 weist eine Zusammensetzung auf, die lichtempfindlich ist und die Polyimid einschließen kann.
  • Die Öffnungen 26 können durch Fotostrukturierungs- bzw. Photoimaging-Techniken in der dritten dielektrischen Schicht 23 ausgebildet werden. Die Öffnungen 26 erstrecken sich durch die Dicke der dritten dielektrischen Schicht 23, so dass das leitfähige Material 27 durch die Dicke der dielektrischen Schicht 23 hindurch verläuft. Die obere Oberfläche 28 des leitfähigen Materials 27 und die obere Oberfläche 29 der dritten dielektrischen Schicht 23 können im Wesentlichen koplanar sein. Die dritte dielektrische Schicht 23 umfasst abgegrenzte leitfähige Bereiche, die vom leitfähigen Material 27 gebildet werden.
  • Die dritte dielektrische Schicht 23 wird durch Aufbauen von Material auf der ersten Oberfläche 24 der ersten dielektrischen Schicht und durch Definieren von Öffnungen unter Verwendung von Photoimaging-Techniken aufgebracht, aber die zweite dielektrische Schicht 22 wird vorgefertigt und durch Laminieren als Schicht auf die dritte dielektrische Schicht 23 aufgebracht. Techniken, bei denen Schichten aufgebaut und photostrukturiert werden, werden häufig bei der Fertigung von Halbleitervorrichtungen im Wafer-Stadium eingesetzt. Laminierungstechniken, bei denen vorgefertigte Platten oder Platinen aneinandergefügt werden, werden häufig bei der Herstellung von Leiterplatten bzw. Platine verwendet. Infolgedessen wird eine Kombination aus zwei unterschiedlichen Technologien verwendet, um eine einzelne elektronische Komponente 20 zu fertigen.
  • Mindestens eine der dielektrischen Schichten 21, 22, 23 kann verwendet werden, um eine leitfähige Umverdrahtungsstruktur vom Halbleiter-Die 25 zu einem oder mehreren Kontaktpads, die auf einer äußersten Oberfläche der ersten dielektrischen Schicht 21 und/oder der zweiten dielektrischen Schicht 22 angeordnet sind, zu stützen. Eine oder mehrere leitfähige Durchkontaktierungen, die in der Querschnittsansicht von 1 nicht sichtbar sind, können verwendet werden, um das Halbleiter-Die 25 elektrisch mit dem oder den Kontaktpads zu verbinden.
  • Das Halbleiter-Die 25 kann ein Transistorbauelement, beispielsweise ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) oder ein IGBT (Bipolartransistor mit isolierter Gate-Elektrode) oder ein BJT (Bipolartransistor) sein. Das Halbleiter-Die 25 kann auch eine integrierte Schaltung einschließen.
  • Die elektronische Komponente 20 ist nicht darauf beschränkt, dass sie ein einzelnes Halbleiter-Die 25 aufweist, und kann zwei oder mehr Halbleiter-Dies 25 einschließen, die lateral aneinander angrenzend in die erste dielektrische Schicht 21 eingebettet sein können. Zum Beispiel kann das Halbleiter-Die 25 eine Steuerschaltung zum Steuern eines oder mehrerer weiterer Halbleiter-Dies einschließen. In manchen Ausführungsformen können ein Halbleiter-Die, das einen Gate-Treiber zum Schalten einer oder mehrerer Transistorbauelemente aufweist, und die eine oder die mehreren Transistorbauelemente in der ersten dielektrischen Schicht 21 eingebettet sein.
  • Die dritte dielektrische Schicht 23 umfasst ein photodefinierbares dielektrisches Material, beispielsweise eine photodefinierbare Polymerzusammensetzung, beispielsweise Polyimid. Eine photodefinierbare Polymerzusammensetzung weist ein Polymer auf, das seine Struktur ändert, wenn es Licht ausgesetzt wird, beispielsweise Licht in der ultravioletten oder sichtbaren Region des elektromagnetischen Spektrums. Die strukturelle Änderung hat als Folge einer Vernetzung zwischen Polymerketten oder einer Polymerisation der Polymerzusammensetzung, wenn diese Licht ausgesetzt wird, eine Härtung der photodefinierbaren Polymerzusammensetzung zum Ergebnis. Die dielektrischen Schichten, die eine photodefinierbare Polymerzusammensetzung aufweisen, können im ungehärteten Zustand eine Mischung aus Monomeren, Oligomeren und Photoinitiatoren einschließen, die sich nach der Einwirkung von Licht zu einem ausgehärteten polymeren Material formen. Die dielektrischen Schichten, die eine photodefinierbare Polymerzusammensetzung aufweisen, machen eine photoinduzierte Polymerisation durch, so dass sie die dielektrische Schicht mindestens zum Teil härten oder fest werden lassen.
  • Manche dielektrischen Schichten, die eine photodefinierbare Polymerzusammensetzung aufweisen, beispielsweise dielektrische Schichten, die ein Epoxidharz einschließen, können zusätzlich zu einer Teilhärtungsbehandlung, die durch die Einwirkung von Licht durchgeführt wird, einer thermischen Härtungsbehandlung unterzogen werden. Manche dielektrischen Schichten, beispielsweise eine dielektrische Schicht, die Polymere auf Acrylatbasis aufweist, können schon allein durch eine photoinduzierte Polymerisation im Wesentlichen vollständig ausgehärtet werden.
  • Das Substrat, das die zweite dielektrische Schicht 22 bereitstellt, weist einen Füllstoff auf, der in eine dielektrische Matrix eingebettet ist. Der Füllstoff kann verwendet werden, um vor dem Härten oder Festwerden die Rheologie der Schicht anzupassen und den Wärmeausdehnungskoeffizienten (CTE) und/oder die Wärmebeständigkeit des Substrats anzupassen. Der Füllstoff kann auch die mechanische Festigkeit des Verbundstoffs erhöhen. Der Füllstoff kann die Form einer Vielzahl von Fasern haben, beispielsweise Glasfasern oder Kohlefasern, die verwoben und mit einem dielektrischen Material, beispielsweise einem Polymer, imprägniert sein können. Der Füllstoff ist nicht auf Fasern beschränkt, sondern kann auch andere Formen einschließen. Zum Beispiel kann der Füllstoff eine Vielzahl von Partikeln einschließen, die eine im Wesentlichen kugelige Form aufweisen können. Die dielektrische Matrix des Substrats kann ein duroplastisches Harz, beispielsweise ein Epoxidharz, oder ein Thermoplast als Matrix einschließen.
  • In manchen Ausführungsformen kann das Substrat von einer Schicht aus so genanntem Prepreg bereitgestellt werden, der verwebte Glasfasern, die mit einem teilausgehärteten oder B-Stadium-Harz imprägniert sind, oder verwebte Glasfasern, die mit einem vollständig ausgehärteten Harz imprägniert sind, aufweist. Das Harz kann ein Epoxidharz sein. In der in 1 dargestellten Ausführungsform weist das Substrat einen Verbundstoff auf, der mit einem duroplastischen Harz 31 imprägnierte Glasfasern 30 aufweist. Zum Beispiel kann die zweite dielektrische Schicht 22 FR4 aufweisen.
  • Die erste dielektrische Schicht 21 weist eine organische Komponente mit einer Zersetzungstemperatur von mindestens 180°C oder, in manchen Ausführungsformen, von mindestens 220°C auf. Eine organische Komponente ist eine kohlenstoffhaltige Komponente, die vorherrschend kovalent gebunden ist. Die Zersetzungstemperatur ist die Temperatur, bei der sich die organische Komponente chemisch zu zersetzen beginnt. Infolgedessen kann die organische Komponente bei Temperaturen unterhalb der Zersetzungstemperatur als chemisch stabil betrachtet werden.
  • In manchen Ausführungsformen liegt die Zersetzungstemperatur innerhalb des Bereichs von 180°C bis 300°C. In manchen Ausführungsformen liegt die Zersetzungstemperatur im Bereich von 220°C bis 300°C. Die organische Komponente der ersten dielektrischen Schicht 21 kann so ausgewählt werden, dass sie während einer nachfolgenden Verarbeitung chemisch stabil bleibt.
  • In manchen Ausführungsformen weist die erste dielektrische Schicht 21 ein härtbares, dielektrisches Material auf, das im Wesentlichen vollständig ausgehärtet wird, bevor die dritte dielektrische Schicht 23 und die zweite dielektrische Schicht 22 auf die erste dielektrische Schicht aufgebracht werden. Zum Beispiel kann die erste dielektrische Schicht ein duroplastisches Polymer, beispielsweise ein Epoxidharz einschließen, das im Wesentlichen vollständig ausgehärtet wird, bevor die dritte dielektrische Schicht 23 aufgebracht wird.
  • In manchen Ausführungsformen wird die erste dielektrische Schicht 21 von einem Substrat bereitgestellt, das den gleichen Verbundstoff einschließen kann wie die zweite dielektrische Schicht 22. In diesen Ausführungsformen ist die dritte dielektrische Schicht 23 zwischen zwei Substraten 21, 22 angeordnet, die beide einen Füllstoff einschließen. Diese beiden dielektrischen Schichten 21, 22 können ein duroplastisches Dielektrikum wie beispielsweise ein Epoxidharz einschließen, das den Füllstoff imprägniert, und können einen Verbundstoff, wie FR4, einschließen.
  • In manchen Ausführungsformen wird kein Füllstoff in der ersten dielektrischen Schicht 21 verwendet, in die das Halbleiter-Die 25 eingebettet ist, wenn das dielektrische Material eine ausreichende mechanische Festigkeit aufweist. Zum Beispiel kann die erste dielektrische Schicht 21 eine photodefinierbare Polymerzusammensetzung aufweisen, die vor der Aufbringung, dem Imaging und der Härtung der dritten dielektrischen Schicht 23 und der Aufbringung der zweiten dielektrischen Schicht 22 ausgehärtet wird.
  • Die photodefinierbare Polymerzusammensetzung kann im Wesentlichen vollständig ausgehärtet sein, so dass die erste dielektrische Schicht 21 durch eine Belichtung nicht mehr härtbar ist. Infolgedessen bleibt die erste dielektrische Schicht 21 während der Aufbringung und Photostrukturierung der dritten dielektrischen Schicht 23 mechanisch stabil.
  • In manchen Ausführungsformen wird die photodefinierbare Polymerzusammensetzung der ersten dielektrischen Schicht 21 teilweise ausgehärtet, so dass während eines folgenden Härtungsprozesses eine gewisse Vernetzung mit der dritten dielektrischen Schicht 23 stattfindet.
  • In manchen Ausführungsformen werden die erste dielektrische Schicht 21 und die zweite dielektrische Schicht 22 vorgefertigt. Das Halbleiter-Die 22 kann in die erste dielektrische Schicht 21 eingebettet werden, wenn die erste dielektrische Schicht 21 im vollständig ausgehärteten Zustand oder im B-Stadium ist. Die dritte dielektrische Schicht 23 kann auf die erste Oberfläche 24 der ersten dielektrischen Schicht 21 und auf das Halbleiter-Die 25 aufgebracht werden, Öffnungen 26 werden ausgebildet und mit leitfähigem Material 28 gefüllt. Die zweite dielektrische Schicht 22 wird auch als so genannter Prepreg oder als Material im B-Stadium in Form einer Platte bereitgestellt, die einen Füllstoff und ein duroplastisches Harz in einem teilweise ausgehärteten Zustand oder B-Stadium aufweist. Im B-Stadium weist die Platte mechanische Integrität auf und kann etwas klebrig sein, damit die Platte an der dielektrischen Schicht 23 und dem leitfähigen Material 27 befestigt werden kann, um die elektronische Komponente 20 mit einer laminierten oder mehrschichtigen Anordnung hervorzubringen.
  • In Ausführungsformen, in denen die erste dielektrische Schicht 21 und/oder die zweite dielektrische Schicht 22 leitfähige Durchkontaktierungen aufweist bzw. aufweisen, die sich durch die Dicke der jeweiligen Schicht hindurch erstrecken, kann das Durchgangsloch ausgebildet und das leitfähige Material, das mindestens die Wände des Durchgangslochs verkleidet, kann vor oder nach dem Laminierungsprozess aufgebracht werden, der die gestapelte Struktur hervorbringt, die in 1 dargestellt ist.
  • 2 zeigt eine elektronische Komponente 40 einschließlich der ersten dielektrischen Schicht 21, der zweiten dielektrischen Schicht 22 und einer dritten dielektrischen Schicht 23, die zwischen der ersten dielektrischen Schicht 21 und der zweiten dielektrischen Schicht 22 positioniert ist. Die leitfähige Umverteilungsstruktur zwischen dem Halbleiter-Die 25 und den äußeren Kontaktpads 46 der elektronischen Komponente 40 ist dargestellt. Die elektronische Komponente 40 kann mittels der äußeren Kontaktpads 46 an einer UmverteilungsPlatte einer höheren Ebene, beispielsweise einer Leiterplatte, montiert und elektrisch angeschlossen werden.
  • Das Halbleiter-Die 25 ist in die erste dielektrische Schicht 21 eingebettet. Das Halbleiter-Die 25 kann eine Dicke aufweisen, die der Dicke der ersten dielektrischen Schicht 21 im Wesentlichen gleich ist, oder kann eine Dicke aufweisen, die geringer ist als die Dicke der ersten elektrischen Schicht 21, so dass ihre Rückseite 35 in der ersten dielektrischen Schicht 21 eingebettet ist. Die Seitenflächen 36 des Halbleiter-Die können in direktem Kontakt mit dem Material der ersten dielektrischen Schicht 21 stehen oder können vom Material der ersten dielektrischen Schicht 21 beabstandet sein.
  • In dieser konkreten Ausführungsform werden die erste dielektrische Schicht 21 und die zweite dielektrische Schicht 22 von einem Substrat bereitgestellt, das einen Füllstoff und eine duroplastische dielektrische Matrix aufweist, und die dritte dielektrische Schicht 23 weist eine photodefinierbare Polymerzusammensetzung auf, die durch Einwirkung von Licht einer geeigneten Wellenlänge härtbar ist. Die erste dielektrische Schicht 21 und die zweite dielektrische Schicht 22 können FR4 einschließen, und die dritte dielektrische Schicht kann Polyimid einschließen.
  • Die dritte dielektrische Schicht 23 weist zwei Öffnungen 26 auf. Eine erste Öffnung 26 ist an der zweiten Oberfläche 24 der ersten dielektrischen Schicht 21 angeordnet, und die zweite Öffnung 26 ist oberhalb des Halbleiter-Die 25 angeordnet. Die Öffnungen 26 sind mit leitfähigem Material 27 gefüllt. Das leitfähige Material 27 kann beispielsweise Kupfer sein. Die dritte dielektrische Schicht 23 umfasst abgegrenzte Regionen aus leitfähigem Material 27, die nicht elektrisch miteinander verbunden sind.
  • Die elektronische Komponente 40 wird unter Verwendung zweiter unterschiedlicher Klassen von Herstellungstechnologie gefertigt und kann als Hybridtechnologie betrachtet werden. Eine Photoimaging-Aufbautechnik, die üblicherweise für die Bearbeitung auf Wafer-Ebene verwendet wird, wird verwendet, um durch Abscheidung Schichten im mittleren Bereich zu fertigen, und eine Laminierungs- und Microvia-Technologie (Sacklöcher-Technologie), die üblicherweise bei der Herstellung gedruckter Leiterplatten verwendet wird, wird verwendet, um die äußeren Schichten zu fertigen. Zum Beispiel wird die dritte dielektrische Schicht 23 unter Verwendung von Photoimaging-Techniken abgeschieden und strukturiert, da die dritte dielektrische Schicht 23 eine photodefinierbare Polymerzusammensetzung aufweist. Eine vorgefertigte zweite dielektrische Schicht 22 kann durch Aufbringen von Druck und Wärme auf die dritte dielektrische Schicht laminiert werden.
  • 2 stellt die elektronische Komponente 40 in einer Ausrichtung dar, die sich für die Montage eignet, so dass die obere Oberfläche 41 des Halbleiter-Die 25 und die obere Oberfläche 29 der dritten dielektrischen Schicht nach unten weisen. In der Ausführungsform, die in 2 dargestellt ist, ist eine Umverdrahtungsstruktur vorgesehen, die sich von der oberen Oberfläche 41 des Halbleiter-Die 25 zur äußersten Oberfläche 42 der zweiten dielektrischen Schicht 22 erstreckt. Eine erste leitfähige Schicht 43 ist auf der oberen Oberfläche 29 der dritten dielektrischen Schicht 23 und auf der oberen Oberfläche 28 des leitfähigen Materials 27 vorgesehen, so dass sie sich von dem leitfähigen Material 27, das an der Öffnung 26 angeordnet ist, die auf dem Halbleiter-Die 25 positioniert ist, zu dem leitfähigen Material 27 erstreckt, das in der Öffnung 26 angeordnet ist, die an der ersten dielektrischen Schicht 21 angeordnet ist. Die erste leitfähige Schicht 43 verbindet die beiden abgegrenzten Bereiche aus leitfähigem Material 27 und kann verwendet werden, um eine elektrische Verbindung bereitzustellen, die sich vom Halbleiter-Die 25 auf die erste dielektrische Schicht 21 erstreckt, die an das Halbleiter-Die 25 angrenzt.
  • Mindestens eine leitfähige Durchkontaktierung 44 ist vorgesehen, die sich von der äußersten Oberfläche 42 der zweiten dielektrischen Schicht 22 zur ersten leitfähigen Schicht 43 erstreckt. In der dargestellten Ausführungsform ist die leitfähige Durchkontaktierung 44 oberhalb der leitfähigen Region 45 angeordnet, die auf der ersten dielektrischen Schicht 21 angeordnet ist.
  • Eine zweite leitfähige Schicht 46 ist auf der äußersten Oberfläche 42 der zweiten dielektrischen Schicht 22 angeordnet. Die zweite leitfähige Schicht 46 kann so strukturiert sein, dass sie äußere Kontaktpads für die elektronische Komponente 40 bereitstellt. Die erste leitfähige Schicht 43, die zweite leitfähige Schicht 46 und das leitfähige Material 27 können Kupfer einschließen.
  • Die dritte dielektrische Schicht 23 kann auf der ersten dielektrischen Schicht 21 abgeschieden und unter Verwendung photolithographischer Techniken strukturiert werden, um die abgegrenzten Öffnungen 26 auszubilden. Das leitfähige Material 27 und die erste leitfähige Schicht 43 kann durch Galvanisierung abgeschieden werden. Nachdem die erste leitfähige Schicht 43 auf die dritte dielektrische Schicht 23 aufgebracht worden ist, wird die zweite dielektrische Schicht 22 auf die erste leitfähige Schicht 43 und die dritte dielektrische Schicht 23 laminiert. Die weitere leitfähige Schicht 46 kann in Form einer Folie bereitgestellt werden, die auf die zweite dielektrische Schicht 22 laminiert wird. Die zweite dielektrische Schicht 22 einschließlich der weiteren leitfähigen Schicht 46 kann durch Anwenden von Druck und Wärme auf die erste leitfähige Schicht 43 und die dritte dielektrische Schicht 23 laminiert werden.
  • Nachdem die zweite dielektrische Schicht auf die erste dielektrische Schicht 21 laminiert worden ist, kann die leitfähige Durchkontaktierung 44 durch Einführen einer Durchkontaktierung in die zweite dielektrische Schicht 22 von der ersten Oberfläche 42 aus ausgebildet werden, so dass ein Abschnitt der ersten leitfähigen Schicht 43 den Boden der Durchkontaktierung bildet. Die Durchkontaktierung kann durch mechanisches Bohren oder Laserbohren in die zweite dielektrische Schicht 22 eingeführt werden. Das leitfähige Material kann aufgebracht werden, um eine leitfähige Schicht auf Seitenflächen der Durchkontaktierung auszubilden, um die leitfähige Durchkontaktierung 44 hervorzubringen, und um die leitfähige Durchkontaktierung 44 mit der zweiten leitfähigen Schicht 46 zu verbinden.
  • Die äußerste Oberfläche 47 der ersten leitfähigen Schicht 43 kann eine raue Oberfläche aufweisen, um die Haftung zwischen der zweiten dielektrischen Schicht 22 und der ersten leitfähigen Schicht 43 zu verbessern. In manchen Ausführungsformen können die Korngrenzen des Metalls, das die erste leitfähige Schicht 43 bereitstellt, bevorzugt geätzt werden, um eine Oberflächenrauigkeit bereitzustellen, wie in 2 durch die im Wesentlichen V-förmigen Korngrenzenregionen 48 angegeben ist.
  • Die Kombination aus Photoimaging- bzw. Fotostrukurierungs-Verfahren zur Abscheidung der dritten dielektrischen Schicht 23, des leitfähigen Materials 27 und der ersten leitfähigen Schicht 43 und Leiterplatten-Fertigungsverfahren zum Aufbringen der zweiten dielektrischen Schicht 22 und der zweiten leitfähigen Schicht 46 durch Laminieren und Ausbilden der leitfähigen Durchkontaktierungen 44 können verwendet werden, um eine SMD-Komponente (Oberflächenmontagevorrichtungskomponente) zu bilden.
  • Die Verwendung einer Photoimaging- bzw. Fotostrkurierungs-Technologie ermöglicht äußerst hoch verdichtete Verbindungen und die Fertigung großer und kleiner Verbindungsbereiche. Eine Dickenmetallschicht kann durch Abscheiden von leitfähigem Material 27 in der Öffnung 26 an dem Halbleiter-Die bzw. Halbleiterchip 25 und durch Abscheiden einer weiteren leitfähigen Schicht 43 auf dem leitfähigen Material auf dem Halbleiter-Die 25 in der Nähe der Oberflächen des Halbleiter-Die 25 aufgebaut werden. Eine Photoimaging-Verarbeitung kann als kosteneffizient betrachtet werden, und einfache Aufbaustufen werden für die inneren Schichten des Stapels unterstützt. Der endgültige Fußabdruck ist positiv, d. h. die äußerste leitfähige Schicht 46 steht höher als der umgebende Bereich der zweiten dielektrischen Schicht 22, was sich für die Bereitstellung einer SMD-Komponente eignet.
  • In manchen nicht dargestellten Ausführungsformen kann eine weitere dielektrische Schicht in Form eines Substrats mit einem Füllstoff, der in eine duroplastische dielektrische Matrix eingebettet ist, auf einer zweiten Oberfläche 49 der ersten dielektrischen Schicht 21 entgegengesetzt zur oberen Oberfläche 41 angeordnet sein. Die weitere dielektrische Schicht kann das Halbleiter-Die 25 und die äußerste Oberfläche 47 der ersten dielektrischen Schicht 21 bedecken. Eine weitere leitfähige Schicht kann auf der äußersten Oberfläche der dritten dielektrischen Schicht angeordnet sein. Ein Stapel aus drei dielektrischen Schichten der gleichen oder einer sehr ähnlichen Struktur, beispielsweise ein Füllstoff, der in eine dielektrische Matrix eingebettet ist, wobei das Halbleiter-Die in einer mittleren dielektrischen Schicht eingebettet ist, kann verwendet werden, um etwaige Spannungen auszugleichen, die innerhalb der elektronischen Komponente entstehen.
  • Verfahren zur Fertigung einer elektronischen Komponente, die ein Halbleiter-Die aufweist, der in eine dielektrische Platte eingebettet ist, werden unter Bezugnahme auf 3 bis 10 beschrieben.
  • 3a zeigt eine perspektivische Ansicht von oben auf eine obere Oberfläche 51 einer einzelnen Komponentenposition einer nicht dargestellten Platte, die eine Vielzahl von Komponentenpositionen einschließlich eines Substrats 50 aufweist. 3b ist eine dreidimensionale perspektivische Ansicht der unteren Oberfläche 52 des Substrats 50. 3c ist eine Querschnittsansicht entlang der Linie A-A.
  • Die Verfahren werden unter Bezugnahme auf eine einzige Komponentenposition beschrieben. Jedoch werden die Verfahren in der Praxis an einer Platte ausgeführt, die eine Vielzahl von Komponentenpositionen umfasst, zum Beispiel mehrere Dutzend, mehrere Hundert oder mehrere 1000 Komponentenpositionen.
  • Das Substrat 50 weist eine Ausnehmung 53 mit Abmessungen auf, die dafür geeignet sind, ein Halbleiter-Die aufzunehmen. In dieser Ausführungsform stellt das Substrat 50 eine dielektrische Schicht bereit, die eine Matrix aus einem duroplastischen Polymer und einen Füllstoff, beispielsweise verwebte Glasfasern aufweist. Jedoch kann der Füllstoff in anderen Ausführungsformen auch weggelassen werden. Das Substrat 50 weist eine organische Komponente mit einer Zersetzungstemperatur von 180°C oder mehr auf. Eine erste leitfähige Schicht 54 ist auf Regionen der oberen Oberfläche 51 des Substrats 50 um den Umfang der Ausnehmung 53 herum angeordnet. Ebenso ist eine zweite leitfähige Schicht 55 auf der unteren Oberfläche 52 des Substrats 50 angeordnet. Der erste leitfähige Schicht 54 und die zweite leitfähige Schicht 55 können eine Metallfolie, beispielsweise eine Kupferfolie, einschließen. Eine oder mehrere Durchgangslöcher oder Durchkontaktierungen 56 sind angrenzend an die Ausnehmung 53 für das Halbleiter-Die bereitgestellt und erstrecken sich durch die erste leitfähige Schicht 54, das Substrat 50 und die zweite leitfähige Schicht 55 hindurch. Die Seitenwände 57 des Durchgangslochs 56 sind von dem Substrat 50 begrenzt und elektrisch isolierend. In anderen, nicht dargestellten Ausführungsformen kann eine leitfähige Schicht an den Seitenwänden 57 bereitgestellt sein, um eine leitfähige Durchkontaktierung hervorzubringen, welche die erste leitfähige Schicht 54 elektrisch mit der zweiten leitfähigen Schicht 55 verbindet.
  • Die erste leitfähige Schicht 54 kann zwei oder mehr abgegrenzte Abschnitte aufweisen, die von dazwischenliegenden Regionen des Substrats 50 elektrisch voneinander isoliert sind. Die zweite leitfähige Schicht 55 kann auch zwei oder mehr abgegrenzte bzw. getrennte Abschnitte einschließen. Die Durchgangslöcher 56 können in einem oder mehreren von diesen Abschnitten bereitgestellt sein. In der in 3 dargestellten Ausführungsform sind die erste leitfähige Schicht 54 und die zweite leitfähige Schicht 55 angrenzend an drei Seiten der Ausnehmung 53 angeordnet. Jedoch können die erste leitfähige Schicht 54 und die zweite leitfähige Schicht 55 auch auf weniger oder auf mehr Seiten der Ausnehmung 53 angeordnet sein, und können sich abhängig von der Umverteilungsstruktur der fertigen elektronischen Komponente in der Zahl der Seiten unterscheiden, auf denen sie angeordnet sind.
  • Die erste leitfähige Schicht 54, das Substrat 50 und die zweite leitfähige Schicht 55 können von einer gedruckten Leiterplatte bzw. Platine bereitgestellt werden, in der die Ausnehmung 53, die Durchgangslöcher 56 und die leitfähigen Schichten 54, 55 unter Verwendung von Techniken wie mechanischem Bohren, Laserbohren und Ätzen strukturiert werden.
  • Die Platte, die eine oder mehrere Komponentenpositionen umfasst, kann ein Kernsubstrat, beispielsweise ein dünnes FR4-Laminat, mit einer Kupferschicht an der Oberseite und der Unterseite einschließen. Die Platte kann vollständig bearbeitet werden, bevor das Halbleiter-Die in die Ausnehmung eingesetzt wird. Zum Beispiel können die Durchgangslöcher oder Durchkontaktierungen 56 gebohrt und das Kupfer geätzt werden, um den nötigen Versatz oder Abstand zur Halbleiter-Die-Ausnehmung zu bilden, und um abgegrenzte Abschnitte zu erzeugen, welche die Basisschaltungsknoten auf dem Substrat 50 bilden. Die Gesamtdicke des Substrats einschließlich der leitfähigen Schichten 54, 55, die einen Metallüberzug bereitstellen, kann mit der Gesamtdicke des Halbleiter-Die einschließlich des Metallüberzugs übereinstimmen.
  • Die Durchgangslöcher können gebohrt und geätzt werden, ohne dass eine leitfähige Schicht auf die Seitenwände der Durchgangslöcher aufgebracht wird. Die Beschichtung der Durchgangslöcher muss die Durchgangslöcher während der anschließenden Beschichtungsstufen nicht vollständig füllen. Wenn die Durchkontaktierung nur als Trommel oder Zylinder um die Durchkontaktierung beschichtet wird, könnten die Löcher während eines anschließenden Beschichtungsprozesses abgedeckt (tented) werden, um einen Teilverschluss und mögliche Risiken in Verbindung mit einem chemischen Einschluss zu verhindern.
  • 4a zeigt eine perspektivische Ansicht von oben, 4b eine perspektivische Ansicht von unten und 4c eine Querschnittsansicht entlang der Linie A-A nach dem Einsetzen eines Halbleiter-Die 58 in die Ausnehmung 53 des Substrats 50.
  • Das Halbleiter-Die 58 weist ein Transistorbauelement auf, insbesondere ein vertikales Transistorbauelement einschließlich eines Source-Pad 59 und eines Gate-Pad 60 auf einer oberen Oberfläche 61 und eines Drain-Pad 62 auf der unteren Oberfläche 63. Jedoch ist das Halbleiter-Die 58 nicht auf ein Transistorbauelement beschränkt und kann auch andere Arten von Vorrichtungen aufweisen. Das Halbleiter-Die 58 ist nicht darauf beschränkt, dass er ein vertikales Bauelement aufwweist, und kann ein laterales Bauelement aufweisen, bei der die Pads auf einer einzigen Oberfläche angeordnet sind, wie beispielsweise ein laterales Transistorbauelement.
  • Die obere Oberfläche 64 des Metallüberzugs auf der oberen Oberfläche 61 des Halbleiter-Die 58 ist im Wesentlichen koplanar mit der oberen Oberfläche 65 der ersten leitfähigen Schicht 54. Die untere Oberfläche 66 der Hinterseite des Metallüberzugs, der auf der Rückseite 63 des Halbleiter-Die 58 angeordnet ist, ist im Wesentlichen koplanar mit der unteren Oberfläche 67 der zweiten leitfähigen Schicht 55. In der dargestellten Ausführungsform weist das Halbleiter-Die 58 eine Dicke auf, die der Dicke des Substrats 50 im Wesentlichen gleich ist. Das Gate-Pad 60 und das Source-Pad 59 weisen eine Dicke auf, die der Dicke der ersten leitfähigen Schicht 54 im Wesentlichen gleich ist. Das Drain-Pad 62 weist eine Dicke auf, die der Dicke der zweiten leitfähigen Schicht 55 im Wesentlichen entspricht. Die lateralen Abmessungen des Halbleiter-Die 58 sind dergestalt, dass eine Lücke 68 zwischen Seitenflächen 69 des Halbleiter-Die 58 und den Seitenflächen 70, welche die Ausnehmung 53 definieren, vorhanden ist.
  • Vor dem Einsetzen des Halbleiter-Die 58 in die Ausnehmung 53 im Substrat 50 kann ein Klebeband oder eine Trägerplatte auf die untere Oberfläche 52 des Substrats 50 aufgebracht werden, um einen vorübergehenden Boden für die Ausnehmung 53 und eine Stütze für das Halbleiter-Die 58 während der als Nächstes folgenden Herstellungsprozesse bereitzustellen. In Ausführungsformen, in denen eine Eintiefung bereitgestellt ist, um das Halbleiter-Die aufzunehmen, kann der Boden der Eintiefung von einem Abschnitt des Substrats 50 oder einem weiteren Substrat, das an der unteren Oberfläche 52 des Substrats 50 angebracht ist, bereitgestellt werden. Wenn eine Eintiefung verwendet wird, kann das Klebeband oder die Trägerplatte weggelassen werden.
  • 5a zeigt eine perspektivische Ansicht von oben, 5b zeigt eine perspektivische Ansicht von unten, und 5c zeigt eine Querschnittsansicht einer ersten dielektrischen Schicht 71, die auf die obere Oberfläche 51 des Substrats 50 aufgebracht ist, insbesondere in Regionen zwischen der ersten leitfähigen Schicht 54 und dem Source-Pad 59 und dem Gate-Pad 60. Die erste dielektrische Schicht 71 erstreckt sich über die Lücke 68 zwischen dem Halbleiter-Die 58 und dem Substrat 50 und wird verwendet, um das Halbleiter-Die 58 in der Ausnehmung 53 zu sichern. Die erste dielektrische Schicht 71 kann eine solche Form oder Struktur aufweisen, dass sie auf Randregionen der Abschnitte der ersten leitfähigen Schicht 54, des Source-Pad 59 und des Gate-Pad 60 positioniert wird und diese bedeckt. Diese Überlappung der Randregionen kann verwendet werden, um eine zusätzliche mechanische Stütze zwischen dem Halbleiter-Die 58 und dem Substrat 50 und zwischen der ersten dielektrischen Schicht 71 und der ersten leitfähigen Schicht 54, dem Source-Pad 59 und dem Gate-Pad 60 bereitzustellen.
  • Eine zweite dielektrische Schicht 72 ist auf der unteren Oberfläche 52 des Substrats 50 in Regionen zwischen Abschnitten der zweiten dielektrischen Schicht 55 und zwischen dem Substrat 50 und dem Halbleiter-Die 58 angeordnet. Wenn ein Klebeband verwendet wird, um das Halbleiter-Die 58 während der Abscheidung der ersten dielektrischen Schicht 71 in der Ausnehmung 53 zu sichern, kann dieses Klebeband vor der Aufbringung der zweiten dielektrischen Schicht 72 entfernt werden. Die zweite dielektrische Schicht 72 ist am Umfang der Ausnehmung 53 auf solche Weise angeordnet, dass sie sich vom Substrat 50 zum Halbleiter-Die 58 erstreckt und dabei die Lücke am Umfang der Ausnehmung 53 überbrückt und dazu beiträgt, das Halbleiter-Die 58 innerhalb der Ausnehmung 53 zu sichern. Die zweite dielektrische Schicht 72 kann auch eine laterale Ausdehnung aufweisen, die so gestaltet ist, dass periphere Regionen der zweiten dielektrischen Schicht 55 und des Drain-Pad 62 abgedeckt sind. Die Durchgangslöcher 56 bleiben frei von den dielektrischen Schichten 71, 72. Die höchste Oberfläche der Baugruppe ist die Oberfläche der dielektrischen Schichten 71, 72, die um 10 bis 40 µm höher stehen können als die umgebenden Kupferbereiche. Die dielektrischen Schichten 71, 72 schließen eine photodefinierbare Polymerzusammensetzung ein und können durch Photoimaging-Techniken strukturiert werden.
  • Das Band oder die Trägerplatte kann verwendet werden, um das Halbleiter-Die 58 während der anschließenden Aufbringung einer Polymerschicht, beispielsweise eines für Photoimaging geeigneten dielektrischen Polymers, auf der oberen Oberfläche 51 des Substrats 50 festzuhalten. Das Band kann ein wärmelösliches Band oder ein UV-lösliches Band sein. Ein wärmelösliches Band ermöglicht eine vollständige Bearbeitung der Polymerschicht auf der oberen Oberfläche 51 des Substrats 50 durch Imaging, Entwicklung und vollständige oder teilweise Härtung. Eine teilweise Härtung ermöglicht eine gewisse Vernetzung des zweiten Auftrags, wenn die erste Schicht noch nicht vollständig ausgehärtet ist. Das dielektrische Polymer kann ein Epoxidharz einschließen. Ein Epoxidharz kann zwischen 150 und 200°C ausgehärtet werden. Die Bänder können eine Temperatur, bei der die Haftung versagt, von beispielsweise 175°C aufweisen.
  • Das Material, welches das Dielektrikum bereitstellt, kann ein Polymer mit hohem Molekulargewicht einschließen, das eine Viskosität aufweist, die durch die Zugabe von flüchtigen Substanzen gesteuert werden kann. Das Material kann eine lichtempfindliche UV-Acrylatkomponente und einen oder mehrere Füllstoffe einschließen, was die Viskosität ebenfalls erhöht. Um kein Lösungsmittel von einer dicken Schicht entfernen zu müssen, können zum Beispiel in der Lücke 68 zwischen dem Halbleiter-Die 58 und der Seitenfläche der Ausnehmung 53 zu 100% feste Harzsysteme, die keine flüchtigen Elemente enthalten, im vertikalen Teilstück zwischen dem Rand und dem Substrat verwendet werden.
  • In manchen Ausführungsformen können ein oder mehrere zusätzliche Elemente 73 zwischen den Seitenflächen 70 der Ausnehmung 53 und den Seitenflächen 69 des Halbleiter-Die 58 angeordnet werden. Das zusätzliche Element 73 kann auch eine Haftfunktion aufweisen und die Sicherung der Seitenfläche 69 des Halbleiter-Die 58 an der Seitenfläche 70 der Ausnehmung 53 unterstützen. Das zusätzliche Element 73 kann mit sowohl der ersten dielektrischen Schicht 71, die auf die obere Oberfläche 51 des Substrats 50 aufgebracht ist, als auch mit der zweiten dielektrischen Schicht 72, die auf die untere Oberfläche 52 des Substrats 50 aufgebracht ist, in Kontakt stehen.
  • Die dielektrischen Schichten 71, 72 sind so strukturiert oder gemustert, dass sie Folgendes definieren: Öffnungen 74 mit einem Boden, die von Abschnitten des Metallüberzugs des Halbleiter-Die 58 gebildet wird, und eine Öffnung 75 mit einem Boden, die von Abschnitten der auf dem Substrat 50 angeordneten leitfähigen Schichten 54, 55 gebildet wird. Die erste dielektrische Schicht 71 und die zweite dielektrische Schicht 72 schließen eine andere Struktur und/oder Zusammensetzung ein als das Substrat 50. In manchen Ausführungsformen kann das dielektrische Material für die dielektrischen Schichten 71, 72 für Photoimaging geeignet sein, damit die erste Schicht 71 und die zweite Schicht 72 unter Verwendung von Photolithographietechniken strukturiert werden können, um die Vielzahl von Öffnungen 74, 75 bereitzustellen.
  • 6a zeigt eine perspektivische Ansicht von oben, 6b eine perspektivische Ansicht von unten und 6c eine Querschnittsansicht einer Keimschicht. Es wird eine leitfähige Keimschicht 76 aufgebracht, welche die erste dielektrische Schicht 71, die erste leitfähige Schicht 54, das Gate-Pad 60, das Source-Pad 59, die zweite dielektrische Schicht 72, das Drain-Pad 62 und die zweite leitfähige Schicht 55 im Wesentlichen vollständig bedeckt. Außerdem bedeckt die leitfähige Keimschicht 76 die Seitenwände 57 des Durchgangslochs 56. Die leitfähige Keimschicht 76 kann anhand von Verfahren, wie stromloser Abscheidung oder durch direkte Metallisierung, aufgebracht werden. Die leitfähige Keimschicht 76 kann beispielsweise Kupfer einschließen.
  • Da sich die leitfähige Keimschicht 76 zwischen sämtlichen leitfähigen Komponenten erstreckt, ist die erste leitfähige Schicht 54 elektrisch mit der zweiten leitfähigen Schicht 55 ebenso wie mit jedem der Kontaktpads 59, 60, 62 des Halbleiter-Die 58 verbunden. Die leitfähige Keimschicht 76 kann in anschließenden Herstellungsprozessen verwendet werden, um eine leitfähige Oberfläche bereitzustellen, auf der eine oder mehrere weitere leitfähige Schichten durch Galvanisierung aufgebracht werden können.
  • 7a zeigt eine perspektivische Ansicht von oben, 7b zeigt eine perspektivische Ansicht von unten, und 7c zeigt eine Querschnittsansicht einer dritten leitfähigen Schicht 77, die durch Galvanisierung auf die Keimschicht 76 aufgebracht worden ist. Die dritte leitfähige Schicht 77 ist auf der ersten leitfähigen Schicht 54 angeordnet und erstreckt sich durch das Durchgangsloch 56 zur entgegengesetzten Seite des Substrats 50 und ist auch auf der zweiten leitfähigen Schicht 55 angeordnet. Die dritte leitfähige Schicht 77 ist auch auf dem Gate-Pad 60, dem Source-Pad 59 und dem Drain-Pad 62 angeordnet. Die laterale Ausdehnung der dritten leitfähigen Schicht 77 kann durch die Verwendung einer Maske 78 definiert werden, die auf Abschnitte der Keimschicht 76 aufgebracht wird, die auf der oberen Oberfläche 79 der ersten dielektrischen Schicht 71 und der unteren Oberfläche 80 der zweiten dielektrischen Schicht 72 angeordnet sind. Die Maske 78 weist eine laterale Form auf, die den darunterliegenden dielektrischen Schichten 71, 72 entspricht. Die dritte leitfähige Schicht 77 verbindet die leitfähigen Schichten 54, 55 in Regionen, die an die Ausnehmung 53 angrenzen, elektrisch miteinander und kann die Durchgangslöcher 56 füllen, die sich durch das Substrat 50 erstrecken. In manchen Ausführungsformen kann die dritte leitfähige Schicht 77 die Seitenwände 57 des Durchgangslochs 56 verkleiden, so dass die mittlere Region nicht mit der dritten leitfähigen Schicht 77 gefüllt ist.
  • 8 zeigt die Anordnung von 7 nach der anschließenden Entfernung der Maske 78. 8 zeigt, dass die dritte leitfähige Schicht 77 eine planarisierende Wirkung hat, so dass eine Anordnung produziert wird, die eine im Wesentlichen flache, obere und untere Oberfläche aufweist. Die dritte leitfähige Schicht 77 kann eine solche Dicke aufweisen, dass ihre obere Oberfläche 81 im Wesentlichen koplanar ist mit der oberen Oberfläche 79 der ersten dielektrischen Schicht 71 und ihre untere Oberfläche 82 im Wesentlichen koplanar ist mit der unteren Oberfläche 80 der Keimschicht 76, die auf der unteren Oberfläche 52 des Substrats 50 angeordnet ist. Die dritte leitfähige Schicht 77 kann als Füllung der von der ersten dielektrischen Schicht 71 und der zweiten dielektrischen Schicht 72 gebildeten Öffnungen 74, 75 betrachtet werden.
  • 9a zeigt eine perspektivische Ansicht von oben, 9b zeigt eine perspektivische Ansicht von unten, und 9c zeigt eine Querschnittsansicht einer vierten leitfähigen Schicht 83, die auf die dritte leitfähige Schicht 77 aufgebracht ist. Die Dicke der Umverteilungsstruktur kann durch Aufbringen der vierten leitfähigen Schicht 83 auf die dritte leitfähige Schicht 77 erhöht werden. Eine Maske 84 kann auf Abschnitte der ersten dielektrischen Schicht 71 und der zweiten dielektrischen Schicht 72 aufgebracht werden, so dass die laterale Ausdehnung der bereitgestellten Öffnungen 88 größer ist als die laterale Ausdehnung der darunterliegenden Region der dritten leitfähigen Schicht 77. Diese Öffnungen 88 in der Maske 84 können mit der vierten leitfähigen Schicht 83 gefüllt werden. Die vierte leitfähige Schicht 83 überlappt periphere Abschnitte der ersten dielektrischen Schicht 71 und der zweiten dielektrischen Schicht 72 aufgrund der lateralen Anordnung der Öffnungen. Die vierte leitfähige Schicht 83 kann beispielsweise durch Galvanisierung aufgebracht werden, wenn die Keimschicht 76 auf Abschnitten der ersten dielektrischen Schicht 71 und der zweiten dielektrischen Schicht 72 angeordnet wird. Die vierte leitfähige Schicht 83 kann eine laterale Ausdehnung aufweisen, die sich von der lateralen Ausdehnung der dritten leitfähigen Schicht 77 unterscheidet. Die vierte leitfähige Schicht 83 kann so angeordnet sein, dass sie abgegrenzte leitfähige Bereiche, die mit dem Halbleiter-Die 58 verbunden sind, mit abgegrenzten Regionen der ersten Oberfläche 51 des Substrats 50 angrenzend an das Halbleiter-Die 58 verbindet.
  • Ein Abschnitt der vierten leitfähigen Schicht 83 kann verwendet werden, um das Source-Pad 59 mit Abschnitten der ersten leitfähigen Schicht 54, die angrenzend an die Ausnehmung 53 auf der oberen Oberfläche 51 des Substrats 50 angeordnet sind und die ein Source-Pad 85 bereitstellen, elektrisch zu verbinden. Ein weiterer Abschnitt der vierten leitfähigen Schicht 83 kann verwendet werden, um das Gate-Pad 60 mit Abschnitten der ersten leitfähigen Schicht 54, die angrenzend an die Ausnehmung 53 auf der oberen Oberfläche 51 des Substrats 50 angeordnet sind und die ein Gate-Pad 86 bereitstellen, elektrisch zu verbinden. Die vierte leitfähige Schicht 83 wird auch verwendet, um das Drain-Pad 62 mit dem leitfähigen Material, welches das Durchgangsloch 56 füllt, und mit einem Abschnitt der zweiten leitfähigen Schicht 55, der auf der unteren Oberfläche 52 angeordnet ist, und mit einem Abschnitt der ersten leitfähigen Schicht 54, der auf der oberen Oberfläche 52 des Substrats 50 angeordnet ist, elektrisch zu verbinden. Das Drain-Pad 62 ist elektrisch mit einem Drain-Kontaktpad 87 verbunden, das von einem Abschnitt der vierten leitfähigen Schicht 83 bereitgestellt wird, der auf der entgegengesetzten Seite des Substrats 50 angeordnet ist.
  • 10 zeigt die elektronische Komponente 90, nachdem die Maske 84 und Abschnitte der Keimschicht 76, die sich zwischen Abschnitten der vierten leitfähigen Schicht 83 erstrecken, entfernt worden sind, um die verschiedenen Abschnitte der vierten leitfähigen Schicht 83 elektrisch voneinander zu isolieren. Die verbliebenen freiliegenden Abschnitte der Keimschicht 76 können beispielsweise durch Nassätzen entfernt werden. Eine Ätzung, die Armeisensäure aufweist, kann verwendet werden, um eine Keimschicht zu ätzen, die Kupfer aufweist.
  • Die Umverteilungsstruktur der elektronischen Komponente 90 wird durch Abscheiden mindestens einer dielektrischen Schicht 53 und mindestens einer leitfähigen Schicht 77, 83 auf dem Substrat 50 aufgebaut. Wie in 10 dargestellt ist, weist die elektronische Komponente 90 eine untere Oberfläche 91 und eine obere Oberfläche 92 auf. Die untere Oberfläche 91 umfasst ein Pad 85, das elektrisch mit dem Source-Pad 59 des Halbleiter-Die verbunden ist, ein Pad 86, das elektrisch nur mit dem Gate-Pad 60 verbunden ist, und ein Pad 87 auf, das durch die im Durchgangsloch 56 positionierte dritte leitfähige Schicht 77, einen Abschnitt 93 der vierten leitfähigen Schicht 83, die auf der oberen Oberfläche 92 der elektronischen Komponente 90 positioniert ist, mit dem Drain-Pad 62 elektrisch verbunden ist. Die Pads 85, 86, 87 können eine oberflächenmontierbare elektronische Komponente 90 bereitstellen, in die das Halbleiter-Die 58 im Substrat 50 eingebettet ist.
  • Nachdem der Resist oder die Maske 84 gestrippt worden ist, kann die Keimschicht 76 unter Verwendung einer Kupferätzung, die über der gesamten Oberfläche verwendet wird, entfernt werden. Die Ätzung kann einige wenige Mikrometer von der Oberseite der vierten leitfähigen Schicht 83 entfernen und kann als Aufrauungsätzung für eine gute Haftung in einem anschließenden Laminierungsprozess dienen. Eine chemische Ameisensäureätzung oder „mech etch“ kann verwendet werden, um eine Oberfläche für eine Haftung zu produzieren, wenn der Armeisensäureprozess die Korngrenzen bevorzugt angreift.
  • Die elektronische Komponente 90 kann in verschiedenen Anwendungen verwendet werden. In diesen Ausführungsformen können die Kontaktpads 85, 86, 87 die äußeren Kontaktoberflächen der elektronischen Komponente 90 bereitstellen, die mit leitfähigen Pads, die auf einem Substrat einer höheren Ebene angeordnet sind, elektrisch verbunden werden, beispielsweise durch Weichlöten. Jedoch kann die elektronische Komponente 90 auch in einer laminierten elektronischen Komponente verwendet werden, die mindestens ein weiteres Substrat aufweist. In diesen Ausführungsformen können die Kontaktpads 85, 86, 87 einen Abschnitt der internen Umverteilungsstruktur bereitstellen und eine laterale Anordnung aufweisen, die sich von der lateralen Anordnung der äußeren Kontaktpads der laminierten elektronischen Komponente unterscheidet.
  • Die elektronische Komponente weist metallische Abschnitte auf, die von vier Schichten aufgebaut werden, beispielsweise der leitfähigen Schicht 54, der Keimschicht 76, der dritten leitfähigen Schicht 77 und der vierten leitfähigen Schicht 83 auf dem Substrat 50, und die Die-Metallisierung, beispielsweise das Source-Pad 59, die Keimschicht 76, die dritte leitfähige Schicht 77 und die vierte leitfähige Schicht 83 des Halbleiter-Die 58.
  • 11 bis 13b zeigen die Fertigung einer laminierten elektronischen Komponente unter Verwendung der elektronischen Komponente 90, einschließlich eines Halbleiter-Die, das in ein Substrat 50 eingebettet ist, das die erste dielektrische Schicht der laminierten elektronischen Komponente 110 bildet.
  • 11 ist eine Querschnittsansicht der elektronischen Komponente 90, nachdem ein zweites Substrat 100 auf die untere Oberfläche 91 der elektronischen Komponente 90 aufgebracht worden ist. Eine weitere leitfähige Schicht 101 ist auf die äußerste Oberfläche 102 des zweiten Substrats 100 aufgebracht worden. Das zweite Substrat 100 kann die gleiche Zusammensetzung aufweisen wie das erste Substrat 50. Zum Beispiel kann das zweite Substrat 50 einen Füllstoff aus verwebten Fasern einschließen, die mit einem duroplastischen Harz, beispielsweise Epoxidharz, imprägniert sind. Das erste und das zweite Substrat 50, 100 können beispielsweise FR4 einschließen. Das zweite Substrat 100 kann auf die untere Oberfläche 91 der elektronischen Komponente 90 aufgebracht werden, während es in einem teilausgehärteten Zustand ist, so dass es sich an die untere Oberfläche 91 der elektronischen Komponente 90 anpasst und in Regionen zwischen den Kontaktpads 85, 86, 87 angeordnet wird.
  • In manchen Ausführungsformen kann ein drittes Substrat 103 auf der hinteren Oberfläche 92 der elektronischen Komponente 90 aufgebracht werden, so dass die elektronische Komponente 90 als zwischen zwei weiteren Substraten 100, 103 angeordnet betrachtet werden kann. Eine weitere leitfähige Schicht 104 kann auf der äußersten Oberfläche 105 des dritten Substrats 103 angeordnet werden. Die weitere leitfähige Schicht 104 kann elektrisch von der elektronischen Komponente 90 isoliert sein und als nützliche Oberfläche für eine Wärmeabstrahlung oder für eine thermische Kopplung mit einer anderen Wärmesenke dienen.
  • Die erste leitfähige Schicht 101 kann einen Abschnitt der Umverteilungsstruktur der laminierten Vorrichtung bereitstellen und/oder als Maske dienen, indem Durchgangslöcher 106 durch die Dicke der leitfähigen Schicht 101 eingeführt werden, die jeweils einen Boden aufweisen, die von einem Abschnitt des zweiten Substrats 100 gebildet wird. Die Durchgangslöcher 106 können durch Ätzen ausgebildet werden und können verwendet werden, um die Einführung der Durchgangslöcher 108 durch die Dicke des zweiten Substrats 100 zu lenken, so dass Abschnitte der Kontaktpads 85, 86, 87 im Boden der Durchgangslöcher 108 freiliegen. Die Durchgangslöcher 108 können beispielsweise durch Laserbohren oder mechanisches Bohren ausgebildet werden. Das dicke Kupfer über dem Halbleiter-Die 58, das vom Metallüberzug 59, 60, 62, der Keimschicht 76, der dritten leitfähigen Schicht 77 und der vierten leitfähigen Schicht 83 der elektronischen Komponente 90 hervorgebracht wird, erleichtert die Anwendung eines Durchkontaktierungs- oder Durchgangsloch-Tiefbohrungsprozesses.
  • 12 ist eine Querschnittsansicht einer weiteren leitfähigen Schicht 107, die auf die äußerste Oberfläche 102 aufgebracht wird, welche die Durchgangslöcher 108 mindestens zum Teil verkleidet und die sich auf die äußerste Oberfläche 102 des zweiten Substrats 100 erstreckt. Die leitfähige Schicht 107 weist abgegrenzte Abschnitte auf, die elektrisch mit einer der Elektroden des Halbleiter-Die 58 verbunden sind, und die durch dazwischenliegende Abschnitte des zweiten Substrats 100 elektrisch voneinander isoliert sind. Die weitere leitfähige Schicht 107 stellt die äußeren Kontakte der laminierten elektronischen Komponente 110 bereit. Die weitere leitfähige Schicht 107 kann einen oder mehrere äußere Drain-Kontakte 115, einen oder mehrere äußere Gate-Kontakte 114 und einen oder mehrere äußere Source-Kontakte 113 aufweisen, die auf der äußersten Oberfläche 102 des zweiten Substrats 100 ausgebildet sind.
  • In manchen Ausführungsformen kann die äußerste Oberfläche der vierten leitfähigen Schicht 83 vor der Laminierung des zweiten Substrats 100 und gegebenenfalls des dritten Substrats 103 aufgeraut werden, um eine zusätzliche mechanische Verriegelung zwischen dem Material der Substrate 100, 103 und der vierten leitfähigen Schicht 83 hervorzubringen. In manchen Ausführungsformen kann die vierte leitfähige Schicht 83 geätzt werden, um eine geraute Oberfläche hervorzubringen. Das Ätzen kann ausgeführt werden, um die Korngrenzen der vierten leitfähigen Schicht 83 bevorzugt zu ätzen, wodurch der Oberflächeninhalt der vierten leitfähigen Schicht 83 vergrößert wird.
  • In Ausführungsformen, in denen das zweite und das dritte Substrat 100, 103 nach der Laminierung ein teilweise ausgehärtetes duroplastisches Harz einschließen, kann der Stapel einer Härtungsbehandlung unterzogen werden, um das duroplastische Harz des zweiten Substrats 100 und des dritten Substrats 103 weiter und sogar vollständig zu härten.
  • 13a zeigt eine perspektivische Ansicht von unten, und 13b zeigt eine perspektivische Ansicht von oben auf eine laminierte elektronische Komponente, beispielsweise auf die untere Oberfläche 111 und die obere Oberfläche 112 der laminierten elektronischen Komponente 110 von 12.
  • 13a stellt die laterale Anordnung der Kontaktpads der laminierten elektronischen Komponente 110 dar. Wie in der dreidimensionalen perspektivischen Ansicht der unteren Oberfläche 111 zu sehen ist, umfasst in dieser konkreten Ausführungsform die laminierte elektronische Komponente 110 die beiden Source-Pads 113, 113', zwei Gate-Pads 114, 114' und zwei Drain-Pads 115, 115'. Das Gate-Pad 114 ist zwischen dem Source-Pad 113 und dem Drain-Pad 115 angeordnet und das Gate-Pad 114' ist zwischen dem Source-Pad 113' und dem Drain-Pad 115' angeordnet. Jedoch sind die Zahl und die laterale Anordnung der Kontaktpads der laminierten elektronischen Komponente 110 nicht auf die in 13a gezeigte Anordnung beschränkt und können variieren.
  • Wie in 13b dargestellt ist, kann die obere Oberfläche 112 der laminierten elektronischen Komponente 110 einen Abschnitt der leitfähigen Schicht 104 aufweisen, der elektrisch von der leitfähigen Umverteilungsstruktur isoliert ist, die das Drain-Pad 62 auf dem Halbleiter-Die 58 durch das dritte Substrat 103 mit den Drain-Pads 115, 115' verbindet.
  • In Ausführungsformen, in denen die Durchgangslöcher 108 nicht vollständig mit leitfähigem Material gefüllt sind, kann der Abschnitt der Durchgangslöcher in den Kontaktpads 113, 113', 114, 114', 115 und 115' sichtbar sein.
  • Die laminierte elektronische Komponente 110 kann eine diskrete Leistungsvorrichtung sein. Zum Beispiel kann die laminierte elektronische Komponente 110 ein einzelnes Transistorbauelement einschließen, die im ersten Substrat 50 eingebettet ist. Jedoch sind die hierin beschriebenen Verfahren nicht auf eine Komponente beschränkt, die ein einzelnes Halbleiter-Die aufweist, und können auch auf Multichip-Module angewendet werden, bei denen die Halbleiter-Dies in einander entgegengesetzten Richtungen montiert sind, beispielsweise kann ein erstes Transistorbauelements eine Anordnung aufweisen, bei der die Source unten Drain oben ist, und ein zweites Transistorbauelement kann eine Anordnung aufweisen, bei der der Drain unten Source oben ist.
  • Die hierin beschriebenen Verfahren zur Produktion der laminierten elektronischen Komponente können als Hybridtechnologie betrachtet werden, die eine Photoimaging- und Aufbautechnologie verwendet, um die inneren Schichten, beispielsweise die dielektrische Schicht 53 und die dritte und die vierte leitfähige Schicht 77 und 83 der elektronischen Komponente 90 zu fertigen, und die eine Laminierungs- und Microvia-Technologie (Sacklöcher-Technologie) an der bzw. den äußeren dielektrischen Schicht(en) 100, 103 verwendet. Wenn eine SMD-Komponente (oberflächenmontierbare Vorrichtung) produziert wird, kann diese Hybridtechnologie verwendet werden, um hochdichte Verbindungen zu produzieren, um große und kleine Verbindungsbereiche zu produzieren. Eine dicke leitfähige Struktur kann in der Nähe der Oberflächen des Halbleiter-Die aufgebaut werden, eine Photoimaging-Bearbeitung kann preisgünstig sein und die Bearbeitungsroute unterstützt einfache Aufbaustufen. Der endgültige Fußabdruck ist positiv, da er höher steht als der umgebende Bereich.
  • Ausdrücke mit räumlichem Bezug wie „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und dergleichen dienen zur Erleichterung der Beschreibung, um die Positionierung von einem Element in Bezug zu einem zweiten Element zu beschreiben. Diese Ausdrücke sollen sich auf verschiedene Ausrichtungen des Bauelements erstrecken und auch auf andere Ausrichtungen als die in den Figuren gezeigten. Ferner werden Ausdrücke wie „erster“, „zweiter“ und dergleichen auch verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sind nicht als einschränkend aufzufassen. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Die Ausdrücke „aufweisen“, „enthalten“, „einschließen“, „umfassen“ und dergleichen sind offene Begriffe, die das Vorhandensein der genannten Elemente oder Merkmale angeben, aber keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel „ein“, „eine“ und „der“, „die“, „das“ sowie deren Deklinationen sollen sowohl den Plural als auch den Singular umfassen, wenn der Zusammenhang nicht eindeutig etwas anderes vorgibt. Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anderes vermerkt ist.
  • Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben wurden, wird es für den Fachmann ersichtlich sein, dass eine Vielfalt von alternativen und/oder äquivalenten Implementierungen anstelle der gezeigten und beschriebenen spezifischen Ausführungsformen eingesetzt werden kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Variationen der hierin erläuterten spezifischen Ausführungsformen abdecken. Die vorliegende Erfindung soll daher nur durch die Ansprüche und deren Äquivalente beschränkt werden.

Claims (48)

  1. Elektronische Komponente, umfassend: eine erste dielektrische Schicht, die eine organische Komponente mit einer Zersetzungstemperatur von mindestens 180°C umfasst; ein Halbleiter-Die, das in die erste dielektrische Schicht eingebettet ist; eine zweite dielektrische Schicht, die auf einer ersten Oberfläche der ersten dielektrischen Schicht angeordnet ist, wobei die zweite dielektrische Schicht eine photodefinierbare Polymerzusammensetzung umfasst, und zwei oder mehr abgegrenzte Öffnungen definiert, die leitfähiges Material umfassen; ein erstes Substrat, das auf der zweiten dielektrischen Schicht und auf dem leitfähigen Material angeordnet ist; und ein oder mehrere Kontaktpads, die auf einer äußersten Oberfläche des ersten Substrats angeordnet ist.
  2. Elektronische Komponente nach Anspruch 1, ferner mindestens eine leitfähige Durchkontaktierung umfassend, die sich von der äußersten Oberfläche des ersten Substrats zu einer ersten leitfähigen Schicht erstreckt, die elektrisch mit dem leitfähigen Material verbunden ist.
  3. Elektronische Komponente nach Anspruch 1 oder Anspruch 2, wobei das mindestens eine von dem einen oder den mehreren Kontaktpads elektrisch mit dem Halbleiter-Die verbunden ist.
  4. Elektronische Komponente nach einem der Ansprüche 1 bis 3, ferner ein zweites Substrat umfassend, das auf einer zweiten Oberfläche der ersten dielektrischen Schicht angeordnet ist, wobei die zweite Oberfläche der ersten Oberfläche entgegengesetzt ist.
  5. Elektronische Komponente nach Anspruch 4, die ferner eine zweite leitfähige Schicht umfasst, die auf dem zweiten Substrat angeordnet ist.
  6. Elektronische Komponente nach einem der Ansprüche 1 bis 5, wobei die erste dielektrische Schicht einen Füllstoff aufweist.
  7. Verfahren, umfassend: Laminieren eines ersten Substrats auf eine erste Oberfläche einer elektronischen Komponente, die Folgendes umfasst: eine erste dielektrische Schicht, die eine organische Komponente mit einer Zersetzungstemperatur von mindestens 180°C umfasst, ein in die erste dielektrische Schicht eingebettetes Halbleiter-Die, eine zweite dielektrische Schicht, die auf einer ersten Oberfläche der ersten dielektrischen Schicht angeordnet ist, wobei die zweite dielektrische Schicht eine photodefinierbare Polymerzusammensetzung umfasst, und zwei oder mehr abgegrenzte Öffnungen definiert, die leitfähiges Material umfassen, und eine erste leitfähige Schicht, die auf der zweiten dielektrischen Schicht und auf dem leitfähigen Material angeordnet ist, und Laminieren einer zweiten leitfähigen Schicht auf das erste Substrat.
  8. Verfahren nach Anspruch 7, wobei das erste Substrat ein teilweise ausgehärtetes duroplastisches Harz umfasst und das Verfahren ferner das Aushärten des teilweise ausgehärteten duroplastischen Harzes umfasst.
  9. Verfahren nach Anspruch 7 oder 8, ferner umfassend: Einführen von Durchgangslöchern in das erste Substrat und Freilegen von Abschnitten der ersten leitfähigen Schicht der elektronischen Komponente; und Einführen von leitfähigem Material in die Durchgangslöcher, um die erste leitfähige Schicht der elektronischen Komponente elektrisch mit der zweiten leitfähigen Schicht zu verbinden.
  10. Verfahren nach einem der Ansprüche 7 bis 9, ferner das Strukturieren der zweiten leitfähigen Schicht umfassend, um Regionen des ersten Substrats freizulegen, wobei die Durchgangslöcher in die Regionen des ersten Substrats eingeführt sind.
  11. Verfahren nach einem der Ansprüche 7 bis 10, ferner umfassend: Aufbringen einer weiteren leitfähigen Schicht auf das erste Substrat, und Strukturieren der weiteren leitfähigen Schicht, um Kontaktpads zu produzieren.
  12. Verfahren nach einem der Ansprüche 7 bis 11, ferner das Ätzen einer äußersten Oberfläche der ersten leitfähigen Schicht der elektronischen Komponente und das Vergrößern der Oberflächenrauigkeit umfassend.
  13. Verfahren nach Anspruch 12, wobei das Ätzen das Ätzen der Korngrenzen der ersten leitfähigen Schicht der elektronischen Komponente umfasst.
  14. Verfahren nach einem der Ansprüche 7 bis 13, ferner das Laminieren eines zweiten Substrats auf einer zweiten Oberfläche der elektronischen Komponente umfassend, wobei die zweite Oberfläche der ersten Oberfläche entgegengesetzt ist.
  15. Verfahren nach Anspruch 14, ferner das Laminieren einer vierten leitfähigen Schicht auf das zweite Substrat umfassend.
  16. Elektronische Komponente, umfassend: eine erste dielektrische Schicht, die eine organische Komponente mit einer Zersetzungstemperatur von mindestens 180°C umfasst; ein Halbleiter-Die, das in die erste dielektrische Schicht eingebettet ist; eine zweite dielektrische Schicht, die auf einer ersten Oberfläche der ersten dielektrischen Schicht und einer ersten Oberfläche des Halbleiter-Die angeordnet ist, wobei die zweite dielektrische Schicht eine photodefinierbare Polymerzusammensetzung umfasst und eine Vielzahl von abgegrenzten Öffnungen definiert, wobei mindestens eine erste abgegrenzte Öffnung auf der ersten Oberfläche der ersten dielektrischen Schicht angeordnet ist und mindestens eine zweite abgegrenzte Öffnung auf dem Halbleiter-Die angeordnet ist; und eine erste leitfähige Schicht, die in den mindestens einen ersten und zweiten abgegrenzten Öffnungen angeordnet ist, wobei eine obere Oberfläche der ersten leitfähigen Schicht im Wesentlichen koplanar ist mit einer oberen Oberfläche der zweiten dielektrischen Schicht.
  17. Elektronische Komponente nach Anspruch 16, ferner eine zweite leitfähige Schicht umfassend, die mindestens auf Regionen der zweiten dielektrischen Schicht und der ersten leitfähigen Schicht angeordnet ist.
  18. Elektronische Komponente nach Anspruch 17, wobei die zweite leitfähige Schicht eine Umverteilungsstruktur umfasst, die das Halbleiter-Die mit einem leitfähigen Bereich der ersten leitfähigen Schicht verbindet, die auf der ersten Oberfläche der ersten dielektrischen Schicht angeordnet ist.
  19. Elektronische Vorrichtung nach Anspruch 17 oder Anspruch 18, wobei eine äußerste Oberfläche der zweiten leitfähigen Schicht geätzte Korngrenzen umfasst.
  20. Elektronische Komponente nach einem der Ansprüche 16 bis 19, ferner eine Keimschicht umfassend, die auf Seitenflächen mindestens einer Durchkontaktierung ausgebildet ist, die sich an Abschnitten der ersten dielektrischen Schicht und an der ersten leitfähigen Schicht durch die erste dielektrische Schicht erstreckt.
  21. Elektronische Komponente nach einem der Ansprüche 16 bis 20, wobei die erste dielektrische Schicht eine Ausnehmung umfasst und das Halbleiter-Die in der Ausnehmung angeordnet ist.
  22. Elektronische Komponente nach Anspruch 21, ferner einen Abstandhalter umfassend, der zwischen einer Seitenfläche des Halbleiter-Die und einer Seitenfläche der Ausnehmung angeordnet ist.
  23. Elektronische Komponente nach Anspruch 22, wobei die zweite dielektrische Schicht an dem Abstandhalter angeordnet ist.
  24. Elektronische Komponente nach einem der Ansprüche 16 bis 23, ferner eine zusätzliche leitfähige Schicht umfassend, die zwischen der ersten Oberfläche der ersten dielektrischen Schicht und der ersten leitfähigen Schicht angeordnet ist.
  25. Elektronische Komponente nach Anspruch 24, wobei das Halbleiter-Die einen Metallüberzug aufweist, wobei der Metallüberzug im Wesentlichen koplanar mit der zusätzlichen leitfähigen Schicht ist.
  26. Elektronische Komponente nach einem der Ansprüche 16 bis 25, wobei die erste dielektrische Schicht einen Füllstoff umfasst.
  27. Verfahren, umfassend: Einbetten eines Halbleiter-Die in eine erste dielektrische Schicht, die eine organische Komponente mit einer Zersetzungstemperatur von mindestens 180°C umfasst; Aufbringen einer zweiten dielektrischen Schicht auf eine erste Oberfläche der ersten dielektrischen Schicht und eine erste Oberfläche des Halbleiter- Die, wobei die zweite dielektrische Schicht eine photodefinierbare Polymerzusammensetzung umfasst; Definieren einer Vielzahl von Öffnungen in der zweiten dielektrischen Schicht, wobei mindestens eine Öffnung auf der ersten Oberfläche der ersten dielektrischen Schicht angeordnet ist und mindestens eine Öffnung auf dem Halbleiter-Die angeordnet ist; und Aufbringen eines leitfähigen Materials in den Öffnungen, wobei die zweite dielektrische Schicht und das leitfähige Material eine im Wesentlichen koplanare obere Oberfläche aufweisen.
  28. Verfahren nach Anspruch 27, ferner das Aufbringen einer leitfähigen Schicht mindestens auf Regionen der zweiten dielektrischen Schicht und des leitfähigen Materials umfassend.
  29. Verfahren nach Anspruch 28, ferner das Strukturieren der leitfähigen Schicht umfassend, um eine Umverteilungsstruktur bereitzustellen, und um zwei oder mehr abgegrenzte Regionen, die das leitfähige Material umfassen, miteinander zu verbinden.
  30. Verfahren nach Anspruch 28 oder Anspruch 29, ferner das Ätzen einer äußersten Oberfläche der leitfähigen Schicht umfassend.
  31. Verfahren nach Anspruch 30, wobei die Korngrenzen der äußersten Oberfläche bevorzugt geätzt werden.
  32. Verfahren nach einem der Ansprüche 27 bis 31, wobei die erste dielektrische Schicht ausgehärtetes duroplastisches Harz und eine Ausnehmung umfasst und das Halbleiter-Die in der Ausnehmung angeordnet ist.
  33. Verfahren nach Anspruch 32, das ferner das Anordnen eines Abstandhalters zwischen einer Seitenfläche des Halbleiter-Die und einer Seitenfläche der Ausnehmung umfasst.
  34. Verfahren nach Anspruch 33, wobei die zweite dielektrische Schicht auf den Abstandhalter aufgebracht wird.
  35. Verfahren nach einem der Ansprüche 27 bis 34, wobei sich die zweite dielektrische Schicht von der ersten dielektrischen Schicht zum Halbleiter-Die erstreckt.
  36. Verfahren nach einem der Ansprüche 27 bis 35, ferner das Auftragen einer Keimschicht auf Seitenflächen mindestens eines Durchgangslochs, das sich durch die erste dielektrische Schicht erstreckt, auf die zweite dielektrische Schicht und auf das leitfähige Material umfassend.
  37. Verfahren nach Anspruch 36, wobei die Keimschicht durch stromloses Galvanisieren aufgebracht wird.
  38. Verfahren nach Anspruch 36, wobei die Keimschicht durch direkte Metallisierung aufgebracht wird.
  39. Verfahren nach Anspruch 38, wobei das leitfähige Material auf die Keimschicht aufgebracht und in das Durchgangsloch eingeführt wird.
  40. Verfahren nach Anspruch 39, wobei das leitfähige Material durch Galvanisierung aufgebracht wird.
  41. Verfahren nach Anspruch 40, wobei die leitfähige Schicht durch Galvanisierung auf das leitfähige Material aufgebracht wird.
  42. Verfahren nach Anspruch 41, ferner das Entfernen von Abschnitten der Keimschicht umfassend, die vom leitfähigen Material und/oder der leitfähigen Schicht nicht abgedeckt sind.
  43. Verfahren nach Anspruch 42, wobei die Keimschicht durch Nassätzen entfernt wird.
  44. Verfahren, umfassend: Einbetten eines Halbleiter-Die in eine erste dielektrische Schicht, die eine organische Komponente mit einer Zersetzungstemperatur von mindestens 180°C umfasst; Aufbringen einer zweiten dielektrischen Schicht auf eine erste Oberfläche der ersten dielektrischen Schicht und eine erste Oberfläche des Halbleiter-Die, wobei die zweite dielektrische Schicht eine photodefinierbare Polymerzusammensetzung umfasst; Definieren einer Vielzahl von Öffnungen in der zweiten dielektrischen Schicht, wobei mindestens eine Öffnung auf der ersten Oberfläche der ersten dielektrischen Schicht angeordnet ist und mindestens eine Öffnung auf dem Halbleiter-Die angeordnet ist; Aufbringen eines leitfähigen Materials in den Öffnungen, wobei die zweite dielektrische Schicht und das leitfähige Material eine im Wesentlichen koplanare obere Oberfläche aufweisen; Aufbringen einer leitfähigen Schicht, die das leitfähige Material, das in mindestens zweien der Öffnungen angeordnet ist, elektrisch koppelt; Laminieren eines ersten Substrats auf die zweite dielektrische Schicht und die leitfähige Schicht; Laminieren einer zweiten leitfähigen Schicht auf das erste Substrat; und elektrisches Koppeln der zweiten leitfähigen Schicht mit der ersten leitfähigen Schicht.
  45. Verfahren nach Anspruch 44, wobei das erste Substrat ein teilweise ausgehärtetes duroplastisches Harz umfasst, und das Verfahren ferner das Härten des teilweise ausgehärteten duroplastischen Harzes umfasst.
  46. Verfahren nach Anspruch 44 oder Anspruch 45, wobei das elektrische Koppeln der zweiten leitfähigen Schicht mit der ersten leitfähigen Schicht das Einführen eines Durchgangslochs von der zweiten leitfähigen Schicht durch das erste Substrat zu der ersten leitfähigen Schicht und das Einführen von leitfähigem Material in das Durchgangsloch umfasst.
  47. Verfahren nach einem der Ansprüche 44 bis 46, ferner das Auftragen einer Keimschicht auf Seitenflächen mindestens eines Durchgangslochs, das sich durch die erste dielektrische Schicht erstreckt, auf die zweite dielektrische Schicht und auf das leitfähige Material umfassend.
  48. Verfahren nach Anspruch 47, wobei das leitfähige Material und die leitfähige Schicht mittels Galvanisierung auf die Keimschicht aufgebracht werden.
DE102016123129.0A 2015-11-30 2016-11-30 Elektronische Komponente und Verfahren Active DE102016123129B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/953,865 US9831147B2 (en) 2015-11-30 2015-11-30 Packaged semiconductor device with internal electrical connections to outer contacts
US14/953,865 2015-11-30

Publications (2)

Publication Number Publication Date
DE102016123129A1 true DE102016123129A1 (de) 2017-06-01
DE102016123129B4 DE102016123129B4 (de) 2022-01-05

Family

ID=58692802

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016123129.0A Active DE102016123129B4 (de) 2015-11-30 2016-11-30 Elektronische Komponente und Verfahren

Country Status (3)

Country Link
US (1) US9831147B2 (de)
CN (1) CN107017211B (de)
DE (1) DE102016123129B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019103281A1 (de) * 2019-02-11 2020-08-13 Infineon Technologies Ag Die-gehäuse und verfahren zum bilden eines die-gehäuses

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3621104A1 (de) 2018-09-05 2020-03-11 Infineon Technologies Austria AG Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
EP3633717A1 (de) * 2018-10-05 2020-04-08 Infineon Technologies Austria AG Halbleiterbauelement, halbleiterkomponente und verfahren zur herstellung eines halbleiterbauelements

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835895B1 (en) * 1996-12-19 2004-12-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US20080136002A1 (en) 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US7812434B2 (en) 2007-01-03 2010-10-12 Advanced Chip Engineering Technology Inc Wafer level package with die receiving through-hole and method of the same
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US8927339B2 (en) * 2010-11-22 2015-01-06 Bridge Semiconductor Corporation Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8343808B2 (en) * 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US20130075928A1 (en) * 2011-09-23 2013-03-28 Texas Instruments Incorporated Integrated circuit and method of making
DE102013111569B4 (de) 2012-10-19 2021-05-06 Infineon Technologies Ag Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
KR102506703B1 (ko) * 2014-12-16 2023-03-03 데카 테크놀로지 유에스에이 인코포레이티드 반도체 패키지를 마킹하는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019103281A1 (de) * 2019-02-11 2020-08-13 Infineon Technologies Ag Die-gehäuse und verfahren zum bilden eines die-gehäuses
DE102019103281B4 (de) 2019-02-11 2023-03-16 Infineon Technologies Ag Verfahren zum bilden eines die-gehäuses

Also Published As

Publication number Publication date
US20170154831A1 (en) 2017-06-01
DE102016123129B4 (de) 2022-01-05
US9831147B2 (en) 2017-11-28
CN107017211A (zh) 2017-08-04
CN107017211B (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
AT503191B1 (de) Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE69128307T2 (de) Prozess und Struktur für mehrschichtige Zusammenschaltung mit hoher Dichte
EP2286644B1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE3888552T2 (de) Elektronische Packungsstruktur.
DE60132397T2 (de) Verfahren zur Herstellung eines thermisch leitenden Substrats mit Leiterrahmen und Wärmestrahlungsplatte
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102015120745B4 (de) Chip-Schutzumhüllung und -verfahren
DE102014111195B4 (de) Verfahren zur Herstellung einer Chip-Anordnung und eine Chip-Anordnung
AT516639B1 (de) Verfahren zur Fertigung eines elektronischen Moduls
DE102008000842A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102014101366B3 (de) Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
WO2016091995A1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE102016123129B4 (de) Elektronische Komponente und Verfahren
DE102011083627A1 (de) Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
DE112019005240T5 (de) Durchkontaktierungsverdrahtungssubstrat, Verfahren zu seiner Herstellung und Halbleitervorrichtungs-Montagekomponente
DE102012106280B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102009029870A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung und Halbleiteranordnung
DE102013221153A1 (de) Embedding-technologie mit hohem wirkungsgrad
DE102018100139A1 (de) Verfahren zum Herstellen einer mehrlagigen Leiterplatte sowie Leiterplatte
DE202009009950U1 (de) Elektronische Baugruppe

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102016015985

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative