CN110268520B - 用于集成功率芯片以及形成散热器的汇流条的方法 - Google Patents

用于集成功率芯片以及形成散热器的汇流条的方法 Download PDF

Info

Publication number
CN110268520B
CN110268520B CN201780078921.1A CN201780078921A CN110268520B CN 110268520 B CN110268520 B CN 110268520B CN 201780078921 A CN201780078921 A CN 201780078921A CN 110268520 B CN110268520 B CN 110268520B
Authority
CN
China
Prior art keywords
circuit
substrate
power electronic
manufacturing
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780078921.1A
Other languages
English (en)
Other versions
CN110268520A (zh
Inventor
弗里德瓦尔德·基尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institut Vedecom
Original Assignee
Institut Vedecom
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut Vedecom filed Critical Institut Vedecom
Publication of CN110268520A publication Critical patent/CN110268520A/zh
Application granted granted Critical
Publication of CN110268520B publication Critical patent/CN110268520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

一种方法，其包括：1)制造基板(EB1)，该基板集成至少一个电子芯片(MT、MD)，该芯片介于层压绝缘内层和/或层压导电内层之间；2)通过树脂预浸料的介电部分(PP1、PP2、PP3)将金属汇流条段(BB1、BB2、BB3)机械紧固到基板的相对的上表面和下表面上的预定的间隔开的位置；并且3)对于相对的上表面和下表面中的每一个，通过电解沉积金属层(ME)使紧固在所讨论的面上的汇流条段和电子芯片的电极互连，因此，形成包括汇流条(BBH、BBL)的电力电子电路，该汇流条形成散热器。

Description

用于集成功率芯片以及形成散热器的汇流条的方法
相关申请的交叉引用
本发明要求于2016年12月19日提交的法国申请1662804的优先权，其内容(文本、附图及权利要求)通过引用并入本文。
技术领域
本发明一般涉及电力电子领域。更具体地，本发明涉及一种用于集成电子功率芯片且使汇流条互连的方法，该汇流条在诸如转换器和功率模块的电力电子器件中形成散热器。本发明还涉及通过实施上述方法获得的电力电子器件。
背景技术
诸如功率转换器之类的电力电子器件在诸如运输、工业、照明、供暖等许多活动领域中显著存在。随着朝向可再生且产生较少CO2排放的能源进行能量过渡，电力电子技术将进一步普及，并且将不得不应对日益增长的经济和技术限制。
当前的研究和开发集中于降低成本、增加功率密度、增加可靠性、减少寄生元件和耗散能量的热传递。
在现有技术中，通常使用所谓的HDI(英语为“高密度互连”)技术，以提高集成水平并减小功率电路的尺寸。通常在英语中称为“印刷电路板”的PCB印刷电路板上实施的HDI技术是建立在对构件的空间布置的优化之上，特别是通过使用称为“引线框架”的带有铜迹线电路的陶瓷带和陶瓷板以互连表面贴装部件，或者在更为先进的技术中，使用填充铜的称为“微孔”的微孔以互连嵌入部件。其使用激光钻孔以及各种焊接技术，例如钎焊、称为TLP焊接的瞬时液相焊接或金属纳米颗粒粉末烧结。
然而，面对大规模生产所需的成本降低以及集成水平和紧凑性的提高，HDI技术遇到了局限性。可以实现的集成度受到通过带和微型过孔的互连所占用的空间的限制。这些通过带或电缆的互连引入了寄生电感，这些寄生电感与较高的切波频率或切换频率相互对立。然而，增加切换频率通常有利于紧凑性，尤其是在功率转换器中。减少寄生电感是必需的，以减少所产生的热、保护电路免遭潜在的破坏性过电压并且改善对电磁辐射的控制。
需要高性能冷却以将有源元件和无源部件温度保持在临界值以下，从而实现热平衡并保证功率电路的可靠性。具有越来越小的面积的硅芯片以及诸如碳化硅的新功率半导体的可用性允许更高的电流密度以及切波频率的增加，这允许功率电路的更高的紧凑性。但是为此，功率电路的架构和所使用的技术应该确保电路的更高的紧凑性。但是为此，功率电路的架构和所使用的技术必须确保尽可能接近元件的耗散能量的提取。有必要优化由部件构成的热源以及由散热装置构成的散热器之间的热路径。
在已知技术中，在转移至空气中或冷却液中之前，热量应该穿过不同的层，例如焊料、镀铜介电衬底、金属底板、热界面材料以及散热器的质量。
发明内容
现在看来有必要提出一种新技术，以制造具有优异散热性能并允许针对所应用的各种约束进行更好优化的电力电子器件。
根据第一方面，本发明涉及一种方法，用于集成电子功率芯片和形成散热器的汇流条，以实现电力电子电路。根据本发明，该方法包括：
-制造集成至少一个电子芯片的基板，该电子芯片介于绝缘层压内层和/或导电层压内层之间；
-通过树脂预浸料的介电部，将金属汇流条段机械紧固到基板的相对的上表面和下表面上的预定的间隔开的位置；并且
-对于相对的上表面和下表面中的每一个，通过金属层电沉积使紧固到所讨论的表面的金属汇流条段和电子芯片的电极互连，从而形成包括汇流条的电力电子电路，该汇流条形成散热器。
根据本发明方法的特定特征，对基板的制造包括层压两个层压板的步骤，这两个层压板具有树脂预浸料的介电层，所述树脂预浸料的介电层包括在该介电层之间的电子芯片，并且层压板的外表面由金属箔形成。
根据另一特定特征，对基板的制造包括通过机械加工去除材料的步骤，以在基板中制成至少一个腔体并使电子芯片的至少一个接触面露出。
根据另一特定特征，对基板的制造包括电解沉积金属共形层的步骤。
根据另一特定特征，对基板的制造包括用于以金属填充的电解沉积的步骤。
根据另一特定特征，对基板的制造包括通过光刻和湿法蚀刻精确限定连接图案的步骤。
根据另一方面，本发明涉及一种电力电子电路，其通过实施如上简述的方法而获得，用于该方法的不同制造步骤的金属是铜。
根据另一方面，本发明涉及一种电力电子器件，其包括如上所述的至少两个电路，其中称为上部电路的第一电路堆叠在称为下部电路的第二电路上，上部电路和下部电路通过其相应的汇流条而机械且电气地连接，至少一个中央冷却液循环空间位于上部电路和下部电路之间，并且中央冷却液循环空间形成在汇流条的部段之间。
根据特定特征，该器件还包括至少一个上部冷却液循环空间，其位于该装置的上部部分，并且上部冷却液循环空间形成在上部电路的上部汇流条的部段和上部介电层之间。
根据另一特定特征，该装置还包括至少一个下部冷却液循环空间，其位于该装置的下部部分，并且该下部冷却液循环空间形成在下部电路的下部汇流条的部段和下部介电层之间。
附图说明
通过参照附图阅读以下对本发明的多个特定实施例的详细描述，将使本发明的其他优点和特征更清楚地显现，其中：
图1至图13是简化剖视图，其示出了根据本发明的用于集成电子功率芯片以及形成散热器的汇流条的方法的步骤；并且
图14和图15是示出了根据本发明的电力电子器件的第一实施例和第二实施例的简化剖视图，其中通过空气和冷却液进行散热。
具体实施方式
现在将在实现晶体管开关桥臂或半桥形式的电力电子器件或模块的范围内描述根据本发明的方法的特定实施例。传统上，桥支路包括上部晶体管和下部晶体管以及相关的二极管，该上部晶体管和下部晶体管分别在英语中称为“低端”和“高端”。这些器件可以连接以形成完整的开关桥，或者并联连接以通过期望的电流。
通常，在本发明中使用印刷电路的已知且熟练掌握的制造技术，以集成电子芯片。因此，可以在根据本发明的方法中使用不同制造技术的组合，包括层压、光刻、金属电沉积以及湿法蚀刻。金属电沉积将特别用于电子芯片和汇流条的互连。
参照图1至图13，现在详细描述在根据本发明的集成电子功率芯片和汇流条互连的集成方法中所涉及的不同制造步骤。
图1和图2示出了制造层压板LA1的初始制造步骤，该层压板LA1由涂有导电金属箔FC1的介电层CD1形成。
介电层CD1是厚的预浸料板，其通常由涂有环氧型树脂且部分聚合的编织玻璃纤维电介质组成。导电金属箔FC1通常是层压在介电层CD1上的铜箔，如图2所示。
在图3的步骤中，例如呈功率晶体管MT和二极管MD的形式的部件芯片在预定位置处转移到层压板LA1的介电层CD1。这里使用未示出的指标装置来安装芯片。
图4的步骤示出了带有芯片MT和MD的层压板LA1与另一层压板LA2的层压，该另一层压板LA2通过图1和图2的步骤获得。在这个阶段，介电层CD1和CD2仍然仅部分聚合。然后将芯片MT和MD夹设在层压板LA1和LA2之间，更精确地，夹设在层压板的介电层CD1和CD2之间。层压板LA1和LA2彼此之间的层压通常通过按压以及进真空层压炉处理来实现。
在图5中，当从真空层压炉出来时获得了基板EB1，在基板EB1中，芯片MT和MD埋设在介电层CD中，该介电层CD完全聚合并来源于层CD1和CD2的层压。铜箔FC1和FC2构成基板EB1的相对的上表面和下表面。
在图6的步骤中，通过例如借助激光进行加工而去除材料的操作在基板EB1的上表面和下表面上进行，并且腔体CA1至腔体CA5自基板的两侧制成，以使芯片MT和MD的接触面露出。
在图7的步骤中，制成金属层CF，其符合基板EB1的已加工的上表面和下表面。层CF通常是通过电解沉积制成的铜层。
在图8的步骤中，执行填充电解沉积，以通过铜完全填充腔体CA1至CA5以及基板EB1的相对的整个上表面和下表面。然后，基板EB1的上表面和下表面完全平坦并覆盖有铜。
图9和图10的步骤涉及芯片MT和MD的电连接图案的精确限定。
在图9的步骤中，将光刻胶树脂PS涂覆在基板EB1的上表面和下表面上，然后通过使用丝网印刷掩模并暴露于紫外线辐射而以传统方式限定且显露出在湿法蚀刻中待蚀刻的表面部分。图9示出了准备用于湿法蚀刻铜的基板EB1以及待去除的铜部分CP1至CP8。
在图10的步骤中，已经通过湿法蚀刻去除铜部分CP1至CP8，从而精确地限定出连接图案。从腔体PD1至PD8去除铜部分CP1至CP8使得下面的介电层CD的部分显现。
图11至图13示出了上部汇流条BBH和下部汇流条BBL在基板EB1的相对的上表面和下表面上的互连。除了它们的供电或其他常见功能之外，此处的上部汇流条BBH和下部汇流条BBL用于形成设置在基板EB1的相对的上表面和下表面上的散热器。汇流条BBH、BBL通常由铜制成。
如图11所示，上部汇流条BBH和下部汇流条BBL各自由多个汇流条段BB1H、BB2H、BB3H以及BB1L、BB2L、BB3L形成，这些汇流条段例如通过机械加工预先切割，或者可能通过模制获得。
预浸料的介电部分PP1H、PP2H、PP3H转移到汇流条段BB1H，BB2H，BB3H的对应面，对应面用于紧贴到基板EB1的上表面。预浸料的介电部分PP1L、PP2L、PP3L转移到汇流条段BB1L、BB2L、BB3L的对应面，该对应面用于紧贴到基板EB1的下表面。预浸料的介电部分PP1H、PP2H、PP3H以及PP1L、PP2L、PP3L设置成填充基板EB1的上部腔体和下部腔体并与下面的介电层CD的显现部分PD1至PD4以及显现部分PD5至PD8粘合。
因此，基板EB1夹设在汇流条段BB1H、BB2H、BB3H以及汇流条段BB1L、BB2L、BB3L之间。汇流条段BB1H、BB2H、BB3H以及汇流条段BB1L、BB2L、BB3L通过预浸料的介电部分PP1H、PP2H、PP3H以及预浸料的介电部分PP1L、PP2L、PP3L而抵靠基板EB1的上表面和下表面。
通过进真空层压炉处理实现对组装件的层压。图12示出了当基板EB1从真空层压炉中离开时，具有已组装的汇流条段的基板EB1的状态。在该阶段，通过介电部分的完全聚合而将汇流条段机械地紧固至电路。在此阶段完成用于使电路绝缘的介电图案。
图13的步骤是金属化和焊接步骤，其允许完成电路的导电元件和形成基板EB1的形成散热器的汇流条的互连。
如图13所示，铜层MEH和MEL通过电解沉积在基板EB1的上部部分和下部部分上。
铜层MEH沉积在基板EB1的上部部分上并使汇流条BBH的汇流条段BB1H，BB2H及BB3H和晶体管MT及二极管MD芯片的上表面互连，该晶体管MT及二极管MD芯片的上表面例如对应于漏极电极和阴极电极。铜层MELL沉积在基板EB1的下部部分并使汇流条BBL的汇流条段BB1L、BB2L和BB3L以及晶体管芯片MT和二极管芯片MD的下表面互该晶体管芯片MT和二极管芯片MD的下表面对应于源极电极和阳极电极。
如上参照图1至图13所述的根据本发明的方法允许制造基本电路单元，其可以通过夹层架构组装以构成复杂性更高或更低的电力电子器件。通常在压力机中并进炉处理来实现对基本单元的组装。通过焊接来制成两个单元之间的机械连接和电连接。注意到，通过在多个生产线上生产基本电路单元，可以实现制造的并行化。
根据本发明的基本电路单元的架构允许由汇流条形成的散热器和电子芯片的电极之间的直接铜接触。由位于电子芯片两侧并与电子芯片直接接触的铜质块构成的散热器允许有效地热提取。此外，连接导体的长度被最小化，这有助于寄生电感的减小并进一步提高紧凑性。
图14示出了电力电子器件的第一实施例EM1，该电力电子器件通过堆叠两个基本电路单元BCHS和BCLS而构成。这里的装置EM1是由两个MOSFET晶体管以及两个续流二极管组成的晶体管桥臂。
通过组装汇流条在结合平面IP处实现两个堆叠的基本单元BCHS和BCLS的机械和电气连接。该组装可以例如通过称为TLP的瞬时液相焊接或其他焊接技术来实现。
装置EM1在此是通过冷却液并通过空气的混合冷却式实施例。
如图14所示，在此处，基本单元BBHS和BBLS的组装在器件的中心部分形成中央冷却液循环空间CC1和CC2。位于最靠近电子芯片处的这些冷却液循环空间CC1和CC2用于使载热冷却液的加压循环。在器件EM1的上部部分和下部部分中，形成散热器的汇流条BBH和BBL的开槽轮廓增加了与环境空气的热交换面积并有助于装置的冷却。
图15示出了电力电子器件的第二实施例EM2。器件EM2具有完整的液体冷却功能并适用于应用比装置EM1的功率更高的功率。
装置EM2与装置EM1的不同之处在于，装置EM2配备有控制电路CTRLHS和CTRLLS，其分别集成在装置EM2的上部部分和下部部分。控制电路CTRLHS和CTRLLS分别通过介电层DLHS和DLLS机械紧固到基本单元BCHS和BCLS的上部部分和下部部分，并且与基本单元BCHS和BCLS的上部部分和下部部分电绝缘。电路CTRLHS和CTRLLS各自包括根据已知技术制造的多个层压板。如果需要，有源元件和无源元件可以埋设在电路CTRLHS和CTRLLS的内层之间，或者可以通过钎焊或导电胶以传统方式表面设置在电路上。
如图15所示，在器件EM2的上部部分和下部部分处通过绝缘介电层DLHS和DLLS进行的对控制电路CTRLHS和CTRLLS的集成允许形成额外的上部冷却液循环空间CH1、CH2和下部冷却液循环空间CL1、CL2。位于中央空间CC1和CC2两侧的这些额外空间CH1、CH2和CL1、CL2允许增加对装置EM2的冷却。因此，通过载热液在靠近电子芯片的上表面和下表面的循环而更有效地冷却电子芯片。
根据本发明的电力电子器件的其他实施例当然是可能的。因此，例如，器件的上部部分和/或下部部分可以仅用介电层封闭，而不必在该位置处设置控制电路。
本发明不限于这里作为示例描述的特定实施例。根据本发明的应用，本领域技术人员可以进行属于所附权利要求范围内的各种修改和变型。

Claims (10)

1.一种用于集成电子功率芯片和形成散热器的汇流条方法，以实现电力电子电路，其特征在于，所述方法包括：
- 制造集成至少一个电子芯片的基板，所述电子芯片介于绝缘层压内层和/或导电层压内层之间；
- 通过树脂预浸料的介电部分，将金属汇流条段机械地紧固到所述基板（EB1）的相对的上表面和下表面上的预定的间隔开的位置；并且
- 对于所述相对的上表面和下表面中的每一个，通过金属层电沉积使紧固到所讨论的表面的所述金属汇流条段和所述电子芯片的电极互连，因此形成包括汇流条的所述电力电子电路，所述汇流条形成散热器。
2.根据权利要求1所述的方法，其特征在于，对所述基板的所述制造包括层压两个层压板的步骤，两个所述层压板具有树脂预浸料的介电层，所述树脂预浸料的介电层在所述介电层之间包括所述电子芯片，两个所述层压板的外表面由金属箔形成。
3.根据权利要求1或2所述的方法，其特征在于，对所述基板的所述制造包括通过机械加工去除材料的步骤，以在所述基板中形成至少一个腔体，并且使所述电子芯片的至少一个接触面露出。
4.根据权利要求1或2所述的方法，其特征在于，对所述基板的所述制造包括电解沉积金属共形层的步骤。
5.根据权利要求1或2所述的方法，其特征在于，对所述基板的所述制造包括用于以金属填充的电解沉积的步骤。
6.根据权利要求1或2所述的方法，其特征在于，对所述基板的所述制造包括通过光刻和湿法蚀刻精确限定连接图案的步骤。
7.一种电力电子电路，其特征在于，是通过实施根据权利要求1至6中任一项所述的方法获得的，用于所述方法的不同制造步骤的金属是铜。
8.一种电力电子器件，其特征在于，包括至少两个根据权利要求7所述的电力电子电路，称为上部电路的第一电路堆叠在称为下部电路的第二电路上，所述上部电路和下部电路通过其相应汇流条机械且电气连接，并且，所述电力电子期间包括位于所述上部电路和下部电路之间的至少一个中央冷却液循环空间，所述中央冷却液循环空间形成在所述汇流条的部段之间。
9.根据权利要求8所述的电力电子器件，其特征在于，还包括至少一个上部冷却液循环空间，其位于所述器件的上部部分，所述上部冷却液循环空间形成在所述上部电路的上部汇流条的部段和上部介电层之间。
10.根据权利要求8或9所述的电力电子器件，其特征在于，还包括至少一个下部冷却液循环空间，其位于所述电力电子器件的下部部分，所述下部冷却液循环空间形成在所述下部电路的下部汇流条的部段和下部介电层之间。
CN201780078921.1A 2016-12-19 2017-12-06 用于集成功率芯片以及形成散热器的汇流条的方法 Active CN110268520B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1662804 2016-12-19
FR1662804A FR3060846B1 (fr) 2016-12-19 2016-12-19 Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques
PCT/FR2017/053408 WO2018115625A2 (fr) 2016-12-19 2017-12-06 Procédé d'intégration de puces de puissance et de bus barres formant dissipateurs thermiques

Publications (2)

Publication Number Publication Date
CN110268520A CN110268520A (zh) 2019-09-20
CN110268520B true CN110268520B (zh) 2023-04-07

Family

ID=58228263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780078921.1A Active CN110268520B (zh) 2016-12-19 2017-12-06 用于集成功率芯片以及形成散热器的汇流条的方法

Country Status (6)

Country Link
US (1) US10804183B2 (zh)
EP (1) EP3555916A2 (zh)
JP (1) JP2020515035A (zh)
CN (1) CN110268520B (zh)
FR (1) FR3060846B1 (zh)
WO (1) WO2018115625A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3094567B1 (fr) * 2019-03-28 2021-05-21 Inst Vedecom Procédé de fabrication bas coût d’un élément modulaire de commutation de puissance
FR3095779B1 (fr) * 2019-05-06 2021-04-16 Safran Procede de fabrication d’un module electronique de puissance
FR3095778B1 (fr) * 2019-05-06 2022-06-03 Safran Procede de fabrication d’un module electronique de puissance
EP4135029A1 (en) * 2021-08-11 2023-02-15 Hamilton Sundstrand Corporation Power semiconductor cooling assembly

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003044859A1 (fr) * 2001-11-22 2003-05-30 Sony Corporation Module de circuit multipuce et procede de fabrication associe
EP1443560A2 (en) * 2003-01-30 2004-08-04 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
CN1620225A (zh) * 2003-11-20 2005-05-25 松下电器产业株式会社 叠层衬底及其制法和采用该衬底的模件的制造方法及装置
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
CN106057749A (zh) * 2015-04-10 2016-10-26 株式会社吉帝伟士 半导体封装件及其制造方法
CN106129041A (zh) * 2010-07-19 2016-11-16 德塞拉股份有限公司 具有面阵单元连接体的可堆叠模塑微电子封装

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427646B (zh) * 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
EP2213148A4 (en) * 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
TWI443789B (zh) * 2008-07-04 2014-07-01 Unimicron Technology Corp 嵌埋有半導體晶片之電路板及其製法
US8710669B2 (en) * 2009-05-20 2014-04-29 Nec Corporation Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
JP5577897B2 (ja) * 2010-07-02 2014-08-27 富士通株式会社 電子デバイスとその製造方法
US9728507B2 (en) * 2011-07-19 2017-08-08 Pfg Ip Llc Cap chip and reroute layer for stacked microelectronic module
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
AT514085B1 (de) * 2013-06-11 2014-10-15 Austria Tech & System Tech Leistungsmodul
US9585241B2 (en) * 2013-09-24 2017-02-28 Infineon Technologies Ag Substrate, chip arrangement, and method for manufacturing the same
US9576926B2 (en) * 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package
US20150214127A1 (en) * 2014-01-24 2015-07-30 Qualcomm Incorporated Integrated device comprising a substrate with aligning trench and/or cooling cavity
JP2015220282A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
US20160086930A1 (en) * 2014-09-24 2016-03-24 Freescale Semiconductor, Inc. Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor
KR102253473B1 (ko) * 2014-09-30 2021-05-18 삼성전기주식회사 회로기판
KR102268386B1 (ko) * 2014-09-30 2021-06-23 삼성전기주식회사 회로기판
US9337135B2 (en) * 2014-10-08 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pop joint through interposer
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
US10215504B2 (en) * 2015-04-06 2019-02-26 International Business Machines Corporation Flexible cold plate with enhanced flexibility
JP6462480B2 (ja) * 2015-04-28 2019-01-30 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6752553B2 (ja) * 2015-04-28 2020-09-09 新光電気工業株式会社 配線基板
US20170040266A1 (en) * 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
US9679801B2 (en) * 2015-06-03 2017-06-13 Apple Inc. Dual molded stack TSV package
JP2017028024A (ja) * 2015-07-17 2017-02-02 富士通株式会社 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
US10177090B2 (en) * 2015-07-28 2019-01-08 Bridge Semiconductor Corporation Package-on-package semiconductor assembly having bottom device confined by dielectric recess

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003044859A1 (fr) * 2001-11-22 2003-05-30 Sony Corporation Module de circuit multipuce et procede de fabrication associe
EP1443560A2 (en) * 2003-01-30 2004-08-04 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
CN1620225A (zh) * 2003-11-20 2005-05-25 松下电器产业株式会社 叠层衬底及其制法和采用该衬底的模件的制造方法及装置
CN106129041A (zh) * 2010-07-19 2016-11-16 德塞拉股份有限公司 具有面阵单元连接体的可堆叠模塑微电子封装
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
CN106057749A (zh) * 2015-04-10 2016-10-26 株式会社吉帝伟士 半导体封装件及其制造方法

Also Published As

Publication number Publication date
CN110268520A (zh) 2019-09-20
FR3060846B1 (fr) 2019-05-24
US10804183B2 (en) 2020-10-13
WO2018115625A3 (fr) 2018-08-16
EP3555916A2 (fr) 2019-10-23
JP2020515035A (ja) 2020-05-21
US20190311972A1 (en) 2019-10-10
FR3060846A1 (fr) 2018-06-22
WO2018115625A2 (fr) 2018-06-28

Similar Documents

Publication Publication Date Title
US9648722B2 (en) PCB embedded power module
CN110268520B (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
US5641944A (en) Power substrate with improved thermal characteristics
US6200407B1 (en) Method of making a multilayer circuit board having a window exposing an enhanced conductive layer for use as an insulated mounting area
JP6537739B2 (ja) 液冷システムによって冷却される少なくとも１つのパワーダイを備える少なくとも１つのパワーモジュールを備えるシステム
CN110291633B (zh) 用于可并行化集成功率芯片的方法以及电力电子模块
CN112713120A (zh) 功率电子组件及其产生方法
CN110383473B (zh) 配备有形成散热器的汇流条的电力电子电路及集成方法
CN101069283A (zh) 封装的热能管理装置以及制造这种装置的方法
US11515804B2 (en) Electrical power circuit for an electrical power converter
US10950513B2 (en) Method for integrating power chips and power electronics modules
EP4266842A1 (en) Printed-circuit-board structure and method for manufacturing
US20240237189A9 (en) Device embedded substrate and manufacturing method of same
US20240138053A1 (en) Device embedded substrate and manufacturing method of same
KR102277800B1 (ko) 방열판 일체형 파워 모듈 및 이의 제조방법
Böttcher et al. Concepts for realizing High-Voltage Power Modules by Embedding of SiC Semiconductors
JP2017011248A (ja) パワーデバイスモジュール基板とその製造方法
CN116711469A (zh) 在两侧上具有电子部件和热传导块状件的部件承载件
WO2024088555A1 (en) Semiconductor package
CN116209165A (zh) 制造部件承载件的方法和部件承载件
CN115151026A (zh) 内嵌电绝缘散热体的电路板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant