JP6239718B2 - 超小型電子パッケージを作製する方法 - Google Patents

超小型電子パッケージを作製する方法 Download PDF

Info

Publication number
JP6239718B2
JP6239718B2 JP2016199236A JP2016199236A JP6239718B2 JP 6239718 B2 JP6239718 B2 JP 6239718B2 JP 2016199236 A JP2016199236 A JP 2016199236A JP 2016199236 A JP2016199236 A JP 2016199236A JP 6239718 B2 JP6239718 B2 JP 6239718B2
Authority
JP
Japan
Prior art keywords
wire
substrate
wire bond
microelectronic
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016199236A
Other languages
English (en)
Other versions
JP2017038074A (ja
Inventor
コー，レイナルド
マーカリミ，ローラ
Original Assignee
インヴェンサス・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インヴェンサス・コーポレイション filed Critical インヴェンサス・コーポレイション
Publication of JP2017038074A publication Critical patent/JP2017038074A/ja
Application granted granted Critical
Publication of JP6239718B2 publication Critical patent/JP6239718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Mechanical Engineering (AREA)

Description

本明細書における本発明の実施形態は、パッケージオンパッケージアセンブリにおいて
用いることができる超小型電子パッケージを作製する種々の構造及び方法に関し、より詳
細には、パッケージオンパッケージ接続の一部分としてワイヤボンドを組み込むそのよう
な構造に関する。
［関連出願の相互参照］
本出願は２０１３年１月２９日に出願の米国特許出願第１３／７５２，４８５号の継続
出願であり、その特許出願は、２０１２年２月２４日に出願の米国特許出願第１３／４０
５，１２５号、現在、２０１３年２月１２日に発行の米国特許第８，３７２，７４１号の
継続出願であり、それらの特許文献の開示は引用することにより本明細書の一部をなすも
のとする。
半導体チップ等の超小型電子デバイスは、通常、他の電子構成要素への多数の入出力接
続を必要とする。半導体チップ又は他の同等のデバイスの入出力コンタクトは、通例、デ
バイスの表面を実質的に被覆するグリッド状のパターン（一般に「エリアアレイ」と呼ば
れる）、若しくはデバイスの前面の各縁に平行にかつ隣接して延在することができる細長
い列に配置されるか、又は前面の中央に配置される。通常、チップ等のデバイスはプリン
ト回路基板等の基板上に物理的に実装されなくてはならず、デバイスのコンタクトは回路
基板の導電性機構に電気的に接続されなくてはならない。
半導体チップは一般に、チップを製造し、回路基板又は他の回路パネル等の外部基板に
実装する間のそのチップの取扱いを容易にするパッケージにおいて提供される。例えば、
多くの半導体チップは、表面実装に適したパッケージにおいて提供される。この一般的な
タイプの多数のパッケージが種々の用途について提案されている。最も一般的には、その
ようなパッケージは、誘電体上にめっき又はエッチングされた金属構造体として形成され
た端子を有する、一般に「チップキャリア」と呼ばれる誘電体素子を含む。これらの端子
は通常、チップキャリア自体に沿って延在する薄いトレース等の機構によって、及びチッ
プのコンタクトと端子又はトレースとの間に延在する微細なリード線又は配線によって、
チップ自体のコンタクトに接続される。表面実装動作において、パッケージは、パッケー
ジ上の各端子が回路基板上の対応するコンタクトパッドと位置合わせされるように回路基
板上に配置される。端子とコンタクトパッドとの間にはんだ又は他の結合剤が提供される
。はんだを溶かすか若しくは「リフロー」させるようにアセンブリを加熱するか又は他の
形で結合剤を活性化させることによって、パッケージを定位置に永久結合することができ
る。
多くのパッケージが、パッケージの端子に取り付けられた、直径が約０．１ｍｍ及び約
０．８ｍｍ（５ミル及び３０ミル）のはんだボールの形態のはんだ塊を含む。パッケージ
の底面から突出するはんだボールのアレイを有するパッケージは、一般にボールグリッド
アレイすなわち「ＢＧＡ」パッケージと呼ばれる。ランドグリッドアレイすなわち「ＬＧ
Ａ」パッケージと呼ばれる他のパッケージは、はんだから形成される薄い層又はランドに
よって基板に固定される。このタイプのパッケージは非常に小型にすることができる。一
般に「チップスケールパッケージ」と呼ばれる或る特定のパッケージは、パッケージに組
み込まれたデバイスのエリアに等しいか又はそれよりも僅かにしか大きくない回路基板の
エリアを占有する。これによりアセンブリの全体サイズが低減し、基板上の様々なデバイ
ス間で短い相互接続を用いることが可能になり、ひいてはデバイス間の信号伝搬時間が制
限され、このためアセンブリの高速動作が容易になるという点でこれは有利である。
パッケージングされた半導体チップは、多くの場合に「積層」構成において提供される
。積層構成では、１つのパッケージが例えば回路基板上に設けられ、別のパッケージが第
１のパッケージの上に実装される。これらの構成によって、回路基板上の単一の接地面積
内に複数の異なるチップが実装されることを可能にすることができ、パッケージ間の短い
相互接続を提供することによって高速動作を更に容易にすることができる。多くの場合に
、この相互接続距離は、チップ自体の厚みよりも僅かにしか大きくない。チップパッケー
ジの積層内で相互接続を達成するために、（最上部のパッケージを除いて）各パッケージ
の両側において機械的接続及び電気的接続のための構造を与えることが必要である。これ
は例えば、チップが実装される基板の両側にコンタクトパッド又はランドを設けることに
よって行われ、パッドは導電性ビア等によって基板を通じて接続される。下側の基板の上
部のコンタクトと次に高い基板の底部のコンタクトとの間の間隙を埋めるのにはんだボー
ル等が用いられてきた。はんだボールは、コンタクトを接続するために、チップの高さよ
りも高くなくてはならない。積層チップ構成及び相互接続構造の例が、米国特許出願公開
第２０１０／０２３２１２９号（「’１２９号公開」）において提供されている。この文
献の開示内容は引用することによりその全体が本明細書の一部をなすものとする。
超小型電子パッケージを回路基板に接続するために、及び超小型電子パッケージングに
おける他の接続のために、細長いポスト又はピンの形態のマイクロコンタクト素子を用い
ることができる。幾つかの例では、マイクロコンタクトは、１つ又は複数の金属層を含む
金属構造体をエッチングしてマイクロコンタクトを形成することによって形成されている
。エッチングプロセスによってマイクロコンタクトのサイズが制限される。従来のエッチ
ングプロセスは通常、本明細書において「アスペクト比」と呼ばれる高さ対最大幅の比が
大きいマイクロコンタクトを形成することができない。かなりの高さ及び隣接するマイク
ロコンタクト間の非常に小さなピッチ又は間隔を有するマイクロコンタクトのアレイを形
成することは、困難又は不可能であった。さらに、従来のエッチングプロセスによって形
成されるマイクロコンタクトの構成は限られている。
当該技術分野における上述したあらゆる進歩にもかかわらず、超小型電子パッケージの
作製及び試験における更なる改善が依然として望ましい。
超小型電子アセンブリが、反対に位置する第１の表面と第２の表面とを有する基板を含
むことができる。超小型電子素子が第１の表面の上に重なることができ、第１の導電性素
子が第１の表面又は第２の表面のうちの少なくとも一方において露出することができる。
第１の導電性素子のうちの幾つかは超小型電子素子に電気的に接続される場合がある。ワ
イヤボンドが導電性素子に接合されるベースと、基板及びベースから離れた端面とを有す
る。各ワイヤボンドはベースと端面との間に延在するエッジ面を画定することができる。
封止層が第１の表面から延在し、ワイヤボンド間の空間を満たすことができ、それにより
、封止層によってワイヤボンドを分離することができる。封止層によって被覆されないワ
イヤボンドの端面の少なくとも一部によって、ワイヤボンドの封止されない部分を画定す
ることができる。
導電性素子、例えば、基板上の導電性パッドから上方に延在する垂直接続部として機能
するワイヤボンドを組み込む種々のパッケージ構造が本明細書で開示される。こうしたワ
イヤボンドは、超小型電子パッケージが誘電体封止の表面に載った状態でパッケージオン
パッケージ電気接続部を作製するときに使用することができる。さらに、超小型電子パッ
ケージ又は超小型電子アセンブリを作製する方法の種々の実施形態が本明細書で開示され
る。
したがって、本発明の一態様による超小型電子パッケージを形成する方法は、
ａ）所定の長さを有する金属ワイヤセグメントをボンディングツールのキャピラリから
送り出すステップと、
ｂ）前記ボンディングツールを使用するステップであって、前記金属ワイヤの一部分を
基板の第１の表面において露出する導電性素子に結合し、それにより、前記導電性素子上
にワイヤボンドのベースを形成する、使用するステップと、
ｃ）前記ワイヤの一部分を前記ボンディングツール内に固定するステップと、
ｄ）前記固定された部分と前記ベースとの間の場所において前記金属ワイヤを切断する
ステップであって、前記ワイヤボンドの端面を少なくとも部分的に画定し、前記ベースと
前記端面との間に前記ワイヤボンドのエッジ面が画定される、切断するステップと、
ｅ）ステップ（ａ）〜ステップ（ｄ）を繰り返すステップであって、前記基板の複数の
前記導電性素子への複数のワイヤボンドを形成する、繰り返すステップと、
ｅ）その後、前記基板の前記表面の上に重なる誘電体封止層を形成するステップであっ
て、前記封止層は、前記基板の前記表面及び前記ワイヤボンドの一部分を少なくとも部分
的に被覆するように形成され、それにより、前記封止層によって被覆されない前記ワイヤ
ボンドの端面又はエッジ面のうちの少なくとも一方の一部分によって、前記ワイヤボンド
の封止されない部分が画定される、形成するステップと、
を含むことができる。
したがって、本発明の一態様によれば、所定の長さを有する金属ワイヤセグメントをボ
ンディングツールのキャピラリから送り出すことができる。ボンディングツールを用いて
、金属ワイヤの一部分を基板の第１の表面において露出する導電性素子に結合することが
できる。そのようなボンディングは、導電性素子上にワイヤボンドのベースを形成するこ
とができる。導電性素子とのボンドを形成した後に、ワイヤの一部分を固定することがで
きる。固定されたワイヤの部分はボンディングツール内に存在することができる。固定さ
れた部分とベースとの間の場所において金属ワイヤを切断することができ、ワイヤを切断
することによって、ワイヤボンドの端面を少なくとも部分的に画定することができる。ベ
ースと端面との間にワイヤボンドのエッジ面を画定することができる。上記のことを繰り
返して、基板の複数の導電性素子への複数のワイヤボンドを形成することができる。その
後、基板の表面の上に重なる誘電体封止層を形成することができる。封止層は、基板の表
面とワイヤボンドの一部分とを少なくとも部分的に被覆するように形成することができる
。封止層によって被覆されない端面又はエッジ面のうちの少なくとも一方の一部分によっ
て、ワイヤボンドの封止されない部分を画定することができる。
一例では、金属ワイヤは部分的にのみ切込みを入れることができる。ワイヤの一部分が
固定されたまま、基板の表面からボンディングツールを遠ざけることができる。そのよう
なプロセスにおいて、切込みの場所においてワイヤを断線させることができる。切込み及
び断線によって端面を形成することができる。
一例では、切込みは、ワイヤボンドのエッジ面に対して実質的に垂直な方向においてワ
イヤセグメントを完全に貫通するように作製することができる。その切込みによって、ワ
イヤボンドの端面を形成することができる。
一例では、少なくとも１つの超小型電子素子が基板の第１の表面の上に重なることがで
きる。基板は、第１の領域及び第２の領域を有することができ、超小型電子素子は第１の
領域内に、例えば、第１の領域の上に重なるように位置することができる。導電性素子は
、第２の領域内に、例えば、その中の第１の表面において露出する導電性素子として位置
することができる。導電性素子は、少なくとも１つの超小型電子素子に電気的に接続する
ことができる。誘電体封止層は、基板の少なくとも第２の領域において基板の第１の表面
の上に重なるように形成することができるが、第１の領域及び第２の領域において第１の
表面の少なくとも一部の上に重なることもできる。
一例では、パッケージは、ワイヤボンドのうちの第１のワイヤボンドが第１の信号電位
を搬送するようになっており、ワイヤボンドのうちの第２のワイヤボンドが第１の信号電
位とは異なる第２の信号電位を同時に搬送するようになっているように構成することがで
きる。
一例では、金属ワイヤセグメントはボンディングツール上に取り付けられるレーザを用
いて切断することができる。そのような例では、ボンディングツールのキャピラリは、ワ
イヤセグメントが送り出される際に通るそのキャピラリの面を画定することができる。ボ
ンディングツールのその面とワイヤボンドのベースとの間に位置決めされるワイヤセグメ
ントの場所に切断ビームを向けることができるように、レーザは、ボンディングツール上
に、又はボンディングツールとともに取り付けることができる。
一例では、ボンディングツールは、ワイヤセグメントが送り出される際に通るそのキャ
ピラリの面を画定するキャピラリを含むことができる。キャピラリはその側壁において開
口部を含むことができ、切断ビームがその開口部を通ってキャピラリ内に位置決めされる
ワイヤセグメントの場所に達することができるように、レーザは、ボンディング上に、又
はボンディングとともにレーザを取り付けることができる。
一例では、レーザはＣＯ２、Ｎｄ：ＹＡＧ又はＣｕ蒸気レーザのうちの１つとすること
ができる。
一例では、金属ワイヤは、キャピラリ内に延在する切断エッジを用いて切断することが
できる。一例では、切断エッジは、ワイヤセグメントの反対に位置するキャピラリの壁に
向かう方向に延在することができる。一例では、金属ワイヤは、この切断エッジを第１の
切断エッジとして、キャピラリ内に延在する第２の切断エッジと組み合わせて切断エッジ
を用いて切断することができる。第２の切断エッジは、第１の切断エッジの反対側に位置
決めすることができる。
一例では、キャピラリは、ワイヤセグメントを送り出す際に通ることができる面を画定
することができる。金属ワイヤは、反対に位置する第１の切断エッジ及び第２の切断エッ
ジを有する切断器具を用いて切断することができる。ボンディングツールのその面とワイ
ヤボンドのベースとの間に位置決めされた場所においてワイヤを切断することができるよ
うに、切断器具は、ボンディングツール上に、又はボンディングツールとともに取り付け
ることができる。
その方法の一例が、基板の上方にステンシルを位置決めすることを含むことができる。
ステンシルは、その中に複数の開口部を有することができ、開口部は、導電性素子の少な
くとも一部の上に重なり、当該少なくとも一部を露出させる。開口部は、基板の上方の第
１の高さに位置決めされるそれぞれのエッジを規定することができる。ワイヤセグメント
は、ステンシル開口部のエッジに対して、ワイヤを横方向に移動することによって切断す
ることができる。
本発明の一態様による超小型電子パッケージを作製する方法は、第１の表面と、そこか
ら離れた第２の表面とを有する基板を含む処理中ユニットの上方にステンシルを位置決め
することを含むことができる。基板の第１の表面に超小型電子素子を実装することができ
る。第１の表面において複数の導電性素子を露出させることができる。一例では、導電性
素子のうちの少なくとも幾つかを超小型電子素子に電気的に接続することができる。ステ
ンシルは、その中に複数の開口部を有することができ、開口部は、導電性素子の少なくと
も一部の上に重なり、当該少なくとも一部を露出させる。開口部は、基板の上方の第１の
高さに位置決めされるそれぞれのエッジを画定することができる。
そのような態様によれば、その方法は、所定の長さがキャピラリの面を越えて延在し、
金属ワイヤセグメントを画定するように、金属ワイヤをボンディングツールのキャピラリ
から送り出すことを含むプロセスによってワイヤボンドを形成することを含むことができ
る。ワイヤセグメントの一部分を複数の導電性素子のうちの１つの導電性素子に接合し、
ワイヤボンドのベースを形成することができる。ステンシル開口部のエッジに対してワイ
ヤを横方向に移動し、ワイヤの残りの部分からワイヤボンドを切り離すことによって、金
属ワイヤセグメントの少なくとも一部を、そのセグメントに接続されるワイヤの別の部分
から剪断することができる。金属ワイヤの剪断は、ワイヤボンドの端面を画定することが
でき、ワイヤボンドはベースと端面との間に延在するエッジ面を有する。上記のような、
金属ワイヤから送り出すこと、結合すること、及び金属ワイヤを剪断することは、複数の
導電性素子上に複数のワイヤボンドを形成するために、ステンシルの１つ又は複数の開口
部を用いて複数回繰り返すことができる。
そのような方法の一例では、処理中ユニット上に誘電体封止層を形成することができ、
封止層は、第１の表面と、ワイヤボンドの一部分とを少なくとも部分的に被覆するように
形成される。封止層によって被覆されないワイヤボンドの端面又はエッジ面の少なくとも
一方の一部分によって、ワイヤボンドの封止されない部分を画定することができる。
そのような方法の一例では、キャピラリの面を越えて延在し、金属ワイヤの剪断後に残
る金属ワイヤの部分が、後続のワイヤボンドの少なくともベースを形成するのに十分な長
さからなることができる。
その方法の一例では、ステンシルは、穴のうちの１つの穴から延在する軸の方向、例え
ば、基板の表面から遠ざかる垂直方向において厚みを画定することができる。穴のうちの
幾つか又は全てがステンシルの厚みを通して一貫した、すなわち一定の直径を有すること
ができる。
その方法の一例では、ステンシルは、穴又は開口部のうちの１つの穴又は開口部の軸の
方向、例えば、基板の表面から遠ざかる垂直方向において厚みを画定することができる。
ステンシル内の穴又は開口部のうちの幾つか又は全てを、開口部内の露出したエッジにお
ける第１の幅又は小さな直径から、穴又は開口部内の、基板に近い別の場所における第２
の大きな幅又は大きな直径までテーパを付けることができる。
一例では、ステンシルは、基板の厚みの方向において第１の厚みを有し、基板の１つ又
は複数のエッジに沿って延在するエッジ部材を含むことができる。第１の厚みは第１の高
さを画定することができる。中央部分が穴又は開口部を含むことができ、エッジ部材によ
って囲むことができる。中央部分は基板から離れて面する外面を有することができる。外
面は第１の高さに配置することができる。中央部分は第１の厚み未満の厚みを有すること
ができる。
本発明の一実施形態による、超小型電子パッケージを示す図である。 図１の超小型電子パッケージの上からの平面図である。 本発明の代替の実施形態による、超小型電子パッケージを示す図である。 本発明の代替の実施形態による、超小型電子パッケージを示す図である。 本発明の代替の実施形態による、超小型電子パッケージを示す図である。 本発明の一実施形態による、超小型電子パッケージを含む積層された超小型電子アセンブリを示す図である。 本発明の代替の実施形態による、超小型電子パッケージを示す図である。 本発明の種々の実施形態による、超小型電子パッケージの一部分の詳細図である。 本発明の種々の実施形態による、超小型電子パッケージの一部分の詳細図である。 本発明の種々の実施形態による、超小型電子パッケージの一部分の詳細図である。 本発明の種々の実施形態による、超小型電子パッケージの一部分の詳細図である。 本発明の種々の実施形態による、超小型電子パッケージの一部分の詳細図である。 本発明の代替の実施形態による、超小型電子パッケージの一部分の詳細図である。 本発明の種々の実施形態による、超小型電子パッケージの一部分の詳細図である。 本発明の種々の実施形態による、超小型電子パッケージの一部分の詳細図である。 本発明の種々の実施形態による、超小型電子パッケージの一部分の詳細図である。 本発明の種々の実施形態による、超小型電子パッケージの一部分の詳細図である。 本発明の一実施形態による、超小型電子パッケージの種々の製造ステップ中の超小型電子パッケージを示す図である。 本発明の一実施形態による、超小型電子パッケージの種々の製造ステップ中の超小型電子パッケージを示す図である。 本発明の一実施形態による、超小型電子パッケージの種々の製造ステップ中の超小型電子パッケージを示す図である。 本発明の一実施形態による、超小型電子パッケージの種々の製造ステップ中の超小型電子パッケージを示す図である。 本発明の代替の実施形態による、製造ステップ中の超小型電子パッケージを示す図である。 本発明の一実施形態による、超小型電子パッケージの種々の製造ステップ中の超小型電子パッケージの一部分の詳細図である。 本発明の一実施形態による、超小型電子パッケージの種々の製造ステップ中の超小型電子パッケージの一部分の詳細図である。 本発明の一実施形態による、超小型電子パッケージの種々の製造ステップ中の超小型電子パッケージの一部分の詳細図である。 本発明の代替の実施形態による、超小型電子パッケージの種々の製造ステップ中の超小型電子パッケージの一部分の詳細図である。 本発明の代替の実施形態による、超小型電子パッケージの種々の製造ステップ中の超小型電子パッケージの一部分の詳細図である。 本発明の代替の実施形態による、超小型電子パッケージの種々の製造ステップ中の超小型電子パッケージの一部分の詳細図である。 本発明の代替の実施形態による、超小型電子パッケージの上からの平面図である。 本発明の代替の実施形態による、超小型電子パッケージの一部分の上からの平面図である。 本発明の更なる代替の実施形態による、超小型電子パッケージの上面図である。 請求項２０の超小型電子パッケージの正面図である。 本発明の更なる代替の実施形態による、超小型電子パッケージの正面図である。 本発明の更なる実施形態による、システムを示す図である。 本発明の更なる代替の実施形態による、超小型電子パッケージの正面図である。 本発明の更なる代替の実施形態による、超小型電子パッケージの正面図である。 図２５の実施形態の変形形態による、超小型電子パッケージの上面図である。 本発明の更なる代替の実施形態による、超小型電子パッケージの正面図である。 図２７の実施形態の変形形態による、超小型電子パッケージの上面図である。 更なる実施形態による、超小型電子パッケージの断面図である。 別の実施形態による、超小型電子パッケージの断面図である。 更なる実施形態による、超小型電子パッケージの実施形態の例を示す断面図である。 更なる実施形態による、超小型電子パッケージの実施形態の例を示す断面図である。 更なる実施形態による、超小型電子パッケージの実施形態の例を示す断面図である。 本開示の別の実施形態による方法の種々のステージにおいて種々のワイヤボンドビアを形成する際に用いることができる機械の一部分を示す図である。 本開示の別の実施形態による方法の種々のステージにおいて種々のワイヤボンドビアを形成する際に用いることができる機械の一部分を示す図である。 本開示の別の実施形態による方法に従って種々のワイヤボンドビアを形成する際に用いることができる機械の一部分を示す図である。 本開示の一実施形態による、ワイヤボンドを作製する方法において用いることができる器具の種々の形態を示す図である。 本開示の一実施形態による、ワイヤボンドを作製する方法において用いることができる器具の種々の形態を示す図である。 本開示の一実施形態による、ワイヤボンドを作製する方法において用いることができる器具の種々の形態を示す図である。
次に、図面を参照すると、図１に、本発明の一実施形態による超小型電子アセンブリ１
０が示されている。図面では同様の機構を示すのに同様の数字符号が用いられる。図１の
実施形態は、コンピュータ又は他の電子用途において用いられる半導体チップアセンブリ
等のパッケージングされた超小型電子素子の形態の超小型電子アセンブリである。
図１の超小型電子アセンブリ１０は、第１の表面１４及び第２の表面１６を有する基板
１２を備える。基板１２は、通常、実質的に平坦である誘電体素子の形態である。誘電体
素子は、シート状とすることができ、薄いものとすることができる。特定の実施形態では
、誘電体素子は、限定はしないが、ポリイミド、ポリテトラフルオロエチレン（「ＰＴＦ
Ｅ」）、エポキシ、エポキシガラス、ＦＲ−４、ＢＴ樹脂、熱可塑性又は熱硬化性プラス
チック材料等の有機誘電体材料又は複合誘電体材料の１つ又は複数の層を含むことができ
る。第１の表面１４及び第２の表面１６は互いに実質的に平行であることが好ましく、表
面１４、１６に対し垂直に或る距離離間し、基板１２の厚みを画定する。基板１２の厚み
は、本出願のために通例受け入れ可能な厚みの範囲内にあることが好ましい。一実施形態
では、第１の表面１４と第２の表面１６との間の距離はおよそ２５μｍと５００μｍとの
間にある。この論考の目的で、第１の表面１４は第２の表面１６と反対側に又は遠隔に位
置決めされているものとして説明することができる。そのような説明は、本明細書におい
て用いられる素子の垂直位置又は水平位置を指す、そのような素子の相対位置の任意の他
の説明とともに、図面内の素子の位置と一致するように説明の目的のみで行われ、限定す
るものではない。
好ましい実施形態では、基板１２は第１の領域１８及び第２の領域２０に分割されるも
のとみなされる。第１の領域１８は第２の領域２０の内側にあり、基板１２の中央部分を
含み、そこから外側に延在する。第２の領域２０は第１の領域１８を実質的に取り囲み、
そこから基板１２の外縁へ外側に延在する。この実施形態では、基板自体の特定の特性が
２つの領域を物理的に分割していないが、これらの領域は、その領域に適用されるか又は
その領域内に含まれる処理又は特徴部に関して本明細書において論考する目的で区切られ
ている。
超小型電子素子２２を、第１の領域１８内の基板１２の第１の表面１４に取り付けるこ
とができる。超小型電子素子２２は半導体チップ又は別の同等のデバイスとすることがで
きる。図１の実施形態では、超小型電子素子２２は、従来のすなわち「表面を上にした（
face-up）」形式として知られる形式で第１の表面１４に取り付けられる。そのような実
施形態では、ワイヤリード線２４を用いて、超小型電子素子２２を第１の表面１４におい
て露出している複数の導電性素子２８のうちの幾つかに電気的に接続することができる。
ワイヤリード線２４はまた、基板１２内のトレース（図示せず）又は他の導電性機構に接
合することができ、トレース（図示せず）又は他の導電性機構は、次に、導電性素子２８
に接続される。
導電性素子２８は、基板１２の第１の表面１４において露出するそれぞれの「コンタク
ト（contact）」又はパッド３０を含む。本説明で使用されるように、導電性素子が、誘
電体構造を有する別の要素の表面「において露出する（exposed at）」ものとして述べら
れるとき、それは、導電性構造が、誘電体構造の外側から誘電体構造の表面に向かって誘
電体構造の表面に垂直な方向に移動する理論的ポイント（theoretical point）に接触す
るのに利用可能であることを示す。そのため、誘電体構造の表面において露出する端子又
は他の導電性構造は、こうした表面から突出することができるか、こうした表面と同一平
面上にあることができるか、又は、こうした表面に対して凹み、誘電体内の穴又は窪みを
通して露出することができる。導電性素子２８は、平坦で薄い要素であることができ、導
電性素子２８において、パッド３０が、基板１２の第１の表面１４において露出する。一
実施形態では、導電性素子２８は、実質的に円形であることができ、また、互いの間で、
又は、トレース（図示せず）によって超小型電子素子２２に相互接続することができる。
導電性素子２８は、少なくとも基板１２の第２の領域２０内で形成することができる。加
えて、或る特定の実施形態では、導電性素子２８は、第１の領域１８内に形成することも
できる。こうした配置構成は、「フリップチップ（flip-chip）」構成として知られるも
のにおいて、超小型電子素子１２２（図３）を基板１１２に実装するときに特に有用であ
り、フリップチップ構成では、超小型電子素子１２２上のコンタクトは、超小型電子素子
１２２の下に位置決めされるはんだバンプ１２６等によって、第１の領域１１８内の導電
性素子１２８に接続することができる。図２２に示されるような別の構成では、超小型電
子素子６２２が、基板６１２上に下向きに実装され、基板６１２の表面６１６等の、外側
に面する表面にわたって延在するワイヤリード６２４によってチップ上の導電性機構に電
気的に接続される。図示される実施形態では、ワイヤリード６２５は基板６１２内の開口
部６２５を通り抜け、オーバーモールド６９９によって封止することができる。
一実施形態では、導電性素子２８は、銅、金、ニッケル、又は、こうした用途にとって
容認できる他の材料等の固体金属材料から形成される。他の材料には、銅、金、ニッケル
、又はその組み合わせの１つ又は複数を含む種々の合金が含まれる。
導電性素子２８のうちの少なくとも幾つかは、基板１２の第２の表面１６において露出
している導電性パッド等の対応する第２の導電性素子４０に相互接続することができる。
そのような相互接続は、導電性素子２８及び４０と同じ材料からなることができる導電性
金属でライニング又は充填することができる基板１２内に形成されるビア４１を用いて完
成させることができる。オプションで、導電性素子４０は基板１２上のトレースによって
更に相互接続することができる。
超小型電子アセンブリ１０は、導電性素子２８のパッド３０等の導電性素子２８の少な
くとも幾つかに接合された複数のワイヤボンド３２を更に含む。ワイヤボンド３２がその
ベース３４において導電性素子２８に接合され、それぞれのベース３４及び基板１２から
離れた自由端３６まで延在することができる。ワイヤボンド３２の端部３６は、超小型電
子素子２２、又は、超小型電子アセンブリ１０内にあり、ひいては超小型電子素子２２に
接続される任意の他の導電性機構に電気接続されないか又はその他の方法で接合されない
点で自由であるとみなされる。換言すれば、自由端３６は、アセンブリ１０の外部の導電
性機構に対して、はんだボール又は本明細書で論じる他の機構を通して直接的又は間接的
に電気接続するのに利用可能である。端部３６が、例えば封止層４２によって所定の位置
に保持されるか又は別の導電性機構にその他の方法で接合又は電気接続されることは、任
意のこうした機構が超小型電子素子２２に電気接続されない限り、端部が、本明細書で述
べる「自由（free）」でないことを意味しない。逆に、ベース３４は、本明細書で述べる
ように、超小型電子素子２２に直接的又は間接的に電気接続されるため自由でない。図１
に示すように、ベース３４は、形状が実質的に丸みを帯び、ベース３４と端部３６との間
で画定されるワイヤボンド３２のエッジ面３７から外側に延在することができる。ベース
３４の特定のサイズ及び形状は、ワイヤボンド３２を形成するために使用される材料のタ
イプ、ワイヤボンド３２と導電性素子２８との間の接続部の所望の強度、又はワイヤボン
ド３２を形成するために使用される特定のプロセスに応じて変動することができる。ワイ
ヤボンド２８を作製する例示的な方法は、Otrembaに対する米国特許第７，３９１，１２
１号及び米国特許出願公開第２００５／００９５８３５号（或る形態のワイヤボンディン
グであると考えることができるウェッジボンディングプロシージャを記載している）に記
載されており、それらの開示はともに、引用することによりその全体が本明細書の一部を
なすものとする。ワイヤボンド３２が、付加的に又は代替的に、ワイヤボンド３２から離
れて延在する、基板１２の第２の表面１６において露出する導電性素子４０に接合される
代替の実施形態が可能である。
ワイヤボンド３２は、銅、金、ニッケル、はんだ又はアルミニウム等の導電性材料から
作製することができる。さらに、ワイヤボンド３２は、銅又はアルミニウム等の導電性材
料のコアに、例えばコーティングがコアを覆って塗布されたもの等の、材料の組み合わせ
から作製することができる。コーティングは、アルミニウム、ニッケル等の第２の導電性
材料からなることができる。代替的に、コーティングは、絶縁ジャケット等の絶縁材料か
らなることができる。一実施形態では、ワイヤボンド３２を形成するために用いられるワ
イヤは、約１５μｍ〜約１５０μｍの厚み、すなわち、ワイヤの長さを横切る寸法での厚
みを有することができる。ウェッジボンディングが用いられる実施形態を含む、他の実施
形態では、ワイヤボンド３２は、約５００μｍまでの厚みを有することができる。一般的
に、ワイヤボンドは、当該技術分野において既知である特殊な装置を用いて、導電性素子
２８、パッド、トレース等の導電性素子上に形成される。ワイヤセグメントの先端は加熱
され、ワイヤセグメントが結合する受容面に対して押圧され、通常、導電性素子２８の表
面に接合されるボール又はボール状ベース３４を形成する。ワイヤボンドを形成する所望
の長さのワイヤセグメントがボンディングツールから引き出され、その後、ボンディング
ツールは、所望の長さにおいてワイヤボンドを切断することができる。例えば、アルミニ
ウムのワイヤボンドを形成するために用いることができるウェッジボンディングは、表面
に対して概ね平行に存在するウェッジを形成するように、ワイヤの加熱された部分が受容
面にわたって引っ張られるプロセスである。ウェッジボンディングされたワイヤボンドは
、その後、必要に応じて上方に曲げ、所望の長さ又は位置まで延長し、その後、切断する
ことができる。特定の実施形態では、ワイヤボンドを形成するために用いられるワイヤは
、円柱形の断面を有することができる。それ以外の場合には、ワイヤボンド又はウェッジ
ボンディングされるワイヤボンドを形成するようにツールから送り出されるワイヤは、例
えば、長方形又は台形等の多角形の断面を有することができる。
ワイヤボンド３２の自由端３６は端面３８を有する。端面３８は、コンタクトの少なく
とも一部を複数のワイヤボンド３２のそれぞれの端面３８によって形成されるアレイで形
成することができる。図２は、端面３８によって形成されるこうしたコンタクトのアレイ
についての例示的なパターンを示す。こうしたアレイは、エリアアレイ構成で形成するこ
とができ、その変形形態は、本明細書で述べる構造を使用して実施することができる。こ
うしたアレイは、超小型電子アセンブリ１０を、プリント回路基板（「ＰＣＢ」）又は他
のパッケージングされた超小型電子素子（その例が図６に示される）等の別の超小型電子
構造に電気的及び機械的に接続するのに使用することができる。こうした積層式配置構成
では、ワイヤボンド３２並びに導電性素子２８及び４０は、それぞれが異なる信号電位を
有する複数の電子信号を、それらを通して搬送して、異なる信号が、単一積層体内の異な
る超小型電子素子によって処理されることを可能にすることができる。はんだ塊５２は、
端面３８を導電性素子４０に電気的及び機械的に取付けること等によってこうした積層体
内で超小型電子アセンブリを相互接続するのに使用することができる。
超小型電子アセンブリ１０は、誘電体材料から形成される封止層４２を更に含む。図１
の実施形態では、封止層４２は、超小型電子素子２２又は導電性素子２８によって普通な
ら被覆又は占有されない基板１２の第１の表面１４の部分を覆って形成される。同様に、
封止層４２は、ワイヤボンド３２によって普通なら被覆されない、導電性素子２８のパッ
ド３０を含む導電性素子２８の部分を覆って形成される。封止層４２はまた、超小型電子
素子２２、ベース３４及びワイヤボンドのエッジ面３７の少なくとも一部を含むワイヤボ
ンド３２を実質的に被覆することができる。ワイヤボンド３２の一部分は、封止層４２に
よって被覆されないままであることができ、このことは非封止とも呼ぶことができる。そ
れにより、ワイヤボンドが、封止層４２の外側に位置する特徴部又は要素に電気接続する
のに利用可能にされる。一実施形態では、ワイヤボンド３２の端面３８は、封止層４２の
主表面４４内で封止層４２によって被覆されないままである。端面３８を封止層４２によ
って被覆されないままにすることに加えて又はそれの代替として、エッジ面３７の一部分
が封止層４２によって被覆されない他の実施形態が可能である。換言すれば、封止層４２
は、端面３８、エッジ面３７、又はこれら２つの組み合わせ等のワイヤボンド３６の一部
分を除いて、第１の表面１４の上で超小型電子アセンブリ１０の全てを被覆することがで
きる。図に示す実施形態では、封止層４２の主表面４４等の表面は、基板１２の第１の表
面１４から、超小型電子素子２２を被覆するのに十分に長い距離に離間することができる
。したがって、ワイヤボンド３２の端部３８が表面４４と同一平面上にある超小型電子ア
センブリ１０の実施形態は、超小型電子素子２２より高いワイヤボンド３２及びフリップ
チップ接続のために下にある任意のはんだバンプを含むであろう。しかし、封止層４２に
ついての他の構成が可能である。例えば、封止層は、高さが異なる複数の表面を有するこ
とができる。こうした構成では、端部３８がその中に位置決めされる表面４４は、超小型
電子素子２２がその下に位置付けられる、上方に面する表面より高く又は低くすることが
できる。
封止層４２は、超小型電子アセンブリ１０、特にワイヤボンド３２内の他の素子を保護
する役割を果たす。これによって、構造体を試験することによる損傷、又は他の超小型電
子構造体への移送若しくは組立て中の損傷をより受けにくい、より強固な構造体が可能に
なる。封止層４２は、米国特許出願公開第２０１０／０２３２１２９号に記載されている
誘電体材料等の、絶縁特性を有する誘電体材料から形成することができる。この特許文献
は引用することにより本明細書の一部をなすものとする。
図３は、ワイヤボンド１３２を有する超小型電子アセンブリ１１０の一実施形態を示す
。このワイヤボンド１３２は、それぞれのベース３４の真上に配置されない端部１３６を
有する。すなわち、或る平面を実質的に画定するように２つの横方向に延在するものとし
て基板１１２の第１の表面１１４を考えると、端部１３６又はワイヤボンド１３２のうち
の少なくとも１つのワイヤボンド１３２は、ベース１３４の対応する横位置からこれらの
横方向の少なくとも一方の方向に変位される。図３に示すように、ワイヤボンド１３２は
、図１の実施形態の場合と同様に、ワイヤボンド１３２の縦軸に沿って実質的に真っ直ぐ
であることができ、縦軸は、基板１１２の第１の表面１１４に対して角度１４６で角度付
けされる。図３の断面図は第１の表面１１４に垂直な第１の平面を通して角度１４６を示
すだけであるが、ワイヤボンド１３２はまた、その第１の平面と第１の表面１１４との両
方に垂直な別の平面内で第１の表面１１４に対して角度付けすることができる。こうした
角度は、角度１４６と実質的に等しいか又は異なることができる。すなわち、ベース１３
４に対する端部１３６の変位は、２つの横方向にあることができ、それらの方向のそれぞ
れの方向に同じ距離又は異なる距離であることができる。
一実施形態では、ワイヤボンド１３２の種々のワイヤボンドは、アセンブリ１１０全体
を通して異なる方向に異なる量だけ変位することができる。こうした配置構成は、アセン
ブリ１１０が、基板１２のレベルと比較して表面１４４のレベルで異なるように構成され
るアレイを有することを可能にする。例えば、アレイは、基板１１２の第１の表面１１４
におけるものと比較して、第１の表面１１４のレベルにおいてよりも表面１４４上でより
小さな全体エリアを被覆するか又はより小さなピッチを有することができる。さらに、幾
つかのワイヤボンド１３２は、異なるサイズのパッケージングされた超小型電子素子の積
層式配置構成を収容するように超小型電子素子１２２の上方に位置決めされる端部１３６
を有することができる。図１９に示す別の例では、ワイヤボンド１３２は、１つのワイヤ
ボンド１３２Ａの端面１３８Ａが別のワイヤボンド１３２Ｂのベース１３４Ｂの上に実質
的に位置決めされ、そのワイヤボンド１３２Ｂの端面１３８Ｂが他の所に位置決めされる
ように構成することができる。こうした配置構成は、第２の表面１１６上の対応するコン
タクトアレイの位置と比較して、コンタクトのアレイ内でコンタクト端面１３８の相対的
位置を変更するものとして参照することができる。こうしたアレイ内で、コンタクト端面
の相対的位置は、超小型電子アセンブリの用途又は他の要件に応じて所望に応じて変更又
は変動することができる。
図３０に示される更なる例では、ベース１３４が或るピッチを有する第１のパターンに
おいて配置されるように、ワイヤボンド１３２を配置することができる。端面１３８を含
むその封止されない部分１３９を、導電性素子１２８に取り付けられるワイヤボンドのそ
れぞれの隣接するベース１３４間の最小ピッチより大きな最小ピッチを有する封止層１４
２の主面１４４上の位置に、或るパターンにおいて配置することができるように、ワイヤ
ボンド１３２を構成することができる。したがって、封止面１４６における隣接するワイ
ヤボンド間の最小ピッチは、ワイヤボンドが取り付けられる基板の導電性素子１２８間の
対応する最小ピッチより大きくすることができる。
これを果たすために、図３０に示されるように、ワイヤボンドに角度を付けることがで
きるか、又は端面１３８が、上記で論じられたようにベース１３４から１つ又は複数の横
方向に変位するように、例えば、図４に示されるように、ワイヤボンドを湾曲させること
ができる。図３０に更に示されるように、導電性素子１２８及び端面１３８は、それぞれ
の行又は列に配置することができ、１つの行内の端面１３８の横方向変位は別の行内より
大きくすることができる。これを果たすために、ワイヤボンド１３２は、例えば、基板１
１２の表面１１６に対して異なる角度１４６Ａ、１４６Ｂをなすことができる。
図４は、ベース２３４に対して変位した横位置に端部２３６を有するワイヤボンド２３
２を有する超小型電子サブアセンブリ２１０の更なる実施形態を示す。図４の実施形態で
は、ワイヤボンド１３２は、ワイヤボンド１３２内に湾曲部分２４８を含むことによって
、この横変位を達成する。湾曲部分２４８は、ワイヤボンド形成プロセス中の更なるステ
ップにおいて形成することができ、例えばワイヤ部分が所望の長さまで引き出されている
間にもたらすことができる。このステップは、単一機械の使用を含むことができる入手可
能なワイヤボンディング機器を使用して実施することができる。
湾曲部分２４８は、必要に応じて種々の形状をとって、ワイヤボンド２３２の端部２３
６の所望の位置を達成することができる。例えば、湾曲部分２４８は、図４で示す形状又
は（図５に示す形状等の）より平滑な形状等の種々の形状のＳ字形状湾曲として形成する
ことができる。さらに、湾曲部分２４８は、端部２３６よりベース２３４の近くに配置す
ることができ、その逆も同様である。湾曲部分２４８はまた、螺旋若しくはループの形態
にすることができるか又は複数の方向若しくは異なる形状若しくは特徴の湾曲を含む複合
体にすることができる。
図５は、ベース３３４と端部３３６との間で種々の相対的横変位をもたらす種々の形状
を有するワイヤボンド３３２の組み合わせを有する超小型電子パッケージ３１０の更なる
例示的な実施形態を示す。ワイヤボンド３３２Ａの幾つかは、実質的に真っ直ぐであり、
端部３３６Ａがそれぞれのベース３３４Ａの上方に配置され、一方、他のワイヤボンド３
３２Ｂは、僅かに湾曲した部分３４８Ｂを含み、端部３３６Ｂとベース３３４Ｂとの間に
多少の相対的横変位をもたらす。さらに、幾つかのワイヤボンド３３２Ｃは、スイープ形
状を有する湾曲部分３４８Ｃを含み、関連ベース３３４Ｃから横方向に、端部３３４Ｂの
距離より長い距離に変位される端部３３６Ｃをもたらす。図５はまた、こうしたワイヤボ
ンド３３２Ｃｉ及び３３２Ｃｉｉの例示的な対を示し、ワイヤボンド３３２Ｃｉ及び３３
２Ｃｉｉは、基板レベルアレイの同じ行内に位置決めされるベース３３４Ｃｉ及び３３４
Ｃｉｉ並びに対応する表面レベルアレイの異なる行内に位置決めされる端部３３６Ｃｉ及
び３３６Ｃｉｉを有する。
その側面４７上で封止層３４２によって被覆されないように構成されるワイヤボンド３
３２Ｄの更なる変形形態が示される。図示する実施形態では、自由端３３６Ｄは被覆され
ていないが、付加的に又は代替的に、エッジ面３３７Ｄの一部分を、封止層３４２によっ
て被覆しないことができる。こうした構成は、適切な機構に対する電気接続によって超小
型電子アセンブリ１０を接地するため、又は、超小型電子アセンブリ３１０の横方向に配
設された他の機構に機械的かつ電気的に接続するのに使用することができる。さらに、図
５は、主表面３４２に比べて基板１２の近くに配置される窪んだ表面３４５を画定するた
めに、エッチング除去されるか、モールドされるか、又はその他の方法で形成された封止
層３４２のエリアを示す。ワイヤボンド３３２Ａ等の１つ又は複数のワイヤボンドは、窪
んだ表面３４５に沿うエリア内で被覆されない可能性がある。図５に示す例示的な実施形
態では、端面３３８Ａ及びエッジ面３３７Ａの一部分は、封止層３４２によって被覆され
ない。こうした構成は、はんだボール等による、別の導電性素子への接続を、はんだが、
端面３３８に接合することに加えて、エッジ面３３７Ａに沿ってウィッキングし、エッジ
面３３７Ａに接合することを可能にすることによって提供することができる。ワイヤボン
ドの一部分が、窪んだ表面３４５に沿って封止層３４２によって被覆されない可能性があ
る他の構成が可能であり、その構成は、端面が窪んだ表面３４５と実質的に同一平面上に
ある構成又は封止層３４２の任意の他の表面に関して本明細書で示す他の構成を含む。同
様に、ワイヤボンド３３２Ｄの一部分が、側面３４７に沿って封止層３４２によって被覆
されない他の構成は、封止層の主表面の変形に関して本明細書の他の所で論じる構成と同
様であることができる。
図５は、例示的な配置構成で２つの超小型電子素子３２２及び３５０を有する超小型電
子アセンブリ３１０を更に示し、その配置構成では、超小型電子素子３５０は、超小型電
子素子３２２上に上向きで積層される。この配置構成では、リード線３２４が、超小型電
子素子３２２を基板３１２上の導電性機構に電気接続するのに使用される。種々のリード
線が、超小型電子素子３５０を超小型電子アセンブリ３１０の種々の他の特徴部に電気接
続するために使用される。例えば、リード線３８０は、超小型電子素子３５０を基板３１
２の導電性機構に電気接続し、リード線３８２は、超小型電子素子３５０を超小型電子素
子３２２に電気接続する。さらに、ワイヤボンド３３２の種々のワイヤボンドと構造が類
似することができるワイヤボンド３８４が、超小型電子素子３５０に電気接続される封止
層３４２の表面３４４上のコンタクト表面３８６を形成するのに使用される。これは、封
止層３４２の上方から、別の超小型電子アセンブリの機構を超小型電子素子３５０に直接
電気接続するために使用することができる。超小型電子素子３２２に接続されるこうした
リード線もまた含まれる場合があり、それは、こうした超小型電子素子が、その超小型電
子素子に固着した第２の超小型電子素子３５０なしで存在するときを含む。開口（図示せ
ず）を、封止層３４２内に形成することができ、その開口は、封止層３４２の表面３４４
から、例えばリード線３８０に沿う地点まで延在し、それにより、表面３４４の外側に位
置する要素によってリード線３８０に電気接続するためにリード線３８０に対するアクセ
スを提供する。同様な開口は、自身の端部３３６Ｃから離れた地点のワイヤボンド３３２
Ｃの上等、他のリード線又はワイヤボンド３３２の任意のものの上に形成することができ
る。こうした実施形態では、端部３３６Ｃは、表面３４４の下に位置決めすることができ
、開口は、端部３３６Ｃに電気接続するための唯一のアクセスを提供する。
図６は、超小型電子アセンブリ４１０及び４８８の積層式パッケージを示す。こうした
配置構成では、はんだ塊４５２は、アセンブリ４１０の端面４３８をアセンブリ４８８の
導電性素子４４０に電気的及び機械的に接続する。積層式パッケージは、更なるアセンブ
リを含むことができ、最終的に、電子デバイス内で使用するためにＰＣＢ４９０等の上の
コンタクト４９２に取り付けることができる。こうした積層式配置構成では、ワイヤボン
ド４３２及び導電性素子４３０は、両者を通してそれぞれが異なる信号電位を有する複数
の電子信号を搬送して、異なる信号が、単一積層体内の、超小型電子素子４２２又は超小
型電子素子４８９等の異なる超小型電子素子によって処理されることを可能にすることが
できる。
図６の例示的な構成では、ワイヤボンド４３２は、湾曲部分４４８を有するように構成
され、それにより、ワイヤボンド４３２の端部４３６の少なくとも幾つかは、超小型電子
素子４２２の主表面４２４の上に重なるエリア内に延在する。こうしたエリアは、超小型
電子素子４２２の外周によって画定され、超小型電子素子４２２から上方に延在すること
ができる。こうした構成の例は、図１８で基板４１２の第１の表面４１４の方に面する図
から示され、ワイヤボンド４３２は、超小型電子素子４２２の後主表面に載り、超小型電
子素子４２２は、超小型電子素子４２２の前面４２５で基板４１２にフリップチップボン
ディングされる。別の構成（図５）では、超小型電子素子４２２は、基板３１２に上向き
で実装することができ、前面３２５は基板３１２に面さず、少なくとも１つのワイヤボン
ド３３６は、超小型電子素子３２２の前面の上に重なる。一実施形態では、こうしたワイ
ヤボンド３３６は、超小型電子素子３２２に電気接続されない。基板３１２にボンディン
グされるワイヤボンド３３６はまた、超小型電子素子３５０の前面又は後面の上に重なる
ことができる。図１８に示す超小型電子アセンブリ４１０の実施形態は、導電性素子４２
８が第１のアレイを形成するパターンで配列され、そのパターンでは、導電性素子４２８
が、超小型電子素子４２２を囲む行及び列で配列され、個々の導電性素子４２８間に所定
のピッチを有することができる。ワイヤボンド４３２は、ワイヤボンド４３２のそれぞれ
のベース４３４が導電性素子４２８によって構成された第１のアレイのパターンに従うよ
うに導電性素子４２８に接合される。しかし、ワイヤボンド４３２は、ワイヤボンド４３
２のそれぞれの端部４３６が、第２のアレイ構成による、異なるパターンで配列すること
ができるように構成される。図示する実施形態では、第２のアレイのピッチは、第１のア
レイのピッチと異なることができ、また場合によっては第１のアレイのピッチより微細で
あることができる。しかし、第２のアレイのピッチが第１のアレイより大きい他の実施形
態又は導電性素子４２８が所定のアレイで配置されるのではなく、ワイヤボンド４３２の
端部４３６が所定のアレイで配置される他の実施形態が可能である。またさらに、導電性
素子４２８は、基板４１２全体を通して位置決めされるアレイのセットで構成することが
でき、ワイヤボンド４３２は、端部４３６が異なるアレイのセット又は単一アレイである
ように構成することができる。
図６は、超小型電子素子４２２の表面に沿って延在する絶縁層４２１を更に示す。絶縁
層４２１は、ワイヤボンドを形成する前に、誘電体材料又は他の電気絶縁性材料から形成
することができる。絶縁層４２１は、超小型電子素子が、超小型電子素子にわたって延在
するワイヤボンド４２３の任意のワイヤボンドに接触することを防止することができる。
特に絶縁層４２１は、ワイヤボンド間の電気的短絡及びワイヤボンドと超小型電子素子４
２２との電気的短絡を回避することができる。こうして、絶縁層４２１は、ワイヤボンド
４３２と超小型電子素子４２２との間の意図しない電気的接触による誤動作又は考えられ
る損傷を回避するのに役立つことができる。
図６及び図１８に示すワイヤボンド構成は、例えば超小型電子アセンブリ４８８及び超
小型電子素子４２２の相対的なサイズが普通なら許容しない或る特定の事例において、超
小型電子アセンブリ４１０が、超小型電子アセンブリ４８８等の別の超小型電子アセンブ
リに接続することを可能にすることができる。図６の実施形態では、超小型電子アセンブ
リ４８８は、コンタクトパッド４４０の幾つかが、超小型電子素子４２２の前面４２４又
は後面４２６のエリアより小さいエリア内のアレイ内にあるようにサイズ決定される。ワ
イヤボンド４３２の代わりにピラー等の実質的に垂直な導電性機構を有する超小型電子ア
センブリでは、導電性素子４２８とパッド４４０との間の直接接続が可能でないことにな
る。しかし、図６に示すように、適切に構成された湾曲部分４４８を有するワイヤボンド
４３２は、超小型電子アセンブリ４１０と超小型電子アセンブリ４８８との間で必要な電
気接続を行うのに適切な位置に端部４３６を有することができる。こうした配置構成は、
積層式パッケージを作製するために使用することができ、超小型電子アセンブリ４１８は
、例えば、所定のパッドアレイを有するＤＲＡＭチップ等であり、また、超小型電子素子
４２２は、ＤＲＡＭチップを制御するように構成されるロジックチップである。これによ
って、ワイヤボンド４３２がＤＲＡＭチップとの所望の接続を行う必要がある所ではどこ
にでも位置決めされる端部４３６を有することができるので、単一タイプのＤＲＡＭチッ
プが、ＤＲＡＭチップより大きいサイズを含む、種々のサイズの幾つかの異なるロジック
チップとともに使用されることを可能にすることができる。代替の実施形態では、超小型
電子パッケージ４１０は、別の構成のプリント回路基板４９０上に実装することができ、
ワイヤボンド４３２の非封止表面４３６は、回路基板４９０のパッド４９２に電気接続さ
れる。さらに、こうした実施形態では、パッケージ４８８の変更形態等の別のマクロ電子
パッケージが、パッド４４０に接合されたはんだボール４５２によってパッケージ４１０
上に実装することができる。
複数の超小型電子素子を有する超小型電子パッケージについての更なる配置構成は、図
３１Ａ〜図３１Ｃに示される。これらの配置構成は、例えば図５に示すワイヤボンド配置
構成に関連して、また、以下で更に論じる図６の積層式パッケージ配置構成で使用するこ
とができる。具体的には、図３１Ａは、下側超小型電子素子１６２２が、基板１６１２の
表面１６１４上の導電性素子１６２８にフリップチップボンディングされる配置構成を示
す。第２の超小型電子素子１６５０は、第１の超小型電子素子１６２２の上に上向きに実
装され、ワイヤボンド１６８８を通して更なる導電性素子１６２８に接続される。図３１
Ｂは、第１の超小型電子素子１７２２が表面１７１４上に上向きに実装され、ワイヤボン
ド１７８８を通して導電性素子１７２８に接続される構成を示す。第２の超小型電子素子
１７５０は、第１の超小型電子素子１７２２の前面に面し、その前面上の対応するコンタ
クトに接合される、第２の超小型電子素子１７５０の１組のコンタクト１７２６を通して
、第１の超小型電子素子１７２２の上にフリップチップ実装される。第１の超小型電子素
子１７２２のこれらのコンタクトは更に、第１の超小型電子素子１７２２の回路パターン
を通して接続することができ、ワイヤボンド１７８８のうちの幾つかによって、基板１７
１２上の導電性素子１７２８に接続することができる。
図３１Ｃは、第１の超小型電子素子１８２２及び第２の超小型電子素子１８５０が、基
板１８１２の表面１８１４上で並んで実装される配置構成を示す。超小型電子素子（及び
更なる超小型電子素子）の一方又は両方は、本明細書で述べる上向き又はフリップチップ
構成で実装することができる。さらに、こうした配置構成で使用される超小型電子素子の
任意の超小型電子素子は、こうした超小型電子素子の一方若しくは両方上の、又は基板上
の、又はその両方の上の回路パターンを通して互いに接続することができ、回路パターン
は、超小型電子素子が電気接続されるそれぞれの導電性素子１８２８を電気接続する。
図７は、再分配層５４が封止層４２の表面４４に沿って延在している、図１に示される
タイプの超小型電子アセンブリ１０を示す。図７に示されるように、トレース５８が、ワ
イヤボンド３２の端面３８に電気的に接続される内部コンタクトパッド６１に電気的に接
続され、再分配層５４の基板５６を貫通して、基板５６の表面６２上に露出するコンタク
トパッド６０まで延在する。その後、更なる超小型電子アセンブリをはんだ塊等によって
コンタクトパッド６０に接続することができる。再分配層５４に類似の構造が、ファンア
ウト層として知られる構造において基板１２の第２の表面１６に沿って延在することがで
きる。ファンアウト層によって、超小型電子アセンブリ１０は、その層がない場合に可能
であった導電性素子４０のアレイとは異なる構成のアレイに接続できるようになる。
図８Ａ〜図８Ｅは、図１〜図７に類似の構造内のワイヤボンド３２の端部３６の構造、
又はその端部３６付近の構造において実現することができる種々の構成を示す。図８Ａは
、ワイヤボンド３２の端部３６がキャビティ６４において封止層の小面４３より上方に突
出するように、キャビティ６４が封止層４２の一部分に形成される構造を示す。図示され
る実施形態では、端面３８は、封止層４２の主面４４より下方に位置決めされ、キャビテ
ィ６４は、表面４４において端面３８を露出させるように構造化され、電子構造が端面に
接続できるようにする。端面３８が表面４４と実質的に同一平面をなすか、又は表面４４
の上方に位置する他の実施形態も可能である。さらに、キャビティ６４は、キャビティ６
４内の封止層４２によって、ワイヤボンド３２の端部３６付近のワイヤボンド３２のエッ
ジ面３７の部分が被覆されないことができるように構成することができる。これにより、
端面３８と、端部３６付近のエッジ面３７の被覆されない部分との両方から、はんだ接続
等の、アセンブリ１０の外部からワイヤボンド３２への接続を実施できるようになる。そ
のような接続が図８Ｂに示されており、はんだ塊５２を用いて第２の基板９４へのより強
固な接続を設けることができる。一実施形態では、キャビティ６４は、表面４４の下に約
１０μｍ〜約５０μｍの深さを有することができ、約１００μｍ〜約３００μｍの幅を有
することができる。図８Ｂは、図８Ａの構造に類似の構造を有するが、側壁６５がテーパ
を付けられているキャビティを示す。さらに、図８Ｂは、その基板の表面９８において露
出するコンタクトパッド９６においてはんだ塊５２によってワイヤボンド３２に電気的及
び機械的に接続される第２の超小型電子アセンブリ９４を示す。
キャビティ６４は、キャビティ６４の所望のエリアにおいて封止層４２の一部分を除去
することによって形成することができる。これは、レーザエッチング、ウェットエッチン
グ、ラッピング等を含む既知のプロセスによって果たすことができる。代替的には、封止
層４２が射出成形によって形成される実施形態では、キャビティ６４は、型内に対応する
機構を含むことによって形成することができる。そのようなプロセスが米国特許出願公開
第２０１０／０２３２１２９号において論じられており、その特許出願公開は引用するこ
とによりその全体が本明細書の一部をなすものとする。図８Ｂに示されるキャビティ６４
のテーパを付けられた形状は、その形成時に用いられる特定のエッチングプロセスの結果
とすることができる。
図８Ｃ及び図８Ｅは、ワイヤボンド３２上に実質的に丸みを帯びた端部分７０を含む端
部構造を示す。丸みを帯びた端部分７０は、ベース３４と端部３６との間のワイヤボンド
３２の部分の断面より広い断面を有するように構成される。更なる丸みを帯びた端部分７
０は、エッジ面７１を含み、エッジ面７１は、ワイヤボンド３２のエッジ面３７と端部分
７０との間の移行部においてワイヤボンド３２のエッジ面３７から外側に延在する。丸み
を帯びた端部分７０を組み込むことは、固着機構を設けることによって、封止層４２内に
ワイヤボンド３２を固定するように作用することができ、表面７１の方向における変化が
、封止層４２に、３方から端部７０を包囲する場所を与える。これは、ワイヤボンド３２
が基板１２上の導電性素子２８から分離し、結果として、電気的に接続し損なうのを防ぐ
のに役立つことができる。さらに、丸みを帯びた端部分７０は、電子的接続を実施するこ
とができる、表面４４内の封止層４２によって被覆されない表面積を増やすことができる
。図８Ｅに示されるように、丸みを帯びた端部分７０は、さらに、表面４４の上方に延在
することができる。代替的には、図８Ｃに示されるように、丸みを帯びた端部分７０は、
表面４４と実質的に同一平面をなす表面を設けるように研削することができるか、又は別
の方法で平坦化することができ、ワイヤボンド３２の断面より広い面積を有することがで
きる。
丸みを帯びた端部分７０は、ワイヤボンド３２を作製するために用いられるワイヤの端
部において火炎又は火花の形で局所化された熱を当てることによって形成することができ
る。既知のワイヤボンディング機を変更して、このステップを実行することができ、この
ステップは、ワイヤを切断した直後に行うことができる。このプロセスにおいて、熱は、
その端部においてワイヤを溶解する。この局所化された液体金属部分が、その表面張力に
よって丸くされ、金属が冷えるときに保持される。
図８Ｄは、超小型電子アセンブリ１０のための構成を示しており、ワイヤボンド３２の
端部３６が封止層４２の主面４４の上方の空間内に位置する表面３８を含む。そのような
構成は、具体的には、封止層４２によって被覆されないエッジ面３７の部分に沿って表面
４４の上方にウィッキングするはんだ塊６８とのより強固な接続を設けることによって、
上記でキャビティ６４に関して論じられたものと類似の利点を与えることができる。一実
施形態では、端面３８は、約１０μｍ〜約５０μｍの距離だけ表面４２の上方の空間内に
位置することができる。さらに、図８Ｄに示される実施形態、及びエッジ面３７の一部分
が封止層４２の表面の上方において封止層４２によって被覆されない他の実施形態のいず
れかにおいて、端部は、その上に形成された保護層を含むことができる。そのような層は
、金から形成される層、酸化物コーティング又はＯＳＰを含む、酸化保護層を含むことが
できる。
図９は、ワイヤボンド３２の端面３８上にスタッドバンプ７２が形成されている超小型
電子アセンブリ１０の実施形態を示す。スタッドバンプ７２は、端面４４の上に別の、変
更されたワイヤボンドを付着させ、オプションで、表面４４の一部分に沿って引き伸ばす
ことによって、超小型電子アセンブリ１０を作製した後に形成することができる。変更さ
れたワイヤボンドは、ワイヤの長さを引き出すことなく、そのベースの付近で切断される
か、又は別の方法で切られる。ＵＢＭ等の結合層を最初に被着することなく、特定の金属
を含むスタッドバンプ７２を端部３８に直接付着させることでき、それゆえ、はんだによ
って直接ぬらすことができないボンドパッドへの導電性相互接続を形成する方法を与える
ことができる。これは、ワイヤボンド３２がぬらすことができない金属から形成されると
きに役に立つ可能性がある。一般的に、銅、ニッケル、銀、プラチナ及び金のうちの１つ
又は複数から基本的になるスタッドバンプをこのように付着させることができる。図９は
、更なる超小型電子アセンブリへの電子的又は機械的接続のために、スタッドバンプ７２
上に形成されるはんだ塊６８を示す。
図１０Ａ〜図１０Ｄは、曲げられた、又は湾曲した形状を含むワイヤボンド３２の端部
３６のための構成を示す。各実施形態において、ワイヤボンド３２の端部３６は、エッジ
面７６の少なくとも一部が、例えば、主面４４によって被覆されないようにその部分７４
が封止層４２の表面４４に対して実質的に平行に延在するように曲げられる。エッジ面３
７のこの部分は、表面４４の外側上方に延在することができるか、又は表面４４と実質的
に同一平面に延在するように研削するか、若しくは別の方法で平坦化することができる。
図１０Ａの実施形態は、表面４４に対して平行であり、表面４４に対して実質的に垂直で
ある端面３８において終端する、端部３６の部分７４において、ワイヤボンド３２内の急
な曲がりを含む。図１０Ｂは、表面４４に対して平行である端部３６の部分７４付近にお
いて、図１０Ａに示されるよりも緩やかな曲線を有する端部３６を示す。図３、図４又は
図５に示される構成によるワイヤボンドの部分が、表面４４に対して実質的に平行な部分
を有し、表面４４内の場所において封止層４２によって被覆されないエッジ面の部分を有
する端部を含む構成を含む、他の構成も可能である。さらに、図１０Ｂの実施形態は、ワ
イヤボンドの端部において鉤状の部分７５を含み、その部分は、端面３８を封止層４２内
の表面４４の下方に位置決めする。これは、封止層４２内に、除去される可能性が小さい
、端部３６のためのより強固な構造を与えることができる。図１０Ｃ及び図１０Ｄは、そ
れぞれ図１０Ａ及び図１０Ｂに示す構造に類似であるが、封止層４２内に形成されるキャ
ビティ６４によって、表面４４に沿った或る場所において封止層４２によって被覆されな
い構造を示す。これらのキャビティは、図８Ａ及び図８Ｂに関して上記で論じられた構造
に、構造的に類似することができる。表面４４に対して平行に延在する部分７４を含む端
部３６を含むことは、延長された被覆されないエッジ面７５があることにより、その端部
と接続するための表面積を増やすことができる。そのような部分７４の長さは、ワイヤボ
ンド３２を形成するために用いられるワイヤの断面の幅より長くすることができる。
図２９に示される更なる例では、単一の導電性素子１４２８上に複数のワイヤボンド１
４３２を接合することができる。そのような一群のワイヤボンド１４３２を用いて、封止
層１４４２上に、導電性素子１４２８との電気的接続のための更なる接続点を作製するこ
とができる。共通接合ワイヤボンド１４３２の露出した部分１４３９は、例えば、概ね導
電性素子１４２８自体のサイズのエリア、又はワイヤボンド１４３２群との外部接続を作
製するためのボンディング塊の意図したサイズを近似する別のエリアにおいて、封止層１
４４２の表面１４４４上で１つのグループにまとめることができる。そのようなワイヤボ
ンド１４３２は、図示されるように、ボールボンディングすることができるか、上記のよ
うに、導電性素子１４２８上にエッジボンディングすることができる。基板上の導電性素
子への複数のワイヤボンドを形成するとき、例えば、レーザ又は他の切断器具によって、
ワイヤボンディングプロセス中に金属ワイヤを切るために本明細書において記述される種
々の技法を利用することができる。
図１１〜図１５は、超小型電子アセンブリの製造方法の種々のステップにおける超小型
電子アセンブリ１０を示す。図１１は、超小型電子素子２２が第１の表面１４上、かつ第
１の表面１４の第１の領域１８内で基板１２に電気的及び機械的に接続されたステップに
おける超小型電子アセンブリ１０’を示す。超小型電子素子２２は、図１１において、例
えば、基板の向かい合う表面１４上の対応するコンタクトに面し、接合される超小型電子
素子２２上のコンタクトを通して、フリップチップ構成において基板１２上に実装される
ように示される。例えば、超小型電子素子のコンタクトと基板のコンタクトとの間の接合
部は、塊状物２６、例えば、導電性ペースト、導電性マトリックス材料、はんだ塊等の導
電性材料を通して作製することができ、コンタクトは、数ある中でも、パッド、ポスト、
例えば、マイクロピラー、スタッドバンプ等の任意の適切な構成からなることができる。
本明細書において、「フリップチップボンディング」は、超小型電子素子及び基板の対応
するコンタクト間、又は超小型電子素子と別の超小型電子素子との間の対面の電気的結合
の構成を意味するために用いられる。
代替的には、図１の例において見られるように、代わりに、超小型電子素子のコンタク
トと基板との上向きのワイヤボンディングを用いることができる。図１１に示す方法ステ
ップの実施形態では、誘電体アンダーフィル層６６は、超小型電子素子２２と基板１２と
の間に設けることができる。
図１２は、基板１２の第１の表面１４上において露出する導電性素子２８のパッド３０
にワイヤボンド３２が付着されている超小型電子アセンブリ１０’’を示す。論じられた
ように、ワイヤボンド３２は、ワイヤセグメントの端部を加熱して、端部を軟化させるこ
とによって付着させることができ、それにより、ワイヤボンドは、導電性素子２８上に押
し付けられると、導電性素子２８に対して堆積ボンドを形成し、ベース３４を形成する。
ワイヤは、その後、導電性素子２８から引き出され、ワイヤボンド３２の端部３６及び端
面３８を形成するために切断されるか又はその他の方法で切られる前に、所望される場合
、指定された形状になるよう操作される。代替的に、ワイヤボンド３２は、例えば、ウェ
ッジボンディングによってアルミニウムワイヤから形成することができる。ウェッジボン
ディングは、ワイヤボンドの端部に隣接するワイヤの一部分を加熱し、そのワイヤの一部
分を、導電性素子２８に圧力を加えた状態で導電性素子２８に沿って引き抜くことによっ
て形成される。こうしたプロセスは、米国特許第７，３９１，１２１号に更に記載され、
その開示は、引用することによりその全体が本明細書の一部をなすものとする。
図１３では、封止層４２は、基板の第１の表面１４を覆って付着されることによって超
小型電子アセンブリ１０’’’に付加されており、封止層４２は基板から上方にかつワイ
ヤボンド３２のエッジ面３７に沿って延在する。封止層４２はまた、アンダーフィル層６
６を被覆する。封止層４２は、図１２に示す超小型電子アセンブリ１０’’を覆って樹脂
を堆積させることによって形成することができる。これは、アセンブリ１０’を受け取る
ことができる封止層４２の所望の形状のキャビティを有する適切に構成されたモールド内
にアセンブリ１０’’を配置することによって行うことができる。こうしたモールド及び
そのモールドによって封止層を形成する方法は、米国特許出願公開第２０１０／０２３２
１２９号に示し記載されているようなものとすることができ、その開示は、引用すること
によりその全体が本明細書の一部をなすものとする。代替的に、封止層４２は、少なくと
も部分的にコンプライアントな材料から所望の形状に事前作製することができる。この構
成では、誘電体材料のコンプライアントな特性は、封止層４２が、ワイヤボンド３２及び
超小型電子素子２２を覆った位置に圧入されることを可能にする。こうしたステップでは
、ワイヤボンド３２は、コンプライアント材料に貫入し、その材料内のそれぞれの穴を形
成し、その穴に沿って、封止層４２がエッジ面３７に接触する。さらに、超小型電子素子
２２は、コンプライアント材料内に受け取ることができるようにコンプライアント材料を
変形することができる。コンプライアント誘電体材料は、圧縮されて、外側表面４４上で
端面３８を露出させることができる。代替的に、どんな過剰なコンプライアント誘電体材
料も、封止層から除去して、ワイヤボンド３２の端面３８がその上で被覆されない表面４
４を形成することができるか、又は、表面６３内の場所で端面３８を被覆しないキャビテ
ィ６４を形成することができる。
図１３に示す実施形態では、封止層は、最初に封止層の表面４４がワイヤボンド３２の
端面３８の上で離間するように形成される。端面３８を露出させるために、端面３８の上
にある封止層４２の部分を除去し、図１４に示すように、端面４２と実質的に同一平面上
にある新しい表面４４’を露出させることができる。代替的に、図８Ａ及び図８Ｂに示す
キャビティ等の、端面３８が封止層４２によって被覆されないキャビティ６４を形成する
ことができる。更なる代替形態では、封止層４２は、表面４４が既に端面４８と実質的に
同一平面上にあるように、又は、図８Ｄに示すように、表面４４が端面４８の下に配置さ
れるように形成することができる。封止層４２の一部分の除去は、必要がある場合、研削
、ドライエッチング、レーザエッチング、ウェットエッチング、ラッピング等によって達
成することができる。所望される場合、ワイヤボンド３２の端部３６の一部分はまた、同
じステップ又は更なるステップで除去されて、表面４４と実質的に同一平面上にある実質
的に平坦な端面３８を達成することができる。所望される場合、キャビティ６４を、こう
したステップ後に形成することもできるか、又は、図１０に示すように、スタッドバンプ
を付着させることもできる。結果得られる超小型電子アセンブリ１０は、その後、ＰＣＢ
上に固着させることができるか又はそうでなければ、図６に示すように、更なるアセンブ
リ、例えば積層式パッケージ内に組み込むことができる。
図１５に示される代替の実施形態では、ワイヤボンド３２は最初に、ワイヤループ８６
の部分３２’として、対をなして形成される。この実施形態では、ループ８６は、上記で
論じられたように、ワイヤボンドの形に作製される。ワイヤセグメントは、上方に引き上
げられ、その後、曲げられ、基板１３の第１の表面１４の方向の少なくとも１つの構成要
素を有する方向に、隣接する導電性素子２８の上に実質的に重なる位置まで引き下げられ
る。その後、ワイヤは隣接する導電性素子２８付近の位置まで実質的に下方に引き下げら
れ、その後、切断されるか、別の方法で切られる。その後、ワイヤは加熱され、堆積ボン
ディング等によって隣接する導電性素子２８に接続され、ループ８６を形成する。その後
、ループ８６を実質的に被覆するように、封止層４２が形成される。その後、プロセスに
よる研削、エッチング等によって封止層４２の一部分が除去される。このプロセスは、ル
ープが切られ、２つの部分３２’に分割されるようにループ８６の一部分も除去し、それ
により、封止層４２上に形成された表面４４上の場所に、封止層４２によって被覆されな
い端面３８を有するワイヤボンド３２を形成する。その後、上記で論じられたように、ア
センブリ１０に後続の仕上げステップを適用することができる。
図１６Ａ〜図１６Ｃは、上記で論じられたように、ワイヤボンド３２の端部３６を包囲
するキャビティ６４を作製するための代替の実施形態におけるステップを示す。図１６Ａ
は、図１〜図６に関して上記で論じられた一般的なタイプのワイヤボンド３２を示す。ワ
イヤボンド３２は、その端部３６上に付着する犠牲材料７８の塊状物を有する。犠牲材料
塊７８は、その形成中に材料の表面張力から生じる可能性がある実質的に球の形状をなす
ことができるか、又は当業者によって理解される他の所望の形状をなすことができる。犠
牲材料塊７８は、ワイヤボンド３２の端部３６をはんだペースト内に浸し、その端部をコ
ーティングすることによって形成することができる。ウィッキング及び表面張力によって
端部３６に接着するはんだ塊の量を制御するために、浸す前にはんだペーストの粘性を調
整することができる。したがって、これは、端部３６に付着する塊状物７８のサイズに影
響を及ぼすことができる。代替的には、塊状物７８は、ワイヤボンド３２の端部３６上に
可溶性材料を堆積することによって形成することができる。他の可能な塊状物７８は、端
部上の個々のはんだボール若しくは他の塊状物とすることができるか、又は超小型電子構
成要素の製造中に用いられ、後に除去することができる、銅又は金フラッシング等の他の
材料を用いる他の手段によることができる。
図１６Ｂにおいて、ワイヤボンド３２のエッジ面３７に沿った上方を含めて、アセンブ
リ１０に加えられた誘電体層４２が示される。また、誘電体層は、犠牲材料塊７８の表面
の一部分に沿って延在し、それにより、誘電体層はワイヤボンド３２の端部３６から離間
して位置される。その後、犠牲材料塊７８は、溶媒内での洗浄又はすすぎ、溶解、化学エ
ッチング又は他の技法等によって除去され、それにより、誘電体層４２内に、除去する前
の塊状物７８の鋳型形状（negative shape）のキャビティ６４を実質的に残し、ワイヤボ
ンド３２の端部３６付近のエッジ面３７の一部分を露出させる。
代替的には、犠牲材料塊７８は、ワイヤボンドのエッジ面３７に沿って延長することに
よって、ワイヤボンド３２の実質的に全てをコーティングするように形成することができ
る。この構成が図１７Ａに示される。そのようなコーティングは、上記で論じられたよう
に、アセンブリ１０上での形成後にワイヤボンド３２上に付着させることができるか、又
はワイヤボンド３２を作製するために用いられるワイヤにコーティングとして付着させる
ことができる。これは、基本的には、コーティングされたワイヤ、又は、例えば、銅の内
側コアとはんだコーティングとを有する二重ワイヤの形をとることになる。図１７Ｂは、
犠牲塊７８のエッジ面７９に沿って延在し、それにより、実質的にその長さに沿ってワイ
ヤボンド３２から誘電体層４２を離隔するように、ワイヤボンド３２及び犠牲塊７８上に
被着された誘電体層４２を示す。
図１７Ｃは、犠牲材料塊７８の一部分を除去して、端部３６の周囲にキャビティ６４を
形成し、エッジ面３７の一部分を露出させることから生じる構造を示す。そのような実施
形態において、犠牲材料塊７８の大部分、又は少なくとも一部を誘電体層４２とワイヤボ
ンド３２との間の場所に残すことができる。図１７Ｃは、ワイヤボンド３２を別の超小型
電子構造１０Ａのコンタクトパッド４０Ａに電気的及び機械的に接続するはんだ塊５２を
更に示す。
ワイヤセグメントを形成し、ワイヤセグメントを導電性素子にボンディングして、特に
上記で論じたボールボンドタイプのワイヤボンドを形成した後、ワイヤボンド（例えば、
図１の３２）は、その後、キャピラリ（図３２の８０４等）内のワイヤの残りの部分から
分離される。これは、ワイヤボンド３２のベース３４から遠隔の任意の場所で行うことが
でき、好ましくは、ワイヤボンド３２の所望の高さを規定するのに少なくとも十分な距離
だけベース３４から遠隔の場所で行われる。こうした分離は、面８０６とワイヤボンド３
２のベース３４との間で、キャピラリ８０４内に配設されるか又はキャピラリ８０４の外
部に配設される機構によって実施することができる。一方法では、ワイヤセグメント８０
０は、所望の分離点でワイヤ８００を効果的に溶け落とさせることによって分離すること
ができ、それは、ワイヤ８００にスパーク又は火炎を印加することによって行うことがで
きる。ワイヤボンド高さのより高い精度を達成するために、ワイヤセグメント８００を切
断する異なる形態を実装することができる。本明細書で述べるように、切断は、所望の場
所でワイヤを弱化させることができる部分的切断又は残りのワイヤセグメント８００から
ワイヤボンド３２を全体的に分離させるための、ワイヤを貫通する完全な切断を記述する
ために使用することができる。
図３２に示す一例では、切断ブレード８０５は、キャピラリ８０４内等の、ボンドヘッ
ドアセンブリに一体化することができる。図示するように、切断ブレード８０５がそこを
通って延在することができる開口８０７が、キャピラリ８０４の側壁８２０内に含まれる
ことができる。切断ブレード８０５は、キャピラリ８０４の内部に入る／から出るよう移
動可能であることができるため、切断ブレード８０５が、交互に、ワイヤ８００がキャピ
ラリ８０４を自由に通過することを可能にするか又はワイヤ８００に係合することができ
る。したがって、切断ブレード８０５がキャピラリ内部の外側の位置にある状態で、ワイ
ヤ８００を引き出し、ワイヤボンド３２を形成して、導電性素子２８にボンディングする
ことができる。ボンド形成後、ワイヤセグメント８００を、ボンドヘッドアセンブリ内に
一体化されたクランプ８０３を使用して固定し、ワイヤの位置を固定することができる。
切断ブレード８０３を、その後、ワイヤセグメントに向けて移動して、ワイヤを完全に切
断するか、又は部分的に切断する、すなわちワイヤを弱化させることができる。完全な切
断により、ワイヤボンド３２の端面３８を形成することができる。この時点で、キャピラ
リ８０４はワイヤボンド３２から離れて、例えば、別のワイヤボンドを形成することがで
きる。同様に、ワイヤセグメント８００が切断ブレード８０５によって弱化されている場
合、ワイヤクランプ８０３によって依然として保持されているワイヤとともにボンドヘッ
ドユニットを移動させることにより、部分的な切断によって弱化されたエリアにおいてワ
イヤ８００を破断することによって分離を引き起こすことができる。
切断ブレード８０５の移動は、空気圧又はオフセットカムを使用するサーボモータによ
って作動することができる。他の例では、切断ブレード８０５の移動は、バネ又はダイヤ
フラムによって作動することができる。切断ブレード８０５作動のためのトリガー用信号
は、ボールボンドの形成からカウントダウンする時間遅延に基づくことができるか、又は
、ワイヤボンドベース３４の上の所定の高さまでのキャピラリ８０４の移動によって作動
することができる。こうした信号は、任意の後続のボンド形成の前に切断ブレード８０５
の位置をリセットすることができるようにボンディング機械を動作させる他のソフトウェ
アにリンクすることができる。切断機構は、その両側からワイヤを切断するためにブレー
ド８０５の反対に位置する第２のブレード（図示せず）も含むことができる。
別の例では、レーザ８０９は、ボンドヘッドユニットとともに組み立て、ワイヤセグメ
ントを切断するように位置決めすることができる。図３３に示すように、レーザヘッド８
０９は、キャピラリ８０４又はキャピラリ８０４を含むボンドヘッドユニット上の別の地
点に実装すること等によってキャピラリ８０４の外部に位置決めすることができる。図３
２の切断ブレード８０５に関して上記で論じたような所望の時間にレーザを作動して、ワ
イヤ８００を切断し、ベース３４の上の所望の高さにワイヤボンド３２の端面３８を形成
することができる。他の実装態様では、レーザ８０９は、キャピラリ８０４自体を通して
又はその中に切断ビームを向けるように位置決めすることができ、また、ボンドヘッドユ
ニットの内部にあることができる。或る例では、二酸化炭素レーザを使用することができ
るか、又は代替として、Ｎｄ：ＹＡＧレーザ又はＣｕ蒸気レーザを使用することができる
。
別の実施形態では、図３４Ａ〜図３４Ｃに示すステンシルユニット８２４を用いて、ワ
イヤボンド３２を残りのワイヤセグメント８００から分離することができる。図３４Ａに
示すように、ステンシル８２４は、ワイヤボンド３２の所望の高さで又はその近くで上側
表面８２６を画定する本体を有する構造であることができる。ステンシル８２４は、導電
性素子２８、又は導電性素子２８間の基板１２の任意の部分に接触するように構成するこ
とができる。ステンシルは、導電性素子２８等を被覆する等、ワイヤボンド３２用の所望
の場所に対応することができる複数の穴８２８を含む。穴８２８は、ボンドヘッドユニッ
トのキャピラリ８０４を穴８２８に受容するサイズにすることができるため、キャピラリ
は、導電性素子２８にワイヤ８００をボンディングするための、導電性素子２８に対する
位置まで穴の中に延在して、例えばボールボンディング等によってベース３４を形成する
ことができる。キャピラリ８０４は、その後、ワイヤセグメントを所望の長さまで引き出
しながら、穴８２８から外に垂直に移動させることができる。穴８２８から取り除かれる
と、ワイヤセグメントは、クランプ８０３等によってボンドヘッドユニット内に固定する
ことができ、キャピラリ８０４は、横方向に（ステンシル８２４の表面８２６に平行に等
）移動して、穴８２８の表面及びステンシル８２４の外側表面８２６の交差によって画定
されるステンシル８２４の縁部８２９に接触するようワイヤセグメント８００を移動させ
ることができる。こうした移動は、キャピラリ８０４内に依然として保持されるワイヤセ
グメント８００の残りの部分からワイヤボンド３２の分離を引き起こすことができる。こ
のプロセスは、所望の場所に所望の数のワイヤボンド３２を形成するために繰り返すこと
ができる。或る実装態様では、キャピラリは、ワイヤ分離の前に垂直に移動することがで
き、それにより、残りのワイヤセグメントは、後続のボールボンドを形成するのに十分な
距離８０２だけキャピラリ８０４の面８０６を超えて突出する。図３４Ｂは、穴８２８が
、表面８２６の第１の直径から、表面８２６から離れたより大きな直径まで増加する直径
を有するように、穴８２８がテーパを付けられるステンシル８２４の変形形態を示す。別
の変形形態では、図３４Ｃに示すように、ステンシルは、基板１２から所望の距離に表面
８２６を離間させるのに十分な厚さを有する外側フレーム８２１を有するものとして形成
することができる。フレーム８２１は、基板１２に隣接して位置決めされるように構成さ
れるキャビティ８２３を少なくとも部分的に囲むことができ、ステンシル８２４の厚さは
、表面８２６と開口エリア８２３との間に延在しており、穴８２８を含むステンシル８２
４の部分が、基板１２上に位置決めされると基板１２から離間するようになっている。
図２０及び図２１は、ワイヤボンド５３２がリードフレーム構造上に形成される超小型
電子アセンブリ５１０の更なる実施形態を示す。リードフレーム構造の例は、米国特許第
７，１７６，５０６号及び第６，７６５，２８７号に示され、記載されており、それらの
開示は、引用することにより本明細書の一部をなすものとする。一般に、リードフレーム
は、銅等の導電性金属のシートから形成される構造であり、この構造は複数のリード線を
含むセグメントになるようパターニングされ、パドル及びフレームを更に含むことができ
る。フレームを用いて、アセンブリの作製中に、リード線及び使用される場合パドルを固
定する。一実施形態では、ダイ又はチップ等の超小型電子素子は、ワイヤボンドを使用し
て、パドルに上向きに接合し、リード線に電気接続することができる。代替的に、超小型
電子素子は、超小型電子素子の下に延在することができるリード線に直接実装することが
できる。こうした実施形態では、超小型電子素子上のコンタクトは、はんだボール等によ
ってそれぞれのリード線に電気接続することができる。その後、リード線を用いて、超小
型電子素子へ／から信号電位を搬送するために種々の他の導電性構造に対する電気接続部
を形成することができる。構造を覆って封止層を形成することを含むことができる、その
構造の組立てが終了すると、フレームの一時的な要素をリードフレームのリード線及びパ
ドルから除去して、個々のリード線を形成することができる。本開示において、個々のリ
ード線５１３及びパドル５１５は、基板５１２であって、基板５１２と一体に形成される
部分内に導電性素子５２８を含む、基板５１２を全体として形成するものの区分化された
部分であると考えられる。さらに、この実施形態では、パドル５１５は、基板５１２の第
１の領域５１８内にあると考えられ、リード線５１３は、第２の領域５２０内にあると考
えられる。図２１の平面図でも示すワイヤボンド５２４は、パドル５１５上で担持される
超小型電子素子２２をリード線５１５の導電性素子５２８に接続する。ワイヤボンド５３
２は、ワイヤボンド５３２のベース５３４において、リード線５１５上の更なる導電性素
子５２８に更に接合することができる。封止層５４２は、アセンブリ５１０上に形成され
、ワイヤボンド５３２の端部５３８を表面５４４内の場所で被覆されないままにする。ワ
イヤボンド５３２は、本明細書の他の実施形態に関して述べた構造に対応する構造内で、
封止層５４２によって被覆されない更なる又は代替の部分を有することができる。
図２４〜図２６は、閉ループワイヤボンド８３２を有する超小型電子パッケージ８１０
の更に別の実施形態を示す。この実施形態のワイヤボンド８３２は、図２４に示されるよ
うに、隣接する導電性素子８２８ａ及び８２８ｂに接合することができる２つのベース８
３４ａ及び８３４ｂを含む。代替的には、ベース８３４ａ、８３４ｂはいずれも、図２５
及び図２６に示されるように、共通の導電性素子８２８上に接合することができる。その
ような実施形態では、ワイヤボンド８３２は、エッジ面８３７がベースから基板８１２の
上方の封止層８４２の表面８４４における頂点８３９までそれぞれの部分８３７ａ及び８
３７ｂにおいて上方に延在するように、ループ内で２つのベース８３４ａ、８３４ｂ間に
延在するエッジ面８３７を画定する。封止層８４２は、エッジ面部分８３７ａ、８３７ｂ
の少なくとも或る部分に沿って延在し、互いに、かつパッケージ８１０内の他のワイヤボ
ンド８３２から、それぞれの部分を分離する。頂点８３９において、エッジ面８３７の少
なくとも一部が封止層８４２によって被覆されず、それにより、ワイヤボンド８３２は別
の構成要素との電気的相互接続のために利用可能であり、別の構成要素は、別の超小型電
子構成要素、又は他の構成要素、例えば、キャパシタ又はインダクタ等の個別要素とする
ことができる。図２４〜図２６に示されるように、ワイヤボンド８３２は、頂点８３９が
基板８１２の表面にわたって少なくとも一方の横方向において導電性素子８２８からオフ
セットされるように形成される。一例では、頂点８３９は、超小型電子素子８２０の主面
の上に重なることができるか、又はそうでなければ、超小型電子素子８２０が位置合わせ
される基板８１２の第１の領域の上に重なることができる。頂点８３９が他の実施形態に
おいて論じられたワイヤボンドの端面の場所のいずれかに位置決めされる構成を含む、ワ
イヤボンド８３２のための他の構成も可能である。さらに、頂点８３９は、図８Ａに示さ
れるように、穴内で被覆されないことができる。さらには、頂点８３９は延長することが
でき、図１０Ａ〜図１０Ｄ内のエッジ面に関して図示されたように、その長さにわたって
延在する表面８４４において被覆されないようにすることができる。１つではなく、２つ
のベース８３４ａ、８３４ｂ間に延在するワイヤボンド８３２によって支持される頂点８
３９を包囲する被覆されないエッジ面８３７の形として接続機構を設けることによって、
主面８４４によって規定される方向における接続機構のより正確な配置を達成することが
できる。
図２７及び図２８は図２４〜図２６の実施形態の変形形態を示しており、ワイヤボンド
８３４の代わりにボンドリボン９３４が用いられる。ボンドリボンは、ワイヤボンドを形
成するために上記で論じられた材料のいずれか等の導電性材料からなる、全体的に平坦な
材料片とすることができる。ボンドリボン構造は、断面を概ね円形にすることができるワ
イヤボンドとは対照的に、太くではなく、幅広くすることができる。図２７に示されるよ
うに、ボンドリボン９３４はそれぞれ、導電性素子９２８の一部分に沿って延在して結合
することができる第１のベース９３４ａを含む。リボンボンド９３２の第２のベース９３
４ｂは第１のベース９３４ａの一部分に接合することができる。エッジ面９３７が、頂点
９３９への２つの対応する部分９３７ａ及び９３７ｂにおいて、ベース９３４ａと９３４
ｂとの間に延在する。頂点９３９のエリア内のエッジ面の部分は、その主面９４４の一部
分に沿って封止材９４２によって被覆されない。本明細書において開示された他の実施形
態において用いられたワイヤボンドに関して記述されたような、更なる変形形態も可能で
ある。
上記で論じられた構造は、多様な電子システムを構成する際に利用することができる。
例えば、本発明の更なる実施形態によるシステム７１１は、他の電子構成要素７１３及び
７１５とともに、上記のような超小型電子アセンブリ７１０を含む。図示される例では、
構成要素７１３は半導体チップであるのに対して、構成要素７１５は表示画面であるが、
任意の他の構成要素を用いることもできる。当然、明確に例示するために、図２３には２
つの更なる構成要素しか示されないが、そのシステムは任意の数のそのような構成要素を
含むことができる。上記のような超小型電子アセンブリ７１０は、例えば、図１に関連し
て上記で論じられたような超小型電子アセンブリ、又は図６を参照しながら論じられたよ
うな複数の超小型電子アセンブリを組み込む構造とすることができる。アセンブリ７１０
は、図２〜図２２において記述された実施形態のうちのいずれか１つを更に含むことがで
きる。更なる変形形態では、複数の変形を与えることができ、任意の数のそのような構造
を用いることができる。
超小型電子アセンブリ７１０並びに構成要素７１３及び７１５は、破線において概略的
に表される、共通のハウジング７１９内に実装され、所望の回路を形成するために必要に
応じて互いに電気的に相互接続される。図示される例示的なシステムでは、そのシステム
は、フレキシブルプリント回路基板等の回路パネル７１７を含み、回路パネルは、構成要
素を互いに相互接続する多数の導体７２１を含み、そのうちの１つだけが図２３に示され
る。しかしながら、これは例示にすぎず、電気的接続を作製するのに適した任意の構造を
用いることができる。
ハウジング７１９は、例えば、携帯電話又は携帯情報端末において使用可能なタイプの
ポータブルハウジングとして示されており、画面７１５はハウジングの表面に露出する。
超小型電子アセンブリ７１０が撮像チップ等の感光性素子を含む場合、光をその構造まで
送るために、レンズ７２３又は他の光学デバイスも設けることができる。ここでもまた、
図２３に示される簡略化されたシステムは例示にすぎない。デスクトップコンピュータ、
ルータ等の一般的に固定構造と見なされるシステムを含む他のシステムも、上記で論じら
れた構造を用いて作製することができる。
本発明の上述した実施形態及び変形形態は、具体的に上述した以外の方法で組み合わせ
ることができる。本発明の範囲及び趣旨内にある全ての変形形態を包含することが意図さ
れる。
本発明は特定の実施形態を参照しながら本明細書において説明されてきたが、これらの
実施形態は本発明の原理及び応用形態を例示するにすぎないことは理解されたい。それゆ
え、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱する
ことなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成を
考案することができることは理解されたい。
［実施形態例］
［実施形態１］
超小型電子パッケージを作製する方法であって、
ａ）所定の長さを有する金属ワイヤセグメントをボンディングツールのキャピラリから
送り出すステップと、
ｂ）前記ボンディングツールを使用するステップであって、前記金属ワイヤの一部分を
基板の第１の表面において露出する導電性素子に結合し、それにより、前記導電性素子上
にワイヤボンドのベースを形成する、使用するステップと、
ｃ）前記ワイヤの一部分を前記ボンディングツール内に固定するステップと、
ｄ）前記固定された部分と前記ベースとの間の場所において前記金属ワイヤを切断する
ステップであって、前記ワイヤボンドの端面を少なくとも部分的に画定し、前記ベースと
前記端面との間に前記ワイヤボンドのエッジ面が画定される、切断するステップと、
ｅ）ステップ（ａ）〜ステップ（ｄ）を繰り返すステップであって、前記基板の複数の
前記導電性素子への複数のワイヤボンドを形成する、繰り返すステップと、
ｅ）その後、前記基板の前記表面の上に重なる誘電体封止層を形成するステップであっ
て、前記封止層は、前記基板の前記表面及び前記ワイヤボンドの一部分を少なくとも部分
的に被覆するように形成され、それにより、前記封止層によって被覆されない前記ワイヤ
ボンドの端面又はエッジ面のうちの少なくとも一方の一部分によって、前記ワイヤボンド
の封止されない部分が画定される、形成するステップと、
を含む、超小型電子パッケージを作製する方法。
［実施形態２］
前記金属ワイヤは部分的にのみ切込みを入れられ、前記ボンディングツールは、前記ワ
イヤの前記部分が固定されたまま、前記基板の前記表面から遠ざけられ、それにより、前
記ワイヤが前記切込みの場所において断線し、前記端面は前記切込み及び前記断線によっ
て形成される、実施形態１に記載の方法。
［実施形態３］
前記切込みは前記ワイヤボンドの前記エッジ面に対して実質的に垂直な方向において前
記ワイヤセグメントを完全に貫通して作製され、前記ワイヤボンドの前記端面は前記切込
みによって形成される、実施形態１に記載の方法。
［実施形態４］
少なくとも１つの超小型電子素子が前記基板の前記第１の表面の上に重なり、前記基板
は第１の領域及び第２の領域を有し、前記超小型電子素子は前記第１の領域内に位置し、
前記導電性素子は前記第２の領域内に位置し、前記少なくとも１つの超小型電子素子に電
気的に接続され、前記誘電体封止層は、少なくとも前記基板の前記第２の領域において該
基板の前記第１の表面の上に重なるように形成される、実施形態１に記載の方法。
［実施形態５］
前記パッケージは、前記ワイヤボンドのうちの第１のワイヤボンドが第１の信号電位を
搬送するようになっており、前記ワイヤボンドのうちの第２のワイヤボンドが前記第１の
信号電位とは異なる第２の信号電位を同時に搬送するようになっているように構成される
、実施形態４に記載の方法。
［実施形態６］
前記金属ワイヤセグメントは前記ボンディングツール上に取り付けられるレーザを用い
て切断される、実施形態１に記載の方法。
［実施形態７］
前記キャピラリは、前記ワイヤボンドが送り出される際に通る該キャピラリの面を画定
し、前記レーザは前記ボンディングツールの前記面と前記ワイヤボンドの前記ベースとの
間に位置決めされる前記ワイヤセグメントの場所に切断ビームを誘導するように前記ボン
ディングツール上に取り付けられる、実施形態６に記載の方法。
［実施形態８］
前記ボンディングツールはキャピラリを含み、該キャピラリは前記ワイヤボンドが送り
出される際に通る該キャピラリの面を画定し、前記キャピラリは該キャピラリの側壁内に
形成される壁を含み、前記レーザは、前記開口部を通して、前記キャピラリ内に位置決め
される前記ワイヤセグメントの場所に切断ビームを誘導するように、前記ボンディングツ
ール上に取り付けられる、実施形態６に記載の方法。
［実施形態９］
前記レーザはＣＯ２、Ｎｄ：ＹＡＧ又はＣｕ蒸気レーザのうちの１つである、実施形態
６に記載の方法。
［実施形態１０］
前記金属ワイヤは、前記キャピラリ内に延在する切断エッジを用いて切断される、実施
形態１に記載の方法。
［実施形態１１］
前記切断エッジは、前記ワイヤセグメントの反対に位置する前記キャピラリの壁に向か
う方向に延在する、実施形態１０に記載の方法。
［実施形態１２］
前記金属ワイヤは、前記切断エッジを第１の切断エッジとして、該第１の切断エッジの
反対に位置するように前記キャピラリ内に延在する第２の切断エッジと組み合わせて前記
切断エッジを用いて切断される、実施形態１０に記載の方法。
［実施形態１３］
前記キャピラリは、前記ワイヤセグメントが送り出される際に通る該キャピラリの面を
画定し、前記金属ワイヤは、反対に位置する第１の切断エッジ及び第２の切断エッジを有
する切断器具を用いて切断され、前記切断器具は、前記ボンディングツールの前記面と前
記ワイヤボンドの前記ベースとの間に位置決めされる場所において前記ワイヤセグメント
を切断するように前記ボンディングツール上に取り付けられる、実施形態１に記載の方法
。
［実施形態１４］
前記基板の上にステンシルを位置決めするステップを更に含み、前記ステンシルは前記
導電性素子の少なくとも一部の上に重なり、該少なくとも一部を露出させる複数の開口部
を有し、該開口部は前記基板の上方の第１の高さに位置決めされるそれぞれのエッジを画
定し、前記ワイヤセグメントは、前記ステンシル開口部の前記エッジに対する前記ワイヤ
の横方向への移動によって切断される、実施形態１に記載の方法。
［実施形態１５］
超小型電子パッケージを作製する方法であって、
ａ）第１の表面と、該第１の表面から離れた第２の表面とを有する基板と、前記基板の
前記第１の表面に実装される超小型電子素子と、前記第１の表面において露出する複数の
導電性素子とを含む処理中ユニットの上にステンシルを位置決めするステップであって、
前記導電性素子のうちの少なくとも幾つかは前記超小型電子素子に電気的に接続され、前
記ステンシルは、前記導電性素子の少なくとも一部の上に重なり、該少なくとも一部を露
出させる複数の開口部を有し、該開口部は前記基板の上方の第１の高さに位置決めされる
それぞれのエッジを画定する、位置決めするステップと、
ｂ）所定の長さを有する金属ワイヤセグメントをボンディングツールのキャピラリから
送り出すことと、前記ワイヤセグメントの一部分を前記導電性素子のうちの１つに接合し
、ワイヤボンドのベースを形成することと、前記ステンシル開口部の前記エッジに対して
前記ワイヤを横方向に移動することにより、前記ワイヤセグメントを剪断して、前記ワイ
ヤボンドを前記ワイヤセグメントの残りの部分から分離し、前記ワイヤボンド上の端面を
画定することとを含むプロセスによって、前記ワイヤボンドを形成するステップであって
、前記ワイヤボンドは前記ベースと前記端面との間に延在するエッジ面を画定する、形成
するステップと、
ｃ）ステップ（ｂ）を繰り返すステップであって、複数の前記導電性素子上に複数のワ
イヤボンドを形成する、繰り返すステップと、
を含む、超小型電子パッケージを作製する方法。
［実施形態１６］
前記処理中ユニット上に誘電体封止層を形成するステップを更に含み、前記封止層は、
前記第１の表面と、前記ワイヤボンドの一部分とを少なくとも部分的に被覆するように形
成され、それにより、前記封止層によって被覆されない前記ワイヤボンドの前記端面又は
前記エッジ面のうちの少なくとも一方の一部分によって、前記ワイヤボンドの封止されな
い部分が画定される、実施形態１５に記載の方法。
［実施形態１７］
前記キャピラリの面を越えて延在する前記ワイヤセグメントの残りの部分は、後続のワ
イヤボンドの少なくともベースを形成するのに十分な長さからなる、実施形態１５に記載
の方法。
［実施形態１８］
前記ステンシルは、前記穴のうちの１つの穴の軸の方向において厚みを画定し、前記穴
のうちの少なくとも幾つかは前記ステンシルの厚みを通して一貫した直径からなる、実施
形態１５に記載の方法。
［実施形態１９］
前記ステンシルは前記穴のうちの１つの穴の軸の方向において厚みを画定し、前記穴の
うちの少なくとも幾つかは、前記エッジ付近の小さな直径から、前記エッジと前記基板と
の間の場所における大きな直径までテーパを付けられる、実施形態１５に記載の方法。
［実施形態２０］
前記ステンシルは、前記基板の１つ又は複数のエッジに沿って延在する前記基板の厚み
の方向において第１の厚みを有するエッジ部材であって、前記第１の厚みは前記第１の高
さを画定する、エッジ部材と、前記穴を含み、前記エッジ部材によって囲まれる中央部分
であって、該中央部分は前記基板から離れて面する外面を有し、該外面は前記第１の高さ
に配置され、該中央部分は前記第１の厚みより薄い厚みを更に有する、中央部分とを含む
、実施形態１５に記載の方法。
［実施形態２１］
超小型電子パッケージを作製する方法であって、
ａ）金属ワイヤをボンディングツールのキャピラリを通して送り出すステップと、
ｂ）前記ボンディングツールを使用するステップであって、前記金属ワイヤの一部分を
基板の第１の表面において露出する導電性素子に結合し、それにより、前記導電性素子に
ワイヤボンドのベースを形成する、使用するステップと、
ｃ）前記ワイヤの一部分を前記ボンディングツール内に固定するステップと、
ｄ）前記キャピラリ内の前記金属ワイヤを前記固定された部分と前記ベースとの間の場
所において切断するステップであって、前記ワイヤボンドの前記ベースから所定の距離に
おいて前記ワイヤボンドの端面を少なくとも部分的に画定する、切断するステップと、
を含む、超小型電子パッケージを作製する方法。
［実施形態２２］
ｅ）ステップ（ａ）〜（ｄ）を繰り返すステップであって、前記基板の複数の導電性素
子への複数のワイヤボンドを形成する、繰り返すステップと、
ｆ）その後、前記基板の前記第１の表面の上に重なる誘電体封止層を形成するステップ
であって、前記封止層は、前記基板の前記第１の表面と、前記ワイヤボンドの一部分とを
少なくとも部分的に被覆するように形成され、それにより、前記封止層によって被覆され
ない前記端面及び前記ワイヤポッドの前記ベースと前記端面との間に延在するエッジ面の
うちの少なくとも一方の一部分によって、前記ワイヤボンドの封止されない部分が画定さ
れる、形成するステップと、
を更に含む、実施形態２１に記載の方法。
［実施形態２３］
前記金属ワイヤは部分的にのみ切込みを入れられ、前記ボンディングツールは、前記ワ
イヤの前記部分が固定されたまま、前記基板の前記第一の表面から遠ざけられ、それによ
り、前記ワイヤが前記切込みの場所において断線し、前記端面は前記切込み及び前記断線
によって形成される、実施形態２１に記載の方法。
［実施形態２４］
前記切込みは、前記ベースと前記端面との間に延在する前記ワイヤボンドのエッジ面に
対して実質的に垂直な方向において前記金属ワイヤを完全に貫通して作製され、前記ワイ
ヤボンドの前記端面は前記切込みによって形成される、実施形態２１に記載の方法。
［実施形態２５］
少なくとも１つの超小型電子素子が前記基板の前記第１の表面の上に重なり、前記基板
は第１の領域及び第２の領域を有し、前記超小型電子素子は前記第１の領域内に位置し、
前記導電性素子は前記第２の領域内に位置し、前記少なくとも１つの超小型電子素子に電
気的に接続され、前記誘電体封止層は、少なくとも前記基板の前記第２の領域において該
基板の前記第１の表面の上に重なるように形成される、実施形態２２に記載の方法。
［実施形態２６］
前記パッケージは、前記ワイヤボンドのうちの第１のワイヤボンドが第１の信号電位を
搬送するようになっており、前記ワイヤボンドのうちの第２のワイヤボンドが前記第１の
信号電位とは異なる第２の信号電位を同時に搬送するようになっているように構成される
、実施形態２５に記載の方法。
［実施形態２７］
前記金属ワイヤは前記ボンディングツール上に取り付けられるレーザを用いて切断され
る、実施形態２１に記載の方法。
［実施形態２８］
前記金属ワイヤは、前記キャピラリ内に延在する切断エッジを用いて切断される、実施
形態２１に記載の方法。
［実施形態２９］
前記切断エッジは、前記キャピラリの壁に向かう方向に延在する、実施形態２８に記載
の方法。
［実施形態３０］
前記キャピラリは、前記ワイヤが送り出される際に通る該キャピラリの面を画定し、前
記金属ワイヤは、反対に位置する第１の切断エッジ及び第２の切断エッジを有する切断器
具を用いて切断され、前記切断器具は、前記キャピラリ内の前記ワイヤを切断するように
前記ボンディングツール上に取り付けられる、実施形態２１に記載の方法。
［実施形態３１］
超小型電子パッケージを作製する方法であって、
ａ）処理中ユニットの基板に関連付けられる構造の表面を設けるステップであって、前
記基板は、第１の表面と、該第１の表面から離れた第２の表面とを有し、複数の導電性素
子が前記第１の表面において露出し、前記構造は、前記導電性素子の少なくとも一部の上
に重なり、該少なくとも一部を露出させる複数の開口部を有する、設けるステップと、
ｂ）金属ワイヤをボンディングツールのキャピラリを通して送り出すことと、前記ワイ
ヤの一部分を前記導電性素子のうちの１つに接合し、ワイヤボンドのベースを形成するこ
とと、前記ワイヤボンドの前記ベースに対して前記ボンディングツールを移動し、前記ワ
イヤボンドのための所定の長さの前記ワイヤを設けることと、前記構造の前記基板に対す
る前記ボンディングツールの移動を通して、前記ワイヤボンドを前記ワイヤの残りの部分
から分離し、前記ワイヤボンドの前記ベースから離れた前記ワイヤボンドの自由端を画定
することとを含むプロセスによって、前記ワイヤボンドを形成するステップと、
を含む、超小型電子パッケージを作製する方法。
［実施形態３２］
前記構造は、取外し可能ステンシルである、実施形態３１に記載の方法。
［実施形態３３］
前記構造は前記基板の前記第１の表面の上に位置決めされる、実施形態３１に記載の方
法。
［実施形態３４］
前記構造の前記表面は前記開口部のうちの少なくとも１つにおいてエッジを含み、前記
ワイヤは、前記ワイヤボンドが前記ワイヤから分離されるまで、前記エッジに対して前記
ワイヤを移動することによって剪断される、実施形態３１に記載の方法。
［実施形態３５］
前記基板の前記第１の表面に超小型電子素子が実装され、前記導電性素子の少なくとも
幾つかは前記超小型電子素子に電気的に接続される、実施形態３１に記載の方法。
［実施形態３６］
ｃ）ステップ（ｂ）を繰り返すステップであって、複数の前記導電性素子上に複数のワ
イヤボンドを形成する、繰り返すステップを更に含む、実施形態３１に記載の方法。
［実施形態３７］
前記処理中ユニット上に誘電体封止層を形成するステップを更に含み、前記封止層は、
前記第１の表面と、前記ワイヤボンドの一部分とを少なくとも部分的に被覆するように形
成され、それにより、前記封止層によって被覆されない前記自由端又は前記ワイヤボンド
の前記ベースと前記端面との間に延在するエッジ面のうちの少なくとも一方の一部分によ
って、前記ワイヤボンドの封止されない部分が画定される、実施形態３６に記載の方法。
［実施形態３８］
前記キャピラリの面を越えて延在する前記ワイヤの残りの部分は、後続のワイヤボンド
の少なくともベースを形成するのに十分な長さからなる、実施形態３１に記載の方法。
［実施形態３９］
前記構造は前記開口部のうちの１つの開口部の軸の方向において厚みを画定し、前記開
口部のうちの少なくとも幾つかは前記構造の前記厚みを通して一貫した直径からなる、実
施形態３１に記載の方法。
［実施形態４０］
前記構造は前記開口部のうちの１つの開口部の軸の方向において厚みを画定し、前記開
口部のうちの少なくとも幾つかは、前記基板の上方の第１の高さに位置決めされる前記構
造の前記表面のエッジ付近の小さな直径から、前記エッジと前記基板との間の場所におけ
る大きな直径までテーパを付けられる、実施形態３１に記載の方法。
［実施形態４１］
前記構造は、前記基板の１つ又は複数のエッジに沿って延在する前記基板の厚みの方向
において第１の厚みを有するエッジ部材であって、前記第１の厚みは、前記構造の前記表
面のエッジが前記基板の上方に位置決めされる第１の高さを画定する、エッジ部材と、前
記開口部を含み、前記エッジ部材によって囲まれる中央部分とであって、該中央部分は前
記基板から離れて面する外面を有し、該外面は前記第１の高さに配置され、該中央部分は
前記第１の厚みより薄い厚みを更に有する、中央部分とを含む、実施形態３１に記載の方
法。

Claims (18)

  1. 超小型電子パッケージを作製する方法であって、
    ａ）所定の長さを有する金属ワイヤセグメントをボンディングツールのキャピラリから送り出すステップと、
    ｂ）前記ボンディングツールを使用するステップであって、前記金属ワイヤの一部分を基板の第１の表面において露出する導電性素子に結合し、それにより、前記導電性素子上にワイヤボンドのベースを形成する、使用するステップと、
    ｃ）前記ワイヤの一部分を前記ボンディングツール内に固定するステップと、
    ｄ）前記固定された部分と前記ベースとの間の場所において前記金属ワイヤを切断するステップであって、前記ワイヤボンドの端面を少なくとも部分的に画定し、前記ベースと前記端面との間に前記ワイヤボンドのエッジ面が画定される、切断するステップと、
    ｅ）ステップ（ａ）〜ステップ（ｄ）を繰り返すステップであって、前記基板の複数の前記導電性素子への複数のワイヤボンドを形成する、繰り返すステップと、
    ｆ）その後、前記基板の前記表面の上に重なる誘電体封止層を形成するステップであって、前記封止層は、前記基板の前記表面及び前記ワイヤボンドの一部分を少なくとも部分的に被覆するように形成され、それにより、前記封止層によって被覆されない前記ワイヤボンドの端面又はエッジ面のうちの少なくとも一方の一部分によって、前記ワイヤボンドの封止されない部分が画定される、形成するステップと、
    を含み、
    前記基板の上にステンシルを位置決めするステップを更に含み、前記ステンシルは前記導電性素子の少なくとも一部の上に重なり、該少なくとも一部を露出させる複数の開口部を有し、該開口部は前記基板の上方の第１の高さに位置決めされるそれぞれのエッジを画定し、前記ワイヤセグメントは、前記ステンシル開口部の前記エッジに対する前記ワイヤの横方向への移動によって切断される、超小型電子パッケージを作製する方法。
  2. 超小型電子パッケージを作製する方法であって、
    ａ）第１の表面と、該第１の表面から離れた第２の表面とを有する基板と、前記基板の前記第１の表面に実装される超小型電子素子と、前記第１の表面において露出する複数の導電性素子とを含む処理中ユニットの上にステンシルを位置決めするステップであって、前記導電性素子のうちの少なくとも幾つかは前記超小型電子素子に電気的に接続され、前記ステンシルは、前記導電性素子の少なくとも一部の上に重なり、該少なくとも一部を露出させる複数の開口部を有し、該開口部は前記基板の上方の第１の高さに位置決めされるそれぞれのエッジを画定する、位置決めするステップと、
    ｂ）所定の長さを有する金属ワイヤセグメントをボンディングツールのキャピラリから送り出すことと、前記ワイヤセグメントの一部分を前記導電性素子のうちの１つに接合し、ワイヤボンドのベースを形成することと、前記ステンシル開口部の前記エッジに対して前記ワイヤを横方向に移動することにより、前記ワイヤセグメントを剪断して、前記ワイヤボンドを前記ワイヤセグメントの残りの部分から分離し、前記ワイヤボンド上の端面を画定することとを含むプロセスによって、前記ワイヤボンドを形成するステップであって、前記ワイヤボンドは前記ベースと前記端面との間に延在するエッジ面を画定する、形成するステップと、
    ｃ）ステップ（ｂ）を繰り返すステップであって、複数の前記導電性素子上に複数のワイヤボンドを形成する、繰り返すステップと、
    を含む、超小型電子パッケージを作製する方法。
  3. 前記処理中ユニット上に誘電体封止層を形成するステップを更に含み、前記封止層は、前記第１の表面と、前記ワイヤボンドの一部分とを少なくとも部分的に被覆するように形成され、それにより、前記封止層によって被覆されない前記ワイヤボンドの前記端面又は前記エッジ面のうちの少なくとも一方の一部分によって、前記ワイヤボンドの封止されない部分が画定される、請求項２に記載の方法。
  4. 前記キャピラリの面を越えて延在する前記ワイヤセグメントの残りの部分は、後続のワイヤボンドの少なくともベースを形成するのに十分な長さからなる、請求項２に記載の方法。
  5. 前記ステンシルは、前記開口部のうちの１つの開口部の軸の方向において厚みを画定し、前記開口部のうちの少なくとも幾つかは前記ステンシルの厚みを通して一貫した直径からなる、請求項２に記載の方法。
  6. 前記ステンシルは前記開口部のうちの１つの開口部の軸の方向において厚みを画定し、前記開口部のうちの少なくとも幾つかは、前記エッジ付近の小さな直径から、前記エッジと前記基板との間の場所における大きな直径までテーパを付けられる、請求項２に記載の方法。
  7. 前記ステンシルは、前記基板の１つ又は複数のエッジに沿って延在する前記基板の厚みの方向において第１の厚みを有するエッジ部材であって、前記第１の厚みは前記第１の高さを画定する、エッジ部材と、前記開口部を含み、前記エッジ部材によって囲まれる中央部分であって、該中央部分は前記基板から離れて面する外面を有し、該外面は前記第１の高さに配置され、該中央部分は前記第１の厚みより薄い厚みを更に有する、中央部分とを含む、請求項２に記載の方法。
  8. 超小型電子パッケージを作製する方法であって、
    ａ）処理中ユニットの基板に関連付けられる構造の表面を設けるステップであって、前記基板は、第１の表面と、該第１の表面から離れた第２の表面とを有し、複数の導電性素子が前記第１の表面において露出し、前記構造は、前記導電性素子の少なくとも一部の上に重なり、該少なくとも一部を露出させる複数の開口部を有する、設けるステップと、
    ｂ）金属ワイヤをボンディングツールのキャピラリを通して送り出すことと、前記ワイヤの一部分を前記導電性素子のうちの１つに接合し、ワイヤボンドのベースを形成することと、前記ワイヤボンドの前記ベースに対して前記ボンディングツールを移動し、前記ワイヤボンドのための所定の長さの前記ワイヤを設けることと、前記構造の前記基板に対する前記ボンディングツールの移動を通して、前記ワイヤボンドを前記ワイヤの残りの部分から分離し、前記ワイヤボンドの前記ベースから離れた前記ワイヤボンドの自由端を画定することとを含むプロセスによって、前記ワイヤボンドを形成するステップと、
    を含む、超小型電子パッケージを作製する方法。
  9. 前記構造は、取外し可能ステンシルである、請求項８に記載の方法。
  10. 前記構造は前記基板の前記第１の表面の上に位置決めされる、請求項８に記載の方法。
  11. 前記構造の前記表面は前記開口部のうちの少なくとも１つにおいてエッジを含み、前記ワイヤは、前記ワイヤボンドが前記ワイヤから分離されるまで、前記エッジに対して前記ワイヤを移動することによって剪断される、請求項８に記載の方法。
  12. 前記基板の前記第１の表面に超小型電子素子が実装され、前記導電性素子の少なくとも幾つかは前記超小型電子素子に電気的に接続される、請求項８に記載の方法。
  13. ｃ）ステップ（ｂ）を繰り返すステップであって、複数の前記導電性素子上に複数のワイヤボンドを形成する、繰り返すステップを更に含む、請求項８に記載の方法。
  14. 前記処理中ユニット上に誘電体封止層を形成するステップを更に含み、前記封止層は、前記第１の表面と、前記ワイヤボンドの一部分とを少なくとも部分的に被覆するように形成され、それにより、前記封止層によって被覆されない前記自由端の端面又は前記自由端の前記ベースと前記端面との間に延在するエッジ面のうちの少なくとも一方の一部分によって、前記ワイヤボンドの封止されない部分が画定される、請求項１３に記載の方法。
  15. 前記キャピラリの面を越えて延在する前記ワイヤの残りの部分は、後続のワイヤボンドの少なくともベースを形成するのに十分な長さからなる、請求項８に記載の方法。
  16. 前記構造は前記開口部のうちの１つの開口部の軸の方向において厚みを画定し、前記開口部のうちの少なくとも幾つかは前記構造の前記厚みを通して一貫した直径からなる、請求項８に記載の方法。
  17. 前記構造は前記開口部のうちの１つの開口部の軸の方向において厚みを画定し、前記開口部のうちの少なくとも幾つかは、前記基板の上方の第１の高さに位置決めされる前記構造の前記表面のエッジ付近の小さな直径から、前記エッジと前記基板との間の場所における大きな直径までテーパを付けられる、請求項８に記載の方法。
  18. 前記構造は、前記基板の１つ又は複数のエッジに沿って延在する前記基板の厚みの方向において第１の厚みを有するエッジ部材であって、前記第１の厚みが第１の高さを画定し、前記第１の高さにおいて前記構造の前記表面のエッジが前記基板の上方に位置決めされるエッジ部材と、前記開口部を含み前記エッジ部材によって囲まれる中央部分とであって、該中央部分は前記基板から離れて面する外面を有し、該外面は前記第１の高さに配置され、該中央部分は前記第１の厚みより薄い厚みを更に有する、中央部分とを含む、請求項８に記載の方法。
JP2016199236A 2012-02-24 2016-10-07 超小型電子パッケージを作製する方法 Active JP6239718B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/405,125 2012-02-24
US13/405,125 US8372741B1 (en) 2012-02-24 2012-02-24 Method for package-on-package assembly with wire bonds to encapsulation surface
US13/752,485 2013-01-29
US13/752,485 US8772152B2 (en) 2012-02-24 2013-01-29 Method for package-on-package assembly with wire bonds to encapsulation surface

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014558769A Division JP6025875B2 (ja) 2012-02-24 2013-02-14 超小型電子パッケージを作製する方法

Publications (2)

Publication Number Publication Date
JP2017038074A JP2017038074A (ja) 2017-02-16
JP6239718B2 true JP6239718B2 (ja) 2017-11-29

Family

ID=47631935

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014558769A Active JP6025875B2 (ja) 2012-02-24 2013-02-14 超小型電子パッケージを作製する方法
JP2016199236A Active JP6239718B2 (ja) 2012-02-24 2016-10-07 超小型電子パッケージを作製する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014558769A Active JP6025875B2 (ja) 2012-02-24 2013-02-14 超小型電子パッケージを作製する方法

Country Status (7)

Country Link
US (3) US8372741B1 (ja)
EP (1) EP2817823B1 (ja)
JP (2) JP6025875B2 (ja)
KR (2) KR20150135543A (ja)
CN (1) CN104170083B (ja)
TW (2) TWI553754B (ja)
WO (1) WO2013126269A1 (ja)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP5081578B2 (ja) * 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
KR101195786B1 (ko) 2008-05-09 2012-11-05 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 칩 사이즈 양면 접속 패키지의 제조 방법
US9941195B2 (en) * 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8642393B1 (en) * 2012-08-08 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of forming same
JP5972735B2 (ja) 2012-09-21 2016-08-17 株式会社東芝 半導体装置
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8970023B2 (en) * 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US8884427B2 (en) * 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
US9446943B2 (en) 2013-05-31 2016-09-20 Stmicroelectronics S.R.L. Wafer-level packaging of integrated devices, and manufacturing method thereof
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9087815B2 (en) * 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
TWI587412B (zh) * 2014-05-08 2017-06-11 矽品精密工業股份有限公司 封裝結構及其製法
US10381326B2 (en) * 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9899794B2 (en) * 2014-06-30 2018-02-20 Texas Instruments Incorporated Optoelectronic package
US9449908B2 (en) 2014-07-30 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package system and method
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US9368470B2 (en) * 2014-10-31 2016-06-14 Freescale Semiconductor, Inc. Coated bonding wire and methods for bonding using same
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9802813B2 (en) 2014-12-24 2017-10-31 Stmicroelectronics (Malta) Ltd Wafer level package for a MEMS sensor device and corresponding manufacturing process
KR20160093248A (ko) * 2015-01-29 2016-08-08 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US9502372B1 (en) * 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP6392171B2 (ja) * 2015-05-28 2018-09-19 新光電気工業株式会社 半導体装置及びその製造方法
US9779940B2 (en) * 2015-07-01 2017-10-03 Zhuahai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
TWI620296B (zh) * 2015-08-14 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US9806052B2 (en) * 2015-09-15 2017-10-31 Qualcomm Incorporated Semiconductor package interconnect
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
ITUB20155408A1 (it) * 2015-11-10 2017-05-10 St Microelectronics Srl Substrato di packaging per dispositivi a semiconduttore, dispositivo e procedimento corrispondenti
EP3168874B1 (en) 2015-11-11 2020-09-30 Lipac Co., Ltd. Semiconductor chip package with optical interface
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9831155B2 (en) * 2016-03-11 2017-11-28 Nanya Technology Corporation Chip package having tilted through silicon via
TWI567897B (zh) * 2016-06-02 2017-01-21 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
TWI602269B (zh) * 2016-06-08 2017-10-11 力成科技股份有限公司 柱頂互連之封裝堆疊方法與構造
US9930773B2 (en) * 2016-06-21 2018-03-27 Microsoft Technology Licensing, Llc Flexible interconnect
JP6712050B2 (ja) * 2016-06-21 2020-06-17 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
TWI637536B (zh) * 2017-02-24 2018-10-01 矽品精密工業股份有限公司 電子封裝結構及其製法
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US10426030B2 (en) * 2017-04-21 2019-09-24 International Business Machines Corporation Trace/via hybrid structure multichip carrier
CN108807430A (zh) * 2017-04-28 2018-11-13 南昌欧菲光电技术有限公司 摄像模组及其复合式感光组件
US10707635B2 (en) * 2017-05-15 2020-07-07 Current Lighting Solutions, Llc Method for providing a wire connection to a printed circuit board
DE102017114771B4 (de) * 2017-06-29 2022-01-27 Pac Tech - Packaging Technologies Gmbh Verfahren und Vorrichtung zur Herstellung einer Drahtverbindung sowie Bauelementanordnung mit Drahtverbindung
US20190035715A1 (en) * 2017-07-31 2019-01-31 Innolux Corporation Package device and manufacturing method thereof
US10312198B2 (en) * 2017-10-20 2019-06-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10529693B2 (en) * 2017-11-29 2020-01-07 Advanced Micro Devices, Inc. 3D stacked dies with disparate interconnect footprints
US10566279B2 (en) 2018-01-25 2020-02-18 Advanced Semiconductor Engineering, Inc. Package device, semiconductor device, and method for manufacturing the package device
US10727204B2 (en) 2018-05-29 2020-07-28 Advances Micro Devices, Inc. Die stacking for multi-tier 3D integration
US10937755B2 (en) 2018-06-29 2021-03-02 Advanced Micro Devices, Inc. Bond pads for low temperature hybrid bonding
US11139283B2 (en) * 2018-12-22 2021-10-05 Xcelsis Corporation Abstracted NAND logic in stacks
US20230266363A1 (en) * 2020-07-29 2023-08-24 Kyocera Corporation Circuit board and probe card
JP2022033633A (ja) * 2020-08-17 2022-03-02 キオクシア株式会社 半導体装置
WO2023100517A1 (ja) * 2021-12-01 2023-06-08 株式会社村田製作所 回路モジュール
CN115132687B (zh) * 2022-09-02 2022-11-22 甬矽电子(宁波)股份有限公司 封装堆叠结构和封装堆叠方法

Family Cites Families (550)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439262B2 (de) * 1963-07-23 1972-03-30 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum kontaktieren von halbleiterbauelementen durch thermokompression
US3358897A (en) * 1964-03-31 1967-12-19 Tempress Res Co Electric lead wire bonding tools
US3430835A (en) 1966-06-07 1969-03-04 Westinghouse Electric Corp Wire bonding apparatus for microelectronic components
US3623649A (en) 1969-06-09 1971-11-30 Gen Motors Corp Wedge bonding tool for the attachment of semiconductor leads
DE2119567C2 (de) 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
DE2228703A1 (de) 1972-06-13 1974-01-10 Licentia Gmbh Verfahren zum herstellen einer vorgegebenen lotschichtstaerke bei der fertigung von halbleiterbauelementen
JPS5150661A (ja) 1974-10-30 1976-05-04 Hitachi Ltd
US4067104A (en) 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4213556A (en) 1978-10-02 1980-07-22 General Motors Corporation Method and apparatus to detect automatic wire bonder failure
US4327860A (en) 1980-01-03 1982-05-04 Kulicke And Soffa Ind. Inc. Method of making slack free wire interconnections
US4422568A (en) 1981-01-12 1983-12-27 Kulicke And Soffa Industries, Inc. Method of making constant bonding wire tail lengths
NL184184C (nl) * 1981-03-20 1989-05-01 Philips Nv Werkwijze voor het aanbrengen van kontaktverhogingen op kontaktplaatsen van een electronische microketen.
US4437604A (en) 1982-03-15 1984-03-20 Kulicke & Soffa Industries, Inc. Method of making fine wire interconnections
JPS59189069A (ja) 1983-04-12 1984-10-26 Alps Electric Co Ltd 電気部品の端子のハンダ塗布装置
JPS61125062A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd ピン取付け方法およびピン取付け装置
US4604644A (en) 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4642889A (en) 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US4716049A (en) 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4924353A (en) 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
JPS62158338A (ja) 1985-12-28 1987-07-14 Tanaka Denshi Kogyo Kk 半導体装置
US4793814A (en) 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4695870A (en) 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS62226307A (ja) 1986-03-28 1987-10-05 Toshiba Corp ロボツト装置
US4771930A (en) * 1986-06-30 1988-09-20 Kulicke And Soffa Industries Inc. Apparatus for supplying uniform tail lengths
JPS6397941A (ja) 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
DE3703694A1 (de) 1987-02-06 1988-08-18 Dynapert Delvotec Gmbh Ball-bondverfahren und vorrichtung zur durchfuehrung derselben
US5195237A (en) * 1987-05-21 1993-03-23 Cray Computer Corporation Flying leads for integrated circuits
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US4804132A (en) 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US4845354A (en) 1988-03-08 1989-07-04 International Business Machines Corporation Process control for laser wire bonding
JPH01313969A (ja) 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US4998885A (en) * 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
US5077598A (en) 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
US5095187A (en) 1989-12-20 1992-03-10 Raychem Corporation Weakening wire supplied through a wire bonder
CA2034700A1 (en) 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
AU645283B2 (en) 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5376403A (en) 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5948533A (en) 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5083697A (en) 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US4999472A (en) * 1990-03-12 1991-03-12 Neinast James E Electric arc system for ablating a surface coating
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5067382A (en) 1990-11-02 1991-11-26 Cray Computer Corporation Method and apparatus for notching a lead wire attached to an IC chip to facilitate severing the wire
KR940001149B1 (ko) 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
JPH04346436A (ja) * 1991-05-24 1992-12-02 Fujitsu Ltd バンプ製造方法とバンプ製造装置
US5316788A (en) 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5133495A (en) 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5203075A (en) 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
JPH06510122A (ja) 1991-08-23 1994-11-10 エヌチップ　インコーポレイテッド パッケージされていない集積回路のバーン・イン技術
US5220489A (en) 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
US5238173A (en) 1991-12-04 1993-08-24 Kaijo Corporation Wire bonding misattachment detection apparatus and that detection method in a wire bonder
JP2931936B2 (ja) * 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
US5831836A (en) 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5494667A (en) 1992-06-04 1996-02-27 Kabushiki Kaisha Hayahibara Topically applied hair restorer containing pine extract
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
WO1994003036A1 (en) 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US20050062492A1 (en) * 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US6295729B1 (en) * 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5340771A (en) 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5811982A (en) 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
US20030048108A1 (en) * 1993-04-30 2003-03-13 Beaman Brian Samuel Structural design and processes to control probe position accuracy in a wafer test probe assembly
US7368924B2 (en) * 1993-04-30 2008-05-06 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof
JP2981385B2 (ja) 1993-09-06 1999-11-22 シャープ株式会社 チップ部品型ｌｅｄの構造及びその製造方法
US5346118A (en) 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
WO1995026047A1 (en) 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
US5802699A (en) 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5615824A (en) 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
JPH07335783A (ja) 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5468995A (en) 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5989936A (en) 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6828668B2 (en) 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6117694A (en) 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5656550A (en) 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5541567A (en) * 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5495667A (en) 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
US5736074A (en) 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
JPH09134934A (ja) 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
JP3332308B2 (ja) 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
US5718361A (en) 1995-11-21 1998-02-17 International Business Machines Corporation Apparatus and method for forming mold for metallic material
US5731709A (en) 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
JP3146345B2 (ja) * 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
US6000126A (en) 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
DE19618227A1 (de) 1996-05-07 1997-11-13 Herbert Streckfus Gmbh Verfahren und Vorrichtung zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
JPH1012769A (ja) 1996-06-24 1998-01-16 Ricoh Co Ltd 半導体装置およびその製造方法
JPH10135220A (ja) * 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
JPH10135221A (ja) * 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
US6492719B2 (en) 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
US5976913A (en) 1996-12-12 1999-11-02 Tessera, Inc. Microelectronic mounting with multiple lead deformation using restraining straps
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6121676A (en) 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
JP3400279B2 (ja) * 1997-01-13 2003-04-28 株式会社新川 バンプ形成方法
US5898991A (en) * 1997-01-16 1999-05-04 International Business Machines Corporation Methods of fabrication of coaxial vias and magnetic devices
US5839191A (en) 1997-01-24 1998-11-24 Unisys Corporation Vibrating template method of placing solder balls on the I/O pads of an integrated circuit package
JPH1118364A (ja) 1997-06-27 1999-01-22 Matsushita Electric Ind Co Ltd キャプスタンモータ
KR100543836B1 (ko) 1997-08-19 2006-01-23 가부시키가이샤 히타치세이사쿠쇼 멀티칩 모듈 구조체 및 그 제작 방법
CA2213590C (en) 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JP3859318B2 (ja) 1997-08-29 2006-12-20 シチズン電子株式会社 電子回路のパッケージ方法
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JP3262531B2 (ja) 1997-10-02 2002-03-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 曲げられたフライング・リード・ワイヤ・ボンデイング・プロセス
JP2978861B2 (ja) 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
US6038136A (en) 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
JP3393800B2 (ja) 1997-11-05 2003-04-07 新光電気工業株式会社 半導体装置の製造方法
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6124546A (en) 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6052287A (en) 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
JPH11220082A (ja) 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd 半導体装置
JP3536650B2 (ja) * 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
JPH11260856A (ja) * 1998-03-11 1999-09-24 Matsushita Electron Corp 半導体装置及びその製造方法並びに半導体装置の実装構造
KR100260997B1 (ko) 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JPH11330134A (ja) 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
KR100265563B1 (ko) 1998-06-29 2000-09-15 김영환 볼 그리드 어레이 패키지 및 그의 제조 방법
US6414391B1 (en) 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6164523A (en) 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US5854507A (en) 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6515355B1 (en) 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP2000091383A (ja) 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
US6194250B1 (en) 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6158647A (en) 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6268662B1 (en) 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
JP3407275B2 (ja) * 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6332270B2 (en) 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
KR100502222B1 (ko) 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
US6206273B1 (en) * 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe
KR100319609B1 (ko) 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6211574B1 (en) 1999-04-16 2001-04-03 Advanced Semiconductor Engineering Inc. Semiconductor package with wire protection and method therefor
US6258625B1 (en) 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
TW417839U (en) 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
JP5333337B2 (ja) * 1999-08-12 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
KR101084526B1 (ko) 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6867499B1 (en) 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
JP3513444B2 (ja) * 1999-10-20 2004-03-31 株式会社新川 ピン状ワイヤ等の形成方法
JP2001127246A (ja) 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3619410B2 (ja) 1999-11-18 2005-02-09 株式会社ルネサステクノロジ バンプ形成方法およびそのシステム
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP3566156B2 (ja) * 1999-12-02 2004-09-15 株式会社新川 ピン状ワイヤ等の形成方法
US6790757B1 (en) * 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
KR20010061849A (ko) 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3980807B2 (ja) 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP2001274196A (ja) 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
JP2001326236A (ja) 2000-05-12 2001-11-22 Nec Kyushu Ltd 半導体装置の製造方法
JP2001326304A (ja) 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6560117B2 (en) 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6476583B2 (en) 2000-07-21 2002-11-05 Jomahip, Llc Automatic battery charging system for a battery back-up DC power supply
SE517086C2 (sv) 2000-08-08 2002-04-09 Ericsson Telefon Ab L M Förfarande för säkring av lodkulor och eventuella komponenter, vilka är fästa på en och samma sida av ett substrat
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6507104B2 (en) 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP4505983B2 (ja) 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
KR100393102B1 (ko) 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 스택형 반도체패키지
AUPR244801A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
JP2002280414A (ja) 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002289769A (ja) 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6825552B2 (en) 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
TW544826B (en) 2001-05-18 2003-08-01 Nec Electronics Corp Flip-chip-type semiconductor device and manufacturing method thereof
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6754407B2 (en) 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US20030006494A1 (en) 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
JP4023159B2 (ja) 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US7605479B2 (en) 2001-08-22 2009-10-20 Tessera, Inc. Stacked chip assembly with encapsulant layer
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US20030057544A1 (en) 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
DE10297316T5 (de) 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP2003122611A (ja) 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd データ提供方法及びサーバ装置
JP4257771B2 (ja) 2001-10-16 2009-04-22 シンジーテック株式会社 導電性ブレード
JP3875077B2 (ja) 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
US20030094666A1 (en) 2001-11-16 2003-05-22 R-Tec Corporation Interposer
JP2003174124A (ja) 2001-12-04 2003-06-20 Sainekkusu:Kk 半導体装置の外部電極形成方法
JP3507059B2 (ja) 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
JP2003197669A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp ボンディング方法及びボンディング装置
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
JP3935370B2 (ja) * 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6653723B2 (en) 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
KR100452819B1 (ko) 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US6979230B2 (en) 2002-03-20 2005-12-27 Gabe Cherian Light socket
US7323767B2 (en) 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7078822B2 (en) 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
JP2004047702A (ja) 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
US6756252B2 (en) 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
WO2004017399A1 (en) 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
TW549592U (en) 2002-08-16 2003-08-21 Via Tech Inc Integrated circuit package with a balanced-part structure
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US6964881B2 (en) 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP3765778B2 (ja) 2002-08-29 2006-04-12 ローム株式会社 ワイヤボンディング用キャピラリ及びこれを用いたワイヤボンディング方法
JP2004095799A (ja) 2002-08-30 2004-03-25 Toshiba Corp 半導体装置およびその製造方法
US7246431B2 (en) 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7229906B2 (en) * 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
WO2004032186A2 (en) 2002-09-30 2004-04-15 Advanced Interconnect Technologies Limited Thermal enhanced package for block mold assembly
US7045884B2 (en) 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US7057269B2 (en) 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
US6989122B1 (en) 2002-10-17 2006-01-24 National Semiconductor Corporation Techniques for manufacturing flash-free contacts on a semiconductor package
TW567601B (en) 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP2004172157A (ja) 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
JP2004172477A (ja) * 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP4464041B2 (ja) 2002-12-13 2010-05-19 キヤノン株式会社 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法
KR100621991B1 (ko) 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
JP2004221257A (ja) * 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
JP2006518944A (ja) 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
TW583757B (en) 2003-02-26 2004-04-11 Advanced Semiconductor Eng A structure of a flip-chip package and a process thereof
US20040217471A1 (en) 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
JP3885747B2 (ja) 2003-03-13 2007-02-28 株式会社デンソー ワイヤボンディング方法
JP2004343030A (ja) 2003-03-31 2004-12-02 North:Kk 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2004319892A (ja) 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
JP4199588B2 (ja) 2003-04-25 2008-12-17 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
JP2005002765A (ja) 2003-06-11 2005-01-06 Tamotsu Shimauchi 震災非常時の脱出避難自動開き装置
JP4145730B2 (ja) 2003-06-17 2008-09-03 松下電器産業株式会社 半導体内蔵モジュール
KR100604821B1 (ko) 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
US20040262728A1 (en) 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
JP2005033141A (ja) 2003-07-11 2005-02-03 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
US7227095B2 (en) * 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7061096B2 (en) 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
US7224056B2 (en) 2003-09-26 2007-05-29 Tessera, Inc. Back-face and edge interconnects for lidded package
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
JP4272968B2 (ja) 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP4167965B2 (ja) 2003-11-07 2008-10-22 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路用部材の製造方法
KR100564585B1 (ko) 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
TWI227555B (en) 2003-11-17 2005-02-01 Advanced Semiconductor Eng Structure of chip package and the process thereof
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP2005183923A (ja) 2003-11-28 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
JP2005175019A (ja) 2003-12-08 2005-06-30 Sharp Corp 半導体装置及び積層型半導体装置
JP5197961B2 (ja) 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4334996B2 (ja) 2003-12-24 2009-09-30 株式会社フジクラ 多層配線板用基材、両面配線板およびそれらの製造方法
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US6900530B1 (en) 2003-12-29 2005-05-31 Ramtek Technology, Inc. Stacked IC
US6917098B1 (en) 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7176043B2 (en) 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US8207604B2 (en) 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
JP2005203497A (ja) 2004-01-14 2005-07-28 Toshiba Corp 半導体装置およびその製造方法
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
US8399972B2 (en) 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
US8092734B2 (en) 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US6962864B1 (en) * 2004-05-26 2005-11-08 National Chung Cheng University Wire-bonding method for chips with copper interconnects by introducing a thin layer
US7233057B2 (en) 2004-05-28 2007-06-19 Nokia Corporation Integrated circuit package with optimized mold shape
TWI255022B (en) 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
TWI250596B (en) 2004-07-23 2006-03-01 Ind Tech Res Inst Wafer-level chip scale packaging method
JP4385329B2 (ja) 2004-10-08 2009-12-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US8646675B2 (en) * 2004-11-02 2014-02-11 Hid Global Gmbh Laying apparatus, contact-making apparatus, movement system, laying and contact-making unit, production system, method for production and a transponder unit
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US7750483B1 (en) * 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
KR100674926B1 (ko) 2004-12-08 2007-01-26 삼성전자주식회사 메모리 카드 및 그 제조 방법
JP4504798B2 (ja) 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP2006186086A (ja) 2004-12-27 2006-07-13 Itoo:Kk プリント基板のはんだ付け方法およびブリッジ防止用ガイド板
DE102005006333B4 (de) 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
DE102005006995B4 (de) 2005-02-15 2008-01-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
KR100630741B1 (ko) 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
TWI284394B (en) 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
JP2006324553A (ja) * 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
US7216794B2 (en) * 2005-06-09 2007-05-15 Texas Instruments Incorporated Bond capillary design for ribbon wire bonding
JP4322844B2 (ja) 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
CN100550367C (zh) 2005-07-01 2009-10-14 皇家飞利浦电子股份有限公司 电子器件
US7476608B2 (en) * 2005-07-14 2009-01-13 Hewlett-Packard Development Company, L.P. Electrically connecting substrate with electrical device
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US7675152B2 (en) 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US7504716B2 (en) 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
JP2007123595A (ja) 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
US8183682B2 (en) 2005-11-01 2012-05-22 Nxp B.V. Methods of packaging a semiconductor die and package formed by the methods
JP4530975B2 (ja) * 2005-11-14 2010-08-25 株式会社新川 ワイヤボンディング方法
JP2007142042A (ja) 2005-11-16 2007-06-07 Sharp Corp 半導体パッケージとその製造方法，半導体モジュール，および電子機器
US7344917B2 (en) 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4530984B2 (ja) 2005-12-28 2010-08-25 株式会社新川 ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP2007208159A (ja) 2006-02-06 2007-08-16 Hitachi Ltd 半導体装置
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
JP2007234845A (ja) * 2006-03-01 2007-09-13 Nec Corp 半導体装置
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7390700B2 (en) 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
JP5598787B2 (ja) 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7242081B1 (en) 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
US7780064B2 (en) 2006-06-02 2010-08-24 Asm Technology Singapore Pte Ltd Wire bonding method for forming low-loop profiles
JP4961848B2 (ja) 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
US20070290325A1 (en) 2006-06-16 2007-12-20 Lite-On Semiconductor Corporation Surface mounting structure and packaging method thereof
US7967062B2 (en) 2006-06-16 2011-06-28 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
WO2008014633A1 (en) 2006-06-29 2008-02-07 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
KR100800478B1 (ko) 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
US8048479B2 (en) 2006-08-01 2011-11-01 Qimonda Ag Method for placing material onto a target board by means of a transfer board
JP2008039502A (ja) 2006-08-03 2008-02-21 Alps Electric Co Ltd 接触子およびその製造方法
US7486525B2 (en) 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
KR20080020069A (ko) 2006-08-30 2008-03-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR100891516B1 (ko) 2006-08-31 2009-04-06 주식회사 하이닉스반도체 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지
KR100770934B1 (ko) 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
KR100817073B1 (ko) 2006-11-03 2008-03-26 삼성전자주식회사 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
WO2008065896A1 (fr) 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
JP2008166439A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8598717B2 (en) 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
KR100757345B1 (ko) 2006-12-29 2007-09-10 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
US20080156518A1 (en) 2007-01-03 2008-07-03 Tessera, Inc. Alignment and cutting of microelectronic substrates
TWI332702B (en) 2007-01-09 2010-11-01 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
JP5347222B2 (ja) * 2007-01-10 2013-11-20 富士通株式会社 半導体装置の製造方法
US7719122B2 (en) 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
KR100827667B1 (ko) 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
WO2008093414A1 (ja) 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP4823089B2 (ja) 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
US8685792B2 (en) 2007-03-03 2014-04-01 Stats Chippac Ltd. Integrated circuit package system with interposer
KR101460141B1 (ko) 2007-03-05 2014-12-02 인벤사스 코포레이션 관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩
US7517733B2 (en) 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
US8183684B2 (en) * 2007-03-23 2012-05-22 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP4926787B2 (ja) 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
WO2008120755A1 (ja) 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US7589394B2 (en) 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US7994622B2 (en) 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
KR20080094251A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조방법
JP5601751B2 (ja) 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置
US20080284045A1 (en) 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
JP2008306128A (ja) 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
TW200908819A (en) 2007-06-15 2009-02-16 Ngk Spark Plug Co Wiring substrate with reinforcing member
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR20090007120A (ko) 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
JP2009044110A (ja) 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
JP2009088254A (ja) 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
KR20090033605A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US20090091009A1 (en) 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
US8008183B2 (en) 2007-10-04 2011-08-30 Texas Instruments Incorporated Dual capillary IC wirebonding
US7834464B2 (en) 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
TWI389220B (zh) 2007-10-22 2013-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JP2009123863A (ja) 2007-11-14 2009-06-04 Tessera Interconnect Materials Inc バンプ構造形成方法及びバンプ構造
US20090127686A1 (en) 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
KR100886100B1 (ko) 2007-11-29 2009-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2009135398A (ja) 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
US7902644B2 (en) 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US7964956B1 (en) 2007-12-10 2011-06-21 Oracle America, Inc. Circuit packaging and connectivity
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2009158593A (ja) 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
JP5292827B2 (ja) * 2008-01-24 2013-09-18 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
WO2009096950A1 (en) 2008-01-30 2009-08-06 Kulicke And Soffa Industries, Inc. Wire loop and method of forming the wire loop
US8120186B2 (en) 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US8258015B2 (en) 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US7956456B2 (en) 2008-02-27 2011-06-07 Texas Instruments Incorporated Thermal interface material design for enhanced thermal performance and improved package structural integrity
KR101501739B1 (ko) 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
US7919871B2 (en) 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US8072079B2 (en) 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
JP5043743B2 (ja) 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR20090123680A (ko) 2008-05-28 2009-12-02 주식회사 하이닉스반도체 적층 반도체 패키지
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
WO2009154761A1 (en) 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
TWI473553B (zh) 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP5339800B2 (ja) 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
TWI372453B (en) * 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
TWI573201B (zh) 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
US8004093B2 (en) 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
US20100044860A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8063475B2 (en) 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
WO2010041630A1 (ja) 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
JP5185062B2 (ja) 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
MY149251A (en) 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
KR101461630B1 (ko) 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
TW201023308A (en) 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
KR101011863B1 (ko) 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7898083B2 (en) 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US8012797B2 (en) 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
JP2010199528A (ja) 2009-01-27 2010-09-09 Tatsuta System Electronics Kk ボンディングワイヤ
JP2010177597A (ja) 2009-01-30 2010-08-12 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US20100200981A1 (en) 2009-02-09 2010-08-12 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP2010206007A (ja) 2009-03-04 2010-09-16 Nec Corp 半導体装置及びその製造方法
JP5471605B2 (ja) 2009-03-04 2014-04-16 日本電気株式会社 半導体装置及びその製造方法
US8106498B2 (en) 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
US8258010B2 (en) 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US20100244276A1 (en) 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US8194411B2 (en) 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
US20100289142A1 (en) 2009-05-15 2010-11-18 Il Kwon Shim Integrated circuit packaging system with coin bonded interconnects and method of manufacture thereof
US8020290B2 (en) * 2009-06-14 2011-09-20 Jayna Sheats Processes for IC fabrication
TWI379367B (en) 2009-06-15 2012-12-11 Kun Yuan Technology Co Ltd Chip packaging method and structure thereof
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5214554B2 (ja) 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
US7923304B2 (en) 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8390108B2 (en) 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
TWI392066B (zh) 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
US7928552B1 (en) 2010-03-12 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with multi-tier conductive interconnects and method of manufacture thereof
US9496152B2 (en) 2010-03-12 2016-11-15 STATS ChipPAC Pte. Ltd. Carrier system with multi-tier conductive posts and method of manufacture thereof
KR101667656B1 (ko) 2010-03-24 2016-10-20 삼성전자주식회사 패키지-온-패키지 형성방법
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8564141B2 (en) 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same
US8217502B2 (en) 2010-06-08 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
KR20120007839A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US20120063090A1 (en) 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US20120080787A1 (en) 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP2012104790A (ja) 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
US8263435B2 (en) 2010-10-28 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of stacking semiconductor die in mold laser package interconnected by bumps and conductive vias
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8502387B2 (en) 2010-12-09 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
KR101215271B1 (ko) 2010-12-29 2012-12-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 반도체 패키지 구조물의 제조 방법
US20120184116A1 (en) 2011-01-18 2012-07-19 Tyco Electronics Corporation Interposer
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9006031B2 (en) 2011-06-23 2015-04-14 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
US8487421B2 (en) 2011-08-01 2013-07-16 Tessera, Inc. Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US20130037929A1 (en) 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
KR101800440B1 (ko) 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
US20130049218A1 (en) 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
US9177832B2 (en) 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
KR101906408B1 (ko) 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US9105552B2 (en) 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
KR101297015B1 (ko) 2011-11-03 2013-08-14 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
US8680684B2 (en) 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US9258922B2 (en) 2012-01-18 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. PoP structures including through-assembly via modules
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9082763B2 (en) 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9171790B2 (en) 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
KR101419597B1 (ko) 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US8940630B2 (en) 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end

Also Published As

Publication number Publication date
WO2013126269A1 (en) 2013-08-29
US8372741B1 (en) 2013-02-12
CN104170083B (zh) 2018-01-09
TWI553754B (zh) 2016-10-11
US9691679B2 (en) 2017-06-27
KR20140124011A (ko) 2014-10-23
US8772152B2 (en) 2014-07-08
TWI596682B (zh) 2017-08-21
EP2817823A1 (en) 2014-12-31
CN104170083A (zh) 2014-11-26
TW201347059A (zh) 2013-11-16
JP2015508240A (ja) 2015-03-16
JP6025875B2 (ja) 2016-11-16
US20130224914A1 (en) 2013-08-29
TW201643975A (zh) 2016-12-16
EP2817823B1 (en) 2018-09-12
KR20150135543A (ko) 2015-12-02
KR101571457B1 (ko) 2015-11-24
US20160260647A1 (en) 2016-09-08
JP2017038074A (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
JP6239718B2 (ja) 超小型電子パッケージを作製する方法
JP6291555B2 (ja) 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ
US9349706B2 (en) Method for package-on-package assembly with wire bonds to encapsulation surface
US9093435B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
KR101921156B1 (ko) 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US11830845B2 (en) Package-on-package assembly with wire bonds to encapsulation surface

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171101

R150 Certificate of patent or registration of utility model

Ref document number: 6239718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250