JPH03167857A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH03167857A
JPH03167857A JP1308602A JP30860289A JPH03167857A JP H03167857 A JPH03167857 A JP H03167857A JP 1308602 A JP1308602 A JP 1308602A JP 30860289 A JP30860289 A JP 30860289A JP H03167857 A JPH03167857 A JP H03167857A
Authority
JP
Japan
Prior art keywords
external lead
lead terminal
lid
semiconductor element
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1308602A
Other languages
English (en)
Other versions
JP2742612B2 (ja
Inventor
Hiroshi Matsumoto
弘 松本
Masaaki Iguchi
井口 公明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1308602A priority Critical patent/JP2742612B2/ja
Priority to US07/573,406 priority patent/US5057905A/en
Publication of JPH03167857A publication Critical patent/JPH03167857A/ja
Application granted granted Critical
Publication of JP2742612B2 publication Critical patent/JP2742612B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子を収容する半導体素子収納用パッケ
ージの改良に関するものである。
(従来の技術) 従来、半導体素子を収容するためのパッケージ、特にガ
ラスの溶着によって封止するガラス封止型半導体素子収
納用パッケージは、絶縁基体と蓋体とから成り、内部に
半導体素子を収容する空所を有する絶縁容器と、該容器
内に収容される半導体素子を外部電気回路に電気的に接
続するための外部リード端子とから構威されており、v
A縁基体及び蓋体の相対向する主面に予め封止用のガラ
ス部材を被着形或すると共に、絶縁基体主面に外部リー
ド端子を固定し、半導体素子の各電極と外部リード端子
とをワイヤボンド接続した後、絶縁基体及び蓋体のそれ
ぞに被着させた封止用のガラス部材を溶融一体化させる
ことによって内部に半導体素子を気密に封止している。
(発明が解決しようとする課題) しかし乍ら、この従来のガラス封止型半導体素子収納用
パッケージは通常、外部リード端子がコハール(29 
WtX Ni−16 WtX Co−55 WtXFe
合金)や42^11oy(42 WtX Ni−58 
WtχFe合金)の導電性材料から戒っており、該コバ
ールや42A l toy等はその透磁率が高く、且つ
導電率が低いことから以下に述べる欠点を有する。
即ち、 ■コバールや42Al1oyは鉄(Fe)、ニソケル(
Ni)、コバル} (CO)といった強磁性体金属のみ
から戒っており、その透磁率は250〜700 (CG
S)と高い。そのためこのコハールや42Alloy等
から成る外部リード端子に電流が流れると外部リード端
子中に透磁率に比例した大きな自己インダクタンスが発
生し、これが逆起電力を誘発してノイズとなると共に、
該ノイズが半導体素子に入力されて半導体素子に誤動作
を生じさせる、 ■コバールや42A 1 layはその導電率が3.0
〜3.5χ(IACS)と低い。そのためこのコバール
や42AI1oy等から成る外部リード端子に信号を伝
搬させた場合、信号の伝搬速度が極めて遅いものとなり
、高速駆動を行う半導体素子はその収容が不可となって
しまう、 ■半導体素子収納用パンケージの内部に収容する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記■に
記載のコバールや42A11oyの導電率が低いことと
相俊って電気抵抗が極めて大きなものになってきており
、外部リード端子に信号を伝搬させると、該外部リード
端子の電気抵抗に起因して信号が大きく減衰し、内部に
収容する半導体素子に信号を正確に入力することができ
ず、半導体素子に誤動作を生しさせてしまう、 等の欠点を有していた。
(発明の目的) 本発明は上記欠点に鑑み案出されたもので、その目的は
外部リード端子で発生するノイズ及び外部リード端子に
おける信号の減衰を極小となし、内部に収容する半導体
素子への信号の入出力を確実に行うことを可能として半
導体素子を長期間にわたり正常、且つ安定に作動させる
ことができる半導体素子収納用パソケージを提供するこ
とにある. また本発明の他の目的は高速駆動を行う半導体素子を収
容することができる半導体素子収納用パッケージを提供
することにある。
(課題を解決するこめの手段) 本発明は絶縁基体と蓋体とから戒り、内部に半導体素子
を収容するための空所を有する絶縁容器と、該容器内に
収容される半導体素子を外部電気回路に接続するための
外部リード端子とから成る半導体素子収納用パッケージ
において、前記絶縁基体及び蓋体をフオルステライト質
焼結体もしくはジルコニア質焼結体で、外部リード端子
を銅から成る芯体の外表面をニッケル24.5乃至25
.5Wtχ、鉄74.5乃至75.5WtXの合金から
成る被覆層で被覆すると共に、被覆層の断面積を芯体の
断面積に対し1.5乃至12倍とした金属体で形成した
ことを特徴とするものである。
(実施例) 次に本発明を添付図面に基づき詳細に説明する。
第1図及び第2図は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1は絶縁基体、2は蓋体である。
この絶縁基体1と蓋体2とにより絶縁容器3が構威され
る。
前記絶縁基体1及び蓋体2はそれぞれの中央部に半導体
素子を収容する空所を形戒するための凹部が設けてあり
、絶縁基体lの凹部底面には半導体素子4が樹脂、ガラ
ス、ロウ剤等の接着剤を介し取着固定される。
前記絶縁基体l及び蓋体2はフオルステライト質焼結体
もしくはジルコニア質焼結体から成り、第l図に示すよ
うな絶縁基体1及び蓋体2に対応した形状を有するプレ
ス型内に、フオルステライト質焼結体の場合はマグネシ
ア( MgO ) 、シリカ(SiOz)等の原料粉末
を、ジルコニア質焼結体の場合は酸化ジルコニウム(Z
rOz)、イットリア(Y!03)等の原料粉末を充填
させるとともに一定圧力を印加して或形し、しかる後、
戒形品を約1200〜1500゜Cの温度で焼或するこ
とによって製作される。
尚、前記絶縁基体1及び蓋体2を形或するフオルステラ
イト質焼結体もしくはジルコニア質焼結体はその熱膨張
係数が100〜110 XIO−’/ ’Cであり、後
述する封止用ガラス部材の熱膨張係数との関係において
絶縁基体1及び蓋体2と封止用ガラス部材間に大きな熱
膨張の差が生じることはない。
また前記絶縁基体1及び蓋体2にはその相対向する主面
に封止用のガラス部材6が予め被着形戒されており、該
絶縁基体I及び蓋体2の各々に被着されている封止用ガ
ラス部材6を加熱溶融させ一体化させることにより絶縁
容器3内の半導体素子4を気密に封止する。
前記絶縁基体1及び蓋体2の相対向する主面に被着され
る封止用ガラス部材6は、例えばホウケイ酸鉛系ガラス
から威り、原料粉末としての酸化鉛( PbO )70
.0 〜9’O.OWtX ,酸化ホウ素( B.02
 ”)12,O〜l3.(Vt! , ’iリカ( S
iOz )0.5 〜3.O WtX及びアルミナ(^
1zOs)0.5〜3.O WtXを混合すると共に、
該混合粉末を950〜1100℃の温度で加熱溶融させ
ることによって製作される。このホウケイ酸鉛系のガラ
スはその熱膨張係数が100〜120×10−’/ ”
Cである。
前記封止用ガラス部材6はその熱膨張係数が100〜1
20 xlO−’/ ℃であり、絶縁基体1及び蓋体2
の各々の熱膨張係数と近似することから絶縁基体1及び
蓋体2の各々に被着されている封止用ガラス部材6を加
熱溶融させ一体化させることにより絶縁容器3内の半導
体素子4を気密に封止する際、絶縁基体1及び蓋体2と
封止用ガラス部材6との間には両者の熱膨張係数の相違
に起因する熱応力が発生することは殆どなく、絶縁基体
1と蓋体2とを封止用ガラス部材6を介し強固に接合す
ることが可能となる。
尚、前記封止用ガラス部材6はホウケイ酸鉛系ガラスの
粉末に適当な有機溶剤、溶媒を添加して得たガラスペー
ストを従来周知の厚膜手法を採用することによって絶縁
基体1及び蓋体2の相対向する主面に被着形或される。
また前記封止用ガラス部材6はホウケイ酸鉛系のガラス
に限定されるものではなく、熱膨張係数が100〜12
0 xlO−’/ ℃の範囲のガラスであればいかなる
ものでも使用することができる。
前記絶縁基体lと蓋体2との間には導電性材料から成る
外部リード端子5が配されており、該′外部リード端子
5は半導体素子4の各電極がワイヤ7を介し電気的に接
続され、外部リード端子5を外部電気回路に接続するこ
とによって半導体素子4が外部電気回路に接続されるこ
ととなる。
前記外部リード端子5は絶縁基体1と蓋体2の相対向す
る主面に被着させた封止用ガラス部材6を溶融一体化さ
せ、絶縁容器3を気密封止する際に同時に絶縁基体1と
蓋体2との間に取着される.前記外部リード端子5は銅
から成る芯体の外表面をニッケル24.5乃至25.5
れ2、鉄74.5乃至75.5WtXの合金から成る被
覆層で被覆すると共に、被覆層の断面積を芯体の断面積
に対し1.5乃至12倍とした金属体から或り、その透
磁率は約1 (CGS)、導電率はio.o乃至45.
0X(IACS) 、熱膨張係数ハ約100 −110
 xlO−’/ ”cである。
尚、前記外部リード端子5は銅(Cu)のインゴットの
外表面にニッケルー鉄合金(Ni−Fe合金)を圧接し
、しかる後、これを圧延することによって形成される。
また前記外部リード端子5はニッケル(Ni)、鉄(F
e)の量及び芯体と被覆層の断面積が上述の範囲を外れ
ると外部リード端子5の透磁率が所望する小さな値に、
導電率が大きな値にならず、また熱膨張係数も絶縁基体
及び蓋体の熱膨張係数と合わなくなる。そのため外部リ
ード端子5は銅から成る芯体の外表面をニッケル24.
5乃至25.5WtX ,鉄74.5乃至?5.5Wt
%の合金から成る被覆層で被覆すると共に、被覆層の断
面積を芯体の断面積に対し1.5乃至12倍とした金属
体で形成するものに限定される。
前記外部リード端子5はその透磁率が約1 (CGS)
であり、透磁率が低いことから外部リード端子5に電流
が流れたとしても外部リード端子5中には大きな自己イ
ンダクタンスが発生することはなく、その結果、前記自
己インダクタンスにより誘発される逆起電力に起因した
ノイズを極小となし、内部に収容する半導体素子4を常
に正常に作動させることかできる。
また前記外部リード端子5はその導電率が10.0χ(
IACS)以上であり、電気を流し易いことから外部リ
ード端子5の信号伝搬速度を極めて速いものとなすこと
ができ、絶縁容器3内に収容した半導体素子4を高速駆
動させたとしても半導体素子4と外部電気回路との間に
おける信号の出し入れは常に安定、且つ確実となすこと
ができる。
また同時に外部リード端子5の導電率が高いことから外
部リード端子5の線幅が細くなったとしても外部リード
端子5の電気抵抗を低く抑えることができ、その結果、
外部リード端子5における信号の減衰を極小として内部
に収容する半導体素子4に外部電気回路から供給される
電気信号を正確に人力することができる。
また更に前記外部リード端子5はその熱膨張係数が約1
00〜110 xlO−’/ ℃であり、封止用ガラス
部材6の熱膨張係数と近似することから外部リード端子
5を絶縁基体lと蓋体2の間に封止用ガラス部材6を用
いて固定する際、外部リード端子5と封止用ガラス部材
6との間には両者の熱膨張係数の相違に起因する熱応力
が発生することはなく、外部リード端子5を封止用ガラ
ス部材6で強固に固定することも可能となる。
かくして、この半導体素子収納用パッケージによれば絶
縁基体lの凹部底面に半導体素子4を取着固定するとと
もに該半導体素子4の各電極をボンディングワイヤ7に
より外部リード端子5に接続させ、しかる後、絶縁基体
1と蓋体2とを該絶縁基体l及び蓋体2の相対向する主
面に予め被着させておいた封止用ガラス部材6を溶融一
体化させることによって接合させ、これによって最終製
品としての半導体装置が完或する。
(発明の効果) 本発明の半導体素子収納用バンケージによれば、半導体
素子を収容するための絶縁容器を構成する絶縁基体及び
蓋体をフォルステライト質焼結体もしくはジルコニア質
焼結体で、外部リード端子を銅から成る芯体の外表面を
ニッケル24.5乃至25.5Wt% 、鉄74.5乃
至75.5WtXの合金から成る被覆層で被覆すると共
に、被覆層の断面積を芯体の断面積に対し1.5乃至1
2倍とした透磁率が約1 (CGS)、導電率が10.
0X (I ACS)以上、熱膨張係数が約100〜1
10 xlO−’/ ℃の金属体で形成したことから外
部リード端子に電流を流したとしても該外部リード端子
中に大きな自己インダクタンスが発生することはなく、
その結果、前記自己インダクタンスにより誘発される逆
起電力に起因したノイズを極小となし、内部に収容する
半導体素子を常に正常に作動させることが可能となる。
また外部リード端子の信号伝搬速度を極めて速いものと
なすことができ、絶縁容器内に収容した半導体素子を高
速駆動させたとしても半導体素子と外部電気回路との間
における信号の出し入れを常に安定、且つ確実となすこ
とが可能となる。
更に外部リード端子の線幅が細くなったとしても外部リ
ード端子の電気抵抗を低く抑えることができ、その結果
、外部リード端子における信号の減衰を極小として内部
に収容する半導体素子に外部電気回路から供給される電
気信号を正確に人力することが可能となる。
また更に外部リード端子はその熱膨張係数が絶縁基体、
蓋体及び封止用ガラス部材の各々の熱膨張係数と近似し
、絶縁基体と蓋体との間に外部リード端子を挟み、各々
を封止用ガラス部材で取着接合したとしても絶縁基体及
び蓋体と封止用ガラス部材との間、外部リード端子と封
止用ガラス部材との間のいずれにも熱膨張係数の相違に
起因する熱応力は発生せず、すべてを強固に取着接合す
ることも可能となる。
【図面の簡単な説明】
第1図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第2図は第1図に示すパンケージの絶
縁基体上面より見た平面図である。 l ・・絶縁基体  2 ・・蓋体 3 ・・絶縁容器 5・・外部リード端子 6 ・・封止用ガラス部材

Claims (1)

    【特許請求の範囲】
  1.  絶縁基体と蓋体とから成り、内部に半導体素子を収容
    するための空所を有する絶縁容器と、該容器内に収容さ
    れる半導体素子を外部電気回路に接続するための外部リ
    ード端子とから成る半導体素子収納用パッケージにおい
    て、前記絶縁基体及び蓋体をフォルステライト質焼結体
    もしくはジルコニア質焼結体で、外部リード端子を銅か
    ら成る芯体の外表面をニッケル24.5乃至25.5W
    t%、鉄74.5乃至75.5Wt%の合金から成る被
    覆層で被覆すると共に、被覆層の断面積を芯体の断面積
    に対し1.5乃至12倍とした金属体で形成したことを
    特徴とする半導体素子収納用パッケージ。
JP1308602A 1989-08-25 1989-11-27 半導体素子収納用パッケージ Expired - Lifetime JP2742612B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1308602A JP2742612B2 (ja) 1989-11-27 1989-11-27 半導体素子収納用パッケージ
US07/573,406 US5057905A (en) 1989-08-25 1990-08-24 Container package for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1308602A JP2742612B2 (ja) 1989-11-27 1989-11-27 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH03167857A true JPH03167857A (ja) 1991-07-19
JP2742612B2 JP2742612B2 (ja) 1998-04-22

Family

ID=17983015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1308602A Expired - Lifetime JP2742612B2 (ja) 1989-08-25 1989-11-27 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2742612B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50146899A (ja) * 1974-05-16 1975-11-25
JPS53123080A (en) * 1977-04-02 1978-10-27 Ngk Insulators Ltd Circuit substrate and ceramic package assembly and method of producing same
JPS5916353A (ja) * 1982-07-19 1984-01-27 Sumitomo Electric Ind Ltd リ−ドフレ−ム
JPS63185318U (ja) * 1987-05-22 1988-11-29
JPS645041A (en) * 1987-06-29 1989-01-10 Shinko Electric Ind Co Manufacture of ceramic body having superconducting circuit pattern

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50146899A (ja) * 1974-05-16 1975-11-25
JPS53123080A (en) * 1977-04-02 1978-10-27 Ngk Insulators Ltd Circuit substrate and ceramic package assembly and method of producing same
JPS5916353A (ja) * 1982-07-19 1984-01-27 Sumitomo Electric Ind Ltd リ−ドフレ−ム
JPS63185318U (ja) * 1987-05-22 1988-11-29
JPS645041A (en) * 1987-06-29 1989-01-10 Shinko Electric Ind Co Manufacture of ceramic body having superconducting circuit pattern

Also Published As

Publication number Publication date
JP2742612B2 (ja) 1998-04-22

Similar Documents

Publication Publication Date Title
JPH03167857A (ja) 半導体素子収納用パッケージ
JP2742611B2 (ja) 半導体素子収納用パッケージ
JP2678509B2 (ja) 半導体素子収納用パッケージ
JP2691304B2 (ja) 半導体素子収納用パッケージ
JP2742616B2 (ja) 半導体素子収納用パッケージ
JP2742617B2 (ja) 半導体素子収納用パッケージ
JPH03218660A (ja) 半導体素子収納用パッケージ
JPH03167856A (ja) 半導体素子収納用パッケージ
JP2742618B2 (ja) 半導体素子収納用パッケージ
JP2736461B2 (ja) 半導体素子収納用パッケージ
JPH03167854A (ja) 半導体素子収納用パッケージ
JP2691310B2 (ja) 半導体素子収納用パッケージ
JPH03167853A (ja) 半導体素子収納用パッケージ
JP2747613B2 (ja) 半導体素子収納用パッケージ
JPH03167858A (ja) 半導体素子収納用パッケージ
JP2736463B2 (ja) 半導体素子収納用パッケージ
JPH03173161A (ja) 半導体素子収納用パッケージ
JPH03167850A (ja) 半導体素子収納用パッケージ
JP2742613B2 (ja) 半導体素子収納用パッケージ
JP2736452B2 (ja) 半導体素子収納用パッケージ
JPH03167864A (ja) 半導体素子収納用パッケージ
JPH03167848A (ja) 半導体素子収納用パッケージ
JP2691308B2 (ja) 半導体素子収納用パッケージ
JPH03167862A (ja) 半導体素子収納用パッケージ
JPH03173154A (ja) 半導体素子収納用パッケージ