JP2678509B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2678509B2 JP2678509B2 JP30859589A JP30859589A JP2678509B2 JP 2678509 B2 JP2678509 B2 JP 2678509B2 JP 30859589 A JP30859589 A JP 30859589A JP 30859589 A JP30859589 A JP 30859589A JP 2678509 B2 JP2678509 B2 JP 2678509B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- external lead
- lead terminal
- lid
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子を収納する半導体素子収納用パッ
ケージの改良に関するものである。
ケージの改良に関するものである。
(従来の技術) 従来、半導体素子を収納するためのパッケージ、特に
ガラスの溶着によって封止するガラス封止型半導体素子
収納用パッケージは、絶縁基体と蓋体とから成り、内部
に半導体素子を収容する空所を有する絶縁容器と、該容
器内に収容される半導体素子を外部電気回路に電気的に
接続するための外部リード端子とから構成されており、
絶縁基体及び蓋体の相対向する主面に予め封止用のガラ
ス部材を被着形成すると共に、絶縁基体主面に外部リー
ド端子を固定し、半導体素子の各電極と外部リード端子
とをワイヤボンド接続した後、絶縁基体及び蓋体のそれ
ぞに被着させた封止用のガラス部材を溶融一体化させる
ことによって内部に半導体素子を気密に封止している。
ガラスの溶着によって封止するガラス封止型半導体素子
収納用パッケージは、絶縁基体と蓋体とから成り、内部
に半導体素子を収容する空所を有する絶縁容器と、該容
器内に収容される半導体素子を外部電気回路に電気的に
接続するための外部リード端子とから構成されており、
絶縁基体及び蓋体の相対向する主面に予め封止用のガラ
ス部材を被着形成すると共に、絶縁基体主面に外部リー
ド端子を固定し、半導体素子の各電極と外部リード端子
とをワイヤボンド接続した後、絶縁基体及び蓋体のそれ
ぞに被着させた封止用のガラス部材を溶融一体化させる
ことによって内部に半導体素子を気密に封止している。
(発明が解決しようとする課題) しかし乍ら、この従来のガラス封止型半導体素子収納
用パッケージは通常、外部リード端子がコバール(29Wt
%Ni−16Wt%Co−55Wt%Fe合金)や42Alloy(42Wt%Ni
−58Wt%Fe合金)の導電性材料から成っており、該コバ
ールや42Alloy等は透磁率が高く、且つ導電率が低いこ
とから以下に述べる欠点を有する。
用パッケージは通常、外部リード端子がコバール(29Wt
%Ni−16Wt%Co−55Wt%Fe合金)や42Alloy(42Wt%Ni
−58Wt%Fe合金)の導電性材料から成っており、該コバ
ールや42Alloy等は透磁率が高く、且つ導電率が低いこ
とから以下に述べる欠点を有する。
即ち、 コバールや42Alloyや鉄(Fe)、ニッケル(Ni)、コ
バルト(Co)といった強磁性体金属のみから成ってお
り、その透磁率は250〜700(CGS)と高い。そのためこ
のコバールや42Alloy等から成る外部リード端子に電流
が流れると外部リード端子中に透磁率に比例した大きな
自己インダクタンスが発生し、これが逆起電力を誘発し
てノイズとなると共に、該ノイズが半導体素子に入力さ
れて半導体素子に誤動作を生じさせる、 コバールや42Alloyはその導電率が3.0〜3.5%(IAC
S)と低い。そのためこのコバールや42Alloy等から成る
外部リード端子に信号を伝搬させた場合、信号の伝搬速
度が極めて遅いものとなり、高速駆動を行う半導体素子
はその収容が不可となってしまう、 半導体素子収納用パッケージの内部に収納する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記に
記載のコバールや42Alloyの導電率が低いことと相俊っ
て電気抵抗が極めて大きなものになってきており、外部
リード端子に信号を伝搬させると、該外部リード端子の
電気抵抗に起因して信号が大きく減衰し、内部に収容す
る半導体素子に信号を正確に入力することができず、半
導体素子に誤動作を生じさせてしまう、 等の欠点を有していた。
バルト(Co)といった強磁性体金属のみから成ってお
り、その透磁率は250〜700(CGS)と高い。そのためこ
のコバールや42Alloy等から成る外部リード端子に電流
が流れると外部リード端子中に透磁率に比例した大きな
自己インダクタンスが発生し、これが逆起電力を誘発し
てノイズとなると共に、該ノイズが半導体素子に入力さ
れて半導体素子に誤動作を生じさせる、 コバールや42Alloyはその導電率が3.0〜3.5%(IAC
S)と低い。そのためこのコバールや42Alloy等から成る
外部リード端子に信号を伝搬させた場合、信号の伝搬速
度が極めて遅いものとなり、高速駆動を行う半導体素子
はその収容が不可となってしまう、 半導体素子収納用パッケージの内部に収納する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記に
記載のコバールや42Alloyの導電率が低いことと相俊っ
て電気抵抗が極めて大きなものになってきており、外部
リード端子に信号を伝搬させると、該外部リード端子の
電気抵抗に起因して信号が大きく減衰し、内部に収容す
る半導体素子に信号を正確に入力することができず、半
導体素子に誤動作を生じさせてしまう、 等の欠点を有していた。
(発明の目的) 本発明は上記欠点に鑑み案出されたもので、その目的
は外部リード端子で発生するノイズ及び外部リード端子
における信号の減衰を極小となし、内部に収容する半導
体素子への信号の入出力を確実に行うことを可能として
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることができる半導体素子収納用パッケージを提供する
ことにある。
は外部リード端子で発生するノイズ及び外部リード端子
における信号の減衰を極小となし、内部に収容する半導
体素子への信号の入出力を確実に行うことを可能として
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることができる半導体素子収納用パッケージを提供する
ことにある。
また本発明の他の目的は高速駆動を行う半導体素子を
収容することができる半導体素子収納用パッケージを提
供することにある。
収容することができる半導体素子収納用パッケージを提
供することにある。
(課題を解決するこめの手段) 本発明は絶縁基体と蓋体とから成り、内部に半導体素
子を収容するための空所を有する絶縁容器と、該容器内
に収容される半導体素子を外部電気回路に接続するため
の外部リード端子とから成る半導体素子収納用パッケー
ジにおいて、前記絶縁基体及び蓋体を窒化アルミニウム
質焼結体、ムライト質焼結体、ジルコン質焼結体の少な
くとも1種で、外部リード端子を銅から成る芯体の外表
面をニッケル28.5乃至29.5Wt%、コバルト15.5乃至16.5
Wt%、鉄54.0乃至56.0Wt%の合金から成る被覆層で被覆
すると共に、被覆層の断面積を芯体の断面積の7.2乃至
8.8倍とした金属体で形成したことを特徴とするもので
ある。
子を収容するための空所を有する絶縁容器と、該容器内
に収容される半導体素子を外部電気回路に接続するため
の外部リード端子とから成る半導体素子収納用パッケー
ジにおいて、前記絶縁基体及び蓋体を窒化アルミニウム
質焼結体、ムライト質焼結体、ジルコン質焼結体の少な
くとも1種で、外部リード端子を銅から成る芯体の外表
面をニッケル28.5乃至29.5Wt%、コバルト15.5乃至16.5
Wt%、鉄54.0乃至56.0Wt%の合金から成る被覆層で被覆
すると共に、被覆層の断面積を芯体の断面積の7.2乃至
8.8倍とした金属体で形成したことを特徴とするもので
ある。
(実施例) 次に本発明を添付図面に基づき詳細に説明する。
第1図及び第2図は本発明の半導体素子収納用パッケ
ージの一実施例を示し、1は絶縁基体、2は蓋体であ
る。この絶縁基体1と蓋体2とにより絶縁容器3が構成
される。
ージの一実施例を示し、1は絶縁基体、2は蓋体であ
る。この絶縁基体1と蓋体2とにより絶縁容器3が構成
される。
前記絶縁基体1及び蓋体2はそれぞれの中央部に半導
体素子を収容する空所を形成するための凹部が設けてあ
り、絶縁基体1の凹部底面には半導体素子4が樹脂、ガ
ラス、ロウ剤等の接着剤を介し取着固定される。
体素子を収容する空所を形成するための凹部が設けてあ
り、絶縁基体1の凹部底面には半導体素子4が樹脂、ガ
ラス、ロウ剤等の接着剤を介し取着固定される。
前記絶縁基体1及び蓋体2は窒化アルミニウム質焼結
体、ムライト質焼結体、ジルコン質焼結体の少なくとも
1種から成り、第1図に示すような絶縁基体1及び蓋体
2に対応した形状を有するプレス型内に、窒化アルミニ
ウム質焼結体の場合は窒化アルミニウム(AlN)、イッ
トリア(Y2O3)等の原料粉末を、ムライト質焼結体の場
合はアルミナ(Al2O3)、シリカ(SiO2)等の原料粉末
を、ジルコン質焼結体の場合は酸化ジルコニウム(Zr
O2)、シリカ(SiO2)等の原料粉末を充填させるととも
に一定圧力を印加して成形し、しかる後、成形品を約13
00〜1800℃の温度で焼成することによって製作される。
体、ムライト質焼結体、ジルコン質焼結体の少なくとも
1種から成り、第1図に示すような絶縁基体1及び蓋体
2に対応した形状を有するプレス型内に、窒化アルミニ
ウム質焼結体の場合は窒化アルミニウム(AlN)、イッ
トリア(Y2O3)等の原料粉末を、ムライト質焼結体の場
合はアルミナ(Al2O3)、シリカ(SiO2)等の原料粉末
を、ジルコン質焼結体の場合は酸化ジルコニウム(Zr
O2)、シリカ(SiO2)等の原料粉末を充填させるととも
に一定圧力を印加して成形し、しかる後、成形品を約13
00〜1800℃の温度で焼成することによって製作される。
尚、前記絶縁基体1及び蓋体2を形成する窒化アルミ
ニウム質焼結体、ムライト質焼結体、ジルコン質焼結体
はその熱膨張係数が40〜50×10-7/℃であり、後述する
封止用ガラス部材の熱膨張係数との関係において絶縁基
体1及び蓋体2と封止用ガラス部材間に大きな熱膨張の
差が生じることはない。
ニウム質焼結体、ムライト質焼結体、ジルコン質焼結体
はその熱膨張係数が40〜50×10-7/℃であり、後述する
封止用ガラス部材の熱膨張係数との関係において絶縁基
体1及び蓋体2と封止用ガラス部材間に大きな熱膨張の
差が生じることはない。
また前記絶縁基体1及び蓋体2にはその相対向する主
面に封止用のガラス部材6が予め被着形成されており、
該絶縁基体1及び蓋体2の各々に被着されている封止用
ガラス部材6を加熱溶融させ一体化させることにより絶
縁容器3内の半導体素子4を気密に封止する。
面に封止用のガラス部材6が予め被着形成されており、
該絶縁基体1及び蓋体2の各々に被着されている封止用
ガラス部材6を加熱溶融させ一体化させることにより絶
縁容器3内の半導体素子4を気密に封止する。
前記絶縁基体1及び蓋体2の相対向する主面に被着さ
れる封止用ガラス部材6は、例えばホウケイ酸鉛系ガラ
スにフィラーを添加したものから成り、原料粉末として
の酸化鉛(PbO)70.0〜90.0Wt%、酸化ホウ素(B2O3)1
2.0〜13.0Wt%、シリカ(SiO2)0.5〜3.0Wt%及びアル
ミナ(Al2O3)0.5〜3.0Wt%にフィラーとしてチタン酸
鉛(PbTiO3)、β−ユークリプタイト(Li2Al2Si
2O8)、コージライト(Mg2Al4Si5O18)、ジルコン(ZrS
iO4)、酸化スズ(SnO2)、ウイレマイト(Zn2SiO4)等
を30〜50Vol%添加混合すると共に、該混合粉末を950〜
1100℃の温度で加熱溶融させることによって製作され
る。このホウケイ酸鉛系のガラスはその熱膨張係数が40
〜60×10-7/℃である。
れる封止用ガラス部材6は、例えばホウケイ酸鉛系ガラ
スにフィラーを添加したものから成り、原料粉末として
の酸化鉛(PbO)70.0〜90.0Wt%、酸化ホウ素(B2O3)1
2.0〜13.0Wt%、シリカ(SiO2)0.5〜3.0Wt%及びアル
ミナ(Al2O3)0.5〜3.0Wt%にフィラーとしてチタン酸
鉛(PbTiO3)、β−ユークリプタイト(Li2Al2Si
2O8)、コージライト(Mg2Al4Si5O18)、ジルコン(ZrS
iO4)、酸化スズ(SnO2)、ウイレマイト(Zn2SiO4)等
を30〜50Vol%添加混合すると共に、該混合粉末を950〜
1100℃の温度で加熱溶融させることによって製作され
る。このホウケイ酸鉛系のガラスはその熱膨張係数が40
〜60×10-7/℃である。
前記封止用ガラス部材6はその熱膨張係数が40〜60×
10-7/℃であり、絶縁基体1及び蓋体2の各々の熱膨張
係数と近似することから絶縁基体1及び蓋体2の各々に
被着されている封止用ガラス部材6を加熱溶融させ一体
化させることにより絶縁容器3内の半導体素子4を気密
に封止する際、絶縁基体1及び蓋体2と封止用ガラス部
材6との間には両者の熱膨張係数の相違に起因する熱応
力が発生することは殆どなく、絶縁基体1と蓋体2とを
封止用ガラス部材6を介し強固に接合することが可能と
なる。
10-7/℃であり、絶縁基体1及び蓋体2の各々の熱膨張
係数と近似することから絶縁基体1及び蓋体2の各々に
被着されている封止用ガラス部材6を加熱溶融させ一体
化させることにより絶縁容器3内の半導体素子4を気密
に封止する際、絶縁基体1及び蓋体2と封止用ガラス部
材6との間には両者の熱膨張係数の相違に起因する熱応
力が発生することは殆どなく、絶縁基体1と蓋体2とを
封止用ガラス部材6を介し強固に接合することが可能と
なる。
尚、前記封止用ガラス部材6はフィラーを添加したホ
ウケイ酸鉛系ガラスの粉末に適当な有機溶剤、溶媒を添
加して得たガラスペーストを従来周知の厚膜手法を採用
することによって絶縁基体1及び蓋体2の相対向する主
面に被着形成される。
ウケイ酸鉛系ガラスの粉末に適当な有機溶剤、溶媒を添
加して得たガラスペーストを従来周知の厚膜手法を採用
することによって絶縁基体1及び蓋体2の相対向する主
面に被着形成される。
また前記封止用ガラス部材6はフィラーを添加したホ
ウケイ酸鉛系のガラスに限定されるものではなく、熱膨
張係数が40〜60×10-7/℃の範囲のガラスであればいか
なるものでも使用することができる。
ウケイ酸鉛系のガラスに限定されるものではなく、熱膨
張係数が40〜60×10-7/℃の範囲のガラスであればいか
なるものでも使用することができる。
前記絶縁基体1と蓋体2との間には導電性材料から成
る外部リード端子5が配されており、該外部リード端子
5は半導体素子4の各電極がワイヤ7を介し電気的に接
続され、外部リード端子5を外部電気回路に接続するこ
とによって半導体素子4が外部電気回路に接続されるこ
ととなる。
る外部リード端子5が配されており、該外部リード端子
5は半導体素子4の各電極がワイヤ7を介し電気的に接
続され、外部リード端子5を外部電気回路に接続するこ
とによって半導体素子4が外部電気回路に接続されるこ
ととなる。
前記外部リード端子5は絶縁基体1と蓋体2の相対向
する主面に被着させた封止用ガラス部材6を溶融一体化
させ、絶縁容器3を気密封止する際に同時に絶縁基体1
と蓋体2との間に取着される。
する主面に被着させた封止用ガラス部材6を溶融一体化
させ、絶縁容器3を気密封止する際に同時に絶縁基体1
と蓋体2との間に取着される。
前記外部リード端子5は銅から成る芯体の外表面をニ
ッケル28.5乃至29.5Wt%、コバルト15.5乃至16.5Wt%、
鉄54.0乃至56.9Wt%の合金から成る被覆層で被覆すると
共に、被覆層の断面積を芯体の断面積の7.2乃至8.8倍と
した金属体から成り、その透磁率は約205(CGS)、導電
率は14.4%(IACS)、熱膨張係数は約49×10-7/℃であ
る。
ッケル28.5乃至29.5Wt%、コバルト15.5乃至16.5Wt%、
鉄54.0乃至56.9Wt%の合金から成る被覆層で被覆すると
共に、被覆層の断面積を芯体の断面積の7.2乃至8.8倍と
した金属体から成り、その透磁率は約205(CGS)、導電
率は14.4%(IACS)、熱膨張係数は約49×10-7/℃であ
る。
尚、前記外部リード端子5は銅(Cu)のインゴットの
外表面にニッケル−コバルト−鉄合金(Ni−Co−Fe合
金)を圧接し、しかる後、これを圧延することによって
形成される。
外表面にニッケル−コバルト−鉄合金(Ni−Co−Fe合
金)を圧接し、しかる後、これを圧延することによって
形成される。
また前記外部リード端子5はニッケル(Ni)、コバル
ト(Co)、鉄(Fe)の量及び芯体と被覆層の断面積が上
述の範囲を外れると外部リード端子5の透磁率が所望す
る低い値に、導電率が高い値にならず、また熱膨張係数
も絶縁基体及び蓋体の熱膨張係数と合わなくなる。その
ため外部リード端子5は銅から成る芯体の外表面をニッ
ケル28.5乃至29.5Wt%、コバルト15.5乃至16.5Wt%、鉄
54.0乃至56.0Wt%の合金から成る被覆層で被覆すると共
に、被覆層の断面積を芯体の断面積の7.2乃至8.8倍とし
た金属体で形成することに限定される。
ト(Co)、鉄(Fe)の量及び芯体と被覆層の断面積が上
述の範囲を外れると外部リード端子5の透磁率が所望す
る低い値に、導電率が高い値にならず、また熱膨張係数
も絶縁基体及び蓋体の熱膨張係数と合わなくなる。その
ため外部リード端子5は銅から成る芯体の外表面をニッ
ケル28.5乃至29.5Wt%、コバルト15.5乃至16.5Wt%、鉄
54.0乃至56.0Wt%の合金から成る被覆層で被覆すると共
に、被覆層の断面積を芯体の断面積の7.2乃至8.8倍とし
た金属体で形成することに限定される。
前記外部リード端子5はその透磁率が205(CGS)であ
り、透磁率が低いことから外部リード端子5に電流が流
れたとしても外部リード端子5中には大きな自己インダ
クタンスが発生することはなく、その結果、前記自己イ
ンダクタンスにより誘発される逆起電力に起因したノイ
ズを極小となし、内部に収容する半導体素子4を常に正
常に作動させることができる。
り、透磁率が低いことから外部リード端子5に電流が流
れたとしても外部リード端子5中には大きな自己インダ
クタンスが発生することはなく、その結果、前記自己イ
ンダクタンスにより誘発される逆起電力に起因したノイ
ズを極小となし、内部に収容する半導体素子4を常に正
常に作動させることができる。
また前記外部リード端子5はその導電率が14.4%(IA
CS)であり、電気を流し易いことから外部リード端子5
の信号伝搬速度を極めて速いものとなすことができ、絶
縁容器3内に収容した半導体素子4を高速駆動させたと
しても半導体素子4と外部電気回路との間における信号
の出し入れは常に安定、且つ確実となすことができる。
CS)であり、電気を流し易いことから外部リード端子5
の信号伝搬速度を極めて速いものとなすことができ、絶
縁容器3内に収容した半導体素子4を高速駆動させたと
しても半導体素子4と外部電気回路との間における信号
の出し入れは常に安定、且つ確実となすことができる。
また同時に外部リード端子5の導電率が高いことから
外部リード端子5の線幅が細くなったとしても外部リー
ド端子5の電気抵抗を低く抑えることができ、その結
果、外部リード端子5における信号の減衰を極小として
内部に収容する半導体素子4に外部電気回路から供給さ
れる電気信号を正確に入力することができる。
外部リード端子5の線幅が細くなったとしても外部リー
ド端子5の電気抵抗を低く抑えることができ、その結
果、外部リード端子5における信号の減衰を極小として
内部に収容する半導体素子4に外部電気回路から供給さ
れる電気信号を正確に入力することができる。
また更に前記外部リード端子5はその熱膨張係数が約
49×10-7/℃であり、封止用ガラス部材6の熱膨張係数
と近似することから外部リード端子5を絶縁基体1と蓋
体2の間に封止用ガラス部材6を用いて固定する際、外
部リード端子5と封止用ガラス部材6との間には両者の
熱膨張係数の相違に起因する熱応力が発生することはな
く、外部リード端子5を封止用ガラス部材6で強固に固
定することも可能となる。
49×10-7/℃であり、封止用ガラス部材6の熱膨張係数
と近似することから外部リード端子5を絶縁基体1と蓋
体2の間に封止用ガラス部材6を用いて固定する際、外
部リード端子5と封止用ガラス部材6との間には両者の
熱膨張係数の相違に起因する熱応力が発生することはな
く、外部リード端子5を封止用ガラス部材6で強固に固
定することも可能となる。
かくして、この半導体素子収納用パッケージによれば
絶縁基体1の凹部底面に半導体素子4を取着固定すると
ともに該半導体素子4の各電極をボンディングワイヤ7
により外部リード端子5に接続させ、しかる後、絶縁基
体1と蓋体2とを該絶縁基体1及び蓋体2の相対向する
主面に予め被着させておいた封止用ガラス部材6を溶融
一体化させることによって接合させ、これによって最終
製品としての半導体装置が完成する。
絶縁基体1の凹部底面に半導体素子4を取着固定すると
ともに該半導体素子4の各電極をボンディングワイヤ7
により外部リード端子5に接続させ、しかる後、絶縁基
体1と蓋体2とを該絶縁基体1及び蓋体2の相対向する
主面に予め被着させておいた封止用ガラス部材6を溶融
一体化させることによって接合させ、これによって最終
製品としての半導体装置が完成する。
(発明の効果) 本発明の半導体素子収納用パッケージによれば、半導
体素子を収容するための絶縁容器を構成する絶縁基体及
び蓋体を窒化アルミニウム質焼結体、ムライト質焼結
体、ジルコン質焼結体の少なくとも1種で、外部リード
端子を銅から成る芯体の外表面をニッケル28.5乃至29.5
Wt%、コバルト15.5乃至16.5Wt%、鉄54.0乃至56.0Wt%
の合金から成る被覆層で被覆すると共に、被覆層の断面
積を芯体の断面積の7.2乃至8.8倍とした透磁率が約205
(CGS)、導電率が14.4%(IACS)、熱膨張係数が約49
×10-7/℃の金属体で形成したことから外部リード端子
に電流を流したとしても該外部リード端子中に大きな自
己インダクタンスが発生することはなく、その結果、前
記自己インダクタンスにより誘発される逆起電力に起因
したノイズを極小となし、内部に収容する半導体素子を
常に正常に作動させることが可能となる。
体素子を収容するための絶縁容器を構成する絶縁基体及
び蓋体を窒化アルミニウム質焼結体、ムライト質焼結
体、ジルコン質焼結体の少なくとも1種で、外部リード
端子を銅から成る芯体の外表面をニッケル28.5乃至29.5
Wt%、コバルト15.5乃至16.5Wt%、鉄54.0乃至56.0Wt%
の合金から成る被覆層で被覆すると共に、被覆層の断面
積を芯体の断面積の7.2乃至8.8倍とした透磁率が約205
(CGS)、導電率が14.4%(IACS)、熱膨張係数が約49
×10-7/℃の金属体で形成したことから外部リード端子
に電流を流したとしても該外部リード端子中に大きな自
己インダクタンスが発生することはなく、その結果、前
記自己インダクタンスにより誘発される逆起電力に起因
したノイズを極小となし、内部に収容する半導体素子を
常に正常に作動させることが可能となる。
また外部リード端子の信号伝搬速度を極めて速いもの
となすことができ、絶縁容器内に収容した半導体素子を
高速駆動させたとしても半導体素子と外部電気回路との
間における信号の出し入れを常に安定、且つ確実となす
ことが可能となる。
となすことができ、絶縁容器内に収容した半導体素子を
高速駆動させたとしても半導体素子と外部電気回路との
間における信号の出し入れを常に安定、且つ確実となす
ことが可能となる。
更に外部リード端子の線幅が細くなったとしても外部
リード端子の電気抵抗を低く抑えることができ、その結
果、外部リード端子における信号の減衰を極小として内
部に収容する半導体素子に外部電気回路から供給される
電気信号を正確に入力することが可能となる。
リード端子の電気抵抗を低く抑えることができ、その結
果、外部リード端子における信号の減衰を極小として内
部に収容する半導体素子に外部電気回路から供給される
電気信号を正確に入力することが可能となる。
また更に外部リード端子はその熱膨張係数が絶縁基
体、蓋体及び封止用ガラス部材の各々の熱膨張係数と近
似し、絶縁基体と蓋体との間に外部リード端子を挟み、
各々を封止用ガラス部材で取着接合したとしても絶縁基
体及び蓋体と封止用ガラス部材との間、外部リード端子
と封止用ガラス部材との間のいずれにも熱膨張係数の相
違に起因する熱応力は発生せず、すべてを強固に取着接
合することも可能となる。
体、蓋体及び封止用ガラス部材の各々の熱膨張係数と近
似し、絶縁基体と蓋体との間に外部リード端子を挟み、
各々を封止用ガラス部材で取着接合したとしても絶縁基
体及び蓋体と封止用ガラス部材との間、外部リード端子
と封止用ガラス部材との間のいずれにも熱膨張係数の相
違に起因する熱応力は発生せず、すべてを強固に取着接
合することも可能となる。
第1図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第2図は第1図に示すパッケージの絶
縁基体上面より見た平面図である。 1……絶縁基体、2……蓋体 3……絶縁容器 5……外部リード端子 6……封止用ガラス部材
例を示す断面図、第2図は第1図に示すパッケージの絶
縁基体上面より見た平面図である。 1……絶縁基体、2……蓋体 3……絶縁容器 5……外部リード端子 6……封止用ガラス部材
Claims (1)
- 【請求項1】絶縁基体と蓋体とから成り、内部に半導体
素子を収容するための空所を有する絶縁容器と、該容器
内に収容される半導体素子を外部電気回路に接続するた
めの外部リード端子とから成る半導体素子収納用パッケ
ージにおいて、前記絶縁基体及び蓋体を窒化アルミニウ
ム質焼結体、ムライト質焼結体、ジルコン質焼結体の少
なくとも1種で、外部リード端子を銅から成る芯体の外
表面をニッケル28.5乃至29.5Wt%、コバルト15.5乃至1
6.5Wt%、鉄54.0乃至56.0Wt%の合金から成る被覆層で
被覆すると共に、被覆層の断面積を芯体の断面積の7.2
乃至8.8倍とした金属体で形成したことを特徴とする半
導体素子収納用パッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30859589A JP2678509B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体素子収納用パッケージ |
US07/573,406 US5057905A (en) | 1989-08-25 | 1990-08-24 | Container package for semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30859589A JP2678509B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03167851A JPH03167851A (ja) | 1991-07-19 |
JP2678509B2 true JP2678509B2 (ja) | 1997-11-17 |
Family
ID=17982933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30859589A Expired - Fee Related JP2678509B2 (ja) | 1989-08-25 | 1989-11-27 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2678509B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06236936A (ja) * | 1993-02-10 | 1994-08-23 | Kyocera Corp | 半導体素子収納用パッケージ |
JPH06244295A (ja) * | 1993-02-16 | 1994-09-02 | Kyocera Corp | 半導体素子収納用パッケージ |
-
1989
- 1989-11-27 JP JP30859589A patent/JP2678509B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03167851A (ja) | 1991-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2678509B2 (ja) | 半導体素子収納用パッケージ | |
JP2736455B2 (ja) | 半導体素子収納用パッケージ | |
JP2736452B2 (ja) | 半導体素子収納用パッケージ | |
JP2736461B2 (ja) | 半導体素子収納用パッケージ | |
JP2736451B2 (ja) | 半導体素子収納用パッケージ | |
JP2691310B2 (ja) | 半導体素子収納用パッケージ | |
JP2736460B2 (ja) | 半導体素子収納用パッケージ | |
JP2736453B2 (ja) | 半導体素子収納用パッケージ | |
JP2736454B2 (ja) | 半導体素子収納用パッケージ | |
JP2742612B2 (ja) | 半導体素子収納用パッケージ | |
JP2736464B2 (ja) | 半導体素子収納用パッケージ | |
JP2742611B2 (ja) | 半導体素子収納用パッケージ | |
JP2736463B2 (ja) | 半導体素子収納用パッケージ | |
JP2742617B2 (ja) | 半導体素子収納用パッケージ | |
JP2691307B2 (ja) | 半導体素子収納用パッケージ | |
JP2691309B2 (ja) | 半導体素子収納用パッケージ | |
JP2736456B2 (ja) | 半導体素子収納用パッケージ | |
JP2691308B2 (ja) | 半導体素子収納用パッケージ | |
JP2736458B2 (ja) | 半導体素子収納用パッケージ | |
JP2736459B2 (ja) | 半導体素子収納用パッケージ | |
JP2691305B2 (ja) | 半導体素子収納用パッケージ | |
JP2691313B2 (ja) | 半導体素子収納用パッケージ | |
JP2742613B2 (ja) | 半導体素子収納用パッケージ | |
JP2736457B2 (ja) | 半導体素子収納用パッケージ | |
JP2742616B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |