JP2736463B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2736463B2 JP2736463B2 JP1312730A JP31273089A JP2736463B2 JP 2736463 B2 JP2736463 B2 JP 2736463B2 JP 1312730 A JP1312730 A JP 1312730A JP 31273089 A JP31273089 A JP 31273089A JP 2736463 B2 JP2736463 B2 JP 2736463B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- external lead
- package
- glass member
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子を収容する半導体素子収納用パッ
ケージの改良に関するものである。
ケージの改良に関するものである。
（従来の技術） 従来、半導体素子を収納するためのパッケージ、特に
ガラスの溶着によって封止するガラス封止型半導体素子
収納用パッケージは、絶縁基体と蓋体とから成り、内部
に半導体素子を収容する空所を有する絶縁容器と、該容
器内に収容される半導体素子を外部電気回路に電気的に
接続するための外部リード端子とから構成されており、
絶縁基体及び蓋体の相対向する主面に予め封止用のガラ
ス部材を被着形成すると共に、絶縁基体主面に外部リー
ド端子を固定し、半導体素子の各電極と外部リード端子
とをワイヤボンド接続した後、絶縁基体及び蓋体のそれ
ぞに被着させた封止用のガラス部材を溶融一体化させる
ことによって内部に半導体素子を気密に封止している。
ガラスの溶着によって封止するガラス封止型半導体素子
収納用パッケージは、絶縁基体と蓋体とから成り、内部
に半導体素子を収容する空所を有する絶縁容器と、該容
器内に収容される半導体素子を外部電気回路に電気的に
接続するための外部リード端子とから構成されており、
絶縁基体及び蓋体の相対向する主面に予め封止用のガラ
ス部材を被着形成すると共に、絶縁基体主面に外部リー
ド端子を固定し、半導体素子の各電極と外部リード端子
とをワイヤボンド接続した後、絶縁基体及び蓋体のそれ
ぞに被着させた封止用のガラス部材を溶融一体化させる
ことによって内部に半導体素子を気密に封止している。
（発明が解決しようとする課題） しかし乍ら、この従来のガラス封止型半導体素子収納
用パッケージは通常、外部リード端子がコバール（29Wt
％Ni−16Wt％Co−55Wt％Fe合金）や42Alloy（42Wt％Ni
−58Wt％Fe合金）の導電性材料から成っており、該コバ
ールや42Alloy等は透磁率が高く、且つ導電率が低いこ
とから以下に述べる欠点を有する。
用パッケージは通常、外部リード端子がコバール（29Wt
％Ni−16Wt％Co−55Wt％Fe合金）や42Alloy（42Wt％Ni
−58Wt％Fe合金）の導電性材料から成っており、該コバ
ールや42Alloy等は透磁率が高く、且つ導電率が低いこ
とから以下に述べる欠点を有する。
即ち、 コバールや42Alloyは鉄（Fe）、ニッケル（Ni）、コ
バルト（Co）といった強磁性体金属のみから成ってお
り、その透磁率は250〜700（CGS）と高い。そのためこ
のコバールや42Alloy等から成る外部リード端子に電流
が流れると外部リード端子中に透磁率に比例した大きな
自己インダクタンスが発生し、これが逆起電力を誘発し
てノイズとなると共に、該ノイズが半導体素子に入力さ
れて半導体素子に誤動作を生じさせる、 コバールや42Alloyはその導電率が3.0〜3.5％（IAC
S）と低い。そのためこのコバールや42Alloy等から成る
外部リード端子に信号を伝搬させた場合、信号の伝搬速
度が極めて遅いものとなり、高速駆動を行う半導体素子
はその収容が不可となってしまう、 半導体素子収納用パッケージの内部に収容する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記に
記載のコバールや42Alloyの導電率が低いことと相俊っ
て電気抵抗が極めて大きなものになってきており、外部
リード端子に信号を伝搬させると、該外部リード端子の
電気抵抗に起因して信号が大きく減衰し、内部に収容す
る半導体素子に信号を正確に入力することができず、半
導体素子に誤動作を生じさせてしまう、 等の欠点を有していた。
バルト（Co）といった強磁性体金属のみから成ってお
り、その透磁率は250〜700（CGS）と高い。そのためこ
のコバールや42Alloy等から成る外部リード端子に電流
が流れると外部リード端子中に透磁率に比例した大きな
自己インダクタンスが発生し、これが逆起電力を誘発し
てノイズとなると共に、該ノイズが半導体素子に入力さ
れて半導体素子に誤動作を生じさせる、 コバールや42Alloyはその導電率が3.0〜3.5％（IAC
S）と低い。そのためこのコバールや42Alloy等から成る
外部リード端子に信号を伝搬させた場合、信号の伝搬速
度が極めて遅いものとなり、高速駆動を行う半導体素子
はその収容が不可となってしまう、 半導体素子収納用パッケージの内部に収容する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記に
記載のコバールや42Alloyの導電率が低いことと相俊っ
て電気抵抗が極めて大きなものになってきており、外部
リード端子に信号を伝搬させると、該外部リード端子の
電気抵抗に起因して信号が大きく減衰し、内部に収容す
る半導体素子に信号を正確に入力することができず、半
導体素子に誤動作を生じさせてしまう、 等の欠点を有していた。
（発明の目的） 本発明は上記欠点に鑑み案出されたもので、その目的
は外部リード端子で発生するノイズ及び外部リード端子
における信号の減衰を極小となし、内部に収容する半導
体素子への信号の入出力を確実に行うことを可能として
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることができる半導体素子収納用パッケージを提供する
ことにある。
は外部リード端子で発生するノイズ及び外部リード端子
における信号の減衰を極小となし、内部に収容する半導
体素子への信号の入出力を確実に行うことを可能として
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることができる半導体素子収納用パッケージを提供する
ことにある。
また本発明の他の目的は高速駆動を行う半導体素子を
収容することができる半導体素子収納用パッケージを提
供することにある。
収容することができる半導体素子収納用パッケージを提
供することにある。
（課題を解決するための手段） 本発明は内部に半導体素子を収容するための空所を有
する絶縁容器に外部リード端子をガラス部材を介して取
着して成る半導体素子収納用パッケージにおいて、前記
絶縁容器をスピネルもしくはステアタイト質焼結体で、
外部リード端子を透磁率200（CGS）以下、熱膨張係数70
乃至85×10-7/℃、導電率50％（IACS）以上の金属で、
ガラス部材を酸化鉛60.0乃至80.0Wt％、酸化ホウ素5.0
乃至20.0Wt％、酸化亜鉛5.0乃至20.0Wt％、シリカ1.0乃
至10.0Wt％、アルミナ1.0乃至10.0Wt％から成るガラス
で形成したことを特徴とするものである。
する絶縁容器に外部リード端子をガラス部材を介して取
着して成る半導体素子収納用パッケージにおいて、前記
絶縁容器をスピネルもしくはステアタイト質焼結体で、
外部リード端子を透磁率200（CGS）以下、熱膨張係数70
乃至85×10-7/℃、導電率50％（IACS）以上の金属で、
ガラス部材を酸化鉛60.0乃至80.0Wt％、酸化ホウ素5.0
乃至20.0Wt％、酸化亜鉛5.0乃至20.0Wt％、シリカ1.0乃
至10.0Wt％、アルミナ1.0乃至10.0Wt％から成るガラス
で形成したことを特徴とするものである。
（実施例） 次に本発明を添付図面に基づき詳細に説明する。
第１図及び第２図は本発明の半導体素子収納用パッケ
ージの一実施例を示し、１は絶縁基体、２は蓋体であ
る。この絶縁基体１と蓋体２とにより絶縁容器３が構成
される。
ージの一実施例を示し、１は絶縁基体、２は蓋体であ
る。この絶縁基体１と蓋体２とにより絶縁容器３が構成
される。
前記絶縁基体１及び蓋体２はそれぞれの中央部に半導
体素子を収容する空所を形成するための凹部が設けてあ
り、絶縁基体１の凹部底面には半導体素子４が樹脂、ガ
ラス、ロウ剤等の接着剤を介して取着固定される。
体素子を収容する空所を形成するための凹部が設けてあ
り、絶縁基体１の凹部底面には半導体素子４が樹脂、ガ
ラス、ロウ剤等の接着剤を介して取着固定される。
前記絶縁基体１及び蓋体２はスピネルもしくはステア
タイト質焼結体から成り、第１図に示すような絶縁基体
１及び蓋体２に対応した形状を有するプレス型内に、ス
ピネルの場合はマグネシア（MgO）、アルミナ（Al2O3）
の原料粉末を、ステアタイト質焼結体の場合はマグネシ
ア（MgO）、シリカ（SiO2）等の原料粉末を充填させる
とともに一定圧力を印加して成形し、しかる後、成形品
を約1200〜1700℃の速度で焼成することによって製作さ
れる。
タイト質焼結体から成り、第１図に示すような絶縁基体
１及び蓋体２に対応した形状を有するプレス型内に、ス
ピネルの場合はマグネシア（MgO）、アルミナ（Al2O3）
の原料粉末を、ステアタイト質焼結体の場合はマグネシ
ア（MgO）、シリカ（SiO2）等の原料粉末を充填させる
とともに一定圧力を印加して成形し、しかる後、成形品
を約1200〜1700℃の速度で焼成することによって製作さ
れる。
尚、前記絶縁基体１及び蓋体２を形成するスピネル、
ステアタイト質焼結体はその熱膨張係数が70乃至85×10
-7/℃であり、後述する封止用ガラス部材の熱膨張係数
との関係において絶縁基体１及び蓋体２と封止用ガラス
部材間に大きな熱膨張の差が生じることはない。
ステアタイト質焼結体はその熱膨張係数が70乃至85×10
-7/℃であり、後述する封止用ガラス部材の熱膨張係数
との関係において絶縁基体１及び蓋体２と封止用ガラス
部材間に大きな熱膨張の差が生じることはない。
また前記絶縁基体１及び蓋体２にはその相対向する主
面に封止用のガラス部材６が予め被着形成されており、
該絶縁基体１及び蓋体２の各々に被着されている封止用
ガラス部材６を加熱溶融させ一体化させることにより絶
縁容器３内の半導体素子４を気密に封止する。
面に封止用のガラス部材６が予め被着形成されており、
該絶縁基体１及び蓋体２の各々に被着されている封止用
ガラス部材６を加熱溶融させ一体化させることにより絶
縁容器３内の半導体素子４を気密に封止する。
前記絶縁基体１及び蓋体２の相対向する主面に被着さ
れる封止用ガラス部材６は、酸化鉛60.0乃至80.0Wt％、
酸化ホウ素5.0乃至20.0Wt％、酸化亜鉛5.0乃至20.0Wt
％、シリカ1.0乃至10.0Wt％、アルミナ1.0乃至10.0Wt％
より形成されるガラスより成り、上記各成分を所定の値
となるように秤量混合すると共に、該混合粉末を1000〜
1100℃の温度で加熱溶融させることによって製作され
る。このガラス部材６の熱膨張係数は75乃至95×10-7/
℃である。
れる封止用ガラス部材６は、酸化鉛60.0乃至80.0Wt％、
酸化ホウ素5.0乃至20.0Wt％、酸化亜鉛5.0乃至20.0Wt
％、シリカ1.0乃至10.0Wt％、アルミナ1.0乃至10.0Wt％
より形成されるガラスより成り、上記各成分を所定の値
となるように秤量混合すると共に、該混合粉末を1000〜
1100℃の温度で加熱溶融させることによって製作され
る。このガラス部材６の熱膨張係数は75乃至95×10-7/
℃である。
前記封止用ガラス部材６は、その熱膨張係数が75乃至
95×10-7/℃であり、絶縁基体１及び蓋体２の各々の熱
膨張係数と近似することから絶縁基体１及び蓋体２の各
々に被着されている封止用ガラス部材６を加熱溶融させ
一体化させることにより絶縁容器３内の半導体素子を気
密に封止する際、絶縁基体１及び蓋体２と封止用ガラス
部材６との間には両者の熱膨張係数の相違に起因する熱
応力が発生することは殆どなく、絶縁基体１と蓋体２と
を封止用ガラス部材６を介し強固に接合することが可能
となる。
95×10-7/℃であり、絶縁基体１及び蓋体２の各々の熱
膨張係数と近似することから絶縁基体１及び蓋体２の各
々に被着されている封止用ガラス部材６を加熱溶融させ
一体化させることにより絶縁容器３内の半導体素子を気
密に封止する際、絶縁基体１及び蓋体２と封止用ガラス
部材６との間には両者の熱膨張係数の相違に起因する熱
応力が発生することは殆どなく、絶縁基体１と蓋体２と
を封止用ガラス部材６を介し強固に接合することが可能
となる。
尚、前記封止用ガラス部材６は酸化鉛（PbO）が60.0W
t％未満であるとガラスの熱膨張が小さくなって絶縁基
体１と蓋体２の熱膨張と合わなくなり、また80.0Wt％を
越えるとガラスの耐薬品性が劣化して絶縁容器３の気密
封止の信頼性が大きく低下するため酸化鉛（PbO）は60.
0乃至80.0Wt％の範囲に限定される。
t％未満であるとガラスの熱膨張が小さくなって絶縁基
体１と蓋体２の熱膨張と合わなくなり、また80.0Wt％を
越えるとガラスの耐薬品性が劣化して絶縁容器３の気密
封止の信頼性が大きく低下するため酸化鉛（PbO）は60.
0乃至80.0Wt％の範囲に限定される。
また酸化ホウ素（B2O3）が5.0Wt％未満であるとガラ
スの結晶化が進んで絶縁容器３の気密封止が困難とな
り、また20.0Wt％を越えるとガラスの耐薬品性が劣化し
て絶縁容器３の気密封止の信頼性が大きく低下するため
酸化ホウ素（B2O3）は5.0乃至20.0Wt％の範囲に限定さ
れる。
スの結晶化が進んで絶縁容器３の気密封止が困難とな
り、また20.0Wt％を越えるとガラスの耐薬品性が劣化し
て絶縁容器３の気密封止の信頼性が大きく低下するため
酸化ホウ素（B2O3）は5.0乃至20.0Wt％の範囲に限定さ
れる。
また酸化亜鉛（ZnO）が5.0Wt％未満であるとガラス化
が困難となってガラス部材６としての機能が喪失してし
まい、また20.0Wt％を越えるとガラスの結晶化が進んで
絶縁容器３の気密封止が困難となるため酸化亜鉛（Zn
O）は5.0乃至20.0Wt％の範囲に限定される。
が困難となってガラス部材６としての機能が喪失してし
まい、また20.0Wt％を越えるとガラスの結晶化が進んで
絶縁容器３の気密封止が困難となるため酸化亜鉛（Zn
O）は5.0乃至20.0Wt％の範囲に限定される。
またシリカ（SiO2）が1.0Wt％未満であるとガラスの
結晶化が進んで絶縁容器３の気密封止が困難となり、ま
た10.0Wt％を越えると絶縁容器３に外部リード端子５を
ガラス部材６を介して取着する際、ガラスの溶融温度が
上がり、絶縁容器３内部に収容する半導体素子に熱劣化
を招来させることからシリカ（SiO2）は1.0乃至10.0Wt
％の範囲に限定される。
結晶化が進んで絶縁容器３の気密封止が困難となり、ま
た10.0Wt％を越えると絶縁容器３に外部リード端子５を
ガラス部材６を介して取着する際、ガラスの溶融温度が
上がり、絶縁容器３内部に収容する半導体素子に熱劣化
を招来させることからシリカ（SiO2）は1.0乃至10.0Wt
％の範囲に限定される。
またアルミナ（Al2O3）が1.0Wt％未満であるとガラス
の耐薬品性が劣化して絶縁容器３の気密封止の信頼性が
大きく低下し、また10.0Wt％を越えるとガラスの熱膨張
が小さくなって絶縁基体１と蓋体２の熱膨張と合わなく
なるためアルミナ（Al2O3）は1.0乃至10.0Wt％の範囲に
限定される。
の耐薬品性が劣化して絶縁容器３の気密封止の信頼性が
大きく低下し、また10.0Wt％を越えるとガラスの熱膨張
が小さくなって絶縁基体１と蓋体２の熱膨張と合わなく
なるためアルミナ（Al2O3）は1.0乃至10.0Wt％の範囲に
限定される。
前記封止用ガラス部材６は前述した成分から成るガラ
スに適当な有機溶剤、溶媒を添加して得たガラスペース
トを従来周知の厚膜手法を採用することによって絶縁基
体１及び蓋体２の相対向する主面に被着形成される。
スに適当な有機溶剤、溶媒を添加して得たガラスペース
トを従来周知の厚膜手法を採用することによって絶縁基
体１及び蓋体２の相対向する主面に被着形成される。
前記絶縁基体１と蓋体２との間には導電性材料から成
る外部リード端子５が配されており、該外部リード端子
５は半導体素子４の各電極がワイヤ７を介し電気的に接
続され、外部リード端子５を外部電気回路に接続するこ
とによって半導体素子４が外部電気回路に接続されるこ
ととなる。
る外部リード端子５が配されており、該外部リード端子
５は半導体素子４の各電極がワイヤ７を介し電気的に接
続され、外部リード端子５を外部電気回路に接続するこ
とによって半導体素子４が外部電気回路に接続されるこ
ととなる。
前記外部リード端子５は絶縁基体１と蓋体２の相対向
する主面に被着させた封止用ガラス部材６を溶融一体化
させ、絶縁容器３を気密封止する際に同時に絶縁基体１
と蓋体２との間に取着される。
する主面に被着させた封止用ガラス部材６を溶融一体化
させ、絶縁容器３を気密封止する際に同時に絶縁基体１
と蓋体２との間に取着される。
前記外部リード端子５は非磁性体金属である銅（Cu）
から成る芯体の外表面にニッケル−コバルト−鉄合金
（Ni−Co−Fe合金）を被着させたもの、或いは板状のニ
ッケル−コバルト−鉄合金（Ni−Co−Fe合金）もしくは
インバー合金（36.5Wt％Ni−63.5Wt％Fe合金）の上下面
に非磁性体金属である銅（Cu）を接合させたもの等から
成り、その透磁率は200（CGS）以下、導電率は50％（IA
CS）以上、熱膨張係数は70乃至85×10-7/℃の導電性材
料から成る。
から成る芯体の外表面にニッケル−コバルト−鉄合金
（Ni−Co−Fe合金）を被着させたもの、或いは板状のニ
ッケル−コバルト−鉄合金（Ni−Co−Fe合金）もしくは
インバー合金（36.5Wt％Ni−63.5Wt％Fe合金）の上下面
に非磁性体金属である銅（Cu）を接合させたもの等から
成り、その透磁率は200（CGS）以下、導電率は50％（IA
CS）以上、熱膨張係数は70乃至85×10-7/℃の導電性材
料から成る。
前記外部リード端子５はその透磁率が200（CGS）以下
であり、透磁率が低いことから外部リード端子５に電流
が流れたとしても外部リード端子５中には大きな自己イ
ンダクタンスが発生することはなく、その結果、前記自
己インダクタンスにより誘発される逆起電力に起因した
ノイズを極小となし、内部に収容する半導体素子４を常
に正常に作動させることができる。
であり、透磁率が低いことから外部リード端子５に電流
が流れたとしても外部リード端子５中には大きな自己イ
ンダクタンスが発生することはなく、その結果、前記自
己インダクタンスにより誘発される逆起電力に起因した
ノイズを極小となし、内部に収容する半導体素子４を常
に正常に作動させることができる。
また前記外部リード端子５はその導電率が50％（IAC
S）であり、電気を流し易いことから外部リード端子５
の信号伝搬速度を極めて速いものとなすことができ、絶
縁容器３内に収容した半導体素子４を高速駆動させたと
しても半導体素子４と外部電気回路との間における信号
の出し入れは常に安定、且つ確実となすことができる。
S）であり、電気を流し易いことから外部リード端子５
の信号伝搬速度を極めて速いものとなすことができ、絶
縁容器３内に収容した半導体素子４を高速駆動させたと
しても半導体素子４と外部電気回路との間における信号
の出し入れは常に安定、且つ確実となすことができる。
また同時に外部リード端子５の導電率が高いことから
外部リード端子５の線幅が細くなったとしても外部リー
ド端子５の電気抵抗を低く抑えることができ、その結
果、外部リード端子５における信号の減衰を極小として
内部に収容する半導体素子４に外４部電気回路から供給
される電気信号を正確に入力することができる。
外部リード端子５の線幅が細くなったとしても外部リー
ド端子５の電気抵抗を低く抑えることができ、その結
果、外部リード端子５における信号の減衰を極小として
内部に収容する半導体素子４に外４部電気回路から供給
される電気信号を正確に入力することができる。
また更に前記外部リード端子５はその熱膨張係数が70
乃至85×10-7/℃であり、封止用ガラス部材６の熱膨張
係数と近似することから外部リード端子５を絶縁基体１
と蓋体２の間に封止用ガラス部材６を用いて固定する
際、外部リード端子５と封止用ガラス部材６との間には
両者の熱膨張係数の相違に起因する熱応力が発生するこ
とはなく、外部リード端子５を封止用ガラス部材６で強
固に固定することも可能となる。
乃至85×10-7/℃であり、封止用ガラス部材６の熱膨張
係数と近似することから外部リード端子５を絶縁基体１
と蓋体２の間に封止用ガラス部材６を用いて固定する
際、外部リード端子５と封止用ガラス部材６との間には
両者の熱膨張係数の相違に起因する熱応力が発生するこ
とはなく、外部リード端子５を封止用ガラス部材６で強
固に固定することも可能となる。
かくして、この半導体素子収納用パッケージによれば
絶縁基体１の凹部底面に半導体素子４を取着固定すると
ともに該半導体素子４の各電極をボンディングワイヤ７
により外部リード端子５に接続させ、しかる後、絶縁基
体１と蓋体２とを該絶縁基体１及び蓋体２の相対向する
主面に予め被着させておいた封止用ガラス部材６を溶融
一体化させることによって接合させ、これによって最終
製品としての半導体装置が完成する。
絶縁基体１の凹部底面に半導体素子４を取着固定すると
ともに該半導体素子４の各電極をボンディングワイヤ７
により外部リード端子５に接続させ、しかる後、絶縁基
体１と蓋体２とを該絶縁基体１及び蓋体２の相対向する
主面に予め被着させておいた封止用ガラス部材６を溶融
一体化させることによって接合させ、これによって最終
製品としての半導体装置が完成する。
（発明の効果） 本発明の半導体素子収納用パッケージによれば、半導
体素子を収容するための絶縁容器をスピネルもしくはス
テアタイト質焼結体で、外部リード端子を透磁率が200
（CGS）以下、導電率が50％（IACS）以上、熱膨張係数
が70乃至85×10-7/℃の金属で、ガラス部材を酸化鉛60.
0乃至80.0Wt％、酸化ホウ素5.0乃至20.0Wt％、酸化亜鉛
5.0乃至20.0Wt％、シリカ1.0乃至10.0Wt％、アルミナ1.
0乃至10.0Wt％から成るガラスで形成したことから外部
リード端子に電流を流したとしても該外部リード端子中
に大きな自己インダクタンスが発生することはなく、そ
の結果、前記自己インダクタンスにより誘発される逆起
電力に起因したノイズを極小となし、内部に収容する半
導体素子を常に正常に作動させることが可能となる。
体素子を収容するための絶縁容器をスピネルもしくはス
テアタイト質焼結体で、外部リード端子を透磁率が200
（CGS）以下、導電率が50％（IACS）以上、熱膨張係数
が70乃至85×10-7/℃の金属で、ガラス部材を酸化鉛60.
0乃至80.0Wt％、酸化ホウ素5.0乃至20.0Wt％、酸化亜鉛
5.0乃至20.0Wt％、シリカ1.0乃至10.0Wt％、アルミナ1.
0乃至10.0Wt％から成るガラスで形成したことから外部
リード端子に電流を流したとしても該外部リード端子中
に大きな自己インダクタンスが発生することはなく、そ
の結果、前記自己インダクタンスにより誘発される逆起
電力に起因したノイズを極小となし、内部に収容する半
導体素子を常に正常に作動させることが可能となる。
また外部リード端子の信号伝搬速度を極めて速いもの
となすことができ、絶縁容器内に収容した半導体素子を
高速駆動させたとしても半導体素子と外部電気回路との
間における信号の出し入れを安定、且つ確実となすこと
が可能となる。
となすことができ、絶縁容器内に収容した半導体素子を
高速駆動させたとしても半導体素子と外部電気回路との
間における信号の出し入れを安定、且つ確実となすこと
が可能となる。
更に外部リード端子の線幅が細くなったとしても外部
リード端子の電気抵抗を低く抑えることができ、その結
果、外部リード端子における信号の減衰を極小として内
部に収容する半導体素子に外部電気回路から供給される
電気信号を正確に入力することができる。
リード端子の電気抵抗を低く抑えることができ、その結
果、外部リード端子における信号の減衰を極小として内
部に収容する半導体素子に外部電気回路から供給される
電気信号を正確に入力することができる。
また更に前記外部リード端子はその熱膨張係数が絶縁
基体、蓋体及び封止用ガラス部材の各々の熱膨張係数と
近似し、絶縁基体と蓋体との間に外部リード端子を挟
み、各々を封止用ガラス部材で取着接合したとしても絶
縁基体及び蓋体と封止用ガラス部材との間、外部リード
端子と封止用ガラス部材との間のいずれにも熱膨張係数
の相違に起因する熱応力は発生せず、すべてを強固に取
着接合することも可能となる。
基体、蓋体及び封止用ガラス部材の各々の熱膨張係数と
近似し、絶縁基体と蓋体との間に外部リード端子を挟
み、各々を封止用ガラス部材で取着接合したとしても絶
縁基体及び蓋体と封止用ガラス部材との間、外部リード
端子と封止用ガラス部材との間のいずれにも熱膨張係数
の相違に起因する熱応力は発生せず、すべてを強固に取
着接合することも可能となる。
第１図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第２図は第１図に示すパッケージの絶
縁基体上面より見た平面図である。 １……絶縁基体、２……蓋体 ３……絶縁容器 ５……外部リード端子 ６……封止用ガラス部材
例を示す断面図、第２図は第１図に示すパッケージの絶
縁基体上面より見た平面図である。 １……絶縁基体、２……蓋体 ３……絶縁容器 ５……外部リード端子 ６……封止用ガラス部材
Claims (1)
- 【請求項１】内部に半導体素子を収容するための空所を
有する絶縁容器に外部リード端子をガラス部材を介して
取着して成る半導体素子収納用パッケージにおいて、前
記絶縁容器をスピネルもしくはステアタイト質焼結体
で、外部リード端子を透磁率200（CGS）以下、熱膨張係
数70乃至〜85×10-7/℃、導電率50％（IACS）以上の金
属で、ガラス部材を酸化鉛60.0乃至80.0Wt％、酸化ホウ
素5.0乃至20.0Wt％、酸化亜鉛5.0乃至20.0Wt％、シリカ
1.0乃至10.0Wt％、アルミナ1.0乃至10.0Wt％から成るガ
ラスで形成したことを特徴とする半導体素子収納用パッ
ケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1312730A JP2736463B2 (ja) | 1989-11-30 | 1989-11-30 | 半導体素子収納用パッケージ |
| US07/573,406 US5057905A (en) | 1989-08-25 | 1990-08-24 | Container package for semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1312730A JP2736463B2 (ja) | 1989-11-30 | 1989-11-30 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173162A JPH03173162A (ja) | 1991-07-26 |
| JP2736463B2 true JP2736463B2 (ja) | 1998-04-02 |
Family
ID=18032735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1312730A Expired - Lifetime JP2736463B2 (ja) | 1989-08-25 | 1989-11-30 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2736463B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4301324A (en) * | 1978-02-06 | 1981-11-17 | International Business Machines Corporation | Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper |
| JPS55100239A (en) * | 1979-01-23 | 1980-07-31 | Asahi Glass Co Ltd | Seal bonding glass composition |
| CA1300648C (en) * | 1987-04-27 | 1992-05-12 | Francis Willis Martin | Glass-ceramics for electronic packaging |
-
1989
- 1989-11-30 JP JP1312730A patent/JP2736463B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03173162A (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2736463B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736455B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736462B2 (ja) | 半導体素子収納用パッケージ | |
| JP2678509B2 (ja) | 半導体素子収納用パッケージ | |
| JP2747613B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691308B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736461B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742616B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736453B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736454B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742618B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691309B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736458B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691310B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742613B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742612B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742617B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691305B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736456B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736460B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736464B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736452B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736457B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736459B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691307B2 (ja) | 半導体素子収納用パッケージ |