JP2742611B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2742611B2 JP2742611B2 JP1308593A JP30859389A JP2742611B2 JP 2742611 B2 JP2742611 B2 JP 2742611B2 JP 1308593 A JP1308593 A JP 1308593A JP 30859389 A JP30859389 A JP 30859389A JP 2742611 B2 JP2742611 B2 JP 2742611B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lid
- insulating base
- external lead
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子を収容する半導体素子収納用パッ
ケージの改良に関するものである。
ケージの改良に関するものである。
（従来の技術） 従来、半導体素子を収容するためのパッケージ、特に
ガラスの溶着によって封止するガラス封止型半導体素子
収納用パッケージは、絶縁基体と蓋体とから成り、内部
に半導体素子を収容する空所を有する絶縁容器と、該容
器内に収容される半導体素子を外部電気回路に電気的に
接続するための外部リード端子とから構成されており、
絶縁基体及び蓋体の相対向する主面に予め封止用のガラ
ス部材を被着形成すると共に、絶縁基体主面に外部リー
ド端子を固定し、半導体素子の各電極と外部リード端子
とをワイヤボンド接続した後、絶縁基体及び蓋体のそれ
ぞれに被着させた封止用のガラス部材を溶融一体化させ
ることによって内部に半導体素子を気密に封止してい
る。
ガラスの溶着によって封止するガラス封止型半導体素子
収納用パッケージは、絶縁基体と蓋体とから成り、内部
に半導体素子を収容する空所を有する絶縁容器と、該容
器内に収容される半導体素子を外部電気回路に電気的に
接続するための外部リード端子とから構成されており、
絶縁基体及び蓋体の相対向する主面に予め封止用のガラ
ス部材を被着形成すると共に、絶縁基体主面に外部リー
ド端子を固定し、半導体素子の各電極と外部リード端子
とをワイヤボンド接続した後、絶縁基体及び蓋体のそれ
ぞれに被着させた封止用のガラス部材を溶融一体化させ
ることによって内部に半導体素子を気密に封止してい
る。
（発明が解決しようとする課題） しかし乍ら、この従来のガラス封止型半導体素子収納
用パッケージは通常、外部リード端子がコバール（29Wt
％Ni−16Wt％Co−55Wt％Fe合金）や42Alloy（42Wt％Ni
−58Wt％Fe合金）の導電性材料から成っており、該コバ
ールや42Alloy等は導電率が低いことから以下に述べる
欠点を有する。
用パッケージは通常、外部リード端子がコバール（29Wt
％Ni−16Wt％Co−55Wt％Fe合金）や42Alloy（42Wt％Ni
−58Wt％Fe合金）の導電性材料から成っており、該コバ
ールや42Alloy等は導電率が低いことから以下に述べる
欠点を有する。
即ち、 コバールや42Alloyはその導電率が3.0〜3.5％（IAC
S）と低い。そのためこのコバールや42Alloy等から成る
外部リード端子に信号を伝搬させた場合、信号の伝搬速
度が極めて遅いものとなり、高速駆動を行う半導体素子
はその収容が不可となってしまう。
S）と低い。そのためこのコバールや42Alloy等から成る
外部リード端子に信号を伝搬させた場合、信号の伝搬速
度が極めて遅いものとなり、高速駆動を行う半導体素子
はその収容が不可となってしまう。
半導体素子収納用パッケージの内部に収容する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記に
記載のコバールや42Alloyの導電率が低いことと相俊っ
て電気抵抗が極めて大きなものになってきており、外部
リード端子に信号を伝搬させると、該外部リード端子の
電気抵抗に起因して信号が大きく減衰し、内部に収容す
る半導体素子に信号を正確に入力することができず、半
導体素子に誤動作を生じさせてしまう、 等の欠点を有していた。
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記に
記載のコバールや42Alloyの導電率が低いことと相俊っ
て電気抵抗が極めて大きなものになってきており、外部
リード端子に信号を伝搬させると、該外部リード端子の
電気抵抗に起因して信号が大きく減衰し、内部に収容す
る半導体素子に信号を正確に入力することができず、半
導体素子に誤動作を生じさせてしまう、 等の欠点を有していた。
（発明の目的） 本発明は上記欠点に鑑み案出されたもので、その目的
は外部リード端子における信号の減衰を極小となし、内
部に収容する半導体素子への信号の入出力を確実に行う
ことを可能として半導体素子を長期間にわたり正常、且
つ安定に作動させることができる半導体素子収納用パッ
ケージを提供することにある。
は外部リード端子における信号の減衰を極小となし、内
部に収容する半導体素子への信号の入出力を確実に行う
ことを可能として半導体素子を長期間にわたり正常、且
つ安定に作動させることができる半導体素子収納用パッ
ケージを提供することにある。
また本発明の他の目的は高速駆動を行う半導体素子を
収容することができる半導体素子収納用パッケージを提
供することにある。
収容することができる半導体素子収納用パッケージを提
供することにある。
（課題を解決するこめの手段） 本発明は絶縁基体と蓋体とから成り、内部に半導体素
子を収容するための空所を有する絶縁容器と、該容器内
に収容される半導体素子を外部電気回路に接続するため
の外部リード端子とから成る半導体素子収納用パッケー
ジにおいて、前記絶縁基体及び蓋体をフォルステライト
質焼結体もしくはジルコニア質焼結体で、外部リード端
子を銅から成る芯体の外表面をニッケル51.5乃至52.5Wt
％、鉄47.5乃至48.5Wt％の合金から成る被覆層で被覆す
ると共に、被覆層の断面積を芯体の断面積に対し7.2乃
至8.8倍とした金属体で形成したことを特徴とするもの
である。
子を収容するための空所を有する絶縁容器と、該容器内
に収容される半導体素子を外部電気回路に接続するため
の外部リード端子とから成る半導体素子収納用パッケー
ジにおいて、前記絶縁基体及び蓋体をフォルステライト
質焼結体もしくはジルコニア質焼結体で、外部リード端
子を銅から成る芯体の外表面をニッケル51.5乃至52.5Wt
％、鉄47.5乃至48.5Wt％の合金から成る被覆層で被覆す
ると共に、被覆層の断面積を芯体の断面積に対し7.2乃
至8.8倍とした金属体で形成したことを特徴とするもの
である。
（実施例） 次に本発明を添付図面に基づき詳細に説明する。
第１図及び第２図は本発明の半導体素子収納用パッケ
ージの一実施例を示し、１は絶縁基体、２は蓋体であ
る。この絶縁基体１と蓋体２とにより絶縁容器３が構成
される。
ージの一実施例を示し、１は絶縁基体、２は蓋体であ
る。この絶縁基体１と蓋体２とにより絶縁容器３が構成
される。
前記絶縁基体１及び蓋体２はそれぞれの中央部に半導
体素子を収容する空所を形成するための凹部が設けてあ
り、絶縁基体１の凹部底面には半導体素子４が樹脂、ガ
ラス、ロウ剤等の接着剤を介し取着固定される。
体素子を収容する空所を形成するための凹部が設けてあ
り、絶縁基体１の凹部底面には半導体素子４が樹脂、ガ
ラス、ロウ剤等の接着剤を介し取着固定される。
前記絶縁基体１及び蓋体２はフォルステライト質焼結
体もしくはジルコニア質焼結体から成り、第１図に示す
ような絶縁基体１及び蓋体２に対応した形状を有するプ
レス型内に、フォルステライト質焼結体の場合はマグネ
シア（MgO）、シリカ（SiO2）等の原料粉末を、ジルコ
ニア質焼結体の場合は酸化ジルコニウム（ZrO2）、イッ
トリア（Y2O3）等の原料粉末を充填させるとともに一定
圧力を印加して成形し、しかる後、成形品を約1200〜15
00℃の温度で焼成することによって製作される。
体もしくはジルコニア質焼結体から成り、第１図に示す
ような絶縁基体１及び蓋体２に対応した形状を有するプ
レス型内に、フォルステライト質焼結体の場合はマグネ
シア（MgO）、シリカ（SiO2）等の原料粉末を、ジルコ
ニア質焼結体の場合は酸化ジルコニウム（ZrO2）、イッ
トリア（Y2O3）等の原料粉末を充填させるとともに一定
圧力を印加して成形し、しかる後、成形品を約1200〜15
00℃の温度で焼成することによって製作される。
尚、前記絶縁基体１及び蓋体２を形成するフォルステ
ライト質焼結体もしくはジルコニア質焼結体はその熱膨
張係数が100〜110×10-7/℃であり、後述する封止用ガ
ラス部材の熱膨張係数との関係において絶縁基体１及び
蓋体２と封止用ガラス部材間に大きな熱膨張の差が生じ
ることはない。
ライト質焼結体もしくはジルコニア質焼結体はその熱膨
張係数が100〜110×10-7/℃であり、後述する封止用ガ
ラス部材の熱膨張係数との関係において絶縁基体１及び
蓋体２と封止用ガラス部材間に大きな熱膨張の差が生じ
ることはない。
また前記絶縁基体１及び蓋体２にはその相対向する主
面に封止用のガラス部材６が予め被着形成されており、
該絶縁基体１及び蓋体２の各々に被着されている封止用
ガラス部材６を加熱溶融させ一体化させることにより絶
縁容器３内の半導体素子４を気密に封止する。
面に封止用のガラス部材６が予め被着形成されており、
該絶縁基体１及び蓋体２の各々に被着されている封止用
ガラス部材６を加熱溶融させ一体化させることにより絶
縁容器３内の半導体素子４を気密に封止する。
前記絶縁基体１及び蓋体２の相対向する主面に被着さ
れる封止用ガラス部材６は、例えばホウケイ酸鉛系ガラ
スから成り、原料粉末としての酸化鉛（PbO）70.0〜90.
0Wt％、酸化ホウ素（B2O3）12.0〜13.0Wt％、シリカ（S
iO2）0.5〜3.0Wt％及びアルミナ（Al2O3）0.5〜3.0Wt％
を混合すると共に、該混合粉末を950〜1100℃の温度で
加熱溶融させることによって製作される。このホウケイ
酸鉛系のガラスはその熱膨張係数が100〜120×10-7/℃
である。
れる封止用ガラス部材６は、例えばホウケイ酸鉛系ガラ
スから成り、原料粉末としての酸化鉛（PbO）70.0〜90.
0Wt％、酸化ホウ素（B2O3）12.0〜13.0Wt％、シリカ（S
iO2）0.5〜3.0Wt％及びアルミナ（Al2O3）0.5〜3.0Wt％
を混合すると共に、該混合粉末を950〜1100℃の温度で
加熱溶融させることによって製作される。このホウケイ
酸鉛系のガラスはその熱膨張係数が100〜120×10-7/℃
である。
前記封止用ガラス部材６はその熱膨張係数が100〜120
×10-7/℃であり、絶縁基体１及び蓋体２の各々の熱膨
張係数と近似することから絶縁基体１及び蓋体２の各々
に被着されている封止用ガラス部材６を加熱溶融させ一
体化させることにより絶縁容器３内の半導体素子４を気
密に封止する際、絶縁基体１及び蓋体２と封止用ガラス
部材６との間には両者の熱膨張係数の相違に起因する熱
応力が発生することは殆どなく、絶縁基体１と蓋体２と
を封止用ガラス部材６を介し強固に接合することが可能
となる。
×10-7/℃であり、絶縁基体１及び蓋体２の各々の熱膨
張係数と近似することから絶縁基体１及び蓋体２の各々
に被着されている封止用ガラス部材６を加熱溶融させ一
体化させることにより絶縁容器３内の半導体素子４を気
密に封止する際、絶縁基体１及び蓋体２と封止用ガラス
部材６との間には両者の熱膨張係数の相違に起因する熱
応力が発生することは殆どなく、絶縁基体１と蓋体２と
を封止用ガラス部材６を介し強固に接合することが可能
となる。
尚、前記封止用ガラス部材６はホウケイ酸鉛系ガラス
の粉末に適当な有機溶剤、溶媒を添加して得たガラスペ
ーストを従来周知の厚膜手法を採用することによって絶
縁基体１及び蓋体２の相対向する主面に被着形成され
る。
の粉末に適当な有機溶剤、溶媒を添加して得たガラスペ
ーストを従来周知の厚膜手法を採用することによって絶
縁基体１及び蓋体２の相対向する主面に被着形成され
る。
また前記封止用ガラス部材６はホウケイ酸鉛系のガラ
スに限定されるものではなく、熱膨張係数が100〜120×
10-7/℃の範囲のガラスであればいかなるものでも使用
することができる。
スに限定されるものではなく、熱膨張係数が100〜120×
10-7/℃の範囲のガラスであればいかなるものでも使用
することができる。
前記絶縁基体１と蓋体２との間には導電性材料から成
る外部リード端子５が配されており、該外部リード端子
５は半導体素子４の各電極がワイヤ７を介し電気的に接
続され、外部リード端子５を外部電気回路に接続するこ
とによって半導体素子４が外部電気回路に接続されるこ
ととなる。
る外部リード端子５が配されており、該外部リード端子
５は半導体素子４の各電極がワイヤ７を介し電気的に接
続され、外部リード端子５を外部電気回路に接続するこ
とによって半導体素子４が外部電気回路に接続されるこ
ととなる。
前記外部リード端子５は絶縁基体１と蓋体２の相対向
する主面に被着させた封止用ガラス部材６を溶融一体化
させ、絶縁容器３を気密封止する際に同時に絶縁基体１
と蓋体２との間に取着される。
する主面に被着させた封止用ガラス部材６を溶融一体化
させ、絶縁容器３を気密封止する際に同時に絶縁基体１
と蓋体２との間に取着される。
前記外部リード端子５は銅から成る芯体の外表面をニ
ッケル51.5乃至52.5Wt％、鉄47.5乃至48.5Wt％の合金か
ら成る被覆層で被覆すると共に、被覆層の断面積を芯体
の断面積に対し7.2乃至8.8倍とした金属体から成り、そ
の導電率は14.8％（IACS）、熱膨張係数は約100×10-7/
℃である。
ッケル51.5乃至52.5Wt％、鉄47.5乃至48.5Wt％の合金か
ら成る被覆層で被覆すると共に、被覆層の断面積を芯体
の断面積に対し7.2乃至8.8倍とした金属体から成り、そ
の導電率は14.8％（IACS）、熱膨張係数は約100×10-7/
℃である。
尚、前記外部リード端子５は銅（Cu）のインゴットの
外表面にニッケル−鉄合金（Ni−Fe合金）を圧接し、し
かる後、これを圧延することによって形成される。
外表面にニッケル−鉄合金（Ni−Fe合金）を圧接し、し
かる後、これを圧延することによって形成される。
また前記外部リード端子５はニッケル（Ni）、鉄（F
e）の量及び芯体と被覆層の断面積が上述の範囲を外れ
ると外部リード端子５は導電率が所望する大きな値にな
らず、また熱膨張係数も絶縁基体及び蓋体の熱膨張係数
と合わなくなる。そのため外部リード端子５は銅から成
る芯体の外表面をニッケル51.5乃至52.5Wt％、鉄47.5乃
至48.5Wt％の合金から成る被覆層で被覆すると共に、被
覆層の断面積を芯体の断面積に対し7.2乃至8.8倍とした
金属体で形成しものに限定される。
e）の量及び芯体と被覆層の断面積が上述の範囲を外れ
ると外部リード端子５は導電率が所望する大きな値にな
らず、また熱膨張係数も絶縁基体及び蓋体の熱膨張係数
と合わなくなる。そのため外部リード端子５は銅から成
る芯体の外表面をニッケル51.5乃至52.5Wt％、鉄47.5乃
至48.5Wt％の合金から成る被覆層で被覆すると共に、被
覆層の断面積を芯体の断面積に対し7.2乃至8.8倍とした
金属体で形成しものに限定される。
前記外部リード端子５はその導電率が14.8％（IACS）
であり、電気を流し易いことから外部リード端子５の信
号伝搬速度を極めて速いものとなすことができ、絶縁容
器３内に収容した半導体素子４を高速駆動させたとして
も半導体素子４と外部電気回路との間における信号の出
し入れは常に安定、且つ確実となすことができる。
であり、電気を流し易いことから外部リード端子５の信
号伝搬速度を極めて速いものとなすことができ、絶縁容
器３内に収容した半導体素子４を高速駆動させたとして
も半導体素子４と外部電気回路との間における信号の出
し入れは常に安定、且つ確実となすことができる。
また外部リード端子５の導電率が高いことから外部リ
ード端子５の線幅が細くなったとしても外部リード端子
５の電気抵抗を低く抑えることができ、その結果、外部
リード端子５における信号の減衰を極小として内部に収
容する半導体素子４に外部電気回路から供給される電気
信号を正確に入力することができる。
ード端子５の線幅が細くなったとしても外部リード端子
５の電気抵抗を低く抑えることができ、その結果、外部
リード端子５における信号の減衰を極小として内部に収
容する半導体素子４に外部電気回路から供給される電気
信号を正確に入力することができる。
更に前記外部リード端子５はその熱膨張係数が約100
×10-7/℃であり、封止用ガラス部材６の熱膨張係数と
近似することから外部リード端子５を絶縁基体１と蓋体
２の間に封止用ガラス部材６を用いて固定する際、外部
リード端子５と封止用ガラス部材６との間には両者の熱
膨張係数の相違に起因する熱応力が発生することはな
く、外部リード端子５を封止用ガラス部材６で強固に固
定することも可能となる。
×10-7/℃であり、封止用ガラス部材６の熱膨張係数と
近似することから外部リード端子５を絶縁基体１と蓋体
２の間に封止用ガラス部材６を用いて固定する際、外部
リード端子５と封止用ガラス部材６との間には両者の熱
膨張係数の相違に起因する熱応力が発生することはな
く、外部リード端子５を封止用ガラス部材６で強固に固
定することも可能となる。
かくして、この半導体素子収納用パッケージによれば
絶縁基体１の凹部底面に半導体素子４を取着固定すると
ともに該半導体素子４の各電極をボンディングワイヤ７
により外部リード端子５に接続させ、しかる後、絶縁基
体１と蓋体２とを該絶縁基体１及び蓋体２の相対向する
主面に予め被着させておいた封止用ガラス部材６を溶融
一体化させることによって接合させ、これによって最終
製品として半導体装置が完成する。
絶縁基体１の凹部底面に半導体素子４を取着固定すると
ともに該半導体素子４の各電極をボンディングワイヤ７
により外部リード端子５に接続させ、しかる後、絶縁基
体１と蓋体２とを該絶縁基体１及び蓋体２の相対向する
主面に予め被着させておいた封止用ガラス部材６を溶融
一体化させることによって接合させ、これによって最終
製品として半導体装置が完成する。
（発明の効果） 本発明の半導体素子収納用パッケージによれば、半導
体素子を収容するための絶縁容器を構成する絶縁基体及
び蓋体をフォルステライト質焼結体もしくはジルコニア
質焼結体で、外部リード端子を銅から成る芯体の外表面
をニッケル51.5乃至52.5Wt％、鉄47.5乃至48.5Wt％の合
金から成る被覆層で被覆すると共に、被覆層の断面積を
芯体の断面積に対し7.2乃至8.8倍とした導電率が14.8％
（IACS）、熱膨張係数が約100×10-7/℃の金属体で形成
したことから外部リード端子の信号伝搬速度を極めて速
いものとなすことができ、絶縁容器内に収容した半導体
素子を高速駆動させたとしても半導体素子と外部電気回
路との間における信号の出し入れを常に安定、且つ確実
となすことが可能となる。
体素子を収容するための絶縁容器を構成する絶縁基体及
び蓋体をフォルステライト質焼結体もしくはジルコニア
質焼結体で、外部リード端子を銅から成る芯体の外表面
をニッケル51.5乃至52.5Wt％、鉄47.5乃至48.5Wt％の合
金から成る被覆層で被覆すると共に、被覆層の断面積を
芯体の断面積に対し7.2乃至8.8倍とした導電率が14.8％
（IACS）、熱膨張係数が約100×10-7/℃の金属体で形成
したことから外部リード端子の信号伝搬速度を極めて速
いものとなすことができ、絶縁容器内に収容した半導体
素子を高速駆動させたとしても半導体素子と外部電気回
路との間における信号の出し入れを常に安定、且つ確実
となすことが可能となる。
また外部リード端子の線幅が細くなったとしても外部
リード端子の電気抵抗を低く抑えることができ、その結
果、外部リード端子における信号の減衰を極小として内
部に収容する半導体素子に外部電気回路から供給される
電気信号を正確に入力することが可能となる。
リード端子の電気抵抗を低く抑えることができ、その結
果、外部リード端子における信号の減衰を極小として内
部に収容する半導体素子に外部電気回路から供給される
電気信号を正確に入力することが可能となる。
更に外部リード端子はその熱膨張係数が絶縁基体、蓋
体及び封止用ガラス部材の各々の熱膨張係数と近似し、
絶縁基体と蓋体との間に外部リード端子を挟み、各々を
封止用ガラス部材で取着接合したとしても絶縁基体及び
蓋体と封止用ガラス部材との間、外部リード端子と封止
用ガラス部材との間のいずれにも熱膨張係数の相違に起
因する熱応力は発生せず、すべてを強固に取着接合する
ことも可能となる。
体及び封止用ガラス部材の各々の熱膨張係数と近似し、
絶縁基体と蓋体との間に外部リード端子を挟み、各々を
封止用ガラス部材で取着接合したとしても絶縁基体及び
蓋体と封止用ガラス部材との間、外部リード端子と封止
用ガラス部材との間のいずれにも熱膨張係数の相違に起
因する熱応力は発生せず、すべてを強固に取着接合する
ことも可能となる。
第１図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第２図は第１図に示すパッケージの絶
縁基体上面より見た平面図である。 １……絶縁基体、２……蓋体 ３……絶縁容器 ５……外部リード端子 ６……封止用ガラス部材
例を示す断面図、第２図は第１図に示すパッケージの絶
縁基体上面より見た平面図である。 １……絶縁基体、２……蓋体 ３……絶縁容器 ５……外部リード端子 ６……封止用ガラス部材
Claims (1)
- 【請求項１】絶縁基体と蓋体とから成り、内部に半導体
素子を収容するための空所を有する絶縁容器と、該容器
内に収容される半導体素子を外部電気回路に接続するた
めの外部リード端子とから成る半導体素子収納用パッケ
ージにおいて、前記絶縁基体及び蓋体をフォルステライ
ト質焼結体もしくはジルコニア質焼結体で、外部リード
端子を銅から成る芯体の外表面をニッケル51.5乃至52.5
Wt％、鉄47.5乃至48.5Wt％の合金から成る被覆層で被覆
すると共に、被覆層の断面積を芯体の断面積に対し7.2
乃至8.8倍とした金属体で形成したことを特徴とする半
導体素子収納用パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308593A JP2742611B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体素子収納用パッケージ |
| US07/574,472 US5168126A (en) | 1989-08-25 | 1990-08-27 | Container package for semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308593A JP2742611B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03167849A JPH03167849A (ja) | 1991-07-19 |
| JP2742611B2 true JP2742611B2 (ja) | 1998-04-22 |
Family
ID=17982910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1308593A Expired - Lifetime JP2742611B2 (ja) | 1989-08-25 | 1989-11-27 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2742611B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521968B2 (ja) * | 1974-05-16 | 1980-06-13 | ||
| JPS53123080A (en) * | 1977-04-02 | 1978-10-27 | Ngk Insulators Ltd | Circuit substrate and ceramic package assembly and method of producing same |
| JPS5916353A (ja) * | 1982-07-19 | 1984-01-27 | Sumitomo Electric Ind Ltd | リ−ドフレ−ム |
| JPH0516730Y2 (ja) * | 1987-05-22 | 1993-05-06 | ||
| JPS645041A (en) * | 1987-06-29 | 1989-01-10 | Shinko Electric Ind Co | Manufacture of ceramic body having superconducting circuit pattern |
-
1989
- 1989-11-27 JP JP1308593A patent/JP2742611B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03167849A (ja) | 1991-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2742611B2 (ja) | 半導体素子収納用パッケージ | |
| JP2678509B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742617B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742612B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736455B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742610B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736451B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742613B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691310B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736461B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742618B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736454B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742616B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691309B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736453B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736452B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736457B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691304B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742614B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736458B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736463B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736460B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736459B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736464B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736462B2 (ja) | 半導体素子収納用パッケージ |