JP2742610B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2742610B2 JP2742610B2 JP1308592A JP30859289A JP2742610B2 JP 2742610 B2 JP2742610 B2 JP 2742610B2 JP 1308592 A JP1308592 A JP 1308592A JP 30859289 A JP30859289 A JP 30859289A JP 2742610 B2 JP2742610 B2 JP 2742610B2
- Authority
- JP
- Japan
- Prior art keywords
- lid
- insulating base
- external lead
- semiconductor element
- glass member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子を収容する半導体素子収納用パッ
ケージの改良に関するものである。
ケージの改良に関するものである。
（従来の技術） 従来、半導体素子を収容するためのパッケージ、特に
ガラスの溶着によって封止するガラス封止型半導体素子
収納用パッケージは、絶縁基体と蓋体とから成り、内部
に半導体素子を収容する空所を有する絶縁容器と、該容
器内に収容される半導体素子を外部電気回路に電気的に
接続するための外部リード端子とから構成されており、
絶縁基体及び蓋体の相対向する主面に予め封止用のガラ
ス部材を被着形成すると共に、絶縁基体主面に外部リー
ド端子を固定し、半導体素子の各電極と外部リード端子
とをワイヤボンド接続した後、絶縁基体及び蓋体のそれ
ぞれに被着させた封止用のガラス部材を溶融一体化させ
ることによって内部に半導体素子を気密に封止してい
る。
ガラスの溶着によって封止するガラス封止型半導体素子
収納用パッケージは、絶縁基体と蓋体とから成り、内部
に半導体素子を収容する空所を有する絶縁容器と、該容
器内に収容される半導体素子を外部電気回路に電気的に
接続するための外部リード端子とから構成されており、
絶縁基体及び蓋体の相対向する主面に予め封止用のガラ
ス部材を被着形成すると共に、絶縁基体主面に外部リー
ド端子を固定し、半導体素子の各電極と外部リード端子
とをワイヤボンド接続した後、絶縁基体及び蓋体のそれ
ぞれに被着させた封止用のガラス部材を溶融一体化させ
ることによって内部に半導体素子を気密に封止してい
る。
（発明が解決しようとする課題） しかし乍ら、この従来のガラス封止型半導体素子収納
用パッケージは通常、外部リード端子がコバール（29Wt
％ Ni−16Wt％ Co−55Wt％Fe合金）や42Alloy（42Wt％
Ni−58Wt％ Fe合金）の導電性材料から成っており、該
コバールや42Alloy等は透磁率が高いことから以下に述
べる欠点を有する。
用パッケージは通常、外部リード端子がコバール（29Wt
％ Ni−16Wt％ Co−55Wt％Fe合金）や42Alloy（42Wt％
Ni−58Wt％ Fe合金）の導電性材料から成っており、該
コバールや42Alloy等は透磁率が高いことから以下に述
べる欠点を有する。
即ち、コバールや42Alloyは鉄（Fe）、ニッケル（N
i）、コバルト（Co）といった強磁性体金属のみから成
っており、その透磁率は250〜700（CGS）と高い。その
ためこのコバールや42Alloy等から成る外部リード端子
に電流が流れると外部リード端子中に透磁率に比例した
大きな自己インダクタンスが発生し、これが逆起電力を
誘発してノイズとなると共に、該ノイズが半導体素子に
入力されて半導体素子に誤動作を生じさせるという欠点
を有していた。
i）、コバルト（Co）といった強磁性体金属のみから成
っており、その透磁率は250〜700（CGS）と高い。その
ためこのコバールや42Alloy等から成る外部リード端子
に電流が流れると外部リード端子中に透磁率に比例した
大きな自己インダクタンスが発生し、これが逆起電力を
誘発してノイズとなると共に、該ノイズが半導体素子に
入力されて半導体素子に誤動作を生じさせるという欠点
を有していた。
（発明の目的） 本発明は上記欠点に鑑み案出されたもので、その目的
は外部リード端子で発生するノイズを極小となし、内部
に収容する半導体素子への信号の入出力を確実に行うこ
とを可能として半導体素子を長期間にわたり正常、且つ
安定に作動させることができる半導体素子収納用パッケ
ージを提供することにある。
は外部リード端子で発生するノイズを極小となし、内部
に収容する半導体素子への信号の入出力を確実に行うこ
とを可能として半導体素子を長期間にわたり正常、且つ
安定に作動させることができる半導体素子収納用パッケ
ージを提供することにある。
（課題を解決するための手段） 本発明は絶縁基体と蓋体とから成り、内部に半導体素
子を収容するための空所を有する絶縁容器と、該容器内
に収容される半導体素子を外部電気回路に接続するため
の外部リード端子とから成る半導体素子収納用パッケー
ジにおいて、前記絶縁基体及び蓋体をフォルステライト
質焼結体もしくはジルコニア質焼結体で、外部リード端
子をクロム24.5乃至25.5Wt％、鉄74.5乃至75.5Wt％の合
金からなる金属体で形成したことを特徴とするものであ
る。
子を収容するための空所を有する絶縁容器と、該容器内
に収容される半導体素子を外部電気回路に接続するため
の外部リード端子とから成る半導体素子収納用パッケー
ジにおいて、前記絶縁基体及び蓋体をフォルステライト
質焼結体もしくはジルコニア質焼結体で、外部リード端
子をクロム24.5乃至25.5Wt％、鉄74.5乃至75.5Wt％の合
金からなる金属体で形成したことを特徴とするものであ
る。
（実施例） 次に本発明を添付図面に基づき詳細に説明する。
第１図及び第２図は本発明の半導体素子収納用パッケ
ージの一実施例を示し、１は絶縁基体、２は蓋体であ
る。この絶縁基体１と蓋体２とにより絶縁容器３が構成
される。
ージの一実施例を示し、１は絶縁基体、２は蓋体であ
る。この絶縁基体１と蓋体２とにより絶縁容器３が構成
される。
前記絶縁基体１及び蓋体２はそれぞれ中央部に半導体
素子を収容する空所を形成するための凹部が設けてあ
り、絶縁基体１の凹部底面には半導体素子４が樹脂、ガ
ラス、ロウ剤等の接着剤を介し取着固定される。
素子を収容する空所を形成するための凹部が設けてあ
り、絶縁基体１の凹部底面には半導体素子４が樹脂、ガ
ラス、ロウ剤等の接着剤を介し取着固定される。
前記絶縁基体１及び蓋体２はフォルステライト質焼結
体もしくはジルコニア質焼結体から成り、第１図に示す
ような絶縁基体１及び蓋体２に対応した形状を有するプ
レス型内に、フォスステライト質焼結体の場合はマグネ
シア（MgO）、シリカ（SiO2）等の原料粉末を、ジルコ
ニア質焼結体の場合は酸化ジルコニウム（ZrO2）、イッ
トリア（Y2O3）等の原料粉末を充填させるとともに一定
圧力を印加して成形し、しかる後、成形品を約1200〜15
00℃の温度で焼成することによって製作される。
体もしくはジルコニア質焼結体から成り、第１図に示す
ような絶縁基体１及び蓋体２に対応した形状を有するプ
レス型内に、フォスステライト質焼結体の場合はマグネ
シア（MgO）、シリカ（SiO2）等の原料粉末を、ジルコ
ニア質焼結体の場合は酸化ジルコニウム（ZrO2）、イッ
トリア（Y2O3）等の原料粉末を充填させるとともに一定
圧力を印加して成形し、しかる後、成形品を約1200〜15
00℃の温度で焼成することによって製作される。
尚、前記絶縁基体１及び蓋体２を形成するフォルステ
ライト質焼結体もしくはジルコニア質焼結体はその熱膨
張係数が100〜110×10-7/℃であり、後述する封止用ガ
ラス部材の熱膨張係数との関係において絶縁基体１及び
蓋体２と封止用ガラス部材間に大きな熱膨張の差が生じ
ることはない。
ライト質焼結体もしくはジルコニア質焼結体はその熱膨
張係数が100〜110×10-7/℃であり、後述する封止用ガ
ラス部材の熱膨張係数との関係において絶縁基体１及び
蓋体２と封止用ガラス部材間に大きな熱膨張の差が生じ
ることはない。
また前記絶縁基体１及び蓋体２にはその相対向する主
面に封止用のガラス部材６が予め被着形成されており、
該絶縁基体１及び蓋体２の各々に被着されている封止用
ガラス部材６を加熱溶融させ一体化させることにより絶
縁容器３内の半導体素子４を気密に封止する。
面に封止用のガラス部材６が予め被着形成されており、
該絶縁基体１及び蓋体２の各々に被着されている封止用
ガラス部材６を加熱溶融させ一体化させることにより絶
縁容器３内の半導体素子４を気密に封止する。
前記絶縁基体１及び蓋体２の相対向する主面に被着さ
れる封止用ガラス部材６は、例えばホウケイ酸鉛系ガラ
スから成り、原料粉末として酸化鉛（PbO）70.0〜90.0W
t％、酸化ホウ素（B2O3）12.0〜13.0Wt％、シリカ（SiO
2）0.5〜3.0Wt％及びアルミナ（Al2O3）0.5〜3.0Wt％を
混合すると共に、該混合粉末を950〜1100℃の温度で加
熱溶融させることによって製作される。このホウケイ酸
鉛系のガラスはその熱膨張係数が100〜120×10-7/℃で
ある。
れる封止用ガラス部材６は、例えばホウケイ酸鉛系ガラ
スから成り、原料粉末として酸化鉛（PbO）70.0〜90.0W
t％、酸化ホウ素（B2O3）12.0〜13.0Wt％、シリカ（SiO
2）0.5〜3.0Wt％及びアルミナ（Al2O3）0.5〜3.0Wt％を
混合すると共に、該混合粉末を950〜1100℃の温度で加
熱溶融させることによって製作される。このホウケイ酸
鉛系のガラスはその熱膨張係数が100〜120×10-7/℃で
ある。
前記封止用ガラス部材６はその熱膨張係数が100〜120
×10-7/℃であり、絶縁基体１及び蓋体２の各々の熱膨
張係数と近似することから絶縁基体１及び蓋体２の各々
に被着されている封止用ガラス部材６を加熱溶融させ一
体化させることにより絶縁容器３内の半導体素子４を気
密に封止する際、絶縁基体１及び蓋体２と封止用ガラス
部材６との間には両者の熱膨張係数の相違に起因する熱
応力が発生することは殆どなく、絶縁基体１と蓋体２と
を封止用ガラス部材６を介して強固に接合することが可
能となる。
×10-7/℃であり、絶縁基体１及び蓋体２の各々の熱膨
張係数と近似することから絶縁基体１及び蓋体２の各々
に被着されている封止用ガラス部材６を加熱溶融させ一
体化させることにより絶縁容器３内の半導体素子４を気
密に封止する際、絶縁基体１及び蓋体２と封止用ガラス
部材６との間には両者の熱膨張係数の相違に起因する熱
応力が発生することは殆どなく、絶縁基体１と蓋体２と
を封止用ガラス部材６を介して強固に接合することが可
能となる。
尚、前記封止用ガラス部材６はホウケイ酸鉛系ガラス
の粉末に適当な有機溶剤、溶媒を添加して得たガラスペ
ーストを従来周知の厚膜手法を採用することによって絶
縁基体１及び蓋体２の相対向する主面に被着形成され
る。
の粉末に適当な有機溶剤、溶媒を添加して得たガラスペ
ーストを従来周知の厚膜手法を採用することによって絶
縁基体１及び蓋体２の相対向する主面に被着形成され
る。
また前記封止用ガラス部材６はホウケイ酸鉛系のガラ
スに限定されるものではなく、熱膨張係数が100〜120×
10-7/℃の範囲のガラスであればいかなるものでも使用
することができる。
スに限定されるものではなく、熱膨張係数が100〜120×
10-7/℃の範囲のガラスであればいかなるものでも使用
することができる。
前記絶縁基体１と蓋体２との間には導電性材料から成
る外部リード端子５が配されており、該外部リード端子
５は半導体素子４の各電極がワイヤ７を介し電気的に接
続され、外部リード端子５を外部電気回路に接続するこ
とによって半導体素子４が外部電気回路に接続されるこ
ととなる。
る外部リード端子５が配されており、該外部リード端子
５は半導体素子４の各電極がワイヤ７を介し電気的に接
続され、外部リード端子５を外部電気回路に接続するこ
とによって半導体素子４が外部電気回路に接続されるこ
ととなる。
前記外部リード端子５は絶縁基体１と蓋体２の相対向
する主面に被着させた封止用ガラス部材６を溶融一体化
させ、絶縁容器３を気密封止する際に同時に絶縁基体１
と蓋体２との間に取着される。
する主面に被着させた封止用ガラス部材６を溶融一体化
させ、絶縁容器３を気密封止する際に同時に絶縁基体１
と蓋体２との間に取着される。
前記外部リード端子５はクロム24.5乃至25.5Wt％、鉄
74.5乃至75.5Wt％の合金から成り、その透磁率は約１
（CGS）、熱膨張係数は100〜110×10-7/℃である。
74.5乃至75.5Wt％の合金から成り、その透磁率は約１
（CGS）、熱膨張係数は100〜110×10-7/℃である。
尚、前記外部リード端子５はクロム（Cr）、鉄（Fe）
の量が上述の範囲を外れると外部リード端子５の透磁率
が所望する低い値にならず、また熱膨張係数も絶縁基体
及び蓋体の熱膨張係数と合わなくなる。そのため外部リ
ード端子５はクロム24.5乃至25.5Wt％、鉄74.5乃至75.5
Wt％の合金より形成することに限定される。
の量が上述の範囲を外れると外部リード端子５の透磁率
が所望する低い値にならず、また熱膨張係数も絶縁基体
及び蓋体の熱膨張係数と合わなくなる。そのため外部リ
ード端子５はクロム24.5乃至25.5Wt％、鉄74.5乃至75.5
Wt％の合金より形成することに限定される。
前記外部リード端子５はその透磁率が約１（CGS）で
あり、透磁率が低いことから外部リード端子５に電流が
流れたとしても外部リード端子５中には大きな自己イン
ダクタンスが発生することはなく、その結果、前記自己
インダクタンスにより誘発される逆起電力に起因したノ
イズを極小となし、内部に収容する半導体素子４を常に
正常に作動させることができる。
あり、透磁率が低いことから外部リード端子５に電流が
流れたとしても外部リード端子５中には大きな自己イン
ダクタンスが発生することはなく、その結果、前記自己
インダクタンスにより誘発される逆起電力に起因したノ
イズを極小となし、内部に収容する半導体素子４を常に
正常に作動させることができる。
また前記外部リード端子５はその熱膨張係数が約100
〜110×10-7/℃であり、封止用ガラス部材６の熱膨張係
数と近似することから外部リード端子５を絶縁基体１と
蓋体２の間に封止用ガラス部材６を用いて固定する際、
外部リード端子５と封止用ガラス部材６との間には両者
の熱膨張係数の相違に起因する熱応力が発生することは
なく、外部リード端子５を封止用ガラス部材６で強固に
固定することも可能となる。
〜110×10-7/℃であり、封止用ガラス部材６の熱膨張係
数と近似することから外部リード端子５を絶縁基体１と
蓋体２の間に封止用ガラス部材６を用いて固定する際、
外部リード端子５と封止用ガラス部材６との間には両者
の熱膨張係数の相違に起因する熱応力が発生することは
なく、外部リード端子５を封止用ガラス部材６で強固に
固定することも可能となる。
かくして、この半導体素子収納用パッケージによれば
絶縁基体１の凹部底面に半導体素子４を取着固定すると
ともに該半導体素子４の各電極をボンディングワイヤ７
により外部リード端子５に接続させ、しかる後、絶縁基
体１と蓋体２とを該絶縁基体１及び蓋体２の相対向する
主面に予め被着させておいた封止用ガラス部材６を溶融
一体化させることによって接合させ、これによって最終
製品としての半導体装置が完成する。
絶縁基体１の凹部底面に半導体素子４を取着固定すると
ともに該半導体素子４の各電極をボンディングワイヤ７
により外部リード端子５に接続させ、しかる後、絶縁基
体１と蓋体２とを該絶縁基体１及び蓋体２の相対向する
主面に予め被着させておいた封止用ガラス部材６を溶融
一体化させることによって接合させ、これによって最終
製品としての半導体装置が完成する。
（発明の効果） 本発明の半導体収納用パッケージによれば、半導体素
子を収容するための絶縁容器を構成する絶縁基体及び蓋
体をフォルステライト質焼結体もしくはジルコニア質焼
結体で、外部リード端子をクロム24.5乃至25.5Wt％、鉄
74.5乃至75.5Wt％の合金からなる金属体で形成したこと
から外部リード端子に電流を流したとしても該外部リー
ド端子中に大きな自己インダクタンスが発生することは
なく、その結果、前記自己インダクタンスにより誘発さ
れる逆起電力に起因したノイズを極小となし、内部に収
容する半導体素子を常に正常に作動させることが可能と
なる。
子を収容するための絶縁容器を構成する絶縁基体及び蓋
体をフォルステライト質焼結体もしくはジルコニア質焼
結体で、外部リード端子をクロム24.5乃至25.5Wt％、鉄
74.5乃至75.5Wt％の合金からなる金属体で形成したこと
から外部リード端子に電流を流したとしても該外部リー
ド端子中に大きな自己インダクタンスが発生することは
なく、その結果、前記自己インダクタンスにより誘発さ
れる逆起電力に起因したノイズを極小となし、内部に収
容する半導体素子を常に正常に作動させることが可能と
なる。
また外部リード端子はその熱膨張係数が絶縁基体、蓋
体及び封止用ガラス部材の各々の熱膨張係数と近似し、
絶縁基体と蓋体との間に外部リード端子を挟み、各々を
封止用ガラス部材で取着接合したとしても絶縁基体及び
蓋体と封止用ガラス部材との間、外部リード端子と封止
用ガラス部材との間のいずれにも熱膨張係数の相違に起
因する熱応力は発生せず、すべてを強固に取着接合する
ことも可能となる。
体及び封止用ガラス部材の各々の熱膨張係数と近似し、
絶縁基体と蓋体との間に外部リード端子を挟み、各々を
封止用ガラス部材で取着接合したとしても絶縁基体及び
蓋体と封止用ガラス部材との間、外部リード端子と封止
用ガラス部材との間のいずれにも熱膨張係数の相違に起
因する熱応力は発生せず、すべてを強固に取着接合する
ことも可能となる。
第１図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第２図は第１図に示すパッケージの絶
縁基体上面より見た平面図である。 １……絶縁基体、２……蓋体 ３……絶縁容器 ５……外部リード端子 ６……封止用ガラス部材
例を示す断面図、第２図は第１図に示すパッケージの絶
縁基体上面より見た平面図である。 １……絶縁基体、２……蓋体 ３……絶縁容器 ５……外部リード端子 ６……封止用ガラス部材
フロントページの続き (56)参考文献 特開 昭50−146899（ＪＰ，Ａ) 特開 昭53−123080（ＪＰ，Ａ) 特開 昭64−5041（ＪＰ，Ａ) 特開 昭59−48546（ＪＰ，Ａ) 特開 昭59−5653（ＪＰ，Ａ) 実開 昭63−185318（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】内部に半導体素子を収容するための空所を
有する絶縁基体と蓋体とから成る絶縁容器に外部リード
端子をガラス部材を介して取着して成る半導体素子収納
用パッケージにおいて、前記絶縁基体及び蓋体をフォル
ステライト質焼結体もしくはジルコニア質焼結体で、外
部リード端子をクロム24.5乃至25.5Wt％、鉄74.5乃至7
5.5Wt％の合金からなる金属体で、ガラス部材を酸化鉛7
0.0乃至90.0重量％、酸化ホウ素12.0乃至13.0重量％、
シリカ0.5乃至3.0重量％、アルミナ0.5乃至3.0重量％か
ら成るホウケイ酸鉛系ガラスで形成したことを特徴とす
る半導体素子収納用パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308592A JP2742610B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体素子収納用パッケージ |
| US07/574,470 US5140109A (en) | 1989-08-25 | 1990-08-27 | Container package for semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308592A JP2742610B2 (ja) | 1989-11-27 | 1989-11-27 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03167848A JPH03167848A (ja) | 1991-07-19 |
| JP2742610B2 true JP2742610B2 (ja) | 1998-04-22 |
Family
ID=17982895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1308592A Expired - Lifetime JP2742610B2 (ja) | 1989-08-25 | 1989-11-27 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2742610B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102457849B1 (ko) * | 2014-08-07 | 2022-10-21 | 닛산 가가쿠 가부시키가이샤 | 실란 처리 포르스테라이트 미립자 및 그 제조 방법, 그리고 실란 처리 포르스테라이트 미립자의 유기 용매 분산액 및 그 제조 방법 |
| US10923444B1 (en) | 2017-05-26 | 2021-02-16 | Mitsubishi Electric Corporation | Semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521968B2 (ja) * | 1974-05-16 | 1980-06-13 | ||
| JPS53123080A (en) * | 1977-04-02 | 1978-10-27 | Ngk Insulators Ltd | Circuit substrate and ceramic package assembly and method of producing same |
| JPS595653A (ja) * | 1982-07-02 | 1984-01-12 | Nippon Steel Corp | 含クロム鋼基材リ−ドフレ−ム |
| JPS5948546A (ja) * | 1982-09-14 | 1984-03-19 | 株式会社東芝 | 埋込プレ−ト |
| JPH0516730Y2 (ja) * | 1987-05-22 | 1993-05-06 | ||
| JPS645041A (en) * | 1987-06-29 | 1989-01-10 | Shinko Electric Ind Co | Manufacture of ceramic body having superconducting circuit pattern |
-
1989
- 1989-11-27 JP JP1308592A patent/JP2742610B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03167848A (ja) | 1991-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2742610B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742614B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742615B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742611B2 (ja) | 半導体素子収納用パッケージ | |
| JP2678509B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742612B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691311B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691304B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742618B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742617B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736455B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736452B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742616B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691309B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736461B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736453B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691310B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736454B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736463B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742613B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736460B2 (ja) | 半導体素子収納用パッケージ | |
| JP2747613B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736451B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736462B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691305B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090207 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110207 |
|
| LAPS | Cancellation because of no payment of annual fees |