JP2691311B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2691311B2
JP2691311B2 JP1312724A JP31272489A JP2691311B2 JP 2691311 B2 JP2691311 B2 JP 2691311B2 JP 1312724 A JP1312724 A JP 1312724A JP 31272489 A JP31272489 A JP 31272489A JP 2691311 B2 JP2691311 B2 JP 2691311B2
Authority
JP
Japan
Prior art keywords
lid
external lead
semiconductor element
glass
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1312724A
Other languages
English (en)
Other versions
JPH03173158A (ja
Inventor
弘 松本
公明 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1312724A priority Critical patent/JP2691311B2/ja
Priority to US07/574,470 priority patent/US5140109A/en
Publication of JPH03173158A publication Critical patent/JPH03173158A/ja
Application granted granted Critical
Publication of JP2691311B2 publication Critical patent/JP2691311B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子を収容する半導体素子収納用パッ
ケージの改良に関するものである。
(従来の技術) 従来、半導体素子を収容するためのパッケージ、特に
ガラスの溶着によって封止するガラス封止型半導体素子
収納用パッケージは、絶縁基体と蓋体とから成り、内部
に半導体素子を収容する空所を有する絶縁容器と、該容
器内に収容される半導体素子を外部電気回路に電気的に
接続するための外部リード端子とから構成されており、
絶縁基体及び蓋体の相対向する主面に予め封止用のガラ
ス部材を被着形成すると共に、絶縁基体主面に外部リー
ド端子を固定し、半導体素子の各電極と外部リード端子
とをワイヤボンド接続した後、絶縁基体及び蓋体のそれ
ぞに被着させた封止用のガラス部材を溶融一体化させる
ことによって内部に半導体素子を気密に封止している。
(発明が解決しようとする課題) しかし乍ら、この従来のガラス封止型半導体素子収納
用パッケージは通常、外部リード端子がコバール(29Wt
% Ni−16Wt% Co−55Wt%Fe合金)や42Alloy(42Wt%
Ni−58Wt%Fe合金)の導電性材料から成っており、該コ
バールや42Alloy等は透磁率が高いことから以下に述べ
る欠点を有する。
即ち、コバールや42Alloyは鉄(Fe)、ニッケル(N
i)、コバルト(Co)といった強磁性体金属のみから成
っており、その透磁率は250〜700(CGS)と高い。その
ためこのコバールや42Alloy等から成る外部リード端子
に電流が流れると外部リード端子中に透磁率に比例した
大きな自己インダクタンスが発生し、これが逆起電力を
誘発してノイズとなると共に、該ノイズが半導体素子に
入力されて半導体素子に誤動作を生じさせるという欠点
を有していた。
(発明の目的) 本発明は上記欠点に鑑み案出されたもので、その目的
は外部リード端子で発生するノイズを極小となし、内部
に収容する半導体素子への信号の入出力を確実に行うこ
とを可能として半導体素子を長期間にわたり正常、且つ
安定に作動させることができる半導体素子収納用パッケ
ージを提供することにある。
(課題を解決するための手段) 本発明は内部に半導体素子を収容するための空所を有
する絶縁容器に外部リード端子をガラス部材を介して取
着して成る半導体素子収納用パッケージにおいて、前記
絶縁容器をフォルステライト質焼結体もしくはジルコニ
ア質焼結体で、外部リード端子を透磁率150(CGS)以
下、熱膨張係数95乃至110×10-7/℃の金属で、ガラス部
材を酸化鉛70.0乃至90.0Wt%、酸化ホウ素10.0乃至15.0
Wt%、シリカ0.5乃至3.0Wt%、アルミナ0.5乃至3.0Wt
%、酸化亜鉛及び酸化ビスマス3.0Wt%以下から成るガ
ラス成分にフィラーとしてのチタン酸鉛、β−ユークリ
プタイト、コージライト、ジルコン、酸化錫、ウイレマ
イト及びチタン酸錫の少なくとも1種を15Vol%以下添
加したガラスで形成したことを特徴とするものである。
(実施例) 次に本発明を添付図面に基づき詳細に説明する。
第1図及び第2図は本発明の半導体素子収納用パッケ
ージの一実施例を示し、1は絶縁基体、2は蓋体であ
る。この絶縁基体1と蓋体2とにより絶縁容器3が構成
される。
前記絶縁基体1及び蓋体2はそれぞれの中央部に半導
体素子を収容する空所を形成するための凹部が設けてあ
り、絶縁基体1の凹部底面には半導体素子4が樹脂、ガ
ラス、ロウ剤等の接着剤を介し取着固定される。
前記絶縁基体1及び蓋体2はフォルステライト質焼結
体もしくはジルコニア質焼結体から成り、第1図に示す
ような絶縁基体1及び蓋体2に対応した形状を有するプ
レス型内に、フォルステライト質焼結体の場合はマグネ
シア(MgO)、シリカ(SiO2)等の原料粉末を、ジルコ
ニア質焼結体の場合は酸化ジルコニウム(ZrO2)、イッ
トリア(Y2O3)等の原料粉末を充填させるとともに一定
圧力を印加して成形し、しかる後、成形品を約1200〜15
00℃の温度で焼成することによって製作される。
尚、前記絶縁基体1及び蓋体2を形成するフォルステ
ライト質焼結体もしくはジルコニア質焼結体はその熱膨
張係数が100乃至110×10-7/℃であり、後述する封止用
ガラス部材の熱膨張係数との関係において絶縁基体1及
び蓋体2と封止用ガラス部材間に大きな熱膨張の差が生
じることはない。
また前記絶縁基体1及び蓋体2にはその相対向する主
面に封止用のガラス部材6が予め被着形成されており、
該絶縁基体1及び蓋体2の各々に被着されている封止用
ガラス部材6を加熱溶融させ一体化させることにより絶
縁容器3内の半導体素子4を気密に封止する。
前記絶縁基体1及び蓋体2の相対向する主面に被着さ
れる封止用ガラス部材6は、酸化鉛70.0乃至90.0Wt%、
酸化ホウ素10.0乃至15.0Wt%、シリカ0.5乃至3.0Wt%、
アルミナ0.5乃至3.0Wt%、酸化亜鉛及び酸化ビスマス3.
0Wt%以下から成るガラス成分にフィラーとしてのチタ
ン酸鉛、β−ユークリプタイト、コージライト、ジルコ
ン、酸化錫、ウイレマイト及びチタン酸錫の少なくとも
1種を15Vol%以下添加したガラスより成り、上記各成
分を所定の値となるように秤量混合すると共に、該混合
粉末を950〜1100℃の温度で加熱溶融させることによっ
て製作される。このガラス部材6の熱膨張係数は90乃至
120×10-7/℃である。
前記封止用ガラス部材6は、その熱膨張係数が90〜12
0×10-7/℃であり、絶縁基体1及び蓋体2の各々の熱膨
張係数と近似することから絶縁基体1及び蓋体2の各々
に被着されている封止用ガラス部材6を加熱溶融させ一
体化させることにより絶縁容器3内の半導体素子4を気
密に封止する際、絶縁基体1及び蓋体2と封止用ガラス
部材6との間には両者の熱膨張係数の相違に起因する熱
応力が発生することは殆どなく、絶縁基体1と蓋体2と
を封止用ガラス部材6を介し強固に接合することが可能
となる。
尚、前記封止用ガラス部材6は酸化鉛(PbO)が70.0W
t%未満であるとガラスの熱膨張が小さくなって絶縁基
体1と蓋体2の熱膨張と合わなくなり、また90.0Wt%を
越えるとガラスの耐薬品性が劣化して絶縁容器3の気密
封止の信頼性が大きく低下するため酸化鉛(PbO)は70.
0乃至90.0Wt%の範囲に限定される。
また酸化ホウ素(B2O3)が10.0Wt%未満であるとガラ
スの熱膨張が大きくなって絶縁基体1と蓋体2の熱膨張
と合わなくなり、また15.0Wt%を越えるとガラスの耐薬
品性が劣化して絶縁容器3の気密封止の信頼性が大きく
低下するため酸化ホウ素(B2O3)は10.0乃至15.0Wt%の
範囲に限定される。
またアルミナ(Al2O3)が0.5Wt%未満であるとガラス
の結晶化が進んで絶縁容器3の気密封止が困難となり、
また3.0Wt%を越えるとガラスの熱膨張が小さくなって
絶縁基体1と蓋体2の熱膨張と合わなくなることからア
ルミナ(Al2O3)は0.5乃至3.0Wt%の範囲に限定され
る。
またシリカ(SiO2)が0.5Wt%未満であるとガラスの
結晶化が進んで絶縁容器3の気密封止が困難となり、ま
た3.0Wt%を越えると絶縁容器3に外部リード端子5を
ガラス部材6を介して取着する際、ガラスの溶融温度が
上がり、絶縁容器3内部に収容する半導体素子に熱劣化
を招来させることからシリカ(SiO2)は0.50〜3.0Wt%
の範囲に限定される。
また酸化亜鉛(ZnO)が3.0Wt%を越えるとガラスの結
晶化が進んで絶縁容器3の気密封止が困難となることか
ら酸化亜鉛(ZnO)は3.0Wt%以下に限定される。
また酸化ビスマス(Bi2O3)が3.0Wt%を越えるとガラ
スの耐薬品性が劣化して絶縁容器3の気密封止の信頼性
が大きく低下するため酸化ビスマス(Bi2O3)は3.0Wt%
以下に限定される。
更にフィラーとして添加されるチタン鉛(PbTiO3)、
β−ユークタプタイト(Li2Al2Si2O8)、コージライト
(Mg2Al4Si5O18)、ジルコン(ZrSiO4)、酸化錫(Sn
O2)、ウイレマイト(Zn2SiO4)及びチタン酸錫(Sn4Si
O4)の少なくとも1種が15Vol%を越えるとガラスの熱
膨張が絶縁基体1と蓋体2の熱膨張に合わなくなること
からその添加は15Vol%以下に限定される。
前記封止用ガラス部材6は前述した成分から成るガラ
スに適用な有機溶剤、溶媒を添加して得たガラスペース
トを従来周知の厚膜手法を採用することによって絶縁基
体1及び蓋体2の相対向する主面に被着形成される。
前記絶縁基体1と蓋体2との間には導電性材料から成
る外部リード端子5が配されており、該外部リード端子
5は半導体素子4の各電極がワイヤ7を介し電気的に接
続され、外部リード端子5を外部電気回路に接続するこ
とによって半導体素子4が外部電気回路に接続されるこ
ととなる。
前記外部リード端子5は絶縁基体1と蓋体2の相対向
する主面に被着させた封止用ガラス部材6を溶融一体化
させ、絶縁容器3を気密封止する際に同時に絶縁基体1
と蓋体2との間に取着される。
前記外部リード端子5はクロム−鉄合金(17.5乃至1
8.5Wt%Cr−81.5乃至82.5Wt%Fe合金)等から成り、そ
の透磁率は150(CGS)以下、熱膨張係数は95乃至110×1
0-7/℃の導電性材料から成る。
前記外部リード端子5はその透磁率が150(CGS)以下
であり、透磁率が低いことから外部リード端子5に電流
が流れたとしても外部リード端子5中には大きな自己イ
ンダクタンスが発生することはなく、その結果、前記自
己インダクタンスにより誘発される逆起電力に起因した
ノイズを極小となし、内部に収容する半導体素子4を常
に正常に作動させることができる。
また前記外部リード端子5はその熱膨張係数が95乃至
110×10-7/℃であり、封止用ガラス部材6の熱膨張係数
と近似することから外部リード端子5を絶縁基体1と蓋
体2の間に封止用ガラス部材6を用いて固定する際、外
部リード端子5と封止用ガラス部材6との間には両者の
熱膨張係数の相違に起因する熱応力が発生することはな
く、外部リード端子5を封止用ガラス部材6で強固に固
定することも可能となる。
かくして、この半導体素子収納用パッケージによれば
絶縁基体1の凹部底面に半導体素子4を取着固定すると
ともに該半導体素子4の各電極をボンディングワイヤ7
により外部リード端子5に接続させ、しかる後、絶縁基
体1と蓋体2とを該絶縁基体1及び蓋体2の相対向する
主面に予め被着させておいた封止用ガラス部材6を溶融
一体化させることによって接合させ、これによって最終
製品としての半導体装置が完成する。
(発明の効果) 本発明の半導体素子収納用パッケージによれば、半導
体素子を収容するための絶縁容器をフォルステライト質
焼結体もしくはジルコニア質焼結体で、外部リード端子
を透磁率150(CGS)以下、熱膨張係数95乃至110×10-7/
℃の金属で、ガラス部材を酸化鉛70.0乃至90.0Wt%、酸
化ホウ素10.0乃至15.0Wt%、シリカ0.5乃至3.0Wt%、ア
ルミナ0.5乃至3.0Wt%、酸化亜鉛および酸化ビスマス3.
0Wt%以下から成るガラス成分にフィラーとしてのチタ
ン酸鉛、β−ユークリプタイト、コージライト、ジルコ
ン、酸化錫、ウイレマイト及びチタン酸錫の少なくとも
1種を15Vol%以下添加したガラスで形成したことから
外部リード端子に電流を流したとしても該外部リード端
子中に大きな自己インダクタンスが発生することはな
く、その結果、前記自己インダクタンスにより誘発され
る逆起電力に起因したノイズを極小となし、内部に収容
する半導体素子を常に正常に作動させることが可能とな
る。
また前記外部リード端子はその熱膨張係数が絶縁基
体、蓋体及び封止用ガラス部材の各々の熱膨張係数と近
似し、絶縁基体と蓋体との間に外部リード端子を挟み、
各々を封止用ガラス部材で取着接合したとしても絶縁基
体及び蓋体と封止用ガラス部材との間、外部リード端子
と封止用ガラス部材との間のいずれにも熱膨張係数の相
違に起因する熱応力は発生せず、すべてを強固に取着接
合することも可能となる。
【図面の簡単な説明】
第1図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第2図は第1図に示すパッケージの絶
縁基体上面より見た平面図である。 1……絶縁基体、2……蓋体 3……絶縁容器 5……外部リード端子 6……封止用ガラス部材
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−146899(JP,A) 特開 昭53−123080(JP,A) 特開 昭64−5041(JP,A) 特開 昭62−256741(JP,A) 実開 昭63−185318(JP,U) 実開 昭55−100239(JP,U)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】内部に半導体素子を収容するための空所を
    有する絶縁容器に外部リード端子をガラス部材を介して
    取着して成る半導体素子収納用パッケージにおいて、前
    記絶縁容器をフォルステライト質焼結体もしくはジルコ
    ニア質焼結体で、外部リード端子を透磁率150(CGS)以
    下、熱膨張係数95乃至110×10-7/℃の金属で、ガラス部
    材を酸化鉛70.0乃至90.0Wt%、酸化ホウ素10.0乃至15.0
    Wt%、シリカ0.5乃至3.0Wt%、アルミナ0.5乃至3.0Wt
    %、酸化亜鉛及び酸化ビスマス3.0Wt%以下から成るガ
    ラス成分にフィラーとしてのチタン酸鉛、β−ユークリ
    プタイト、コージライト、ジルコン、酸化錫、ウイレマ
    イト及びチタン酸錫の少なくとも1種を15Vol%以下添
    加したガラスで形成したことを特徴とする半導体素子収
    納用パッケージ。
JP1312724A 1989-08-25 1989-11-30 半導体素子収納用パッケージ Expired - Fee Related JP2691311B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1312724A JP2691311B2 (ja) 1989-11-30 1989-11-30 半導体素子収納用パッケージ
US07/574,470 US5140109A (en) 1989-08-25 1990-08-27 Container package for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1312724A JP2691311B2 (ja) 1989-11-30 1989-11-30 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH03173158A JPH03173158A (ja) 1991-07-26
JP2691311B2 true JP2691311B2 (ja) 1997-12-17

Family

ID=18032657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1312724A Expired - Fee Related JP2691311B2 (ja) 1989-08-25 1989-11-30 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2691311B2 (ja)

Also Published As

Publication number Publication date
JPH03173158A (ja) 1991-07-26

Similar Documents

Publication Publication Date Title
US5140109A (en) Container package for semiconductor element
JP2691311B2 (ja) 半導体素子収納用パッケージ
JP2742614B2 (ja) 半導体素子収納用パッケージ
JP2691310B2 (ja) 半導体素子収納用パッケージ
JP2742610B2 (ja) 半導体素子収納用パッケージ
JP2742615B2 (ja) 半導体素子収納用パッケージ
JP2691309B2 (ja) 半導体素子収納用パッケージ
JP2742617B2 (ja) 半導体素子収納用パッケージ
JP2691308B2 (ja) 半導体素子収納用パッケージ
JP2742611B2 (ja) 半導体素子収納用パッケージ
JP2691313B2 (ja) 半導体素子収納用パッケージ
JP2750237B2 (ja) 電子部品収納用パッケージ
JP2742618B2 (ja) 半導体素子収納用パッケージ
JP2736463B2 (ja) 半導体素子収納用パッケージ
JP2742612B2 (ja) 半導体素子収納用パッケージ
JP2736461B2 (ja) 半導体素子収納用パッケージ
JP2742613B2 (ja) 半導体素子収納用パッケージ
JP2742616B2 (ja) 半導体素子収納用パッケージ
JP2691307B2 (ja) 半導体素子収納用パッケージ
JP2736453B2 (ja) 半導体素子収納用パッケージ
JP3318449B2 (ja) 半導体素子収納用パッケージ
JP2736458B2 (ja) 半導体素子収納用パッケージ
JP2736460B2 (ja) 半導体素子収納用パッケージ
JP2691304B2 (ja) 半導体素子収納用パッケージ
JP2736457B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees