JP2576830B2 - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JP2576830B2
JP2576830B2 JP6070922A JP7092294A JP2576830B2 JP 2576830 B2 JP2576830 B2 JP 2576830B2 JP 6070922 A JP6070922 A JP 6070922A JP 7092294 A JP7092294 A JP 7092294A JP 2576830 B2 JP2576830 B2 JP 2576830B2
Authority
JP
Japan
Prior art keywords
layer
lead frame
nickel
palladium
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6070922A
Other languages
English (en)
Other versions
JPH08111484A (ja
Inventor
ギュンター・ヘルクロッツ
ハインツ・フェルデーラー
トーマス・フライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WC Heraus GmbH and Co KG
Original Assignee
WC Heraus GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WC Heraus GmbH and Co KG filed Critical WC Heraus GmbH and Co KG
Publication of JPH08111484A publication Critical patent/JPH08111484A/ja
Application granted granted Critical
Publication of JP2576830B2 publication Critical patent/JP2576830B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、金属ベースエレメント
と、外側の層がパラジウムで形成されている少なくとも
２つの層からなるコーティングとからなる集積回路のた
めのリードフレームに関するものである。
【０００２】
【従来の技術】半導体部品を製造するために用いられる
金属リードフレームは、後に取り除かれるウエブにより
お互いに連結している数多くの導体通路、および半導体
チップを取り付けるための支持体（アイランド）を有し
ている。半導体チップは、支持体に隣接する導体通路の
内側末端部に、非常に細い電気的に導電するワイヤ（ボ
ンディングワイヤと呼ばれる）により連結され；導体通
路の外側末端部は、半導体部品を、他の電気的または電
気部品に接合するための連結要素を構成している。内側
の接続は、例えば、サーモソニック法による結合により
製造され、外側の接続は、一般的にハンダ付けにより製
造されている。
【０００３】好適なリードフレームは、銅および銅合金
のような良好な熱伝導性を有する金属および金属合金
と、支持体および接続のために設けられたリードフレー
ムの領域を単に選択的に覆うか、あるいは完全にリード
フレームを覆う貴金属プレートとからなる。
【０００４】本発明は、例えば欧州公開特許第Ａ−０１
３２５９６号、欧州公開特許第Ａ−０２５０１４６号お
よび欧州公開特許第Ａ−０３３５６０８号に開示された
リードフレームを基礎としている。
【０００５】欧州公開特許第Ａ−０１３２５９６号は、
鉄−ニッケル合金から製造されたベースエレメントから
なる集積回路のためのリードフレームに関するものであ
り、この鉄−ニッケル層の表面は、金、銀、パラジウム
またはこれらの金属の合金の非常に薄い層を有するニッ
ケル薄層でコーティングされている。構成されている材
料の組み合わせにより、このリードフレームは、良好な
ハンダ付け性に加え、手間のかかる選択的なプレーティ
ングの必要がないというような別の要求される性質も有
している。
【０００６】欧州公開特許第Ａ−０２５０１４６号は、
すべての面が、パラジウムまたはパラジウム−ニッケル
合金（２０％のニッケル含量）でコーティングされたリ
ードフレームを開示している。約４２％のニッケル、銅
合金、ステンレス鋼、または銅中にシースされた鋼を有
する鉄−ニッケル合金から製造された金属ベースエレメ
ントと、パラジウムまたはパラジウム−ニッケル層との
間におかれているのは、ニッケルの中間層である。ニッ
ケル層は、ベースエレメントとパラジウムまたはパラジ
ウム−ニッケル層との間の接着性を改善する。
【０００７】欧州公開特許第Ａ−０３３５６０８号は、
ベースエレメントが銅または銅合金から製造され、且つ
多層コーティングを有するリードフレームを記載してい
る。外側層（パラジウムから製造されている）と、ベー
スエレメントとの間におかれているのは、ベースエレメ
ントに隣接している絶縁層（この絶縁層は、例えばパラ
ジウムまたはパラジウム−ニッケルから製造される）、
および例えばニッケルから製造された層である。さらな
るニッケル層を、ベースエレメント絶縁層との間に配置
することができる。
【０００８】特開昭６１−１４０１６０号公報は、合成
樹脂で密に封止されて、寿命の長い半導体（ＩＣｓ）の
製造のためのリードフレームに関するものであり、従来
の湿気不透過性の封止ができなかったリードフレームの
改良について記載している。この目的を達成するため
に、リードフレームの金属基体には、ホウ素、リン、鉄
および／またはコバルトを含有するニッケル合金の被覆
を全面的に施され、この被覆を部分的に覆うパラジウム
被覆がなされている。そこではこの部分的パラジウム層
は、チップを固定するために定められた支持体部と、チ
ップの内部接続のために定められた内部導体通路を被覆
している。合成樹脂で外部から密に封止するのに本質的
な領域および外部接続のために定められた部分は、パラ
ジウム被覆をしないで残っている；ここはニッケル合金
で被覆されている。
【０００９】
【発明が解決しようとする課題】この発明の基本的な課
題は、金属ベースエレメントおよびパラジウム層を有
し、良好な結合性を有するだけではなく、エージングの
前後、とくにエージングの後に、良好なハンダ付け性を
有するリードフレームを見いだすことにある。チップ支
持体と、導体通路の内側および外側末端部のプレーティ
ングを選択することは、不必要になるものである。
【００１０】
【課題を解決するための手段】この課題に対する解決法
は、本発明によるリードフレームにより示される。これ
は、ニッケル−リン層が、パラジウム層の下部に配置さ
れることにより特徴付けられている。
【００１１】また本発明によれば、この課題は、銅−錫
層が、パラジウム層の下部に配置されることにより特徴
付けられるリードフレームにより解決される。
【００１２】ニッケル−リン層のリン含量は、１〜３０
重量％であることができ、また銅−錫層の錫含量は、５
〜６０重量％であることができる。しかしながら、５〜
１０重量％のリン含量を有するニッケル−リン層、およ
び１０〜３０重量％の錫含量を有する銅−錫層が好適で
ある。
【００１３】リン含有量１〜３０重量％のニッケル−リ
ン合金からの層は、メッキ通路上非常に良い品質をもた
らし、そして外部導体の良いハンダ付け性を発揮する。
減少もしくは増加されたリン含有量はより劣ったハンダ
付け性、（とくにエージングの後に）をもたらす。リン
含有量５〜１０重量％のニッケル−リン合金はエージン
グの前にも後にも、非常に良好なハンダ付け性をもたら
す。
【００１４】錫含有量５〜６０重量％の銅−錫合金から
の層は、メッキ通路上非常に良い品質をもたらし、そし
て外部導体の良いハンダ付け性を発揮する。減少もしく
は増加された錫含有量はより劣ったハンダ付け性、（と
くにエージングの後に）をもたらす。錫含有量１０〜３
０重量％の銅−錫合金はエージングの前にも後にも、非
常に良好なハンダ付け性をもたらす。
【００１５】ニッケル−リン層の厚さは、０.０１〜５
μmであり、好ましくは０.２〜２μmであり；銅−錫層
の厚さは０.０１〜５μmであり、好ましくは０.２〜２
μmであり；パラジウム層の厚さは０.０１〜５μmであ
り、好ましくは０.１μmである。
【００１６】もし、ニッケル層が、ベースエレメントと
ニッケル−リン層または銅−錫層との間に配置されてい
るならば、とくに有利であることが確かめられた。この
ニッケル層は、５μmよりも厚くするべきではない；ニ
ッケル層は、１〜２μmの厚さが好適である。
【００１７】ベースエレメントは、その目的に適切ない
かなる金属材料から製造することができる；しかしなが
ら、銅および銅合金が好ましい。
【００１８】本発明のリードフレームは、良好な結合性
により、およびエージングの前後における良好なハンダ
付け性（ハンダ付け性テストが示したように）により特
徴付けられる。エージングにもかかわらない良好なハン
ダ付け性は、リードフレームおよびこれとともに製造さ
れる半導体部品の延長されたエージングの後であって
も、あらかじめ外部導体を錫メッキしておく必要もな
く、信頼できるハンダ付けの接続を確実にする。
【００１９】ニッケル−リン層および銅−錫層は、これ
らの上部におかれるパラジウム層のハンダ付け性を改善
するが、パラジウム層の固有の良好な結合性に悪影響を
及ぼすものではないという、驚くべき事実を考慮しなく
てはならない。
【００２０】従来技術において通常知られているよう
に、リードフレームは、０.１〜０.３μmの厚さのスト
リップの形状のシート金属から、金属ベースエレメント
を打ち抜き、続いて、例えば標準的に工業界で行われて
いる手法に従って、金属化浴によるガルバニック（Galv
anic）または化学的堆積によるコーティングを形成する
層を適用することにより製造される。
【００２１】例えば、金属ベースエレメントは、ＣｕＦ
ｅ2の０.２mmの厚さのストリップ（もし必要ならば前処
理（脱脂、活性等）されていることが好ましい）に打ち
抜かれ、最初にガルバニックなニッケル−リン合金浴に
おいて１.５μm厚のニッケル−リン層を得、続いてガル
バニックなパラジウム浴において０.１μm厚のパラジウ
ム層を得る。堆積したニッケル−リン層は、９０重量％
のニッケルおよび１０重量％のリンを含む合金からな
る。
【００２２】請求項２に記載されたようなリードフレー
ムは、ガルバニックなニッケル−リン合金浴の代わりに
ガルバニックな銅−錫合金浴を使用することを除き、同
様にして製造される。付着した銅−錫層は、９０重量％
の銅および１０重量％の錫を含む合金からなり、２μm
の厚さを有する。
【００２３】もしニッケル層が、ニッケル−リンまたは
銅−錫層に加えてさらに設けられるならば、例えば、ガ
ルバニックなニッケルスルファメート浴により堆積され
得る。１.５μmの厚さのニッケル層が有用であると証明
されている；そして０.５μmの厚さは、ニッケル−リン
層または銅−錫層の場合に十分である。
【００２４】
【実施例】ＤＩＮ ３２ ５０６に従い、サンプルの湿
潤特性を測定することにより、ハンダ付け性試験を行っ
た。この方法は、まず融剤にサンプルを浸し、続いてハ
ンダ浴に浸し、１５５℃で１６時間熱処理することから
なるエージングの前および後に湿潤特性を測定するもの
である。融剤は、ＤＩＮ ３２ ５０６に記載されたもの
に相当し；Ｓｎ６０Ｐｂ４０ソフトハンダが、ハンダ浴
に用いられた。ハンダ付けによるサンプルの湿潤は、視
覚により評価した。濡れの程度が９５％以上であれば、
ハンダ付性は良好とマークされる。
【００２５】本発明のリードフレームを、実施例１〜４
に記載し、これの比較として従来技術のリードフレーム
を実施例５に記載した。これらのリードフレームをハン
ダ付け性試験に用い、その結果を表に要約する。
【００２６】実施例 １ ＣｕＦｅ2ベースエレメント １.５μmのＮｉ−Ｐ（９０：１０） ０.１μmのＰｄ
【００２７】実施例 ２ ＣｕＦｅ2ベースエレメント ２.０μmのＣｕ−Ｓｎ（９０：１０） ０.１μmのＰｄ
【００２８】実施例 ３ ＣｕＦｅ2ベースエレメント １.５μmのＮｉ ０.５μmのＮｉ−Ｐ ０.１μmのＰｄ
【００２９】実施例 ４ ＣｕＦｅ2ベースエレメント １.５μmのＮｉ ０.５μmのＣｕ−Ｓｎ（９０：１０） ０.１μmのＰｄ
【００３０】実施例 ５（比較例） ＣｕＦｅ2ベースエレメント １.５μmのＮｉ ０.１μmのＰｄ
【００３１】
【表１】 実施例 エージング（％）／はんだ付け性 エージング前 エージング後 ━━━━━━━━━━━━━━━━━━━━━━━━━━━━ １ １００／良好 １００／良好 ２ １００／良好 １００／良好 ３ １００／良好 １００／良好 ４ １００／良好 １００／良好 ５（比較例）１００／良好 ≦８０／貧弱
【００３２】
【発明の効果】本発明によって、金属ベースエレメント
およびパラジウム層を有し、良好な結合性を有するだけ
ではなく、エージングの前後、とくにエージングの後
に、良好なハンダ付け性を有するリードフレームが提供
される。また本発明によって、チップ支持体と、導体通
路の内側および外側末端部のプレーティングを選択する
ことは、不必要になる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハインツ・フェルデーラー ドイツ連邦共和国、63538 グロスクロ ッツェンブルク、フィリップ−ライス− シュトラーセ 10 (72)発明者 トーマス・フライ ドイツ連邦共和国、63452 ハナウ、オ ットー−ヴェルス−シュトラーセ ４ (56)参考文献 特開 昭63−41057（ＪＰ，Ａ) 特開 平５−299534（ＪＰ，Ａ)

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 金属ベースエレメントと、外側層がパラ
    ジウムにより形成されている少なくとも２つの層からな
    るコーティングと、からなる集積回路用のリードフレー
    ムにおいて、１〜３０重量％のリン含量を有するニッケ
    ル−リン層が、該パラジウム層の下部に配置されている
    ことを特徴とする、リードフレーム。
  2. 【請求項２】 金属ベースエレメントと、外側層がパラ
    ジウムにより形成されている少なくとも２つの層からな
    るコーティングと、からなる集積回路用のリードフレー
    ムにおいて、５〜６０重量％の錫含量を有する銅−錫層
    が、該パラジウム層の下部に配置されていることを特徴
    とする、リードフレーム。
  3. 【請求項３】 ニッケル−リン層が、５〜１０重量％の
    リン含量を有する、請求項１に記載のリードフレーム。
  4. 【請求項４】 ニッケル−リン層が、０.０１〜５μmの
    厚さを有する、請求項１または３に記載のリードフレー
    ム。
  5. 【請求項５】 ニッケル−リン層が、０.２〜２μmの厚
    さを有する、請求項４に記載のリードフレーム。
  6. 【請求項６】 銅−錫層が、１０〜３０重量％の錫含量
    を有する、請求項２に記載のリードフレーム。
  7. 【請求項７】 銅−錫層が、０.０１〜５μmの厚さを有
    する、請求項２または６に記載のリードフレーム。
  8. 【請求項８】 銅−錫層が、０.２〜２μmの厚さを有す
    る、請求項７に記載のリードフレーム。
  9. 【請求項９】 ニッケル層が、ベースエレメントに直接
    接触するように配置されている、請求項１ないし８のい
    ずれか１項に記載のリードフレーム。
  10. 【請求項１０】 ニッケル層が、１〜２μmの厚さを有
    する、請求項９に記載のリードフレーム。
  11. 【請求項１１】 パラジウム層が、０.０１〜５μmの厚
    さを有する、請求項１ないし１０のいずれか１項に記載
    のリードフレーム。
  12. 【請求項１２】 パラジウム層が、０.１μmの厚さを有
    する、請求項１１に記載のリードフレーム。
  13. 【請求項１３】 ベースエレメントが、銅または銅合金
    から作製されたものである、請求項１ないし１２のいず
    れか１項に記載のリードフレーム。
JP6070922A 1993-04-10 1994-04-08 リードフレーム Expired - Lifetime JP2576830B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4311872A DE4311872C2 (de) 1993-04-10 1993-04-10 Leiterrahmen für integrierte Schaltungen
DE4311872.0 1993-04-10

Publications (2)

Publication Number Publication Date
JPH08111484A JPH08111484A (ja) 1996-04-30
JP2576830B2 true JP2576830B2 (ja) 1997-01-29

Family

ID=6485257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6070922A Expired - Lifetime JP2576830B2 (ja) 1993-04-10 1994-04-08 リードフレーム

Country Status (5)

Country Link
US (1) US5486721A (ja)
EP (1) EP0621633A3 (ja)
JP (1) JP2576830B2 (ja)
CA (1) CA2118758C (ja)
DE (1) DE4311872C2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames
US5728285A (en) * 1993-12-27 1998-03-17 National Semiconductor Corporation Protective coating combination for lead frames
DE4446566A1 (de) * 1994-12-24 1996-06-27 Telefunken Microelectron Mehrpoliges, oberflächenmontierbares, elektronisches Bauelement
DE19536525B4 (de) * 1995-09-29 2005-11-17 Infineon Technologies Ag Leiterrahmen für integrierte Schaltungen
US6558979B2 (en) * 1996-05-21 2003-05-06 Micron Technology, Inc. Use of palladium in IC manufacturing with conductive polymer bump
US5925930A (en) * 1996-05-21 1999-07-20 Micron Technology, Inc. IC contacts with palladium layer and flexible conductive epoxy bumps
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US6521358B1 (en) * 1997-03-04 2003-02-18 Matsushita Electric Industrial Co., Ltd. Lead frame for semiconductor device and method of producing same
US6475725B1 (en) * 1997-06-20 2002-11-05 Baxter Aktiengesellschaft Recombinant cell clones having increased stability and methods of making and using the same
US6180999B1 (en) * 1997-08-29 2001-01-30 Texas Instruments Incorporated Lead-free and cyanide-free plating finish for semiconductor lead frames
DE19741921A1 (de) * 1997-09-23 1999-02-25 Siemens Ag Trägerelement für einen Halbleiterchip
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
KR20000007350A (ko) * 1998-07-02 2000-02-07 유무성 다중 도금층을 가지는 반도체 리이드프레임
US6613451B1 (en) * 1998-09-11 2003-09-02 Nippon Mining & Metals Co., Ltd. Metallic material
US6544880B1 (en) 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
DE10113492B4 (de) * 2001-03-19 2005-12-01 Eads Astrium Gmbh Elektrisch leitender Draht für Anwendungen in Tieftemperaturbereichen
US6759142B2 (en) * 2001-07-31 2004-07-06 Kobe Steel Ltd. Plated copper alloy material and process for production thereof
US6982030B2 (en) * 2002-11-27 2006-01-03 Technic, Inc. Reduction of surface oxidation during electroplating
JP2005068445A (ja) * 2003-08-25 2005-03-17 Dowa Mining Co Ltd 金属被覆された金属部材
US20060240276A1 (en) * 2005-04-20 2006-10-26 Technic, Inc. Underlayer for reducing surface oxidation of plated deposits
CN101443885B (zh) * 2006-07-03 2013-08-21 库利克和索夫工业公司 具有改进的保护层的焊头
DE102006032074B3 (de) * 2006-07-11 2007-12-27 Infineon Technologies Ag Bauelement und zugehöriger Anschlussdraht
US9035440B2 (en) 2011-06-23 2015-05-19 Stats Chippac Ltd. Integrated circuit packaging system with a lead and method of manufacture thereof
CN104091626A (zh) * 2014-06-17 2014-10-08 宁国新博能电子有限公司 一种金属铜线

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607157A (ja) * 1983-06-25 1985-01-14 Masami Kobayashi Ｉｃ用リ−ドフレ−ム
JPS61140160A (ja) * 1984-12-12 1986-06-27 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
EP0250146A1 (en) * 1986-06-16 1987-12-23 Texas Instruments Incorporated Palladium plated lead frame for integrated circuit
JPS6362259A (ja) * 1986-09-02 1988-03-18 Nec Corp 半導体装置用リ−ドフレ−ム
JPS63187654A (ja) * 1987-01-30 1988-08-03 Furukawa Electric Co Ltd:The 電子部品用リ−ドフレ−ム
EP0335608B1 (en) * 1988-03-28 1995-06-14 Texas Instruments Incorporated Lead frame with reduced corrosion
JPH03102857A (ja) * 1989-09-18 1991-04-30 Dainippon Printing Co Ltd 半導体用リードフレーム
JPH03225947A (ja) * 1990-01-31 1991-10-04 Shinko Electric Ind Co Ltd リードフレーム
JP2816757B2 (ja) * 1990-09-04 1998-10-27 株式会社三井ハイテック 半導体装置の製造方法
JPH04174546A (ja) * 1990-11-07 1992-06-22 Furukawa Electric Co Ltd:The 銅合金製半導体リードフレームの製造方法
JPH04255259A (ja) * 1991-02-07 1992-09-10 Kobe Steel Ltd 半導体装置用リードフレーム
JP2654872B2 (ja) * 1991-05-10 1997-09-17 株式会社三井ハイテック 半導体装置
JPH0529517A (ja) * 1991-07-19 1993-02-05 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH0536878A (ja) * 1991-07-30 1993-02-12 Shinko Electric Ind Co Ltd 半導体パツケージ用リードフレーム
JPH0598456A (ja) * 1991-10-07 1993-04-20 Sony Corp 電子デバイス用メツキ被膜
JP2925815B2 (ja) * 1991-10-29 1999-07-28 古河電気工業株式会社 半導体チップ実装用リードフレームとその製造方法

Also Published As

Publication number Publication date
DE4311872C2 (de) 1998-07-02
CA2118758C (en) 1997-06-17
EP0621633A3 (de) 1995-01-11
JPH08111484A (ja) 1996-04-30
EP0621633A2 (de) 1994-10-26
US5486721A (en) 1996-01-23
DE4311872A1 (de) 1994-10-13
CA2118758A1 (en) 1994-10-11

Similar Documents

Publication Publication Date Title
JP2576830B2 (ja) リードフレーム
JP3070862B2 (ja) 優れた接着特性を有するリードフレーム
US5675177A (en) Ultra-thin noble metal coatings for electronic packaging
US5436082A (en) Protective coating combination for lead frames
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JPH09275182A (ja) 半導体装置用リ−ドフレ−ム
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
US7432584B2 (en) Leadframe for use in a semiconductor package
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
JPH1084065A (ja) 電子部品用導電材料
KR100254268B1 (ko) 다층 구조의 도금층을 갖는 반도체용 리드프레임
KR0183652B1 (ko) 반도체 리드프레임
JPS6214452A (ja) 半導体用リ−ドフレ−ム
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
JPS63187655A (ja) 電子部品用リ−ドフレ−ム
KR100203334B1 (ko) 다층도금 리드프레임
JPH10284666A (ja) 電子部品機器
JPS6142941A (ja) 半導体用リ−ドフレ−ム
JPH09293817A (ja) 電子部品
KR100209264B1 (ko) 반도체 리드 프레임
KR100205331B1 (ko) 리드 프레임 및 그 도금 방법
JP2673642B2 (ja) リードフレーム
JPH09223771A (ja) 電子部品用リード部材及びその製造方法