KR20000007350A - 다중 도금층을 가지는 반도체 리이드프레임 - Google Patents

다중 도금층을 가지는 반도체 리이드프레임 Download PDF

Info

Publication number
KR20000007350A
KR20000007350A KR1019980026638A KR19980026638A KR20000007350A KR 20000007350 A KR20000007350 A KR 20000007350A KR 1019980026638 A KR1019980026638 A KR 1019980026638A KR 19980026638 A KR19980026638 A KR 19980026638A KR 20000007350 A KR20000007350 A KR 20000007350A
Authority
KR
South Korea
Prior art keywords
plating layer
nickel
palladium
lead frame
layer
Prior art date
Application number
KR1019980026638A
Other languages
English (en)
Inventor
장배순
Original Assignee
유무성
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업 주식회사 filed Critical 유무성
Priority to KR1019980026638A priority Critical patent/KR20000007350A/ko
Publication of KR20000007350A publication Critical patent/KR20000007350A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemically Coating (AREA)

Abstract

금속기판상에 니켈-인 도금층, 구리 도금층, 니켈 도금층, 팔라듐 또는 팔라듐 합금층을 순차적으로 형성시킨 다중 도금층을 가지는 반도체 리이드프레임에 관한 것으로서, 금속 기판상에 비정질의 니켈-인 도금층을 형성시킴으로써 내식성을 크게 향상시킬 수 있다.

Description

다중 도금층을 가지는 반도체 리이드프레임
본 발명은 다중 도금층을 가지는 반도체 리이드프레임에 관한 것으로서, 보다 상세하게는 기판의 상면에 코팅되는 도금층의 구조가 개선된 다중 도금층을 가지는 반도체 리이드프레임에 관한 것이다.
통상적으로 반도체 리이드프레임은 스탬핑(stamping) 공정 또는 에칭(etching) 공정에 의해 만들어진다. 스탬핑 공정은 간헐적으로 이송되는 박판 소재를 프레스로 타발함으로서 리이드프레임을 제조하는 방법으로 대량 생산에 적합하다. 또한, 에칭 공정은 화학 약품을 이용하여 소재의 일부를 부식시킴으로써 제품을 형성하는 방법으로서 소량 생산에 주로 적용되고 있다.
이러한 일련의 반도체 패키지 제조 공정중, 반도체 칩과 내부 리이드간의 와이어 본딩성 및 다이 패드의 특성을 향상시키기 위하여 다이 패드와 내부 리이드에 금속 소재를 도금한다. 또한, 외부 리이드의 소정 부위에는 납땜성을 향상시키기 위하여 납-주석 도금층이 도포된다. 그런데, 상기 공정은 반도체 패키징이 완료된 이후에 이루어지는 습식도금공정이므로 제품의 신뢰성이 저하되며, 인 라인(in-line) 공정의 실현이 어렵다.
이러한 문제점을 극복하기 위한 방안으로 반도체 패키징 이전에 땜납 젖음성(solder wettability)이 양호한 소재를 기판에 미리 도포하여 중간 도금층을 형성하는 선도금 프레임법(pre-plated frame,PPF)이 제안되었다.
도 1은 종래의 일 실시예에 따른 다중 도금층을 가진 반도체 리드프레임을 도시한 것이고, 도 2는 종래의 다른 실시예에 따른 다중 도금층을 가진 반도체 리드프레임을 도시한 것이다.
도 1을 참조하면, 금속 기판(10) 상에는 니켈 도금층(11)이 형성된다. 상기 니켈 도금층(11) 상에는 팔라듐 또는 팔라듐 합금층(12)이 도포된다. 이때, 상기 기판(10)은 니켈 42 웨이트 퍼센트(wt％)-철 합금(이하 합금42)으로 이루어지는 것이 바람직하다.
상기 니켈 도금층(11)은 금속 기판(10)에 함유된 Fe 원자가 표면으로 확산되는 것을 방지하기 위한 장벽 역할을 한다. 그리고, 상기 팔라듐 또는 팔라듐 합금층(12)은 외부로부터 상기 니켈 도금층(11)의 표면 산화를 방지하고, 와이어 본딩시 상기 니켈 도금층(11)과 솔더층이 땜납가능하게 용해된다.
도 2를 참조하면, 합금 42로 된 금속 기판(20) 상에는 팔라듐 또는 팔라듐 합금층(21)이 형성된다. 상기 팔라듐 또는 팔라듐 합금층(21) 상에는 구리 도금층(22)이 형성된다. 상기 구리 도금층(22) 상에는 니켈 도금층(23)이 형성되고, 최외곽층으로는 팔라듐 도금층(24)이 형성된다.
여기서, 상기 기판(20) 상에 형성되는 팔라듐 또는 팔라듐 합금층(21)은 전위 장벽층을 형성하여 Fe 원자의 확산을 방지하고, 상기 구리 도금층(22)은 연성이 우수하므로 다중 도금층의 형성시 반도체 리이드프레임의 연성을 증가시키게 된다.
또한, 상기 니켈 도금층(23)은 하지 금속인 구리 원자의 확산을 방지하게 되고, 상기 팔라듐 도금층(24)은 최외곽층으로서 표면의 산화를 방지하고 상기 니켈 도금층(23)과 솔더층이 땜납시 용해된다.
이와 같은 구조를 가지는 종래의 다중 도금층을 가지는 반도체 리이드프레임은 다음과 같은 문제점이 있다.
도 1의 경우에는, 상기 니켈 도금층(11)이 트리밍(trimming)이나 포밍(forming) 공정중에 크랙(crack)을 발생시킨다. 이러한 크랙 발생으로 인하여 상기 금속 기판(10)의 Fe 원자가 상기 팔라듐 또는 팔라듐 합금층(12)의 표면까지 확산되어 부식을 초래한다.
도 2의 경우에는 상기 금속 기판(20) 상에 팔라듐 또는 팔라듐 도금층(21) 형성되고, 또한 최외곽층으로 팔라듐 도금층(24)이 형성되므로 고가의 팔라듐 원소재의 사용으로 인한 제품 가격의 상승 원인이 된다.
또한, 상기 반도체 리이드프레임은 상기 금속 기판(20)의 표면 거칠기로 인한 팔라듐 또는 팔라듐 도금층(21)의 국부적인 불균일한 핵성장으로 전기화학적부식(galvanic corrosion)이 증대된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 기판의 상면에 형성되는 다중 도금층의 구조를 개선하여 물성이 우수한 다중 도금층을 가지는 반도체 리이드프레임을 제공하는데 그 목적이 있다.
도 1은 종래의 일 실시예에 따른 반도체 리이드프레임의 일부가 확대된 단면도,
도 2는 종래의 다른 실시예에 따른 반도체 리이드프레임의 일부가 확대된 단면도,
도 3은 본 발명의 일 실시예에 따른 반도체 리이드프레임의 일부가 확대된 단면도,
도 4는 본 발명의 다른 실시예에 따른 반도체 리이드프레임의 일부가 확대된 단면도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
10,20,30,40. 금속 기판
11,23,33,44. 니켈 도금층
12,21,24,34,42,45. 팔라듐 또는 팔라듐 합금층
22,32,43. 구리 도금층
31,41. 니켈-인 도금층
상기와 같은 목적을 달성하기 위하여 본 발명의 다중 도금층을 가지는 반도체 리이드프레임은, 금속 기판; 상기 금속기판상에 형성되는 니켈-인 합금층; 상기 니켈-인 합금층상에 형성되는 구리 도금층; 상기 구리 도금층상에 형성되는 니켈 도금층; 및 상기 니켈 도금층상에 형성되는 팔라듐 또는 팔라듐 합금층;을 포함한다. 또한, 상기 니켈-인 합금층상에 팔라듐 또는 팔라듐 합금층이 더 형성되는 것을 특징으로 한다.
또한, 상기 니켈-인 도금층은 비정질 구조인 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하면서 본 발명의 일 실시예에 따른 다중 도금층을 가지는 반도체 리이드프레임을 상세하게 설명하고자 한다.
도 3은 본 발명의 일 실시예에 따른 다중 도금층을 가지는 반도체 리이드프레임을 도시한 것이다.
도면을 참조하면, 반도체 리이드프레임은 금속 기판(30), 예컨대 합금 42가 마련되고, 상기 금속 기판(30) 상에는 본 발명의 특징에 따른 니켈-인 도금층(31)이 형성된다. 상기 니켈-인 도금층(31) 상에는 구리 도금층(32)이 형성되고, 상기 구리 도금층(32) 상에는 니켈 도금층(33)이 도금된다. 그리고, 상기 니켈 도금층(33) 상에는 최외곽 도금층으로 팔라듐 또는 팔라듐 합금층(34)이 형성된다.
도 4의 경우에는, 금속 기판(40)이 마련되고, 상기 금속 기판(40) 상에는 도 3의 경우처럼 니켈-인 도금층(41)이 형성된다. 상기 니켈-인 도금층(41) 상에는 팔라듐 도금층(42)이 형성되고, 상기 팔라듐 도금층(42) 상에는 구리 도금층(43)이 형성된다. 그리고, 상기 구리 도금층(43) 상에는 니켈 도금층(44)이 도금되고, 상기 니켈 도금층(44) 상에는 최외곽층인 팔라듐 또는 팔라듐 합금층(45)이 형성된다.
여기서, 상기 니켈-인 도금층(31)(41)은 환원제인 차아인산염(hypophosphite)을 포함하는 무전해 도금욕에서 형성시킬 수 있다. 예컨대, 소정량의 차아인산염이 함유된 황산니켈 도금욕에서 욕 온도 95℃, pH 4.8의 조건하에 상기 니켈-인 도금층(31)(41)은 코팅된다. 이때, 상기 니켈-인 도금층(31)(41)에 포함된 인의 함유량을 증가시키기 위해서는 차아인산염을 증가시키거나, pH를 낮추면 된다.
이렇게 하여 조성된 상기 니켈-인 도금층(31)(41)에 있어서, 인의 함유량이 3 내지 5원자 퍼센트(atomic percentage)이면 결정구조가 면입방격자(face-centered cubic,FCC) 이지만, 인의 함유량이 7 원자 퍼센트이상이 되면 비정질구조(amorphous structure)가 된다.
상기 니켈-인 도금층(31)(41)이 어떠한 미세한 결정부분이 없이 비정질 구조가 되면 결정입계가 없고 편석(segregation)이 적어지게 되고, 이에따라 쉽게 국부적인 셀을 형성하지 않는다. 결과적으로, 저전류시나 고전류시 니켈-인 도금층(31)(41)이 상기 금속 기판(30)(40) 상에 균일하게 도금가능하여 전기화학부식을 차단할 수 있다.
그리고, 상기 구리 도금층(32)(43)은 상기 니켈-인 도금층(31)이나 팔라듐 또는 팔라듐 합금층(42) 상에 도금되어 반도체 리이드프레임의 연성을 향상시킬 수 있다.
또한, 상기 금속 기판(40) 상에 니켈-인 도금층(41)과 팔라듐 또는 팔라듐 합금층(42)을 순차적으로 형성시키게 되면, 상기 팔라듐 또는 팔라듐 합금층(42)이 전위 장벽층을 형성하게 되어 금속 기판(40)의 Fe 원자의 확산을 방지하여 내식성을 더욱 향상시킬 수 있다.
상기와 같은 본 발명에 따른 반도체 리이드프레임은 내식성을 시험하기 위하여 염수분무시험(salt spray corrosion test)을 해보면 도표 1에서와 같이 내식성이 향상되었음을 알 수 있다.
종 류구 분 도 3에 의해 형성된반도체 리이드프레임 도 4에 의해 형성된반도체 리이드프레임
염수분무시험(24시간) 통과 통과
내식성이 강화된 원인은 상기 언급한대로 니켈-인 도금층(31)(41)이 미세한 결정부가 없는 완전한 비정질의 구조를 가지면, 상기 기판(30)(40) 상에 공석이 없는 균일하게 정착되어 우수한 평활성을 유지하기 때문이다.
이상의 설명에서와 같이 본 발명의 다중 도금층을 가지는 반도체 리이드프레임은 금속 기판상에 비정질의 니켈-인 도금층을 형성시킴으로써 내식성을 크게 향상시킬 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (3)

  1. 금속 기판;
    상기 금속기판상에 형성되는 니켈-인 도금층;
    상기 니켈-인 합금층상에 형성되는 구리 도금층;
    상기 구리 도금층상에 형성되는 니켈 도금층; 및
    상기 니켈 도금층상에 형성되는 팔라듐 또는 팔라듐 합금층;을 포함하는 다중 도금층을 가지는 반도체 리이드프레임
  2. 제1항에 있어서,
    상기 니켈-인 합금층상에 팔라듐 또는 팔라듐 합금층이 더 형성되는 것을 특징으로 하는 다중 도금층을 가지는 반도체 리이드프레임.
  3. 제1항에 있어서,
    상기 니켈-인 도금층은 비정질 구조인 것을 특징으로 하는 다중 도금층을 가지는 반도체 리이드프레임.
KR1019980026638A 1998-07-02 1998-07-02 다중 도금층을 가지는 반도체 리이드프레임 KR20000007350A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980026638A KR20000007350A (ko) 1998-07-02 1998-07-02 다중 도금층을 가지는 반도체 리이드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026638A KR20000007350A (ko) 1998-07-02 1998-07-02 다중 도금층을 가지는 반도체 리이드프레임

Publications (1)

Publication Number Publication Date
KR20000007350A true KR20000007350A (ko) 2000-02-07

Family

ID=19542865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026638A KR20000007350A (ko) 1998-07-02 1998-07-02 다중 도금층을 가지는 반도체 리이드프레임

Country Status (1)

Country Link
KR (1) KR20000007350A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010027231A2 (ko) * 2008-09-05 2010-03-11 엘지이노텍주식회사 리드 프레임 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486721A (en) * 1993-04-10 1996-01-23 W.C. Heraeus Gmbh Lead frame for integrated circuits
JPH08204081A (ja) * 1995-01-30 1996-08-09 Hitachi Ltd 半導体装置用リードフレーム及び半導体装置とその製造法
JPH09330827A (ja) * 1996-06-11 1997-12-22 Furukawa Electric Co Ltd:The 電子部品用導電材料及びその製造方法
KR20000068907A (ko) * 1997-02-03 2000-11-25 소네하라 다카시 리드 프레임재

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486721A (en) * 1993-04-10 1996-01-23 W.C. Heraeus Gmbh Lead frame for integrated circuits
JPH08111484A (ja) * 1993-04-10 1996-04-30 W C Heraeus Gmbh リードフレーム
JPH08204081A (ja) * 1995-01-30 1996-08-09 Hitachi Ltd 半導体装置用リードフレーム及び半導体装置とその製造法
JPH09330827A (ja) * 1996-06-11 1997-12-22 Furukawa Electric Co Ltd:The 電子部品用導電材料及びその製造方法
KR20000068907A (ko) * 1997-02-03 2000-11-25 소네하라 다카시 리드 프레임재

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010027231A2 (ko) * 2008-09-05 2010-03-11 엘지이노텍주식회사 리드 프레임 및 그 제조방법
WO2010027231A3 (ko) * 2008-09-05 2010-06-24 엘지이노텍주식회사 리드 프레임 및 그 제조방법
US8945951B2 (en) 2008-09-05 2015-02-03 Lg Innotek Co., Ltd. Lead frame and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6518508B2 (en) Ag-pre-plated lead frame for semiconductor package
KR100231828B1 (ko) 다층 도금 리드프레임
US6037653A (en) Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer
US4935312A (en) Film carrier having tin and indium plated layers
US5486721A (en) Lead frame for integrated circuits
TWI323031B (en) Leadframe comprising tin plating or an intermetallic layer formed therefrom
US20080261071A1 (en) Preserving Solderability and Inhibiting Whisker Growth in Tin Surfaces of Electronic Components
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
US5583379A (en) Outer lead for a semiconductor IC package having individually annealed plated layers
KR101016415B1 (ko) 전기 도금용 Ｓｎ-Ｂ 도금액 및 이를 이용한 Ｓｎ-Ｂ 전기 도금 방법
US20050249969A1 (en) Preserving solderability and inhibiting whisker growth in tin surfaces of electronic components
US20050184366A1 (en) Lead frame and method for manufacturing semiconductor package with the same
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
KR20000007350A (ko) 다중 도금층을 가지는 반도체 리이드프레임
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100209264B1 (ko) 반도체 리드 프레임
KR100203334B1 (ko) 다층도금 리드프레임
KR100269237B1 (ko) 다중 도금층을 가진 반도체 리드프레임과 그 제조방법
KR100203333B1 (ko) 다층 도금 리드프레임
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
KR100254268B1 (ko) 다층 구조의 도금층을 갖는 반도체용 리드프레임
KR100225778B1 (ko) 리드 프레임을 이용한 반도체 팩키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application