JPH08204081A - 半導体装置用リードフレーム及び半導体装置とその製造法 - Google Patents
半導体装置用リードフレーム及び半導体装置とその製造法Info
- Publication number
- JPH08204081A JPH08204081A JP7012300A JP1230095A JPH08204081A JP H08204081 A JPH08204081 A JP H08204081A JP 7012300 A JP7012300 A JP 7012300A JP 1230095 A JP1230095 A JP 1230095A JP H08204081 A JPH08204081 A JP H08204081A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- lead frame
- semiconductor device
- plating
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体装置用りードフレームにおける半田層及
びＮｉめっき層の接合不良による破損を防止する。 【構成】半田／Ｎｉ−Ｐめっきから成るリードフレーム
において、Ｐの影響を無くすためめっき中のＰの濃度を
低減すること及び半田付け温度を高くすること、あるい
はＮｉ−Ｐめっき中のＰが熱処理中に拡散しても半田層
に到達しないような十分な厚さのＮｉめっき層をＮｉ−
Ｐめっき層上に設ける。 【効果】半導体装置用リードフレームの信頼性が向上す
る。
びＮｉめっき層の接合不良による破損を防止する。 【構成】半田／Ｎｉ−Ｐめっきから成るリードフレーム
において、Ｐの影響を無くすためめっき中のＰの濃度を
低減すること及び半田付け温度を高くすること、あるい
はＮｉ−Ｐめっき中のＰが熱処理中に拡散しても半田層
に到達しないような十分な厚さのＮｉめっき層をＮｉ−
Ｐめっき層上に設ける。 【効果】半導体装置用リードフレームの信頼性が向上す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置用リードフ
レームのめっき層に係り、特にＮｉめっきと半田との接
着強度を向上したリードフレームに関する。
レームのめっき層に係り、特にＮｉめっきと半田との接
着強度を向上したリードフレームに関する。
【０００２】
【従来の技術】半導体リードフレームでは素子搭載部に
トランジスタまたはＩＣチップが半田付けされる。ま
た、組立て後にアウターリードピンが基板に装着されて
半田付けされる。このようにリードフレームは素子搭載
部及びアウターリード部のどちらにも優れた半田付け性
が求められ、両者を満足する一つの方法としてＮｉめっ
きが行われる。しかし、Ｎｉめっきは一般に耐食性酸化
皮膜を形成し易く、下地金属であるＮｉの表面に酸化皮
膜が形成されると半田付け性が著しく劣る。そこで、Ｎ
ｉめっきされたリードフレームの半田付け性の改良に関
しては特公昭60−33312 号，特公昭61−22458号，特開
平4−249352号，特開平4−247646 号，特開平5−29517
号公報などにＮｉ−Ｐめっき層を設けて、含有Ｐの還元
性作用によるＮｉめっきの自然酸化を防止する方法が提
案されている。
トランジスタまたはＩＣチップが半田付けされる。ま
た、組立て後にアウターリードピンが基板に装着されて
半田付けされる。このようにリードフレームは素子搭載
部及びアウターリード部のどちらにも優れた半田付け性
が求められ、両者を満足する一つの方法としてＮｉめっ
きが行われる。しかし、Ｎｉめっきは一般に耐食性酸化
皮膜を形成し易く、下地金属であるＮｉの表面に酸化皮
膜が形成されると半田付け性が著しく劣る。そこで、Ｎ
ｉめっきされたリードフレームの半田付け性の改良に関
しては特公昭60−33312 号，特公昭61−22458号，特開
平4−249352号，特開平4−247646 号，特開平5−29517
号公報などにＮｉ−Ｐめっき層を設けて、含有Ｐの還元
性作用によるＮｉめっきの自然酸化を防止する方法が提
案されている。
【０００３】
【発明が解決しようとする課題】しかしながら、Ｎｉ−
Ｐめっき層を形成したリードフレームでは、半田付け後
の熱サイクル試験（−５５℃〜１５０℃）でめっき層と
半田層の界面で剥離するという現象が発生した。この現
象を解明した結果、半田付け時及び熱サイクル試験時の
熱処理により、めっき層中のＰと半田層中のＳｎとがＳ
ｎ−Ｐ化合物を形成し、このＳｎ−Ｐ化合物が半田とめ
っきの界面の接着性を著しく低下させる原因となってい
た。この現象は、チップとリードフレームの熱膨張係数
の違いによって生じる半田材の割れを防止するために、
従来の高融点半田材（Ｐｂ／５Ｓｎ系）に変わって、低
融点半田材（Ｓｎ／７〜５Ｓｂ系）が用いられるように
なってから顕著に表れたものである。このように、Ｎｉ
−Ｐめっきは半田とめっきの界面で接着強度が著しく低
下するという欠点を有している。
Ｐめっき層を形成したリードフレームでは、半田付け後
の熱サイクル試験（−５５℃〜１５０℃）でめっき層と
半田層の界面で剥離するという現象が発生した。この現
象を解明した結果、半田付け時及び熱サイクル試験時の
熱処理により、めっき層中のＰと半田層中のＳｎとがＳ
ｎ−Ｐ化合物を形成し、このＳｎ−Ｐ化合物が半田とめ
っきの界面の接着性を著しく低下させる原因となってい
た。この現象は、チップとリードフレームの熱膨張係数
の違いによって生じる半田材の割れを防止するために、
従来の高融点半田材（Ｐｂ／５Ｓｎ系）に変わって、低
融点半田材（Ｓｎ／７〜５Ｓｂ系）が用いられるように
なってから顕著に表れたものである。このように、Ｎｉ
−Ｐめっきは半田とめっきの界面で接着強度が著しく低
下するという欠点を有している。
【０００４】本発明の目的は上記従来技術の問題点を解
決し、いずれの半田材においてもＳｎ−Ｐ化合物の形成
を抑制し、半田とめっき膜との界面での接着強度を向上
した半導体リードフレーム，その製造法及び半導体装置
を提供することである。
決し、いずれの半田材においてもＳｎ−Ｐ化合物の形成
を抑制し、半田とめっき膜との界面での接着強度を向上
した半導体リードフレーム，その製造法及び半導体装置
を提供することである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、半導体素子をＮｉ−Ｐめっき層に半田付けする半導
体装置用リードフレームにおいて、該めっき層のＰ濃度
を２重量％以下に低減又は該半田付け時の温度を３５０
℃以上にすることにより、Ｓｎ−Ｐ化合物の形成を抑制
し、めっき層と半田の界面の接着強度を向上させたもの
である。
に、半導体素子をＮｉ−Ｐめっき層に半田付けする半導
体装置用リードフレームにおいて、該めっき層のＰ濃度
を２重量％以下に低減又は該半田付け時の温度を３５０
℃以上にすることにより、Ｓｎ−Ｐ化合物の形成を抑制
し、めっき層と半田の界面の接着強度を向上させたもの
である。
【０００６】また、半導体素子をＮｉ−Ｐめっき層に半
田付けする半導体装置用リードフレームにおいて、該め
っき層上に厚さ１.５μｍ〜５.０μｍの光沢剤及び応力
緩和剤を含むＮｉめっき層を、半導体素子を半田付けす
る際に半田に接するリードフレームの最表面層にしたも
のである。
田付けする半導体装置用リードフレームにおいて、該め
っき層上に厚さ１.５μｍ〜５.０μｍの光沢剤及び応力
緩和剤を含むＮｉめっき層を、半導体素子を半田付けす
る際に半田に接するリードフレームの最表面層にしたも
のである。
【０００７】さらに、銅又は銅合金からなるリードフレ
ーム上の少なくとも半導体素子搭載部に光沢剤及び応力
緩和剤を含むＮｉめっき層を設け、該めっき層が厚さ２
ｎｍ〜５μｍであり、かつ半導体素子を半田付けする際
に半田に接するリードフレームの最表面層にしたもので
ある。
ーム上の少なくとも半導体素子搭載部に光沢剤及び応力
緩和剤を含むＮｉめっき層を設け、該めっき層が厚さ２
ｎｍ〜５μｍであり、かつ半導体素子を半田付けする際
に半田に接するリードフレームの最表面層にしたもので
ある。
【０００８】
【作用】上記、Ｎｉ−Ｐめっき層と半田層の間で形成す
る化合物について、図１〜図４を参照して説明する。図
３に示すようにＰが２％を越えるＮｉ−Ｐめっき層に直
接半田材（Ｐｂ／Ｓｎ系，Ｓｎ／Ｓｂ系）を半田付け
し、加熱されると図４に示すように半田中のＳｎとめっ
き中のＮｉとでＮｉ3Ｓｎ，Ｎｉ3Ｓｎ2,Ｎｉ3Ｓｎ4のＮ
ｉ−Ｓｎの金属間化合物が形成される。それとともに、
Ｎｉ3Ｓｎ とめっき層の界面にＮｉ−Ｐめっき中のＰの
拡散によるＳｎ−Ｐ化合物が形成され接着強度が低下す
る。
る化合物について、図１〜図４を参照して説明する。図
３に示すようにＰが２％を越えるＮｉ−Ｐめっき層に直
接半田材（Ｐｂ／Ｓｎ系，Ｓｎ／Ｓｂ系）を半田付け
し、加熱されると図４に示すように半田中のＳｎとめっ
き中のＮｉとでＮｉ3Ｓｎ，Ｎｉ3Ｓｎ2,Ｎｉ3Ｓｎ4のＮ
ｉ−Ｓｎの金属間化合物が形成される。それとともに、
Ｎｉ3Ｓｎ とめっき層の界面にＮｉ−Ｐめっき中のＰの
拡散によるＳｎ−Ｐ化合物が形成され接着強度が低下す
る。
【０００９】本発明では、前記Ｓｎ−Ｐ化合物の形成を
抑制するために、Ｎｉ−Ｐめっき層中のＰの濃度を低減
したもので、Ｐの濃度を２重量％以下と限定したのはＰ
含有量が２重量％を超えるとＳｎ−Ｐ化合物の形成を抑
制できないためである。この際、Ｐの濃度は、０.０１
〜２.０重量％が好ましく、また、少なめの０.０１〜
１.０ 重量％がより好ましい。
抑制するために、Ｎｉ−Ｐめっき層中のＰの濃度を低減
したもので、Ｐの濃度を２重量％以下と限定したのはＰ
含有量が２重量％を超えるとＳｎ−Ｐ化合物の形成を抑
制できないためである。この際、Ｐの濃度は、０.０１
〜２.０重量％が好ましく、また、少なめの０.０１〜
１.０ 重量％がより好ましい。
【００１０】また、半田付け温度は、３５０〜４００℃
とする。Ｐは３５０℃程度の温度で昇華するので、半導
体素子のリードフレームへの半田付け温度をそれ以上に
することによって、半田中のＳｎと結合するＮｉ中のＰ
の拡散を促進しＰ濃度を低減して、Ｓｎ−Ｐ化合物の形
成が抑制できる。半田付け温度が、４００℃を超えると
半田が流れ、正常な半田付けができず、３５０〜３７５
℃が望ましい。半田付け温度の３５０℃以上での加熱時
間は、２分間〜１５分間が望ましい。これは２分以下の
場合Ｐの拡散効果が少なく、１５分以上の場合半田が流
れ正常な半田付けができない。
とする。Ｐは３５０℃程度の温度で昇華するので、半導
体素子のリードフレームへの半田付け温度をそれ以上に
することによって、半田中のＳｎと結合するＮｉ中のＰ
の拡散を促進しＰ濃度を低減して、Ｓｎ−Ｐ化合物の形
成が抑制できる。半田付け温度が、４００℃を超えると
半田が流れ、正常な半田付けができず、３５０〜３７５
℃が望ましい。半田付け温度の３５０℃以上での加熱時
間は、２分間〜１５分間が望ましい。これは２分以下の
場合Ｐの拡散効果が少なく、１５分以上の場合半田が流
れ正常な半田付けができない。
【００１１】さらに、Ｐの濃度が２重量％を越えるＮｉ
−Ｐめっき層と半田層の間にＮｉめっき層を介在させる
ことにより、該Ｎｉめっき層をＮｉ−Ｐめっき層中のＰ
の拡散に対する障壁としＳｎ−Ｐ化合物の形成を抑制す
る。
−Ｐめっき層と半田層の間にＮｉめっき層を介在させる
ことにより、該Ｎｉめっき層をＮｉ−Ｐめっき層中のＰ
の拡散に対する障壁としＳｎ−Ｐ化合物の形成を抑制す
る。
【００１２】図１に示すように、Ｐ濃度が２重量％を越
える場合でもＮｉ−Ｐめっき層上にＮｉめっきを施した
場合には、加熱されることによって図２に示すようにＮ
ｉ−Ｐめっき層中のＰの拡散があってもＮｉめっきによ
りＰの拡散が抑制され、めっきと半田の界面にはＳｎ−
Ｐ化合物が形成されない。この際、Ｎｉめっき層の厚さ
は１.５μｍ〜５.０μｍが好ましい。１.５μｍ より薄
い場合、Ｎｉ−Ｐめっき層中のＰの拡散に対する障壁と
しての役割を果たさず、５.０μｍ を超えると半田に割
れが生じやすくなる。Ｎｉめっきは、光沢化しためっき
表面が半田の濡れ性を良くする効果があり、光沢剤及び
応力緩和剤が添加されためっき液を用い、半導体素子を
半田付けする際に半田に接するリードフレーム最表面層
とし、Ｐの拡散に対する障壁となり、Ｓｎ−Ｐ化合物の
形成を抑制できる。光沢剤及び応力緩和剤には、ユージ
ライト等を用いる。Ｐ濃度が２重量％以下のＮｉ−Ｐめ
っきに対してもＮｉめっきを施すことができる。
える場合でもＮｉ−Ｐめっき層上にＮｉめっきを施した
場合には、加熱されることによって図２に示すようにＮ
ｉ−Ｐめっき層中のＰの拡散があってもＮｉめっきによ
りＰの拡散が抑制され、めっきと半田の界面にはＳｎ−
Ｐ化合物が形成されない。この際、Ｎｉめっき層の厚さ
は１.５μｍ〜５.０μｍが好ましい。１.５μｍ より薄
い場合、Ｎｉ−Ｐめっき層中のＰの拡散に対する障壁と
しての役割を果たさず、５.０μｍ を超えると半田に割
れが生じやすくなる。Ｎｉめっきは、光沢化しためっき
表面が半田の濡れ性を良くする効果があり、光沢剤及び
応力緩和剤が添加されためっき液を用い、半導体素子を
半田付けする際に半田に接するリードフレーム最表面層
とし、Ｐの拡散に対する障壁となり、Ｓｎ−Ｐ化合物の
形成を抑制できる。光沢剤及び応力緩和剤には、ユージ
ライト等を用いる。Ｐ濃度が２重量％以下のＮｉ−Ｐめ
っきに対してもＮｉめっきを施すことができる。
【００１３】次に、銅又は銅合金からなるリードフレー
ム上の少なくとも半導体素子搭載部に光沢剤及び応力緩
和剤を含むＮｉめっき層を設け、該Ｎｉめっき層厚さ
は、自然酸化時にも銅が露出しない様に１.５μｍ 以
上、銅が半田処理中にＮｉ中を拡散し表面に露出しない
様に５.０μｍ 以下にする。また該Ｎｉめっき層は、半
導体素子を半田付けする際に半田に接するリードフレー
ムの最表面層とし、Ｐの拡散に対する障壁となり、Ｓｎ
−Ｐ化合物の形成を抑制できる。
ム上の少なくとも半導体素子搭載部に光沢剤及び応力緩
和剤を含むＮｉめっき層を設け、該Ｎｉめっき層厚さ
は、自然酸化時にも銅が露出しない様に１.５μｍ 以
上、銅が半田処理中にＮｉ中を拡散し表面に露出しない
様に５.０μｍ 以下にする。また該Ｎｉめっき層は、半
導体素子を半田付けする際に半田に接するリードフレー
ムの最表面層とし、Ｐの拡散に対する障壁となり、Ｓｎ
−Ｐ化合物の形成を抑制できる。
【００１４】リードフレーム材は、銅又は銅合金を使用
する。特に、銅合金のなかでも、Ｐ及びＳｎを含むリン
青銅を用いた場合、Ｓｎ−Ｐ化合物の抑制は顕著であ
る。
する。特に、銅合金のなかでも、Ｐ及びＳｎを含むリン
青銅を用いた場合、Ｓｎ−Ｐ化合物の抑制は顕著であ
る。
【００１５】このように、Ｓｎ−Ｐ化合物の形成を抑制
することによって、半田とめっき層との界面での接着強
度を向上し、信頼度の高い半導体装置用リードフレーム
を提供できる。
することによって、半田とめっき層との界面での接着強
度を向上し、信頼度の高い半導体装置用リードフレーム
を提供できる。
【００１６】
（実施例１）以下に本発明を実施例に基づき具体的に説
明する。
明する。
【００１７】本実施例では、リードフレームにリン青銅
を使用した。リン青銅の合金組成は、Ｃｕ−６.５重量
％Ｓｎ−０.１〜２.５重量％Ｐである。
を使用した。リン青銅の合金組成は、Ｃｕ−６.５重量
％Ｓｎ−０.１〜２.５重量％Ｐである。
【００１８】前記リン青銅からなるリードフレームを脱
脂及び酸洗により清浄化した後、半導体素子搭載部にＮ
ｉめっきを施した。この際のめっき条件を表１，表２，
表３に示す。
脂及び酸洗により清浄化した後、半導体素子搭載部にＮ
ｉめっきを施した。この際のめっき条件を表１，表２，
表３に示す。
【００１９】
【表１】
【００２０】
【表２】
【００２１】
【表３】
【００２２】前記Ｎｉめっき層上に還元ガス雰囲気中で
半田材（Ｓｎ／７Ｓｂ）を介してＳｉチップを半田付け
した。その際、それぞれの半田付け温度で１０分間加熱
した。その後、空気中で１５０℃，１０時間加熱し、半
田接着性評価の試験を行った。
半田材（Ｓｎ／７Ｓｂ）を介してＳｉチップを半田付け
した。その際、それぞれの半田付け温度で１０分間加熱
した。その後、空気中で１５０℃，１０時間加熱し、半
田接着性評価の試験を行った。
【００２３】表１の試料は、めっき液中の亜リン酸（Ｈ
3ＰＯ3）濃度を変化させて、めっき層中のＰ濃度を変え
て作製した。
3ＰＯ3）濃度を変化させて、めっき層中のＰ濃度を変え
て作製した。
【００２４】表２の試料は、半田付け時の温度を変えた
ものである。接着性の試験は折り曲げ試験及び断面観察
の２種類である。
ものである。接着性の試験は折り曲げ試験及び断面観察
の２種類である。
【００２５】試験結果を表１及び表２に○，△，×で示
す。折り曲げ試験は図５に示すように精密バイス２にリ
ードフレーム１を挟み付け、矢印１〜３で示すように折
り曲げを行い、半田層及びＮｉめっき層の界面を剥離さ
せる。この剥離面を分析し、Ｓｉ及び半田成分であれば
○、Ｎｉ成分であれば△、Ｃｕ成分ならば×と判定す
る。断面観察は測定試料を樹脂に埋め込み、断面研磨を
した後、走査型電子顕微鏡にて半田層とＮｉめっき層の
界面を観察し、剥離が無ければ○、有れば×と判定す
る。折り曲げ及び断面観察ともに○でなければ、Ｓｎ−
Ｐ化合物の形成により半導体リードフレームの実装工程
で剥離する恐れがあるので、これらは重要な要素であ
る。
す。折り曲げ試験は図５に示すように精密バイス２にリ
ードフレーム１を挟み付け、矢印１〜３で示すように折
り曲げを行い、半田層及びＮｉめっき層の界面を剥離さ
せる。この剥離面を分析し、Ｓｉ及び半田成分であれば
○、Ｎｉ成分であれば△、Ｃｕ成分ならば×と判定す
る。断面観察は測定試料を樹脂に埋め込み、断面研磨を
した後、走査型電子顕微鏡にて半田層とＮｉめっき層の
界面を観察し、剥離が無ければ○、有れば×と判定す
る。折り曲げ及び断面観察ともに○でなければ、Ｓｎ−
Ｐ化合物の形成により半導体リードフレームの実装工程
で剥離する恐れがあるので、これらは重要な要素であ
る。
【００２６】表１及び表２の結果から、Ｎｉ−Ｐめっき
層では、折り曲げ試験で剥離に耐えうるめっき層中のＰ
濃度は３重量％であり、半田付けの温度は３００℃であ
った。しかし、この濃度及び温度では一部に異常が確認
された。めっき層中のＰ濃度が２重量％以下、あるいは
半田付けの温度が３５０℃以上であると折り曲げ試験及
び断面観察結果とも○となり、問題を生じない。したが
って、Ｎｉ−Ｐめっき層ではＳｎ−Ｐ化合物の形成を抑
制できるのは、めっき層中のＰ濃度が２重量％以下ある
いは温度が３５０℃以上である。
層では、折り曲げ試験で剥離に耐えうるめっき層中のＰ
濃度は３重量％であり、半田付けの温度は３００℃であ
った。しかし、この濃度及び温度では一部に異常が確認
された。めっき層中のＰ濃度が２重量％以下、あるいは
半田付けの温度が３５０℃以上であると折り曲げ試験及
び断面観察結果とも○となり、問題を生じない。したが
って、Ｎｉ−Ｐめっき層ではＳｎ−Ｐ化合物の形成を抑
制できるのは、めっき層中のＰ濃度が２重量％以下ある
いは温度が３５０℃以上である。
【００２７】次に、Ｐ濃度が２重量％のＮｉ−Ｐめっき
層上にＰを含まないＮｉめっき層を半田付けし、半田接
着性評価の試験を行った。表３は、Ｎｉめっきの厚さを
変えたものである。試験結果を○，×で表す。Ｎｉめっ
き液は通常の液組成以外に光沢剤（ユージライト＃６
１）５ｍｌと応力緩和剤(ユージライト＃６３)１０ｍｌ
を含んでいる。表３に示すように、Ｎｉめっき層の厚さ
が１.５μｍ 以上であると折り曲げ試験及び断面観察結
果とも○であり、光沢剤と応力緩和剤を含むＮｉめっき
層の厚さは１.５μｍ 以上必要であることがわかった。
また、５.０μｍを超えると半田に割れが生じやすくな
るのでＮｉめっき層の厚さは１.５μｍ〜５.０μｍ が
適切である。Ｓｎ−Ｐ化合物の形成を抑制できる適切な
Ｎｉ膜厚である。
層上にＰを含まないＮｉめっき層を半田付けし、半田接
着性評価の試験を行った。表３は、Ｎｉめっきの厚さを
変えたものである。試験結果を○，×で表す。Ｎｉめっ
き液は通常の液組成以外に光沢剤（ユージライト＃６
１）５ｍｌと応力緩和剤(ユージライト＃６３)１０ｍｌ
を含んでいる。表３に示すように、Ｎｉめっき層の厚さ
が１.５μｍ 以上であると折り曲げ試験及び断面観察結
果とも○であり、光沢剤と応力緩和剤を含むＮｉめっき
層の厚さは１.５μｍ 以上必要であることがわかった。
また、５.０μｍを超えると半田に割れが生じやすくな
るのでＮｉめっき層の厚さは１.５μｍ〜５.０μｍ が
適切である。Ｓｎ−Ｐ化合物の形成を抑制できる適切な
Ｎｉ膜厚である。
【００２８】本実施例では上記半田材以外に他の半田材
例えばＳｎ／５Ｓｂ及びＰb／５Ｓｎについて同じよう
に実施したが、いずれも本記載内容と同様の結果であっ
た。また、従来、加熱処理によってリン青銅中のＰと半
田層のＳｎとがＳｎ−Ｐ化合物を形成する傾向があり、
前記Ｓｎ−Ｐ化合物が、リードフレームチップ載置部に
おけるリン青銅と半田との界面の密着性を著しく低下さ
せる原因となっていたが、本実施例では、リン青銅など
のリードフレーム素材の半田付け時におけるＳｎ−Ｐ化
合物の形成が抑制できた。
例えばＳｎ／５Ｓｂ及びＰb／５Ｓｎについて同じよう
に実施したが、いずれも本記載内容と同様の結果であっ
た。また、従来、加熱処理によってリン青銅中のＰと半
田層のＳｎとがＳｎ−Ｐ化合物を形成する傾向があり、
前記Ｓｎ−Ｐ化合物が、リードフレームチップ載置部に
おけるリン青銅と半田との界面の密着性を著しく低下さ
せる原因となっていたが、本実施例では、リン青銅など
のリードフレーム素材の半田付け時におけるＳｎ−Ｐ化
合物の形成が抑制できた。
【００２９】したがって、リン青銅からなるリードフレ
ームに本発明のＮｉめっきを用いることにより、前記Ｓ
ｎ−Ｐ化合物の生成を抑制することができ、半田接着性
が向上し、信頼性の高い半導体装置を提供することがで
きる。
ームに本発明のＮｉめっきを用いることにより、前記Ｓ
ｎ−Ｐ化合物の生成を抑制することができ、半田接着性
が向上し、信頼性の高い半導体装置を提供することがで
きる。
【００３０】（実施例２）図６に本発明によるパワート
ランジスタの断面図を示す。３は半導体素子、１はリー
ドフレーム、４は本発明のＮｉめっき、５は半田材、６
は封止材のエポキシ樹脂である。
ランジスタの断面図を示す。３は半導体素子、１はリー
ドフレーム、４は本発明のＮｉめっき、５は半田材、６
は封止材のエポキシ樹脂である。
【００３１】図７は図６のパワートランジスタの信頼性
評価試験結果である。試験はＰＮ接合部と室温との温度
差が１００℃になる条件でトランジスタを断続動作し、
熱抵抗測定法の一種である△ＶＢＥ法を用いて寿命の判
定を行った。横軸は断続動作回数、縦軸はトタンジスタ
の動作停止後一定時間における△ＶBEの変化率であり、
初期値から、１.３ 倍以上変化した場合故障と判定す
る。図から明らかなように、従来のＰ含有Ｎｉめっきを
施したリードフレームを用いた装置が約５千回の断続動
作で故障するのに対し、本発明のＮｉめっきを施したリ
ードフレームを用いた装置は約３万回と６倍以上の伸び
を示した。これは、主にＮｉめっき層と半田層の界面で
の接着強度が向上したために信頼性が向上したものであ
る。
評価試験結果である。試験はＰＮ接合部と室温との温度
差が１００℃になる条件でトランジスタを断続動作し、
熱抵抗測定法の一種である△ＶＢＥ法を用いて寿命の判
定を行った。横軸は断続動作回数、縦軸はトタンジスタ
の動作停止後一定時間における△ＶBEの変化率であり、
初期値から、１.３ 倍以上変化した場合故障と判定す
る。図から明らかなように、従来のＰ含有Ｎｉめっきを
施したリードフレームを用いた装置が約５千回の断続動
作で故障するのに対し、本発明のＮｉめっきを施したリ
ードフレームを用いた装置は約３万回と６倍以上の伸び
を示した。これは、主にＮｉめっき層と半田層の界面で
の接着強度が向上したために信頼性が向上したものであ
る。
【００３２】以上のように、本発明の半導体リードフレ
ームはＮｉめっき層中のＰの拡散によるＳｎ−Ｐ化合物
の形成を抑制することにより、Ｎｉめっき層と半田層と
の界面の接着強度が向上し、信頼性が向上した。
ームはＮｉめっき層中のＰの拡散によるＳｎ−Ｐ化合物
の形成を抑制することにより、Ｎｉめっき層と半田層と
の界面の接着強度が向上し、信頼性が向上した。
【００３３】（実施例３）図８は、本発明によるテープ
状リードフレームの平面図である。中央の半導体素子搭
載用のアイランド部７と該アイランド部７の周辺に放射
状に伸びる多数のリード８及びこれらを支持するフレー
ム部９とが一体に形成されたものであり、これらは、銅
または銅合金の薄板にフォトエッチング法又はプレス法
によって作られる。本実施例では、該アイランド部に本
発明のＮｉめっきを施し、Ｎｉめっきと半導体素子を半
田で接合し、リード端子と素子上の電極をワイヤーボン
ディングして、素子とワイヤーボンド部を樹脂で覆うよ
うにモールドした。モールド後にリード間の連結部１０
及びフレーム部９は切除した。信頼性評価試験は、実施
例２と同じ熱抵抗測定法を行い、実施例２と同様の結果
が得られ本発明により、信頼性が大幅に向上した。ま
た、接合界面を観察した結果、Ｎｉめっき層と半田層の
界面で剥離は生じていない。
状リードフレームの平面図である。中央の半導体素子搭
載用のアイランド部７と該アイランド部７の周辺に放射
状に伸びる多数のリード８及びこれらを支持するフレー
ム部９とが一体に形成されたものであり、これらは、銅
または銅合金の薄板にフォトエッチング法又はプレス法
によって作られる。本実施例では、該アイランド部に本
発明のＮｉめっきを施し、Ｎｉめっきと半導体素子を半
田で接合し、リード端子と素子上の電極をワイヤーボン
ディングして、素子とワイヤーボンド部を樹脂で覆うよ
うにモールドした。モールド後にリード間の連結部１０
及びフレーム部９は切除した。信頼性評価試験は、実施
例２と同じ熱抵抗測定法を行い、実施例２と同様の結果
が得られ本発明により、信頼性が大幅に向上した。ま
た、接合界面を観察した結果、Ｎｉめっき層と半田層の
界面で剥離は生じていない。
【００３４】以上のように、本発明のリードフレームは
Ｎｉめっき層中のＰの拡散によるＳｎ−Ｐ化合物の形成
を抑制することにより、Ｎｉめっき層と半田層との界面
の接着強度が向上し、信頼性が向上した。
Ｎｉめっき層中のＰの拡散によるＳｎ−Ｐ化合物の形成
を抑制することにより、Ｎｉめっき層と半田層との界面
の接着強度が向上し、信頼性が向上した。
【００３５】（実施例４）図９は、本発明によるリード
フレームを用いた半導体装置の断面図である。
フレームを用いた半導体装置の断面図である。
【００３６】半導体装置用リードフレームは、半導体チ
ップ載置部１６，インナーリード部１８及びアウターリ
ード部１１などから構成される。半導体装置の製造方法
は、半導体チップ載置部１６上に半導体チップ１３を半
田付けした後、半導体チップ１３の電極部とインナーリ
ード部１８の先端部のめっき層をワイヤーボンディング
１２して、モールド樹脂１４でモールドする。さらに、
半導体装置をプリント基板に取り付ける際の接着性を良
くするために、アウターリード部１１に半田層を設けて
完成品となる。本発明の半導体装置は、前記リードフレ
ームの全面に本発明のＮｉめっき１５を有するものであ
る。前記Ｎｉめっき１５は光沢めっきで、めっき層厚さ
は１.５〜５μｍ 程度が好ましい。５μｍを超えても良
いが１０μｍ以上になると曲げ加工時にクラック発生の
恐れがある。また、チップの半田付け性及びワイヤーボ
ンディング性を良くするために１.０μｍ 以上が必要で
ある。
ップ載置部１６，インナーリード部１８及びアウターリ
ード部１１などから構成される。半導体装置の製造方法
は、半導体チップ載置部１６上に半導体チップ１３を半
田付けした後、半導体チップ１３の電極部とインナーリ
ード部１８の先端部のめっき層をワイヤーボンディング
１２して、モールド樹脂１４でモールドする。さらに、
半導体装置をプリント基板に取り付ける際の接着性を良
くするために、アウターリード部１１に半田層を設けて
完成品となる。本発明の半導体装置は、前記リードフレ
ームの全面に本発明のＮｉめっき１５を有するものであ
る。前記Ｎｉめっき１５は光沢めっきで、めっき層厚さ
は１.５〜５μｍ 程度が好ましい。５μｍを超えても良
いが１０μｍ以上になると曲げ加工時にクラック発生の
恐れがある。また、チップの半田付け性及びワイヤーボ
ンディング性を良くするために１.０μｍ 以上が必要で
ある。
【００３７】以上のように、本発明のリードフレームを
用いた半導体装置はＮｉめっき層中のＰの拡散によるＳ
ｎ−Ｐ化合物の形成を抑制することにより、Ｎｉめっき
層と半田層との界面の接着強度が向上し、信頼性が向上
した。
用いた半導体装置はＮｉめっき層中のＰの拡散によるＳ
ｎ−Ｐ化合物の形成を抑制することにより、Ｎｉめっき
層と半田層との界面の接着強度が向上し、信頼性が向上
した。
【００３８】
【発明の効果】本発明によれば、Ｎｉめっき層と半田層
の接着強度が強く、信頼性が向上した半導体装置用リー
ドフレームを提供することができる。このことは特に熱
サイクルによる熱疲労が問題になるパワートランジスタ
において有用であり、信頼性の高い装置を提供すること
ができる。しかも、接着強度が強いことからチップサイ
ズを縮小して接着面積を減少させたとしても十分な信頼
性を保つことが可能となる。
の接着強度が強く、信頼性が向上した半導体装置用リー
ドフレームを提供することができる。このことは特に熱
サイクルによる熱疲労が問題になるパワートランジスタ
において有用であり、信頼性の高い装置を提供すること
ができる。しかも、接着強度が強いことからチップサイ
ズを縮小して接着面積を減少させたとしても十分な信頼
性を保つことが可能となる。
【図１】本発明のリードフレーム上のめっき構成の一例
を示す説明図である。
を示す説明図である。
【図２】図１のめっき構成において加熱により生じた金
属間化合物形成パターンを示す説明図である。
属間化合物形成パターンを示す説明図である。
【図３】従来方式のリードフレーム上のめっき構成の一
例を示す説明図である。
例を示す説明図である。
【図４】図３のめっき構成において加熱により生じた金
属間化合物形成パターンを示す説明図である。
属間化合物形成パターンを示す説明図である。
【図５】折り曲げ試験を示す説明図である。
【図６】本発明による半導体装置を説明する断面図であ
る。
る。
【図７】本発明による半導体装置の断続動作試験の結果
を示す特性図である。
を示す特性図である。
【図８】本発明によるテープ状リードフレームの平面図
である。
である。
【図９】本発明によるリードフレームを用いた半導体装
置の断面図である。
置の断面図である。
１…リードフレーム、２…精密バイス、３…半導体素
子、４…Ｎｉめっき、５…半田材、６…封止剤、７…ア
イランド部、８…リード部、９…フレーム部、１０…連
結部、１１…アウターリード部、１２…ワイヤーボンデ
ィング、１３…半導体チップ、１４…モールド樹脂、１
５…Ｎｉめっき、１６…半導体チップ載置部、１７…半
田付け部、１８…インナーリード部。
子、４…Ｎｉめっき、５…半田材、６…封止剤、７…ア
イランド部、８…リード部、９…フレーム部、１０…連
結部、１１…アウターリード部、１２…ワイヤーボンデ
ィング、１３…半導体チップ、１４…モールド樹脂、１
５…Ｎｉめっき、１６…半導体チップ載置部、１７…半
田付け部、１８…インナーリード部。
Claims (7)
- 【請求項１】Ｐ濃度が２重量％以下であるＮｉ−Ｐめっ
き層を有するリードフレームの前記Ｎｉ−Ｐめっき層上
に半導体素子が半田付けされていることを特徴とする半
導体装置。 - 【請求項２】Ｎｉ−Ｐめっき層及び前記Ｎｉ−Ｐめっき
層上にＮｉめっき層を有する半導体装置用リードフレー
ムの前記Ｎｉめっき層上に半導体素子が半田付けされて
いることを特徴とする半導体装置。 - 【請求項３】Ｐ濃度が２重量％以下であるＮｉ−Ｐめっ
き層を有することを特徴とする半導体装置用リードフレ
ーム。 - 【請求項４】Ｎｉ−Ｐめっき層と、該Ｎｉ−Ｐめっき層
上に厚さ１.５μｍ〜５.０μｍのＮｉめっき層とを有す
ることを特徴とする半導体装置用リードフレーム。 - 【請求項５】Ｐ濃度が２重量％を越えるＮｉ−Ｐめっき
層上にＮｉめっき層を有することを特徴とする半導体装
置用リードフレーム。 - 【請求項６】銅又は銅合金からなるリードフレーム上の
少なくとも半導体素子搭載部に光沢剤及び応力緩和剤を
含むＰ濃度が２重量％以下であるＮｉ−Ｐめっき層を設
け、該めっき層が厚さ１.５μｍ〜５.０μｍであり、か
つ半導体素子を半田付けする際に半田に接するリードフ
レームの最表面層とすることを特徴とする半導体装置用
リードフレーム。 - 【請求項７】Ｐ濃度が２％を越えるＮｉ−Ｐめっき層を
有する半導体装置用リードフレームの前記Ｎｉ−Ｐめっ
き層上に半導体素子を半田付ける半導体装置の製造法に
おいて、前記半田付け時の温度を３５０〜４００℃とす
ることを特徴とする半導体装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7012300A JPH08204081A (ja) | 1995-01-30 | 1995-01-30 | 半導体装置用リードフレーム及び半導体装置とその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7012300A JPH08204081A (ja) | 1995-01-30 | 1995-01-30 | 半導体装置用リードフレーム及び半導体装置とその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204081A true JPH08204081A (ja) | 1996-08-09 |
Family
ID=11801481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7012300A Pending JPH08204081A (ja) | 1995-01-30 | 1995-01-30 | 半導体装置用リードフレーム及び半導体装置とその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204081A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998034278A1 (fr) * | 1997-02-03 | 1998-08-06 | Nippon Denkai, Ltd. | Materiau pour cadre de montage |
| KR100231825B1 (ko) * | 1996-12-31 | 1999-12-01 | 유무성 | 반도체 리드 프레임 |
| KR20000007350A (ko) * | 1998-07-02 | 2000-02-07 | 유무성 | 다중 도금층을 가지는 반도체 리이드프레임 |
| WO2013065230A1 (ja) * | 2011-11-04 | 2013-05-10 | パナソニック株式会社 | 半導体装置およびその製造方法 |
-
1995
- 1995-01-30 JP JP7012300A patent/JPH08204081A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100231825B1 (ko) * | 1996-12-31 | 1999-12-01 | 유무성 | 반도체 리드 프레임 |
| WO1998034278A1 (fr) * | 1997-02-03 | 1998-08-06 | Nippon Denkai, Ltd. | Materiau pour cadre de montage |
| US6117566A (en) * | 1997-02-03 | 2000-09-12 | Nippon Denkai, Ltd. | Lead frame material |
| KR20000007350A (ko) * | 1998-07-02 | 2000-02-07 | 유무성 | 다중 도금층을 가지는 반도체 리이드프레임 |
| WO2013065230A1 (ja) * | 2011-11-04 | 2013-05-10 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| CN103201834A (zh) * | 2011-11-04 | 2013-07-10 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US8816481B2 (en) | 2011-11-04 | 2014-08-26 | Panasonic Corporation | Semiconductor device having a porous nickel plating part |
| JP5579928B2 (ja) * | 2011-11-04 | 2014-08-27 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| CN103201834B (zh) * | 2011-11-04 | 2016-03-02 | 松下知识产权经营株式会社 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5360991A (en) | Integrated circuit devices with solderable lead frame | |
| KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
| JP3537417B2 (ja) | 半導体装置およびその製造方法 | |
| JP5362719B2 (ja) | 接合構造および電子部品の製造方法 | |
| US7250671B2 (en) | Lead frame and method for manufacturing semiconductor package with the same | |
| US6853056B2 (en) | Semiconductor device having a base metal lead frame | |
| JP2000269398A (ja) | 半導体デバイスのアルミニウム製リードフレームおよび製造方法 | |
| JP2925815B2 (ja) | 半導体チップ実装用リードフレームとその製造方法 | |
| US20150151385A1 (en) | Solder joint material and method of manufacturing the same | |
| US7268021B2 (en) | Lead frame and method of manufacturing the same | |
| JP2701419B2 (ja) | 半導体素子用金合金細線及びその接合方法 | |
| JPH08204081A (ja) | 半導体装置用リードフレーム及び半導体装置とその製造法 | |
| JPH07326701A (ja) | 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路 | |
| JPH01257356A (ja) | 半導体用リードフレーム | |
| JP2797846B2 (ja) | 樹脂封止型半導体装置のＣｕ合金製リードフレーム材 | |
| JPH10313087A (ja) | 電子部品用リード材 | |
| JPS639957A (ja) | 半導体リ−ドフレ−ム | |
| JPH01109756A (ja) | 半導体装置用リードフレーム | |
| JPS6286895A (ja) | 電子部品のはんだ付け方法 | |
| JP2944128B2 (ja) | セラミックパッケージ | |
| JPH08153843A (ja) | 半導体チップ実装用リードフレーム | |
| JPS6227733B2 (ja) | ||
| JPS6240753A (ja) | 半導体リ−ドフレ−ム | |
| JPH0750377A (ja) | 半導体用リードフレーム | |
| JPH02251155A (ja) | 半導体素子用金合金細線及びその接合方法 |