DE19741921A1 - Trägerelement für einen Halbleiterchip - Google Patents

Trägerelement für einen Halbleiterchip

Info

Publication number
DE19741921A1
DE19741921A1 DE19741921A DE19741921A DE19741921A1 DE 19741921 A1 DE19741921 A1 DE 19741921A1 DE 19741921 A DE19741921 A DE 19741921A DE 19741921 A DE19741921 A DE 19741921A DE 19741921 A1 DE19741921 A1 DE 19741921A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
carrier element
contact
contact tabs
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19741921A
Other languages
English (en)
Inventor
Juergen Fischer
Frank Pueschner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19741921A priority Critical patent/DE19741921A1/de
Publication of DE19741921A1 publication Critical patent/DE19741921A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

Bei kartenförmigen Datenträgern, sogenannten Chipkarten, wer­ den als Trägerelemente bezeichnete Halbleiterchipgehäuse in ein kartenförmiges Plastikgehäuse eingebracht, beispielsweise geklebt. Heutige Trägerelemente bestehen meist aus einem kup­ ferlaminierten Glasepoxidfilm, wobei aus dem Kupferlaminat Strukturen geätzt sind, die Kontaktfelder darstellen und die beispielsweise mittels Bonddrähte mit einem auf dem Glasepo­ xidfilm oder in einer Aussparung des Glasepoxidfilms angeord­ neten Halbleiterchip verbunden sind, um eine Kommunikation des Halbleiterchips mit einem Lesegerät, in das die Chipkarte eingeführt ist, zu ermöglichen.
Aus der DE 195 13 797 A1 ist jedoch auch schon ein Trägerele­ ment bekannt, bei dem der Halbleiterchip auf einem von mehre­ ren elektrisch leitfähigen Kontaktfahnen angeordnet ist, die während der Fertigung mit einem Leiterrahmen verbunden waren und von diesem Leiterrahmen in dessen Mitte ragten, und dort freie Enden bildeten. Diese Kontaktfahnen waren innerhalb des Rahmens durch Schlitze voneinander getrennt. Ein solcher Kon­ taktfahnen tragender Leiterrahmen wird üblicherweise als Leadframe bezeichnet. Der Halbleiterchip und zumindest ein Teil der Kontaktfahnen wird meist mit einer den Halbleiter­ chip und die den Halbleiterchip mit den Kontaktfahnen elek­ trisch verbindenden Bonddrähte schützenden Kunststoffmasse umspritzt bzw. Vergossen.
Zur Fertigstellung des Trägerelements wird dieses aus dem Leiterrahmen entfernt, vorzugsweise ausgestanzt, so daß die einzelnen Kontaktfahnen vollständig gegeneinander isoliert sind und meist nur durch das Kunststoffgehäuse bzw. Eine Ver­ gußmasse zusammengehalten werden. Die Kontaktfahnen dienen in erster Linie der Kontaktierung des Halbleiterchips durch ein Lesegerät, bilden aber zumeist auch das mechanische Binde­ glied zwischen dem Halbleiterchip und der Kunststoffkarte, in die das Trägerelement eingebracht, vorzugsweise eingeklebt wird.
Die Kontaktfahnen sollen einerseits einen geringen Oberflä­ chenwiderstand aufweisen und gut bondbar sein, was beispiels­ weise durch eine Gold-Oberflächenveredelung zu erreichen ist, andererseits aber für eine Massenfertigung geeignet und damit nicht teuer sein. Die bisher bei Leadframes in der Halblei­ terchipendfertigung angewendeten Materialien wie z. B. Zinn können bei den Leadframes für Chipkarten wegen des hier ge­ forderten Korrosionsschutzes und des geringen Oberflächenwi­ derstandes nicht angewendet werden.
Die Aufgabe vorliegender Erfindung ist es daher, ein Trägere­ lement auf Leadframebasis anzugeben, das die oben genannten Anforderungen erfüllt und die genannten Nachteile vermeidet.
Die Aufgabe wird durch ein Trägerelement gemäß Anspruch 1 ge­ löst. Vorteilhafte Weiterbildungen sind in den Unteransprü­ chen angegeben.
Die korrosionsbeständige Schicht auf einem Grundmaterial aus Kupfer wird durch Palladium gebildet. Die dazwischen angeord­ nete Silberschicht dient als Diffusionsbarriere. Das Palladi­ um hat den weiteren Vorteil, daß bei der Herstellung des Guß­ gehäuses auftretende verfahrensbedingte, nicht zum Gehäuse gehörende Gußmassenteile leichter entfernt werden können.
In Weiterbildung der Erfindung wird auf die Palladiumschicht, also die zweite Oberflächenveredelungsschicht, eine weitere, dritte Silberschicht in den Bereichen aufgebracht, wo gebon­ det werden soll und/oder die Kunststoffmasse des Gußgehäuses in Kontakt mit der Kontaktfahnenoberfläche kommt. Hierdurch wird eine bessere Bondbarkeit erreicht und außerdem haftet das Gußgehäuse besser.
Die Erfindung wird nachfolgend anhand eines Ausführungsbei­ spiels mit Hilfe von Figuren näher erläutert. Dabei zeigen
Fig. 1 einen Querschnitt durch eine Gießform zur Herstel­ lung eines Gußgehäuses auf einem erfindungsgemäßen Trägerelement und
Fig. 2 ein erfindungsgemäßes Trägerelement mit einem Guß­ gehäuse.
Fig. 1 zeigt einen Querschnitt durch eine Gießform zur Her­ stellung eines Gußgehäuses 4. Kontaktfahnen 1, 1a sind mit nicht dargestellten Mitteln zwischen die zwei Teile der Gieß­ form 6, 8 gebracht worden. Der Schnitt verläuft dabei durch Schlitze zwischen den äußeren Kontaktfahnen 1 und schneidet eine mittlere Kontaktfahne 1a. Auf der mittleren Kontaktfahne 1a ist ein Halbleiterchip 3 angeordnet, der mittels Bonddräh­ te 12 mit den äußeren Kontaktfahnen 1 elektrisch verbunden ist. Üblicherweise sind zwei oder mehrere solcher, durch Kon­ taktfahnen 1, 1a gebildete Leadframes nebeneinander in einem Endlosband gebildet, an dessen äußeren Rändern sich eine Per­ forierung befindet. Das Mittel zum Einbringen des Leadframes zwischen die zwei Teile der Gießform 6, 8 können somit zum Beispiel Zahnräder sein, deren Zähne in diese Perforierungs­ löcher eingreifen und damit das die Leadframes beinhaltende Band transportieren. Nachdem das Leadframe in die gewünschte Position gebracht ist, wird ein erstes, eine plane Fläche aufweisendes Gießformteil 6 und ein zweites, einen Hohlraum aufweisendes Gießformteil 8 in Kontakt mit dem Leadframe ge­ bracht. Dabei kommen der Halbleiterchip 3 und die Bonddrähte 12 in dem Hohlraum zu liegen.
Die Kontaktfahnen 1, 1a sind vorzugsweise aus Kupfer, das mit einer ersten, als Diffusionssperre wirkenden Oberflächenver­ edelungsschicht aus Silber und einer zweiten, korrosionsbe­ ständigen Schicht aus Palladium versehen ist. In den Berei­ chen 5, wo die Kontaktfahnen 1, 1a mit der Kunststoffmasse des Gußgehäuses 4 in Kontakt kommen ist in vorteilhafter Wei­ se eine dritte Schicht aus Silber aufgebracht, um die Bond­ barkeit und die Haftung des Kunststoffs zu erhöhen. Eine sol­ che dritte Silberschicht 5 kann auch unter dem Halbleiterchip 3 vorgesehen werden.
Das zweite Gießformteil 8 weist zumindest einen Niederhalter 9 auf, der die freien Enden der Kontaktfahnen 1, 1a gegen die plane Fläche des ersten Gießformteils 6 drückt. Nach dem Aus­ härten der Kunststoffmasse werden die Gießformteile 6, 8 wie­ der von dem Leadframe entfernt. Die Kontaktfahnen können nun aus dem sie tragenden Leiterrahmen ausgestanzt werden, so daß ein Trägerelement entsteht, das in eine Plastikkarte einge­ bracht, beispielsweise eingeklebt, werden kann.
Fig. 3 zeigt ein solches Trägerelement. Die Kontaktfahnen 1, 1a sind durch Schlitze 2 voneinander elektrisch isoliert und dienen mit ihrer einen Seite zur Kontaktierung des Halblei­ terchips durch ein Lesegerät und mit ihrer anderen, das Guß­ gehäuse aufweisenden Seite der Befestigung des Trägerelements in der Plastikkarte. Statt des Gußgehäuses kann allerdings alternativ eine Vergußmasse aufgebracht, beispielsweise le­ diglich aufgetropft, werden. Durch die erfindungsgemäße Ober­ flächenveredelung haben die Kontaktfahnen des Trägerelements eine hohe Korrosionsbeständigkeit bei guter Bondbarkeit und für eine Massenfertigung akzeptablen Kosten.

Claims (4)

1. Trägerelement für einen Halbleiterchip (3), insbesondere Einbau in Chipkarten, das mit einer Anzahl elektrisch leitfähiger Kontaktfahnen (1, 1a), die durch isolierende Schlitze (2) voneinander getrennt sind, gebildet ist, dadurch gekennzeichnet, daß die Kontaktfahnen (1, 1a) mit Kupfer gebildet sind, das mit einer ersten Oberflächenveredelungsschicht aus Silber und mit einer zweiten Oberflächenveredelungsschicht aus Palladium versehen ist.
2. Trägerelement nach Anspruch 1, dadurch gekennzeichnet, daß die Kontaktfahnen (1, 1a) in Bereichen (5), die zur Kontak­ tierung mit Bonddrähten (12) vorgesehen sind und/oder von ei­ ner Gehäusegußmasse (4) bedeckt sein sollen, mit einer drit­ ten Oberflächenveredelungsschicht aus Silber versehen sind.
3. Trägerelement nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die erste Oberflächenveredelungsschicht eine Dicke von etwa 3 µm aufweist.
4. Trägerelement nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß auf den Kontaktfahnen (1, 1a) ein diese mechanisch verbindendes und einen auf einer der Kon­ taktfahnen angeordneten Halbleiterchip (3) schützendes Gußge­ häuse (4) oder eine Vergußmasse ausgebildet ist
DE19741921A 1997-09-23 1997-09-23 Trägerelement für einen Halbleiterchip Withdrawn DE19741921A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19741921A DE19741921A1 (de) 1997-09-23 1997-09-23 Trägerelement für einen Halbleiterchip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19741921A DE19741921A1 (de) 1997-09-23 1997-09-23 Trägerelement für einen Halbleiterchip

Publications (1)

Publication Number Publication Date
DE19741921A1 true DE19741921A1 (de) 1999-02-25

Family

ID=7843325

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19741921A Withdrawn DE19741921A1 (de) 1997-09-23 1997-09-23 Trägerelement für einen Halbleiterchip

Country Status (1)

Country Link
DE (1) DE19741921A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731769A (zh) * 2017-09-27 2018-02-23 上海仪电智能电子有限公司 一种引脚压接的封装模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04337657A (ja) * 1991-05-14 1992-11-25 Hitachi Cable Ltd 半導体装置用リードフレーム
US5486721A (en) * 1993-04-10 1996-01-23 W.C. Heraeus Gmbh Lead frame for integrated circuits
US5561320A (en) * 1992-06-04 1996-10-01 Texas Instruments Incorporated Silver spot/palladium plate lead frame finish
DE19513797A1 (de) * 1995-04-11 1996-10-24 Siemens Ag Verfahren zum Herstellen eines Trägerelementes und Vorrichtung zur Durchführung des Verfahrens
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04337657A (ja) * 1991-05-14 1992-11-25 Hitachi Cable Ltd 半導体装置用リードフレーム
US5561320A (en) * 1992-06-04 1996-10-01 Texas Instruments Incorporated Silver spot/palladium plate lead frame finish
US5486721A (en) * 1993-04-10 1996-01-23 W.C. Heraeus Gmbh Lead frame for integrated circuits
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames
DE19513797A1 (de) * 1995-04-11 1996-10-24 Siemens Ag Verfahren zum Herstellen eines Trägerelementes und Vorrichtung zur Durchführung des Verfahrens

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731769A (zh) * 2017-09-27 2018-02-23 上海仪电智能电子有限公司 一种引脚压接的封装模块

Similar Documents

Publication Publication Date Title
DE19747105B4 (de) Bauelement mit gestapelten Halbleiterchips
EP0965103B1 (de) Chipkartenmodul und diesen umfassende chipkarte
EP2396832B1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
EP0919041B1 (de) Verfahren zur herstellung eines chipkarten-moduls für eine kombi-chipkarte
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE3810899C2 (de)
EP1525619A1 (de) Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
DE19745648A1 (de) Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
DE202018104347U1 (de) Vorgeformte Leiterrahmen-Vorrichtung
DE19808193A1 (de) Leadframevorrichtung und entsprechendes Herstellungsverfahren
EP1122685B1 (de) Chipkarte mit Sollbiegestellen
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
EP2452547B1 (de) Elektronisches bauteil
DE10297264B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE4325458A1 (de) Trägerelement für einen IC-Baustein
DE102019127007B4 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben
EP0998724B1 (de) Verfahren zur herstellung eines chipmoduls
DE4441052A1 (de) Trägerelement für einen IC-Baustein zum Einsatz in Chipkarten

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal