CN100405564C - 引线框以及制造该引线框的方法 - Google Patents

引线框以及制造该引线框的方法 Download PDF

Info

Publication number
CN100405564C
CN100405564C CNB200410098317XA CN200410098317A CN100405564C CN 100405564 C CN100405564 C CN 100405564C CN B200410098317X A CNB200410098317X A CN B200410098317XA CN 200410098317 A CN200410098317 A CN 200410098317A CN 100405564 C CN100405564 C CN 100405564C
Authority
CN
China
Prior art keywords
electrodeposited coating
diffusion layer
alloy
layer
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200410098317XA
Other languages
English (en)
Other versions
CN1684238A (zh
Inventor
白城官
朴世喆
李尚勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marine origin Supreme Being Ace Co., Ltd.
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of CN1684238A publication Critical patent/CN1684238A/zh
Application granted granted Critical
Publication of CN100405564C publication Critical patent/CN100405564C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12875—Platinum group metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

一种引线框，含有的结构能够将在淀积过程中吸收的氢释放，以及能够降低电镀层之间的电势差，以及提供了一个制造引线框的方法。该方法包括在一个由金属的材料形成的基层上形成一层由Ni或Ni合金层形成的Ni电镀层，在Ni电镀层上形成一层由Pd或Pd合金形成的Pd电镀层，热处理Ni电镀层以及Pd电镀层，以及在热处理的Pd电镀层上形成一层保护电镀层。

Description

引线框以及制造该引线框的方法
该申请权利要求韩国专利申请No.2004-26204，申请于2004年4月16日，于韩国知识产权局的优先权，在此完全引用其公开作为参考。
技术领域
本发明涉及用于半导体器件的引线框，以及一个制造引线框的方法。
背景技术
引线框是形成半导体封装的结构元件，其中半导体芯片安装在上面，并作为将半导体封装连接到一个外部器件的引线，以及作为用于支撑半导体芯片的框架。
图1是一个典型的引线框100的平面图，包括一个管芯垫(diepad)110以及围绕管芯垫110排列的多个引线120。管芯垫110在四个角通过一个衬垫支撑引线180连接一个边栏170，以及支撑在其上安装的半导体芯片。
引线120包括排列在管芯垫110周围的内引脚130和外引脚140。在内引脚130和外引脚140之间形成支撑架(dam-bar)160，并对内引脚130和外引脚140提供一个框架结构。半导体封装制作完成后去掉边栏170和支撑架160。
使用引线框和半导体芯片装配一个半导体封装的传统装配过程包括一个管芯附着工艺，一个引线键合工艺，以及一个模塑工艺。管芯附着工艺是一种将一个芯片(管芯，die)贴在引线框的管芯垫上的工艺，引线键合工艺是一个将半导体芯片末端使用一种导电材料如金线连接到引线框的内引脚的工艺。模塑工艺是一个使用一种绝缘材料如热固树胶密封芯片，导线以及内引脚的工艺。
在这样一种装配工艺中，使用一种金属涂覆或电镀管芯垫110以及内引脚130，该金属含有预定的特性，用于在管芯附着工艺中对要贴在管芯垫110上的半导体芯片提供增强的粘性，以及还用于在引线键合工艺中对要与内引脚130键合的导线提供增强的粘性。另外，在外引脚140的选择区域上使用锡-铅(Sn-Pb)合金进行焊接基电镀(soldering base plating)，使得当半导体器件的外引脚140安装在衬底上时，改进焊接的可沾性(wettability)。
然而，半导体封装工艺中的焊接基电镀具有几个已知的缺点。例如，焊接基电镀工艺需要乏味的以及易出故障的工作步骤。另外，在暴露的引线上的引线元件和电镀液可以渗透进引线框表面和环氧模塑之间的空隙，并经常导致半导体芯片中的缺陷。另外，在电镀层中经常需要一个用于校正非均匀性的额外工艺。
近来，提出一个预电镀框架方法作为解决上面的问题。在该方法中，在半导体封装工艺之前涂覆一种含有高焊接可沾性的金属，以省略在封装过程中的电镀工艺。既然预电镀引线框包括相对简单的工艺，以及在半导体封装工艺中避免了环境污染问题，预电镀方法引起了重视。
图2示出了由传统预电镀方法制造的引线框结构的截面图，例如在日本专利No.1501723中公开的。
参考图2，一个镍(Ni)电镀层122形成在一个含有铜作为主要成分的基金属层121的整个表面上，一个钯(Pd)电镀层123形成在Ni电镀层122上。即，Ni和Pd顺序地镀在基金属层121上。
Ni电镀层122阻止发生在基金属层121的铜或铁成分扩散到引线框的表面的氧化物或硫化物的形成。Pd电镀层123提供一种高焊接可沾性并保护Ni电镀层122的表面。
然而，当电镀引线框120时，尽管进行了预处理，如果在基金属层121的表面上存在缺陷，Ni电镀在缺陷区比在其它区进行的更快，这样在缺陷区导致了粗糙电镀表面，以及由于在电镀表面上电镀中的非平衡导致了较差的粘着。
此外，当在其上形成Pd电镀层123时，在电镀过程中既然在Pd和氢之间的电极电势差非常小，大量的氢粘着或吸收到表面中。粘着在上面的氢的成分增加了Pd电镀层123的内应力。进一步，当在Ni电镀层122的缺陷区上形成Pd电镀层123时，既然Pd的淀积电势与氢的电势类似，在Pd淀积过程中一定量的氢可以吸收并粘着在该区。由于由吸收氢导致的增加内应力，减少了电镀层密度，由此电镀层能够很容易地至少部分地剥落。
Pd电镀层123密度的降低还能够导致Ni电镀层122的氧化，由此导致在引线键合过程中导线的焊接可沾性和键合能力的降低。另外，既然Pd电镀层123最外面的表面由这里的热滞后过程而氧化，Pd层的焊接可沾性还能够进一步降低。
作为这些问题的解决方法，在一个引线框的引线120的Pd电镀层123上形成保护层124的方法公开于美国专利No.4,529,667，如图3所描述。
根据美国专利No.4,529,667，引线框的基金属层121由铜，一种铜合金，或者一种铁-镍合金形成。引线框包括在一个基金属层121上的Ni或Ni合金形成的一个Ni电镀层122，在Ni电镀层122上的Pd或Pd合金形成的一个Pd电镀层123，以及在Pd电镀层123上的银(Ag)或Ag合金形成的一个保护电镀层124。
由于Pd电镀层123上电镀Ag，既然银具有高抗氧化特性，该方法可以通过有效地防止Pd电镀层123表面的氧化而提供改进的焊接可沾性。当在预电镀引线框的表面上没有物理缺陷时，该方法这样提供了一个有利的结果。
然而，在随之的半导体器件封装或处理工艺过程中在电镀结构表面中可以形成裂纹。结果，由于裂纹电镀层可以部分地剥落，这样提供了Ni电镀层122和Pd电镀层123的一个暴露在环境中的剥落部分。从而，由于电镀层暴露在空气中导致的电势差，该剥落的表面能够遭受到腐蚀。
这里，如果基金属层121由“合金42”形成，腐蚀问题变得更加严重。合金42是广泛应用于形成引线框的材料，包括约42％的Ni，约58％的Fe，以及一些其它少数成分。在构成合金42的成分中具有大的介电差，例如Ni和Fe，以及Pd电镀层123的成分，以及保护电镀层124的Ag成分。因此，由于介电差，通过电流耦合可以导致严重的腐蚀。
尤其，如图3所描述，在制造过程中在引线框中可以很容易发生裂纹或缺陷，以及由于裂纹或缺陷，保护电镀层124可以剥落。结果，Ni电镀层122和Pd电镀层123暴露在空气中的氧中。因此，由于在暴露区120c上电流耦合的形成，腐蚀问题仍然存在。
发明内容
本发明针对引线框，含有的结构适合于降低电镀层之间的电势差，以及针对制造引线框的方法。
本发明还提供了一种引线框，以及一种制造引线框的方法，能够将在电镀该层的过程中吸收进电镀层中的氢释放到外面，这样减小了该层中的空气穴以及相关的缺陷。
根据本发明的一个方面，一种制作引线框的方法包括：提供一个由金属的材料形成的基层；在基层上电镀一层Ni或Ni合金层；在Ni或Ni合金层上电镀一层Pd或Pd合金层；热处理Ni或Ni合金层以及Pd或Pd合金层，由此至少在Pd或Pd合金层中形成一个扩散层，扩散层的金属成分是热扩散的；以及，在扩散层上形成一层保护电镀层。
扩散层包含Pd和Ni，Pd和Ni以一种优选方法在Ni电镀层和Pb电镀层之间热扩散，使得Pd的浓度率从扩散层的下表面到扩散层的上面表面逐渐增加。
制造引线框的方法优选包括形成金属扩散层后，去掉在金属扩散层表面上形成的氧化物层。
基金属层优选由“合金42”形成。
根据本发明的另一个方面，一种制造引线框的方法包括：在由金属形成的一个基金属层上形成一个包括Ni合金的第一电镀层；热处理第一电镀层，以及由此在第一电镀层中形成一个扩散层，该扩散层的金属成分在其中热扩散；以及，在扩散层上形成一层保护电镀层。
第一电镀层优选由一种Ni-Pd合金形成。
制造引线框的方法优选进一步包括在第一电镀层上形成第二电镀层，包括Pd或Pd合金，以及在形成第一和第二电镀层后进行热处理步骤。
根据本发明的另一个方面，用于一种半导体器件的一种引线框包括：一个由金属的材料形成的基层；在基层上的Ni或Ni合金层形成的Ni电镀层；在Ni电镀层上形成的一个包含Pd和Ni的扩散层，扩散层Pd的浓度从扩散层的下表面到扩散层的上表面逐渐增加；以及，在扩散层上形成的一层保护电镀层。
引线框的扩散层优选通过在Ni电镀层上形成一个Pd电镀层后，热处理引线框得到。
根据本发明，既然电镀层的密度可以增加，以及上面讨论的联系传统引线框的其它缺陷可以及基本上减小，含有的引线框可以限制该引线框的一个表面免于腐蚀。
附图说明
通过详细描述示例的实施例，并参考附图，本发明的上述以及其它特征和优点将变得更加明显，其中：
图1是示例一个典型引线框的平面图；
图2是示例一个传统引线框的电镀层的部分截面图；
图3是示例另一个传统引线框的电镀层的部分截面图；
图4是示例根据本发明一个实施例的制造引线框方法的流程图；
图5A-5D是示例根据本发明一个实施例的引线框形成过程的部分截面图；
图6是示例根据本发明一个实施例的形成一个扩散层的过程的示意截面图；
图7是示出根据本发明一个实施例，热处理一个引线框后，使用俄歇电子能谱(AES)进行的表面成分分析结果的图表；
图8A是示出对传统引线框进行喷盐试验结果的照片图像；
图8B是示出根据本发明一个实施例制造的引线框进行喷盐试验结果的照片图像；
图9是示例根据本发明另一个实施例的制造引线框方法的流程图；以及
图10是示例含有根据本发明原理制造的引线框的一个半导体封装的投影图。
具体实施方式
现在参考附图将更加详细地描述本发明，其中示出了示例的实施例。
图4是示例根据本发明一个实施例的制造引线框方法的流程图。图5A-5D是示例根据本发明一个实施例的处理和构建引线框的部分截面图。通过该工艺，在使用引线框进行封装半导体芯片之前，在引线框的基金属层上形成电镀层。
参考图4和5A-5D，对引线框以裸框的形式提供一个基金属层221。该基金属层221由技术上已知的合适金属形成，例如铜或合金42。
通过在基金属层221(S10)表面上电镀Ni或Ni合金，在上面形成一个Ni电镀层222。Ni电镀层222阻止基金属层221的金属成分例如Cu，Ni，或Fe扩散至引线框的表面中。
此后，通过在Ni电镀层222上电镀Pd或Pd合金，在上面形成一个Pd电镀层223a(S20)。Pd电镀层223a的Pd或Pd合金是一种含有非常高的焊接可沾性的金属，以及还用作保护Ni电镀层222的表面。
Ni电镀层222的Ni或Ni合金相对于Pd电镀层223a的Pd或Pd合金含有大的电势差。当Ni电镀层222和Pd电镀层223a暴露在空气中时，由于两层222和223a之间大的电势差，在Ni电镀层222和Pd电镀层223a中可以发生电流耦合，由此导致引线框的腐蚀。
既然Pd的淀积电势与氢的淀积电势类似，在淀积或电镀Pd电镀层223a过程中，大量的氢可以吸收并粘着在该区。吸收的氢导致Pd电镀层223a内应力的增加，这样，导致可缺陷，使得能够腐蚀引线框。
为解决这些问题，本发明提供了通过热处理Ni电镀层222和Pd电镀层223a形成一个金属扩散层223。金属扩散层223降低了Ni电镀层222和Pd电镀层223a之间的电势差，以及还将Pd电镀层223a中含有的氢释放到空气中。
通过该扩散过程，通过热处理Ni电镀层222和Pd电镀层223a，Ni电镀层222的某些Ni或Ni合金成分扩散到Pd电镀层223a中。同时，Pd电镀层223a的某些Pd或Pd合金成分扩散到Ni电镀层222中。结果，形成了其中包括某些Ni或Ni合金成分的Pd电镀层223a的一个化合物层，或者形成了Ni电镀层222和Pd电镀层223a的一个化合物层，其中Ni和Pd(或者它们的合金)结合在一起。其中结合Ni和Pd的化合物层是金属扩散层223(S30)。
注意由上面讨论的由传统方法形成的引线框在Ni电镀层222和Pd电镀层223a之间含有一个边界线，在它上面有大的电势差。然而，根据本发明形成的扩散层223含有的结构是，从Ni电镀层222的边界线Ni浓度逐渐降低，以及另一方面，从Ni电镀层222的边界线Pd浓度逐渐增加。
更具体而言，参考图4-6，扩散层223的结构是，通过热处理工艺(S31)，从下表面223”(它接触Ni电镀层222)到上表面223’，Pd浓度逐渐增加。因此，既然在Ni电镀层222和Pd电镀层223a之间(或扩散层223)不存在较大的电势差，由于电势差导致的腐蚀可以避免。
在金属扩散层223的上表面223’，优选Pd浓度为约5％-80％。注意如果Pd浓度小于5％，金属扩散层223的焊接可沾性变得不够。另外，如果Pd浓度超过80％，Pd的浓度梯度从下表面223”变得太陡，这可以导致Ni电镀层222和Pd电镀层223a之间的一个电势差。
当基金属层221由“合金42”形成时，既然Pd电镀层223a的Pd和Ni电镀层222的Fe或Ni之间的电势差可以减小到最小，热处理尤其有效。
进一步，当热处理Pd和Ni层时，在淀积Pd电镀层223a过程中引入的氢通过高温而活化，扩散到扩散层223的上表面，然后通过氢原子中间的反应释放到空气中。结果，可以降低在Pd电镀层223a中的氢的存在导致的应力，可以限制腐蚀，以及增加扩散层223的密度。
另外，当热处理含有高硬度的Ni和Pd层时，由于退火效应，Ni和Pd的分子结构变得一致，在基金属层221中，电镀过程中产生的内应力可以释放。因此，Ni电镀层222和扩散层223提高了延展性，通过再排列晶体结构而减小孔的数目，增加了电镀层结构的密度。
既然如果温度低于150℃，金属扩散层223不能够形成优化结构，热处理工艺的温度(S31)优选大于150℃。热处理工艺的温度优选低于900℃。这是因为如果温度超过900℃，能够形成一层氧化物层以及在金属扩散层223的上表面变得很厚，这样焊接可沾性变坏。很难去除该氧化物层。
热处理工艺时间优选小于20分钟。如果热处理进行大于20分钟，在金属扩散层223的上表面能够形成一层相当厚度的氧化物层。
当使用烘箱进行热处理工艺，热处理时间优选大于10秒。如果热处理进行小于10秒，不能够形成一个希望得到的金属扩散层223。如果由激光进行热处理，可以在短时间内形成金属扩散层223，可能小于10秒。因此，热处理时间优选足够形成扩散层223。
这些热处理条件主要设为考虑提供至少一个最小时间，用于传递金属成分扩散所需的活化能量，以及还用于避免破坏半导体封装。然而，用于扩散金属所需的能量还可以由在此没有描述的其它方法提供。
如图6所示，一层氧化物层223b有时可以形成在金属扩散层223上，作为通过热处理工艺(S31)氧化金属扩散层223的上表面223’的结果。氧化物层223b阻挡了在淀积Pd电镀层223a的过程中电镀层中吸收的氢的释放，以及降低了保护电镀层的密度和粘着性。
因此，如果热处理工艺后(S31，S31)，在金属扩散层223上存在一层氧化物层223b，优选进行一种物理或化学工艺(S33)，用于去除氧化物层223b。例如，氧化物层223b可以通过使用氩气和氧气的混合气体的等离子工艺去除，或者使用一种有机酸族其中加上HCl的镍活性溶剂。
热处理工艺之后，一保护电镀层224放置在金属扩散层223上。保护电镀层224优选由含有高抗氧化的贵金属形成。这样通过在金属扩散层223上一种贵金属保护电镀层，可以防止金属扩散层223表面的氧化。
保护电镀层224优选由Au或Au族合金形成。这里，Au族合金代表与Au含有类似特性的合金，例如Ag合金和包含Au以及一种选自于Ag，Co，Ti，Pt和Pd的Au合金。
根据本发明制作一个半导体封装方法的优点和进一步特征通过本发明下面示例的实施例或实验公开，但是本发明并不局限于此。
实验：
本实验使用的一个样品是一个使用54TOSP2合金42预电镀的引线框。预镀框架的制备如下：即，厚度80μ”(微时)的Ni电镀层222形成在合金42的基金属层221上，厚度0.5-0.8μ”的Pd电镀层223a形成在Ni电镀层222上，然后热处理Ni电镀层222和Pd电镀层223a，厚度0.8-1.5μ”的Au和Ag保护电镀层224形成在热处理的Pd电镀层223a上。
热处理工艺使用一个引线框卷到卷热处理装置进行，引线框供给速度为9m/分钟。热处理温度为690℃，提供氮氢气体到热处理装置中以防止Ni电镀层222和Pd电镀层223a的快速氧化。
1.在热处理后立即分析表面组成
在热处理后立即使用俄歇电子能谱(AES)分析引线框的表面组成。用于该分析的引线框在形成保护电镀层224之前。图7是示出根据本发明一个实施例，热处理一个引线框后，使用俄歇电子能谱(AES)进行的表面成分分析结果的图表。
如图7所示，在引线框的金属扩散层223的上表面Pd浓度为20％，并且Pd浓度向金属扩散层223的内边逐渐降低。即，金属扩散层223含有Pd浓度从下表面223’到上表面223”逐渐增加的配置，如热处理工艺的结果(S31)。
2.喷盐试验
通过喷盐试验进行抗腐蚀评价。腔室维持在温度35℃，5％的氯化钠溶液以40g/m2每24小时喷洒。这时，引线框在基金属层221上含有Ni电镀层222，Pd电镀层223a，金属扩散层223以及保护电镀层224。
图8A是示出对没有经过上面讨论的热处理的引线框进行喷盐试验结果的照片图像。参考图8A，在热处理前在引线框上存在许多腐蚀点C。
图8B是示出经过上面讨论的热处理的引线框进行喷盐试验结果的照片图像。参考图8B，在热处理后在引线框上几乎没有腐蚀点。
从上面的实验结果可以注意到，当引线框200经过热处理以形成上面描述的金属扩散层233时(在淀积保护电镀层224之前)，金属扩散层233的Pd浓度从下表面223’到上表面223”逐渐增加。结果，可以避免或基本上减小到最小引线框的腐蚀。
图9是根据本发明另一个实施例的制造引线框方法的流程图。
如图9所描述，制造引线框的方法包括：在一个基金属层(S100)上形成一个第一电镀层，热处理第一电镀层(S300)以形成一个扩散层，以及在第一电镀层(S400)上一层保护电镀层。第一电镀层优选包含一种Ni或Ni-Pd合金。
热处理操作(S300)包括通过热处理第一电镀层形成一层金属扩散层(S310)，以及去除金属扩散层上的氧化物层(330)。既然与根据上面描述的本发明第一实施例制作引线框的方法一致，这里，省略掉了关于热处理(S300)和形成保护电镀(S400)的详细描述。
优选地，第一电镀层包含一种比Ni更具有更高可沾性的材料。更具体地，第一电镀层优选地由包含Ni和Pd的合金形成，因为Pd具有超过Ni的可沾性。形成第一电镀层之后，进行一热处理操作。
作为选择，更优包括Pd或Pd合金的第二电镀层形成在第一电镀层上，当第一电镀层是一层Ni合金层时。随之在形成第一和第二电镀层后进行热处理工艺(S300)。
这里，热处理工艺(S300)包括形成一层金属扩散层，其中第二电镀层中Pd或Pd合金的某些成分扩散到第一电镀层，以及第一电镀层中Ni或Ni合金的某些成分扩散到第二电镀层。金属扩散层优选形成使得从Pd浓度接触第一电镀层的下表面到上表面逐渐增加。
图10是示例含有根据本发明原理制造的引线框200的一个半导体封装205的投影图。
参考图10，引线框200包括基金属层221，Ni电镀层222，金属扩散层223以及保护电镀层224。
基金属层221形成了引线框200的一个结构框架，由Ni和Fe，或Cu作为它的主要成分。根据本发明的一个实施例，基金属层221优选由“合金42”形成。
Ni电镀层222淀积或电镀在基金属层221上。Ni电镀层222由Ni或Ni合金形成，以及阻止基金属层221的合金42，Ni或Cu扩散到引线框的表面中。
金属扩散层223形成在Ni电镀层222上。金属扩散层223包括Pd和Ni，并且含有Pd浓度从接触Ni电镀层222的下表面到上表面逐渐增加的结构配置。
因此，根据本发明的金属扩散层223含有的结构使得从Ni电镀层222的边界线向上Ni浓度逐渐降低，从Ni电镀层222的边界线向上Pd浓度逐渐增加，不同于传统引线框结构，其中在含有互不同电势差的Ni电镀层和Pd电镀层之间形成一个边界。因此，可以限制由于Ni电镀层222和金属扩展层223之间的电势差引起的腐蚀。
如上面描述，在金属扩散层223的上表面223’，优选Pd浓度为约5％-80％。注意如果Pd浓度小于5％，金属扩散层223的焊接可沾性变得不够。相反，如果Pd浓度超过80％，Pd的浓度梯度从接触Ni电镀层222的金属扩散层223的下表面223”变得太陡，因此，在Ni电镀层222和Pd电镀层223a之间可能产生一个电势差。
根据上面描述的方法，金属扩散层223优选由一个热处理工艺形成。
即，结合图5A-5D如上面的描述，通过热处理Ni电镀层222和Pd电镀层223a，Ni电镀层222的部分Ni或Ni合金成分扩散到Pd电镀层223a中，以及Pd电镀层223a的部分Pd或Pd合金成分扩散到Ni电镀层222中。结果，Pd电镀层223a其中包括Ni或Ni合金成分，扩散层223中的Pd浓度从Ni电镀层222下面的边界向上逐渐增加。
另外，通过热处理，在淀积Pd电镀层223a过程中吸收的氢通过高温而活化，并通过氢原子中间的反应释放到空气中。结果，可以降低由氢导致的应力，以及增加金属扩散层223的密度，从而改进它的抗腐蚀特性。
另外，在热处理含有高硬度的Ni和Pd层过程中，由于退火效应，Ni和Pd的分子结构变得一致，在基金属层221中，电镀过程中产生的内应力可以释放。因此，Ni电镀层222和扩散层223提高了延展性，通过再排列晶体结构而减小孔的数目，增加了电镀层结构的密度。
保护电镀层224形成在金属扩散层223上。保护电镀层224保护金属扩散层223的暴露表面免于氧化。优选地，保护电镀层224由Au或Au族合金形成。这里，Au族合金代表与Au含有类似特性的合金，例如Ag合金和包含Au以及一种选自于Ag，Co，Ti，Pt和Pd的Au合金。
通过将一个半导体芯片50安装在含有上面结构的引线框200上，并电学上将半导体芯片连接到器件的电路末端，可以制作一个完整的半导体封装205。
如图10所示，示例的半导体封装作为实例，半导体芯片50密封在管芯垫210上，内引脚230和半导体芯片50通过导线252引线键合起来，外引脚240电学上连接到一个外部电路单元，例如一个印刷电路板。使用环氧树脂化合物255模塑后，半导体芯片50和内引脚230形成一个半导体封装205。图10中描述的特殊半导体封装205仅仅以一个实例示出，根据本发明的半导体封装并不局限于此。
根据本发明，一个金属扩散层，它的Pd浓度从下表面向上逐渐增加，可以在其上形成保护电镀层之前由热处理形成。这种配置降低了电镀层之间的电势差，这样，能够有效地防止引线框暴露表面的腐蚀。
此外，既然在本发明的高温热处理工艺中，淀积Pd层过程中吸收的氢释放到外面，电镀层的分子结构密度增加，可以进一步限制引线框的腐蚀。
尽管已经参考示例的实施例特别示出和描述了本发明，本领域的技术人员将会理解可以如下面的权利要求所定义的，在形式上和细节上进行各种变化，而不偏离本发明的精神和范围。

Claims (20)

1.一种提供用于半导体器件的引线框的方法，包括：
提供一个由金属的材料形成的基层；
在基层上电镀一层Ni或Ni合金层；
在Ni或Ni合金层上电镀一层Pd或Pd合金层；
热处理Ni或Ni合金层以及Pd或Pd合金层，由此至少在Pd或Pd合金层中形成一个扩散层，扩散层的金属成分是热扩散的；以及
在扩散层上形成一层保护电镀层。
2.根据权利要求1的方法，其中热处理在温度大于150℃下进行。
3.根据权利要求1的方法，其中Pd和Ni在Ni电镀层和Pd电镀层之间热扩散，从而形成扩散层，Pd的浓度从扩散层的下表面到扩散层的上面表面逐渐增加。
4.根据权利要求3的方法，其中在扩散层上表面的Pd浓度为5％-80％。
5.根据权利要求1的方法，进一步包括形成金属扩散层后，去掉在金属扩散层表面上形成的氧化物层。
6.根据权利要求1的方法，其中保护电镀层由Au或Au合金形成。
7.根据权利要求6的方法，其中形成Ni或Ni合金层厚度为20-80微时，形成Pd或Pd合金层厚度为0.5-0.8微时，由Au和Ag形成的保护电镀层厚度为0.8-1.5微时。
8.根据权利要求1的方法，其中基层由合金42形成。
9.一种提供用于半导体器件的引线框的方法，包括：
在由金属形成的一个基金属层上形成一个包括Ni合金的第一电镀层；
热处理第一电镀层，以及由此在第一电镀层中形成一个扩散层，该扩散层的金属成分在其中热扩散；以及，
在扩散层上形成一层保护电镀层。
10.根据权利要求9的方法，其中第一电镀层由一种Ni-Pd合金形成。
11.根据权利要求9的方法，进一步包括在第一电镀层上形成第二电镀层，第二电镀层包括Pd或Pd合金，以及在形成第一和第二电镀层后进行热处理步骤。
12.根据权利要求11的方法，其中Pd和Ni在Ni电镀层和Pb电镀层之间热扩散，从而形成扩散层，Pd的浓度从扩散层的下表面到扩散层的上面表面逐渐增加。
13.根据权利要求12的方法，其中在扩散层上表面的Pd浓度为5％-80％。
14.根据权利要求9的方法，其中热处理在温度大于150℃下进行。
15.根据权利要求9的方法，进一步包括形成扩散层后，去掉在扩散层表面上形成的氧化物层。
16.根据权利要求9的方法，其中保护电镀层由Au或Au合金形成。
17.根据权利要求9的方法，其中基层由合金42形成。
18.一种用于半导体器件的引线框，包括：
由金属的材料形成的基金属层；
在基金属层上的由Ni或Ni合金层形成的Ni电镀层；
在Ni电镀层上形成的包含Pd和Ni的扩散层，扩散层Pd的浓度从扩散层的下表面到扩散层的上表面逐渐增加；以及
在扩散层上形成的一层保护电镀层。
19.根据权利要求18的引线框，其中扩散层通过在Ni电镀层上形成一个Pd电镀层后，热处理引线框得到。
20.根据权利要求18的引线框，其中保护电镀层由Au或Au合金形成。
CNB200410098317XA 2004-04-16 2004-12-03 引线框以及制造该引线框的方法 Active CN100405564C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR26204/2004 2004-04-16
KR1020040026204A KR101038491B1 (ko) 2004-04-16 2004-04-16 리드프레임 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1684238A CN1684238A (zh) 2005-10-19
CN100405564C true CN100405564C (zh) 2008-07-23

Family

ID=35096818

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410098317XA Active CN100405564C (zh) 2004-04-16 2004-12-03 引线框以及制造该引线框的方法

Country Status (5)

Country Link
US (1) US7268021B2 (zh)
JP (1) JP2005311353A (zh)
KR (1) KR101038491B1 (zh)
CN (1) CN100405564C (zh)
TW (1) TWI347663B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038491B1 (ko) * 2004-04-16 2011-06-01 삼성테크윈 주식회사 리드프레임 및 그 제조 방법
WO2007034921A1 (ja) * 2005-09-22 2007-03-29 Enplas Corporation 電気接触子及び電気部品用ソケット
JP2012241260A (ja) * 2011-05-23 2012-12-10 Kanto Gakuin 電解パラジウム−リン合金めっき液、めっき被膜及びめっき製品
KR101646094B1 (ko) * 2011-12-12 2016-08-05 해성디에스 주식회사 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
CN102747393B (zh) * 2012-07-18 2016-04-06 环保化工科技有限公司 复合多层镍电镀层及其电镀方法
JP2015191748A (ja) * 2014-03-28 2015-11-02 エヌイーシー ショット コンポーネンツ株式会社 ガラスハーメチックコネクタ
JP6149786B2 (ja) * 2014-04-11 2017-06-21 豊田合成株式会社 半導体装置および半導体装置の製造方法
CN105489506B (zh) * 2016-01-12 2018-02-06 成都先进功率半导体股份有限公司 高焊线质量的芯片框架及其制造方法
JP6766282B1 (ja) * 2020-02-26 2020-10-07 松田産業株式会社 パラジウム−ニッケル合金めっき膜及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510197A (en) * 1993-04-28 1996-04-23 Mitsubishi Shindoh Co., Ltd. Lead frame material and lead frame for semiconductor device
US5684329A (en) * 1996-04-02 1997-11-04 Serizawa; Seiichi Lead frame for semiconductor device
JPH10163397A (ja) * 1996-11-27 1998-06-19 Mitsui High Tec Inc 半導体装置用リードフレームの製造方法
JPH11111909A (ja) * 1997-10-07 1999-04-23 Seiichi Serizawa 半導体装置用リードフレーム
US5958607A (en) * 1996-03-26 1999-09-28 Samsung Aerospace Industries, Ltd. Lead frame for semiconductor device
US6194777B1 (en) * 1998-06-27 2001-02-27 Texas Instruments Incorporated Leadframes with selective palladium plating

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145848A (ja) * 1985-12-20 1987-06-29 Fujitsu Ltd 半導体装置の製造方法
JP2543619B2 (ja) * 1990-09-05 1996-10-16 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
US5820721A (en) * 1991-07-17 1998-10-13 Beane; Alan F. Manufacturing particles and articles having engineered properties
US5453293A (en) * 1991-07-17 1995-09-26 Beane; Alan F. Methods of manufacturing coated particles having desired values of intrinsic properties and methods of applying the coated particles to objects
US5675177A (en) * 1995-06-26 1997-10-07 Lucent Technologies Inc. Ultra-thin noble metal coatings for electronic packaging
JPH1022444A (ja) * 1996-07-08 1998-01-23 Daido Steel Co Ltd 耐食性に優れたＰｄめっきＦｅーＮｉ合金系リードフレーム材およびその製造方法
JPH1022433A (ja) * 1996-07-08 1998-01-23 Daido Steel Co Ltd 耐食性に優れたＦｅ─Ｃｒ合金系リードフレーム材およびその製造方法
JPH1022429A (ja) * 1996-07-08 1998-01-23 Daido Steel Co Ltd 打ち抜き性に優れたリードフレーム材およびその製造方法
JPH10261754A (ja) * 1997-03-18 1998-09-29 Daido Steel Co Ltd 端子用素板とその製造方法
JPH1117089A (ja) * 1997-06-23 1999-01-22 Mitsui High Tec Inc リードフレームの製造方法および半導体装置の製造方法
JPH11186483A (ja) * 1997-12-22 1999-07-09 Seiichi Serizawa 半導体装置用リードフレーム
JP2000077593A (ja) * 1998-08-27 2000-03-14 Hitachi Cable Ltd 半導体用リードフレーム
WO2002023618A1 (fr) * 2000-09-18 2002-03-21 Nippon Steel Corporation Fil de connexion de semi-conducteur et son procede de fabrication
US20020192492A1 (en) * 2001-05-11 2002-12-19 Abys Joseph Anthony Metal article coated with near-surface doped tin or tin alloy
JP2002368168A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
KR100705950B1 (ko) * 2001-12-21 2007-04-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR100833934B1 (ko) * 2002-01-24 2008-05-30 삼성테크윈 주식회사 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100998042B1 (ko) * 2004-02-23 2010-12-03 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
KR101038491B1 (ko) * 2004-04-16 2011-06-01 삼성테크윈 주식회사 리드프레임 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510197A (en) * 1993-04-28 1996-04-23 Mitsubishi Shindoh Co., Ltd. Lead frame material and lead frame for semiconductor device
US5958607A (en) * 1996-03-26 1999-09-28 Samsung Aerospace Industries, Ltd. Lead frame for semiconductor device
US5684329A (en) * 1996-04-02 1997-11-04 Serizawa; Seiichi Lead frame for semiconductor device
JPH10163397A (ja) * 1996-11-27 1998-06-19 Mitsui High Tec Inc 半導体装置用リードフレームの製造方法
JPH11111909A (ja) * 1997-10-07 1999-04-23 Seiichi Serizawa 半導体装置用リードフレーム
US6194777B1 (en) * 1998-06-27 2001-02-27 Texas Instruments Incorporated Leadframes with selective palladium plating

Also Published As

Publication number Publication date
CN1684238A (zh) 2005-10-19
TWI347663B (en) 2011-08-21
KR101038491B1 (ko) 2011-06-01
US7268021B2 (en) 2007-09-11
JP2005311353A (ja) 2005-11-04
TW200536092A (en) 2005-11-01
US20050233566A1 (en) 2005-10-20
KR20050100966A (ko) 2005-10-20

Similar Documents

Publication Publication Date Title
US5360991A (en) Integrated circuit devices with solderable lead frame
US5675177A (en) Ultra-thin noble metal coatings for electronic packaging
US20020104682A1 (en) Ag-pre-plated lead frame for semiconductor package
US20060001132A1 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
CA2118758C (en) Lead frame for integrated circuits
CN100483707C (zh) 用于半导体器件的引线框架
KR101224935B1 (ko) 반도체 장치용 리드프레임
CN100405564C (zh) 引线框以及制造该引线框的方法
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
TWI381505B (zh) 導線架與利用此導線架製造半導體封裝的方法
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
CN101159253A (zh) 凸块下金属层结构、晶圆结构与该晶圆结构的形成方法
US6758387B1 (en) Solder coated material and method for its manufacture
Kadija et al. Thin Multilayer Palladium Coatings for Semiconductor Packaging Applications, Part I: Solderability
CN105489506B (zh) 高焊线质量的芯片框架及其制造方法
KR100209264B1 (ko) 반도체 리드 프레임
KR19980074509A (ko) 다중 도금층을 가진 반도체 리드프레임
KR100548011B1 (ko) 반도체 리드 프레임
CN117673009A (zh) 导电连接的金属柱
CN117673010A (zh) 连接柱
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JPH09291377A (ja) 被膜を備えた物品
JPH1197577A (ja) 半導体装置用ステムの製造方法
WO2007074351A1 (en) Substrate with contact studs of improved quality

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MDS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG TECHWIN CO., LTD.

Effective date: 20140722

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140722

Address after: Gyeongnam, South Korea

Patentee after: MDS Co., Ltd.

Address before: Gyeongnam, South Korea

Patentee before: Samsung TECHWIN Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: HAICHEDIACE CO., LTD.

Free format text: FORMER NAME: MDS CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeongnam, South Korea

Patentee after: Marine origin Supreme Being Ace Co., Ltd.

Address before: Gyeongnam, South Korea

Patentee before: MDS Co., Ltd.