JP4489193B2 - 多層メッキリードフレーム - Google Patents
多層メッキリードフレーム Download PDFInfo
- Publication number
- JP4489193B2 JP4489193B2 JP02812398A JP2812398A JP4489193B2 JP 4489193 B2 JP4489193 B2 JP 4489193B2 JP 02812398 A JP02812398 A JP 02812398A JP 2812398 A JP2812398 A JP 2812398A JP 4489193 B2 JP4489193 B2 JP 4489193B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- lead frame
- alloy
- layer
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85464—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
【０００１】
【発明の属する技術分野】
本発明はリードフレームに係り、より詳細には鉄合金素材の基板に先メッキフレーム工程が適用できるようにメッキ層の構造を改善した多層メッキリードフレームに関する。
【０００２】
【従来の技術】
半導体リードフレームは半導体チップと共に半導体パッケージを成す中心構成要素の１つであって、半導体パッケージの内部と外部とを連結する導線の役割と半導体チップを支持する支持体の役割をする。このような半導体リードフレームは通常、スタンピング方式またはエッチング方式により製造される。
【０００３】
スタンピング方式はプレス金型装置を利用して薄板の素材を所定形状に製造する方法であって、これはリードフレームを大量生産する場合に主に適用される。
【０００４】
エッチング方式は化学薬品を利用して素材の局所部位を腐蝕させる化学的食刻方法により所定形状に製造する方法であって、リードフレームを少量生産する場合に主に適用される。
【０００５】
前記した２つの製造方法中何れか１つの方法により製造される半導体リードフレームは基板に実装される形態等によって多様な構造を有するが、一般的な構造は図１に示した通りである。
【０００６】
図１は一般的なリードフレームの構造を示す図面である。具体的に、記憶素子のチップを搭載して静的の状態に維持させるダイパッド１１、ワイヤボンディングによりチップと連結される内部リード１２及び外部回路との連結のための外部リード１３を含む構造よりなっている。
【０００７】
このような構造を有する半導体リードフレームは半導体の他の部品、例えば記憶素子のチップなどとの組立過程を経て半導体パッケージを成す。
【０００８】
前記半導体の組立過程中半導体チップとリードフレームの内部リードとのワイヤボンディングを改善するために、ダイパッド１１と内部リード１２に所定の特性を有する金属素材をメッキする場合が多い。またハンダ付け性向上のために外部リード１３の一定部位にハンダメッキ(Ｓｎ-Ｐｄ)を行なう。
【０００９】
しかし、前記ハンダメッキ過程においてメッキ液が内部リード１２の領域にまで浸透する場合が頻繁に発生するので、これを除去するための追加工程を必ず経るべきであるという問題点があった。
【００１０】
このような問題点を解決するために提案されたのが先メッキフレーム方法である。この方法によれば、半導体パッケージ工程前に基板にハンダ付け濡れ性が良好な素材をあらかじめ塗布してメッキ層を形成する方法である。このような方法により製造されたメッキ層の構造は図２、図３及び図４に示した通りである。
【００１１】
図２を参照すると、リードフレームはＣｕ基板２１の上にＮｉメッキ層２２と、ＰｄまたはＰｄ／Ｎｉ合金メッキ層２３が順次積層されている多層構造のメッキ層から成る。
【００１２】
図３に示したリードフレームはＣｕ基板３１の上にＮｉメッキ層３２とＰｄ／Ｎｉ合金メッキ層３３が順次積層されており、前記Ｐｄ／Ｎｉ合金メッキ層３３の上部にＮｉメッキ層３４とＰｄメッキ層３５が順次形成されている多層構造のメッキ層を具備している。
【００１３】
図４に示したリードフレームはＣｕ基板４１の上にＮｉメッキ層４２と、ＰｄまたはＡｕメッキ層４３が順次積層されている。そして前記ＰｄまたはＡｕメッキ層４３の上部にはＰｄ／Ｎｉ合金メッキ層４４、ＰｄまたはＡｕメッキ層４３エ及びＰｄメッキ層４５が順次形成されている構造を成す。
【００１４】
ところが、前記図２乃至図４に示したリードフレームは基板の素材がＣｕまたはＣｕ合金の場合に先メッキフレーム方法を適用して製造しており、Ｎｉ等の元素を少量含有している鉄合金素材である合金４２素材には適用が難しかった。合金４２はＮｉ、Ｆｅ及び少量の他の元素よりなり、リードフレームの基板素材として広く使われるが、塩水雰囲気下の組立工程中に発生する腐蝕がひどいという問題点があった。これは合金４２素材の鉄系合金とメッキ層成分のＰｄの電気化学ポテンシャルの差が大きいためにガルバーニ腐蝕現象を起こすことによる。
【００１５】
【発明が解決しようとする課題】
本発明の目的は前記問題点を解決するためにメッキ層の構造を改善することによって、ハンダ付け性とワイヤボンディング性に優れているばかりでなく、非常に耐腐食性にも優れたリードフレームを提供することである。
【００１６】
【発明を解決するための手段】
前記目的を達成するために本発明では、鉄系合金素材の基板上に第１貴金属メッキ層、中間メッキ層及び第２貴金属メッキ層が順次積層されていることを特徴とする多層メッキリードフレームを提供する。
【００１７】
前記中間メッキ層は銅メッキ層とニッケルメッキ層よりなる。
【００１８】
【発明の実施の形態】
本発明は鉄合金素材の基板上に貴金属またはその合金を予めメッキすることにその特徴がある。このような貴金属メッキ層形成以後に中間メッキと最外郭メッキ層を形成して全体的なメッキ層構造が完成するようになる。この際中間メッキ層と最外郭メッキ層の間にはパラジウムメッキ層が形成できる。ここでパラジウムメッキ層は全体的なメッキ層表面の照度を向上させるだけでなく、中間メッキ層と最外郭メッキ層との密着性を向上させてハンダ付け性、ワイヤボンディングなどの特性を向上させる役割をする。
【００１９】
［基本的な原理］ワグナー混合電極理論を参照して、本発明の基本的な原理を説明する。
【００２０】
電気化学分野において、金属の腐食速度は一般的に下記の数式１に示される。
【００２１】
【数１】
i=i0exp(ΔE/β)
ここで、i0は交換電流密度、βはターフェル係数、ΔEは酸化反応電位と還元反応電位の差である。
【００２２】
混合電極理論によると、金属の腐食反応は酸化反応と還元反応よりなっている。そして腐食反応速度は酸化反応速度と還元反応速度が同一である時決定される。
【００２３】
金属の腐食反応は数式１のΔEと電流密度iとの関係を片対数形式で示した図５のエバンスダイアグラムより容易に分かる。
【００２４】
一般的に原子がvを有する金属Mの腐食は下記酸化反応と還元反応により起こる。
【００２５】
酸化反応(リードフレーム/メッキ層の界面)：M＝Mv+＋ve-
還元反応(メッキ層/外部大気の界面)；O2＋2H2O＋4e-＝4(OH)-
金属の腐食速度は酸化反応の“ΔE vs．log I”カーブを還元反応の“ΔE vs．log i”カーブが相接する点から決定される。
【００２６】
金属の腐食速度を落とすためには酸化反応及び還元反応の速度を各々落とすべきである。しかし、通常的な塩水雰囲気下で還元反応は酸素還元反応に固定されている。従って、金属の腐食速度を落とすためには金属の酸化反応速度を変化させる必要がある。
【００２７】
前述したように、金属酸化反応は主にリードフレームと第１メッキ層間の界面から起こる。従って第１メッキ層の電気化学ポテンシャルの大きさは非常に重要である。腐食速度は酸化反応と還元反応の電気化学ポテンシャルの差が小さくなるほど減少される。
【００２８】
例えば、図５から分かるように金属の電気化学ポテンシャルがＭｎ、Ｆｅ、Ｃｕ及びＰｄの順序で増加する。そして、全体的な金属腐食速度がＭｎ、Ｆｅ、Ｃｕ及びＰｄの順序で顕著に減少する。
【００２９】
基本的な原理として段落００１９から段落００２８にて説明した、このような原理を利用して本発明では鉄リードフレーム上部にパラジウム等のような貴金属ストライク層をメッキし、その上部に従来の手法と同様にメッキ層を順次積層して酸化反応速度を落とし、これにより全体的な腐食速度を減少させている。
【００３０】
以下、図６を参照して、本発明の好ましい実施例によるリードフレームの構造を調べる。
【００３１】
鉄合金素材の基板６１の上部に形成された第１貴金属メッキ層６２はＰｄ、Ａｕ、Ｐｔ、Ｒｈ、Ｒｕ及びＡｇの中選択された金属またはこれらの合金よりなる。この際前記基板６１の厚さは０.０１乃至５ｍｍある。
【００３２】
前記第１貴金属合金の具体的な例には、合金総重量に対して５０％未満のＡｕ成分を有するＰｄ−Ａｕ合金、全体組成において５０％未満のＣｏ成分を有するＰｄ−Ｃｏ合金、全体組成において５０％未満のＷ成分を有するＰｄ−Ｗ合金、全体組成において５０％未満のＴｉ成分を有するＰｄ−Ｔｉ合金、全体組成において５０％未満のＳｎ成分を有するＰｄ−Ｓｎ合金、全体組成において５０％未満のＮｉ成分を有するＰｄ−Ｎｉ合金、全体組成において５０％未満のＭｏ成分を有するＰｄ−Ｍｏ合金などがある。第１貴金属メッキ層は前述したように酸化反応と還元反応の電気化学ポテンシャル差を減らすことによって耐腐食性を向上させる役割をするが、適正な厚さは０．０１乃至１０μｍである。
【００３３】
前記第１貴金属メッキ層６２の上部に形成されている銅メッキ層６３は銅または合金重量に対し５０％未満のＳｎ、Ｎｉ、Ｍｏ、Ｍｎ及びＣｏの中選択された、少なくとも１種の金属が添加された銅合金よりなる。この層の厚さは０．０１乃至１０μｍであることが望ましい。
【００３４】
前記銅メッキ層６３は第１貴金属メッキ層６２とニッケルメッキ層６４の間の密着性を向上させ、基板素材の金属原子が広がることを防止する役割をする。
【００３５】
ニッケルメッキ層６４は中間層であって、銅原子が最外郭表面まで広がって銅酸化物や銅黄化物のような反応性銅化合物を生成することを防止するために形成してある。このようなニッケルメッキ層６４はニッケルまたは合金総重量に対し５０％未満のＣｕ、Ｓｎ、Ｍｏ、Ｍｎ、Ｃｏ及びＷの中選択された、少なくとも１種の金属が添加されたニッケル合金よりなる。そして前記ニッケルメッキ層６４の厚さは０．０１乃至１０μｍであることが望ましい。
【００３６】
前記ニッケルメッキ層６４の上部に形成されたパラジウムメッキ層６５はパラジウムまたはＭｏ、Ｗ、Ｔｉ、Ｓｎ、Ｎｉ、Ａｇ、Ａｕ及びＣｏの中選択された、少なくとも１種の金属パラジウム合金を利用して０．０１乃至１０μｍの厚さで形成する。前記パラジウムメッキ層６５はニッケルメッキ層６４の表面の気孔を隠して表面粗度を均一化させられるので、後続に形成される最外郭メッキ層の厚さを均一に維持する作用をする。
【００３７】
前述のようなパラジウムメッキ層６５を形成すると、塩水雰囲気下での局部腐食現象が著しく減少する。そしてニッケルメッキ層５４と最外郭メッキ層の第２貴金属メッキ層６２′の間の結合力が増大する。このように２つの層間の結合力が増大すると、リードフレームのパッド上に半導体チップを実装した後の後続工程のトリミング過程及びフォーミング過程で亀裂が発生したり、またはこの亀裂によって生成された隙間がさらに大きくなる現象を最小化できる。その結果、耐腐食性が非常に向上するだけでなく、ニッケルメッキ層６４のニッケルが広がることを防止することによってハンダ付け性とワイヤボンディングも向上する。
【００３８】
前記パラジウムメッキ層６５の上部に形成された第２貴金属メッキ層６２′はＰｄ、Ａｕ、Ｐｔ、Ａｇ、Ｒｕ及びＲｈの中選択された金属またはこれらの合金よりなる。この層の役割は下部層を保護する最外郭メッキ層であって、全体メッキ層の酸化防止とハンダ付け性、ワイヤボンディング性などを向上させる役割を果たす。
【００３９】
前記第２貴金属メッキ層６２´の厚さは０．０１乃至１０μｍであることが望ましい。
【００４０】
前記のような構造を有するリードフレームにおいて、メッキされる部位はワイヤボンディング領域またはこの 領域を含んだリードフレーム全体である。
【００４１】
以下、本発明を実施例を挙げて詳細に説明するが、本発明が下記実施例にだけ限定されることではない。
【００４２】
鉄−ニッケル基板を前処理した後、約３μインチのパラジウムストライクメッキ層を形成した。前記パラジウムストライクメッキ層上部に約２μｍの厚さで銅をメッキした後、ニッケルとニッケル−パラジウム合金を順次メッキして約１μｍ厚さのニッケルメッキ層と３μインチのニッケル−パラジウム合金メッキ層を形成した。次いで、前記ニッケル−パラジウム合金メッキの上部に約３μインチのパラジウムメッキ層を形成した。
【００４３】
ここでパラジウムとニッケル-パラジウムメッキ液としてはMo.GL-2(S)(Degussa社)溶液を、銅メッキ液としてはピロリン酸塩銅(Copper pyrophosphate;豊元化学製)溶液を、そしてニッケルメッキ液としてはMo.6450(Degussa社)を各々使用した。
【００４４】
以下比較例について説明する。
【００４５】
合金４２基板を前処理した後、この基板上に銅、ニッケル及びパラジウムを順次メッキして３層メッキ層構造を有するリードフレームを完成した。
【００４６】
以下別の比較例について説明する。
【００４７】
合金４２基板を前処理した後、この基板上にニッケル、銅、ニッケル及びパラジウムを順次メッキして４層メッキ層構造を有するリードフレームを完成した。
【００４８】
前記実施例及び２つの比較例によって製造された多層リードフレームのハンダ付け性実験(solderability test:MIL-STD-883D、Method 2003.7)、塩水噴霧実験(salt water spray test:MIL-STD-883D、Method 1009.8)、ワイヤボンディング実験を実施した。その結果を下記の表１に示した。
【００４９】
【表１】
【００５０】
上記の表１より、実施例に従って製造されたリードフレームは２つの比較例によって製造されたリードフレームに比べてハンダ付け性、ワイヤボンディング性及び耐腐食性に優れていることが分かった。
【００５１】
【発明の効果】
本発明によるリードフレームはワイヤボンディング性、耐腐食性、ハンダ付け性などの諸特性が非常に向上するため、半導体パッケージ工程において高い収益率が期待でき、製品の生産性を向上させる。
【図面の簡単な説明】
【図１】通常的なリードフレームの構造を概略的に示した平面図である。
【図２】従来の技術によるリードフレームのメッキ層構造を示した図面である。
【図３】従来の技術によるリードフレームのメッキ層構造を示した図面である。
【図４】従来の技術によるリードフレームのメッキ層構造を示した図面である。
【図５】エバンスダイアグラム(Evans diagram)を示した図面である。
【図６】本発明によるリードフレームのメッキ層構造を概略的に示した断面図である。
【符号の説明】
１１ ダイパッド
１２ 内部リード
１３ 外部リード
２１ Ｃｕ基板
２２ Ｎｉメッキ層
２３ ＰｄまたはＰｄ／Ｎｉ合金メッキ層
３１ Ｃｕ基板
３２ Ｎｉメッキ層
３３ Ｐｄ／Ｎｉ合金メッキ層
３４ Ｎｉメッキ層
３５ Ｐｄメッキ層
４１ Ｃｕ基板
４２ Ｎｉメッキ層
４３ Ａｕメッキ層
４３′ ＰｄまたはＡｕメッキ層
４４ Ｐｄ／Ｎｉ合金メッキ層
４５ Ｐｄメッキ層
６１ 鉄合金基板
６２ 第１貴金属メッキ層
６２′ 第２貴金属メッキ層
６３ 銅メッキ層
６４ ニッケルメッキ層
６５ パラジウムメッキ層
【発明の属する技術分野】
本発明はリードフレームに係り、より詳細には鉄合金素材の基板に先メッキフレーム工程が適用できるようにメッキ層の構造を改善した多層メッキリードフレームに関する。
【０００２】
【従来の技術】
半導体リードフレームは半導体チップと共に半導体パッケージを成す中心構成要素の１つであって、半導体パッケージの内部と外部とを連結する導線の役割と半導体チップを支持する支持体の役割をする。このような半導体リードフレームは通常、スタンピング方式またはエッチング方式により製造される。
【０００３】
スタンピング方式はプレス金型装置を利用して薄板の素材を所定形状に製造する方法であって、これはリードフレームを大量生産する場合に主に適用される。
【０００４】
エッチング方式は化学薬品を利用して素材の局所部位を腐蝕させる化学的食刻方法により所定形状に製造する方法であって、リードフレームを少量生産する場合に主に適用される。
【０００５】
前記した２つの製造方法中何れか１つの方法により製造される半導体リードフレームは基板に実装される形態等によって多様な構造を有するが、一般的な構造は図１に示した通りである。
【０００６】
図１は一般的なリードフレームの構造を示す図面である。具体的に、記憶素子のチップを搭載して静的の状態に維持させるダイパッド１１、ワイヤボンディングによりチップと連結される内部リード１２及び外部回路との連結のための外部リード１３を含む構造よりなっている。
【０００７】
このような構造を有する半導体リードフレームは半導体の他の部品、例えば記憶素子のチップなどとの組立過程を経て半導体パッケージを成す。
【０００８】
前記半導体の組立過程中半導体チップとリードフレームの内部リードとのワイヤボンディングを改善するために、ダイパッド１１と内部リード１２に所定の特性を有する金属素材をメッキする場合が多い。またハンダ付け性向上のために外部リード１３の一定部位にハンダメッキ(Ｓｎ-Ｐｄ)を行なう。
【０００９】
しかし、前記ハンダメッキ過程においてメッキ液が内部リード１２の領域にまで浸透する場合が頻繁に発生するので、これを除去するための追加工程を必ず経るべきであるという問題点があった。
【００１０】
このような問題点を解決するために提案されたのが先メッキフレーム方法である。この方法によれば、半導体パッケージ工程前に基板にハンダ付け濡れ性が良好な素材をあらかじめ塗布してメッキ層を形成する方法である。このような方法により製造されたメッキ層の構造は図２、図３及び図４に示した通りである。
【００１１】
図２を参照すると、リードフレームはＣｕ基板２１の上にＮｉメッキ層２２と、ＰｄまたはＰｄ／Ｎｉ合金メッキ層２３が順次積層されている多層構造のメッキ層から成る。
【００１２】
図３に示したリードフレームはＣｕ基板３１の上にＮｉメッキ層３２とＰｄ／Ｎｉ合金メッキ層３３が順次積層されており、前記Ｐｄ／Ｎｉ合金メッキ層３３の上部にＮｉメッキ層３４とＰｄメッキ層３５が順次形成されている多層構造のメッキ層を具備している。
【００１３】
図４に示したリードフレームはＣｕ基板４１の上にＮｉメッキ層４２と、ＰｄまたはＡｕメッキ層４３が順次積層されている。そして前記ＰｄまたはＡｕメッキ層４３の上部にはＰｄ／Ｎｉ合金メッキ層４４、ＰｄまたはＡｕメッキ層４３エ及びＰｄメッキ層４５が順次形成されている構造を成す。
【００１４】
ところが、前記図２乃至図４に示したリードフレームは基板の素材がＣｕまたはＣｕ合金の場合に先メッキフレーム方法を適用して製造しており、Ｎｉ等の元素を少量含有している鉄合金素材である合金４２素材には適用が難しかった。合金４２はＮｉ、Ｆｅ及び少量の他の元素よりなり、リードフレームの基板素材として広く使われるが、塩水雰囲気下の組立工程中に発生する腐蝕がひどいという問題点があった。これは合金４２素材の鉄系合金とメッキ層成分のＰｄの電気化学ポテンシャルの差が大きいためにガルバーニ腐蝕現象を起こすことによる。
【００１５】
【発明が解決しようとする課題】
本発明の目的は前記問題点を解決するためにメッキ層の構造を改善することによって、ハンダ付け性とワイヤボンディング性に優れているばかりでなく、非常に耐腐食性にも優れたリードフレームを提供することである。
【００１６】
【発明を解決するための手段】
前記目的を達成するために本発明では、鉄系合金素材の基板上に第１貴金属メッキ層、中間メッキ層及び第２貴金属メッキ層が順次積層されていることを特徴とする多層メッキリードフレームを提供する。
【００１７】
前記中間メッキ層は銅メッキ層とニッケルメッキ層よりなる。
【００１８】
【発明の実施の形態】
本発明は鉄合金素材の基板上に貴金属またはその合金を予めメッキすることにその特徴がある。このような貴金属メッキ層形成以後に中間メッキと最外郭メッキ層を形成して全体的なメッキ層構造が完成するようになる。この際中間メッキ層と最外郭メッキ層の間にはパラジウムメッキ層が形成できる。ここでパラジウムメッキ層は全体的なメッキ層表面の照度を向上させるだけでなく、中間メッキ層と最外郭メッキ層との密着性を向上させてハンダ付け性、ワイヤボンディングなどの特性を向上させる役割をする。
【００１９】
［基本的な原理］ワグナー混合電極理論を参照して、本発明の基本的な原理を説明する。
【００２０】
電気化学分野において、金属の腐食速度は一般的に下記の数式１に示される。
【００２１】
【数１】
i=i0exp(ΔE/β)
ここで、i0は交換電流密度、βはターフェル係数、ΔEは酸化反応電位と還元反応電位の差である。
【００２２】
混合電極理論によると、金属の腐食反応は酸化反応と還元反応よりなっている。そして腐食反応速度は酸化反応速度と還元反応速度が同一である時決定される。
【００２３】
金属の腐食反応は数式１のΔEと電流密度iとの関係を片対数形式で示した図５のエバンスダイアグラムより容易に分かる。
【００２４】
一般的に原子がvを有する金属Mの腐食は下記酸化反応と還元反応により起こる。
【００２５】
酸化反応(リードフレーム/メッキ層の界面)：M＝Mv+＋ve-
還元反応(メッキ層/外部大気の界面)；O2＋2H2O＋4e-＝4(OH)-
金属の腐食速度は酸化反応の“ΔE vs．log I”カーブを還元反応の“ΔE vs．log i”カーブが相接する点から決定される。
【００２６】
金属の腐食速度を落とすためには酸化反応及び還元反応の速度を各々落とすべきである。しかし、通常的な塩水雰囲気下で還元反応は酸素還元反応に固定されている。従って、金属の腐食速度を落とすためには金属の酸化反応速度を変化させる必要がある。
【００２７】
前述したように、金属酸化反応は主にリードフレームと第１メッキ層間の界面から起こる。従って第１メッキ層の電気化学ポテンシャルの大きさは非常に重要である。腐食速度は酸化反応と還元反応の電気化学ポテンシャルの差が小さくなるほど減少される。
【００２８】
例えば、図５から分かるように金属の電気化学ポテンシャルがＭｎ、Ｆｅ、Ｃｕ及びＰｄの順序で増加する。そして、全体的な金属腐食速度がＭｎ、Ｆｅ、Ｃｕ及びＰｄの順序で顕著に減少する。
【００２９】
基本的な原理として段落００１９から段落００２８にて説明した、このような原理を利用して本発明では鉄リードフレーム上部にパラジウム等のような貴金属ストライク層をメッキし、その上部に従来の手法と同様にメッキ層を順次積層して酸化反応速度を落とし、これにより全体的な腐食速度を減少させている。
【００３０】
以下、図６を参照して、本発明の好ましい実施例によるリードフレームの構造を調べる。
【００３１】
鉄合金素材の基板６１の上部に形成された第１貴金属メッキ層６２はＰｄ、Ａｕ、Ｐｔ、Ｒｈ、Ｒｕ及びＡｇの中選択された金属またはこれらの合金よりなる。この際前記基板６１の厚さは０.０１乃至５ｍｍある。
【００３２】
前記第１貴金属合金の具体的な例には、合金総重量に対して５０％未満のＡｕ成分を有するＰｄ−Ａｕ合金、全体組成において５０％未満のＣｏ成分を有するＰｄ−Ｃｏ合金、全体組成において５０％未満のＷ成分を有するＰｄ−Ｗ合金、全体組成において５０％未満のＴｉ成分を有するＰｄ−Ｔｉ合金、全体組成において５０％未満のＳｎ成分を有するＰｄ−Ｓｎ合金、全体組成において５０％未満のＮｉ成分を有するＰｄ−Ｎｉ合金、全体組成において５０％未満のＭｏ成分を有するＰｄ−Ｍｏ合金などがある。第１貴金属メッキ層は前述したように酸化反応と還元反応の電気化学ポテンシャル差を減らすことによって耐腐食性を向上させる役割をするが、適正な厚さは０．０１乃至１０μｍである。
【００３３】
前記第１貴金属メッキ層６２の上部に形成されている銅メッキ層６３は銅または合金重量に対し５０％未満のＳｎ、Ｎｉ、Ｍｏ、Ｍｎ及びＣｏの中選択された、少なくとも１種の金属が添加された銅合金よりなる。この層の厚さは０．０１乃至１０μｍであることが望ましい。
【００３４】
前記銅メッキ層６３は第１貴金属メッキ層６２とニッケルメッキ層６４の間の密着性を向上させ、基板素材の金属原子が広がることを防止する役割をする。
【００３５】
ニッケルメッキ層６４は中間層であって、銅原子が最外郭表面まで広がって銅酸化物や銅黄化物のような反応性銅化合物を生成することを防止するために形成してある。このようなニッケルメッキ層６４はニッケルまたは合金総重量に対し５０％未満のＣｕ、Ｓｎ、Ｍｏ、Ｍｎ、Ｃｏ及びＷの中選択された、少なくとも１種の金属が添加されたニッケル合金よりなる。そして前記ニッケルメッキ層６４の厚さは０．０１乃至１０μｍであることが望ましい。
【００３６】
前記ニッケルメッキ層６４の上部に形成されたパラジウムメッキ層６５はパラジウムまたはＭｏ、Ｗ、Ｔｉ、Ｓｎ、Ｎｉ、Ａｇ、Ａｕ及びＣｏの中選択された、少なくとも１種の金属パラジウム合金を利用して０．０１乃至１０μｍの厚さで形成する。前記パラジウムメッキ層６５はニッケルメッキ層６４の表面の気孔を隠して表面粗度を均一化させられるので、後続に形成される最外郭メッキ層の厚さを均一に維持する作用をする。
【００３７】
前述のようなパラジウムメッキ層６５を形成すると、塩水雰囲気下での局部腐食現象が著しく減少する。そしてニッケルメッキ層５４と最外郭メッキ層の第２貴金属メッキ層６２′の間の結合力が増大する。このように２つの層間の結合力が増大すると、リードフレームのパッド上に半導体チップを実装した後の後続工程のトリミング過程及びフォーミング過程で亀裂が発生したり、またはこの亀裂によって生成された隙間がさらに大きくなる現象を最小化できる。その結果、耐腐食性が非常に向上するだけでなく、ニッケルメッキ層６４のニッケルが広がることを防止することによってハンダ付け性とワイヤボンディングも向上する。
【００３８】
前記パラジウムメッキ層６５の上部に形成された第２貴金属メッキ層６２′はＰｄ、Ａｕ、Ｐｔ、Ａｇ、Ｒｕ及びＲｈの中選択された金属またはこれらの合金よりなる。この層の役割は下部層を保護する最外郭メッキ層であって、全体メッキ層の酸化防止とハンダ付け性、ワイヤボンディング性などを向上させる役割を果たす。
【００３９】
前記第２貴金属メッキ層６２´の厚さは０．０１乃至１０μｍであることが望ましい。
【００４０】
前記のような構造を有するリードフレームにおいて、メッキされる部位はワイヤボンディング領域またはこの 領域を含んだリードフレーム全体である。
【００４１】
以下、本発明を実施例を挙げて詳細に説明するが、本発明が下記実施例にだけ限定されることではない。
【００４２】
鉄−ニッケル基板を前処理した後、約３μインチのパラジウムストライクメッキ層を形成した。前記パラジウムストライクメッキ層上部に約２μｍの厚さで銅をメッキした後、ニッケルとニッケル−パラジウム合金を順次メッキして約１μｍ厚さのニッケルメッキ層と３μインチのニッケル−パラジウム合金メッキ層を形成した。次いで、前記ニッケル−パラジウム合金メッキの上部に約３μインチのパラジウムメッキ層を形成した。
【００４３】
ここでパラジウムとニッケル-パラジウムメッキ液としてはMo.GL-2(S)(Degussa社)溶液を、銅メッキ液としてはピロリン酸塩銅(Copper pyrophosphate;豊元化学製)溶液を、そしてニッケルメッキ液としてはMo.6450(Degussa社)を各々使用した。
【００４４】
以下比較例について説明する。
【００４５】
合金４２基板を前処理した後、この基板上に銅、ニッケル及びパラジウムを順次メッキして３層メッキ層構造を有するリードフレームを完成した。
【００４６】
以下別の比較例について説明する。
【００４７】
合金４２基板を前処理した後、この基板上にニッケル、銅、ニッケル及びパラジウムを順次メッキして４層メッキ層構造を有するリードフレームを完成した。
【００４８】
前記実施例及び２つの比較例によって製造された多層リードフレームのハンダ付け性実験(solderability test:MIL-STD-883D、Method 2003.7)、塩水噴霧実験(salt water spray test:MIL-STD-883D、Method 1009.8)、ワイヤボンディング実験を実施した。その結果を下記の表１に示した。
【００４９】
【表１】
上記の表１より、実施例に従って製造されたリードフレームは２つの比較例によって製造されたリードフレームに比べてハンダ付け性、ワイヤボンディング性及び耐腐食性に優れていることが分かった。
【００５１】
【発明の効果】
本発明によるリードフレームはワイヤボンディング性、耐腐食性、ハンダ付け性などの諸特性が非常に向上するため、半導体パッケージ工程において高い収益率が期待でき、製品の生産性を向上させる。
【図面の簡単な説明】
【図１】通常的なリードフレームの構造を概略的に示した平面図である。
【図２】従来の技術によるリードフレームのメッキ層構造を示した図面である。
【図３】従来の技術によるリードフレームのメッキ層構造を示した図面である。
【図４】従来の技術によるリードフレームのメッキ層構造を示した図面である。
【図５】エバンスダイアグラム(Evans diagram)を示した図面である。
【図６】本発明によるリードフレームのメッキ層構造を概略的に示した断面図である。
【符号の説明】
１１ ダイパッド
１２ 内部リード
１３ 外部リード
２１ Ｃｕ基板
２２ Ｎｉメッキ層
２３ ＰｄまたはＰｄ／Ｎｉ合金メッキ層
３１ Ｃｕ基板
３２ Ｎｉメッキ層
３３ Ｐｄ／Ｎｉ合金メッキ層
３４ Ｎｉメッキ層
３５ Ｐｄメッキ層
４１ Ｃｕ基板
４２ Ｎｉメッキ層
４３ Ａｕメッキ層
４３′ ＰｄまたはＡｕメッキ層
４４ Ｐｄ／Ｎｉ合金メッキ層
４５ Ｐｄメッキ層
６１ 鉄合金基板
６２ 第１貴金属メッキ層
６２′ 第２貴金属メッキ層
６３ 銅メッキ層
６４ ニッケルメッキ層
６５ パラジウムメッキ層
Claims (6)
- 鉄合金素材の基板上に、Ｐｄ、Ａｕ、Ｐｔ、Ｒｈ、Ｒｕ及びＡｇの中から選択された金属またはこの合金からなる第１貴金属ストライクメッキ層、中間メッキ層、パラジウムメッキ層及び、Ｐｄ、Ａｕ、Ｐｔ、Ｒｈ、Ｒｕ及びＡｇの中から選択された金属またはこの合金からなる第２貴金属メッキ層が順次積層されていることを特徴とする多層メッキリードフレーム。
- 前記中間メッキ層が銅メッキ層とニッケルメッキ層よりなることを特徴とする請求項１に記載の多層メッキリードフレーム。
- 前記銅メッキ層が銅またはＳｎ、Ｎｉ、Ｍｏ、Ｍｎ及びＣｏの中から選択された、少なくとも１種の金属が添加された銅合金よりなることを特徴とする請求項２に記載の多層メッキリードフレーム。
- 前記ニッケルメッキ層がニッケルまたはＣｕ、Ｓｎ、Ｍｏ、Ｍｎ、Ｃｏ、及びＷの中から選択された、少なくとも１種の金属が添加されたニッケル合金よりなることを特徴とする請求項２に記載の多層メッキリードフレーム。
- 前記パラジウムメッキ層が前記ニッケルメッキ層と第２貴金属メッキ層の間に積層されていることを特徴とする請求項２に記載の多層メッキリードフレーム。
- 前記パラジウムメッキ層がパラジウムまたはＭｏ、Ｗ、Ｔｉ、Ｓｎ、Ｎｉ、Ａｇ、Ａｕ及びＣｏの中から選択された、少なくとも１種の金属が添加されたパラジウム合金よりなることを特徴とする請求項１に記載の多層メッキリードフレーム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970005102A KR100231828B1 (ko) | 1997-02-20 | 1997-02-20 | 다층 도금 리드프레임 |
| KR1997-5102 | 1997-02-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10237691A JPH10237691A (ja) | 1998-09-08 |
| JP4489193B2 true JP4489193B2 (ja) | 2010-06-23 |
Family
ID=19497498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02812398A Expired - Fee Related JP4489193B2 (ja) | 1997-02-20 | 1998-02-10 | 多層メッキリードフレーム |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6150711A (ja) |
| JP (1) | JP4489193B2 (ja) |
| KR (1) | KR100231828B1 (ja) |
| CN (1) | CN1125491C (ja) |
| GB (1) | GB2322475B (ja) |
| SG (1) | SG60204A1 (ja) |
| TW (1) | TW369689B (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030011048A1 (en) * | 1999-03-19 | 2003-01-16 | Abbott Donald C. | Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered |
| US6469386B1 (en) * | 1999-10-01 | 2002-10-22 | Samsung Aerospace Industries, Ltd. | Lead frame and method for plating the same |
| US6953986B2 (en) * | 1999-12-10 | 2005-10-11 | Texas Instruments Incorporated | Leadframes for high adhesion semiconductor devices and method of fabrication |
| JP4232301B2 (ja) * | 1999-12-14 | 2009-03-04 | ソニー株式会社 | リードフレームの製造方法、及び、半導体装置の製造方法 |
| US6545344B2 (en) * | 2000-06-27 | 2003-04-08 | Texas Instruments Incorporated | Semiconductor leadframes plated with lead-free solder and minimum palladium |
| KR100371567B1 (ko) * | 2000-12-08 | 2003-02-07 | 삼성테크윈 주식회사 | Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임 |
| US6538325B2 (en) * | 2001-03-06 | 2003-03-25 | Delphi Technologies, Inc. | Multi-layer conductor system with intermediate buffer layer for improved adhesion to dielectrics |
| KR101059361B1 (ko) * | 2003-01-16 | 2011-08-24 | 파나소닉 주식회사 | 리드 프레임 및 반도체 발광장치 |
| KR100998042B1 (ko) * | 2004-02-23 | 2010-12-03 | 삼성테크윈 주식회사 | 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법 |
| JP2005129970A (ja) * | 2005-02-08 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置用リードフレーム |
| DE102005006281B4 (de) * | 2005-02-10 | 2014-07-17 | Infineon Technologies Ag | Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben |
| JP2006269903A (ja) * | 2005-03-25 | 2006-10-05 | Shinko Electric Ind Co Ltd | 半導体装置用リードフレーム |
| KR100819800B1 (ko) * | 2005-04-15 | 2008-04-07 | 삼성테크윈 주식회사 | 반도체 패키지용 리드 프레임 |
| KR100702956B1 (ko) * | 2005-04-26 | 2007-04-03 | 삼성테크윈 주식회사 | 반도체 팩키지용 리드프레임 및 그 제조 방법 |
| JP4820616B2 (ja) * | 2005-10-20 | 2011-11-24 | パナソニック株式会社 | リードフレーム |
| CN100392850C (zh) * | 2006-05-29 | 2008-06-04 | 朱冬生 | 一种引线框架以及具有所述引线框架的半导体器件 |
| TWM302192U (en) * | 2006-06-06 | 2006-12-01 | I Chiun Precision Ind Co Ltd | Terminal device for miniature motor |
| JP2008091818A (ja) * | 2006-10-05 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法 |
| KR101128974B1 (ko) * | 2006-11-07 | 2012-03-27 | 엘지이노텍 주식회사 | 리드 프레임 및 그 제조방법 |
| TWM339117U (en) * | 2007-12-24 | 2008-08-21 | Hon Hai Prec Ind Co Ltd | Electrical connector and contacts thereof |
| US7704884B2 (en) * | 2008-04-11 | 2010-04-27 | Micron Technology, Inc. | Semiconductor processing methods |
| JP2010090402A (ja) * | 2008-10-03 | 2010-04-22 | Hitachi Chem Co Ltd | めっき析出物 |
| KR101064755B1 (ko) * | 2008-12-24 | 2011-09-15 | 엘지이노텍 주식회사 | 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법 |
| CN102575369B (zh) * | 2009-06-29 | 2015-08-05 | Om产业股份有限公司 | 电气元件的制造方法和电气元件 |
| CN102782189A (zh) * | 2010-12-01 | 2012-11-14 | 吉坤日矿日石金属株式会社 | Pd或以Pd为主成分的合金的表面处理剂、和铜表面的表面皮膜层构造 |
| JP5762081B2 (ja) * | 2011-03-29 | 2015-08-12 | 新光電気工業株式会社 | リードフレーム及び半導体装置 |
| JP6199086B2 (ja) * | 2013-06-13 | 2017-09-20 | 東洋鋼鈑株式会社 | パラジウムめっき被覆材料、およびパラジウムめっき被覆材料の製造方法 |
| CN106676593A (zh) * | 2016-12-13 | 2017-05-17 | 上海航天设备制造总厂 | 不锈钢表面钯铜镍钼合金膜层及其制备方法 |
| CN108866585B (zh) * | 2017-05-08 | 2021-01-05 | 永保科技(深圳)有限公司 | 一种表面具有电镀层的难熔金属或不锈钢，以及一种难熔金属或不锈钢表面的电镀工艺 |
| CN110265376A (zh) | 2018-03-12 | 2019-09-20 | 意法半导体股份有限公司 | 引线框架表面精整 |
| US11735512B2 (en) | 2018-12-31 | 2023-08-22 | Stmicroelectronics International N.V. | Leadframe with a metal oxide coating and method of forming the same |
| CN111304654B (zh) * | 2020-04-10 | 2022-03-18 | 扬州工业职业技术学院 | 一种钢带表面镀铂方法 |
| CN111525314B (zh) * | 2020-05-05 | 2023-06-20 | 富士康(昆山)电脑接插件有限公司 | 导电端子 |
| CN114094373A (zh) * | 2020-06-22 | 2022-02-25 | 华为技术有限公司 | 导电端子、电连接器和电子设备 |
| CN113471163B (zh) * | 2021-07-23 | 2023-06-20 | 重庆平创半导体研究院有限责任公司 | 一种晶圆互连结构及工艺 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5030587B1 (ja) * | 1969-07-02 | 1975-10-02 | ||
| US4141029A (en) * | 1977-12-30 | 1979-02-20 | Texas Instruments Incorporated | Integrated circuit device |
| US5001546A (en) * | 1983-07-27 | 1991-03-19 | Olin Corporation | Clad metal lead frame substrates |
| EP0335608B1 (en) * | 1988-03-28 | 1995-06-14 | Texas Instruments Incorporated | Lead frame with reduced corrosion |
| US4911798A (en) * | 1988-12-20 | 1990-03-27 | At&T Bell Laboratories | Palladium alloy plating process |
| US4917967A (en) * | 1989-01-13 | 1990-04-17 | Avon Products, Inc. | Multiple-layered article and method of making same |
| US5138431A (en) * | 1990-01-31 | 1992-08-11 | Vlsi Technology, Inc. | Lead and socket structures with reduced self-inductance |
| KR920000127A (ko) * | 1990-02-26 | 1992-01-10 | 미다 가쓰시게 | 반도체 패키지와 그것을 위한 리드프레임 |
| JPH0590465A (ja) * | 1991-09-27 | 1993-04-09 | Mitsui High Tec Inc | 半導体装置 |
| DE4311872C2 (de) * | 1993-04-10 | 1998-07-02 | Heraeus Gmbh W C | Leiterrahmen für integrierte Schaltungen |
| US5360991A (en) * | 1993-07-29 | 1994-11-01 | At&T Bell Laboratories | Integrated circuit devices with solderable lead frame |
| US5650661A (en) * | 1993-12-27 | 1997-07-22 | National Semiconductor Corporation | Protective coating combination for lead frames |
| US5436082A (en) * | 1993-12-27 | 1995-07-25 | National Semiconductor Corporation | Protective coating combination for lead frames |
| US5454929A (en) * | 1994-06-16 | 1995-10-03 | National Semiconductor Corporation | Process for preparing solderable integrated circuit lead frames by plating with tin and palladium |
| US5675177A (en) * | 1995-06-26 | 1997-10-07 | Lucent Technologies Inc. | Ultra-thin noble metal coatings for electronic packaging |
| JPH09232493A (ja) * | 1995-12-20 | 1997-09-05 | Seiichi Serizawa | リードフレーム |
| TW448204B (en) * | 1997-04-09 | 2001-08-01 | Jeng Wu Shuen | A method for catalytic depolymerization of polyethylene terephthalate |
| US5994767A (en) * | 1997-04-09 | 1999-11-30 | Sitron Precision Co., Ltd. | Leadframe for integrated circuit package and method of manufacturing the same |
-
1997
- 1997-02-20 KR KR1019970005102A patent/KR100231828B1/ko not_active IP Right Cessation
-
1998
- 1998-02-04 TW TW087101346A patent/TW369689B/zh not_active IP Right Cessation
- 1998-02-10 JP JP02812398A patent/JP4489193B2/ja not_active Expired - Fee Related
- 1998-02-13 CN CN98104431A patent/CN1125491C/zh not_active Expired - Fee Related
- 1998-02-17 GB GB9803365A patent/GB2322475B/en not_active Expired - Fee Related
- 1998-02-19 US US09/026,509 patent/US6150711A/en not_active Expired - Lifetime
- 1998-02-20 SG SG1998000374A patent/SG60204A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| GB2322475A (en) | 1998-08-26 |
| CN1125491C (zh) | 2003-10-22 |
| KR19980068487A (ko) | 1998-10-26 |
| GB2322475B (en) | 2001-09-05 |
| CN1191392A (zh) | 1998-08-26 |
| GB9803365D0 (en) | 1998-04-15 |
| TW369689B (en) | 1999-09-11 |
| JPH10237691A (ja) | 1998-09-08 |
| US6150711A (en) | 2000-11-21 |
| SG60204A1 (en) | 1999-02-22 |
| KR100231828B1 (ko) | 1999-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4489193B2 (ja) | 多層メッキリードフレーム | |
| KR0183645B1 (ko) | 다층 구조의 도금층을 구비한 반도체 리드 프레임 | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| TWI323031B (en) | Leadframe comprising tin plating or an intermetallic layer formed therefrom | |
| JP7083845B2 (ja) | キャリア箔付き極薄銅箔 | |
| JP7025449B2 (ja) | キャリア箔付き極薄銅箔 | |
| WO2017179447A1 (ja) | リードフレーム材およびその製造方法 | |
| JPH1022434A (ja) | 集積回路用リードフレーム及びその製造方法 | |
| JP2925815B2 (ja) | 半導体チップ実装用リードフレームとその製造方法 | |
| JP3667926B2 (ja) | 金／ニッケル／ニッケル３層めっき銅合金電子部品およびその製造方法 | |
| JPH10284667A (ja) | 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法 | |
| JPH11111909A (ja) | 半導体装置用リードフレーム | |
| KR100378489B1 (ko) | 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법 | |
| KR100833934B1 (ko) | 다층도금 리드프레임 및 이 리드프레임의 제조방법 | |
| US11917755B2 (en) | Carrier-foil-attached ultra-thin copper foil | |
| KR100209264B1 (ko) | 반도체 리드 프레임 | |
| KR100203333B1 (ko) | 다층 도금 리드프레임 | |
| KR100203334B1 (ko) | 다층도금 리드프레임 | |
| JP3757539B2 (ja) | 半導体装置用ステム | |
| JPH10284666A (ja) | 電子部品機器 | |
| JPS63304654A (ja) | リ−ドフレ−ム | |
| KR100294911B1 (ko) | 반도체리드프레임 | |
| KR100254271B1 (ko) | 다층 도금 리이드 프레임 | |
| JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
| KR100548011B1 (ko) | 반도체 리드 프레임 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080324 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100331 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |