WO2017179447A1 - リードフレーム材およびその製造方法 - Google Patents

リードフレーム材およびその製造方法 Download PDF

Info

Publication number
WO2017179447A1
WO2017179447A1 PCT/JP2017/013580 JP2017013580W WO2017179447A1 WO 2017179447 A1 WO2017179447 A1 WO 2017179447A1 JP 2017013580 W JP2017013580 W JP 2017013580W WO 2017179447 A1 WO2017179447 A1 WO 2017179447A1
Authority
WO
WIPO (PCT)
Prior art keywords
alloy
layer
lead frame
frame material
roughened
Prior art date
Application number
PCT/JP2017/013580
Other languages
English (en)
French (fr)
Inventor
良聡 小林
真 橋本
邦夫 柴田
Original Assignee
古河電気工業株式会社
古河精密金属工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 古河電気工業株式会社, 古河精密金属工業株式会社 filed Critical 古河電気工業株式会社
Priority to JP2017539671A priority Critical patent/JPWO2017179447A1/ja
Publication of WO2017179447A1 publication Critical patent/WO2017179447A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Definitions

  • the present invention relates to a lead frame material used in a resin-encapsulated semiconductor device in which a semiconductor element and a lead frame having a plating layer are electrically connected to each other and sealed with a mold resin, and a method for manufacturing the same. .
  • This type of resin-encapsulated semiconductor device is formed by sealing a semiconductor element and a lead frame, which are electrically connected to each other by a wire or the like, with a mold resin.
  • the lead frame is mainly subjected to exterior plating such as Sn—Pb or Sn—Bi.
  • PPF Pre-Plated Frame
  • Patent Document 2 Patent Document 3
  • These techniques for roughening the plating surface include (1) the effect of increasing the adhesion area of the lead frame to the mold resin, and (2) the mold resin being roughened by roughening the plating surface of the lead frame.
  • the effect that is, the anchor effect
  • the effect that tends to bite the unevenness of the plating film is expected.
  • the adhesion of the lead frame to the mold resin is improved, it is possible to prevent peeling between the lead frame and the mold resin, and the reliability of the resin-encapsulated semiconductor device is improved.
  • An object of the present invention is to provide a lead frame material suitable for producing a lead frame capable of improving resin adhesion in a high temperature and high humidity environment which has been required in recent years, and a manufacturing method thereof.
  • the present inventors focused on the oxidation state of the rough plating formed on the conductive substrate, and only the anchor effect between the lead frame material and the resin. Rather, they intensively studied methods for creating a chemically bonded state with the resin. As a result, by controlling the oxide film thickness on the surface of the roughened layer formed on the substrate to 10 nm to 100 nm, not only the anchor effect but also a chemically bonded state with the resin can be formed. It has been found that by setting the specific surface area to be 110% or more, the resin adhesion is remarkably improved than before, and the resin adhesion in the high temperature and high humidity test can be secured. The present invention has been completed based on this finding.
  • the present invention provides the following means: (1) In a lead frame material having a roughened layer on a conductive substrate, the roughened layer is in a roughened state with a specific surface area of 110% or more, and an oxide film provided on the outermost surface of the roughened layer is formed. A lead frame material having a thickness of 10 to 100 nm. (2) The lead frame material according to (1), wherein the conductive substrate is copper, copper alloy, iron, iron alloy, aluminum, or aluminum alloy.
  • the roughening layer is made of copper, copper alloy, nickel, nickel alloy, palladium, palladium alloy, silver, silver alloy, tin, tin alloy, zinc, zinc alloy, rhodium, rhodium alloy, ruthenium, ruthenium alloy, iridium.
  • the lead frame material according to (1) or (2) which is made of any one of iridium alloys.
  • the conductive substrate has a roughened layer, and as an upper layer of the roughened layer, palladium, palladium alloy, rhodium, rhodium alloy, ruthenium, ruthenium alloy, platinum, platinum alloy, iridium, iridium alloy, gold
  • the lead according to any one of (1) to (4), wherein a surface layer made of any one of gold alloy, silver, and silver alloy has a single layer or a plurality of layers on the entire surface or part of the lead frame material.
  • Frame material (6)
  • the inventors set the specific surface area of the roughened layer formed on the conductive substrate to 110% or more, and further controlled the oxide film thickness of the surface to 10 nm to 100 nm so that not only the anchor effect but also the resin It was found that the chemical bonding state of can be formed satisfactorily. As a result, the high temperature and high humidity adhesion of the resin that could not be tolerated in the past, for example, the gap between the lead frame material and the resin is greatly generated even in a high temperature and high humidity environment of 168 hours in an environment of 85 ° C. and 85%. And excellent resin adhesion can be obtained.
  • FIG. 1 is a schematic sectional view of a lead frame according to the present invention.
  • a schematic diagram is shown in which an oxide film (3) controlled with a coating thickness of 10 to 100 nm is formed on the surface on which the roughened layer (2) is formed on the conductive substrate (1).
  • FIG. 2 is a schematic cross-sectional view showing the specific surface area in the present invention. Although this sectional view is a two-dimensional explanation, the value obtained by dividing the segment length (A) of the outermost layer by the linear length (B) of the outermost layer is the specific surface area. For example, a non-contact interference microscope is used. Can be measured. The specific surface area is determined by A / B shown in the figure.
  • FIG. 1 is a schematic sectional view of a lead frame according to the present invention.
  • a schematic diagram is shown in which an oxide film (3) controlled with a coating thickness of 10 to 100 nm is formed on the surface on which the roughened layer (2) is formed on the conductive substrate (1).
  • FIG. 2 is a schematic cross-
  • FIG. 3 shows an example of a different form in the present invention example, in which the first roughening layer (2-1) is formed on the conductive substrate (1), and the second roughening layer is further formed thereon.
  • FIG. 3 is a schematic cross-sectional view in which a fluorinated layer (2-2) is formed, and an oxide film (3) is formed at 10 to 100 nm on the surface of the second roughened layer.
  • a roughened layer is first provided for a conductive substrate (hereinafter also simply referred to as a substrate).
  • the upper limit is not particularly limited, but if it is too large, the roughening irregularities become too large and the roughened layer tends to fall off, so 250% or less is preferable.
  • the resin adhesion equivalent to the conventional one can be obtained. 200% is more preferable.
  • the specific surface area is measured by measuring the surface area of the roughened layer surface with a measuring device such as a non-contact interference microscope (for example, manufactured by Bruker AXS Co., Ltd.) and dividing the surface area by the area of the measurement area. To calculate.
  • a measuring device such as a non-contact interference microscope (for example, manufactured by Bruker AXS Co., Ltd.) and dividing the surface area by the area of the measurement area. To calculate.
  • the roughened layer in the present invention is formed with an oxide film thickness of 10 to 100 nm on the surface layer. This is because the naturally formed oxide film is generally less than 10 nm, but it is formed slightly thicker. In order to stably form a chemical bond between the oxide and the resin molded thereon, at least 10 nm is required. On the other hand, if the oxide film is formed to exceed 100 nm, the oxide film is controlled to be 10 to 100 nm because breakage occurs in the oxide film and the resin adhesion is lowered. By controlling within this range, excellent adhesion, for example, resin adhesion can be imparted. Considering the oxide film formation process and stability, the thickness is preferably 15 to 50 nm, more preferably 20 to 40 nm.
  • the measuring method of the oxide film thickness in this invention, it can measure by measuring with the low acceleration voltage about about 1 kV in the depth direction using an Auger electron spectroscopy analyzer. In addition, by measuring the measurement area with a beam diameter of about ⁇ 1 ⁇ m, it is possible to measure the oxide film thickness without the influence of unevenness by measuring the oxide film thickness of each convex part in the roughened layer. It is. It is also possible to directly observe the oxide film thickness using transmission electron microscopy. Moreover, although it is the number of measurement points, the oxide film thickness in arbitrary five places is confirmed, and the average value is calculated to define the oxide film thickness of the roughened layer.
  • the roughened layer is made of, for example, copper, copper alloy, nickel, nickel alloy, palladium, palladium alloy, silver, silver alloy, tin, tin alloy, zinc, zinc alloy, rhodium, rhodium alloy, ruthenium, ruthenium alloy, iridium. Or it is preferable to consist of either of iridium alloys. This is because an oxide film made of these components is relatively easy to control to 10 to 100 nm.
  • a roughened layer made of copper, a copper alloy, nickel, or a nickel alloy is more preferable from the viewpoint of improving the adhesion between the substrate and the upper film.
  • the copper alloy include a copper-tin alloy, a copper-zinc alloy
  • examples of the nickel alloy include a nickel-zinc alloy and a nickel-tin alloy.
  • the coating thickness of the roughened layer is preferably 0.2 ⁇ m or more, more preferably 0.5 ⁇ m or more, and even more preferably 0.8 ⁇ m or more.
  • the coating thickness of the roughened layer is preferably 3 ⁇ m or less, more preferably 2 ⁇ m or less, and even more preferably 1.5 ⁇ m or less.
  • the number of roughened layers is preferably a single layer or a plurality of layers, and is preferably within 3 layers in view of the complexity of the production process.
  • the specific surface area can be increased with a relatively thin film thickness. Therefore, it is more preferable.
  • an intermediate layer (not shown) may be formed between the conductive substrate and the roughened layer before the roughened layer is formed.
  • copper, copper alloy, nickel, nickel alloy, cobalt, cobalt alloy, or the like may be formed as the intermediate layer in order to improve the diffusion and / or adhesion of the substrate.
  • These intermediate layers are separated from the upper roughened layer when an oxide film is present on the surface. For this reason, it is different from the roughened layer surface in that no oxide film is formed. If the roughened layer is formed of multiple layers, the oxide film and specific surface area of the roughened layer formed on the outermost surface opposite to the conductive substrate are important. The oxide film and the specific surface area of the roughened layer are defined.
  • these coating thicknesses are not determined locally, and at least three arbitrary points are measured with a collimator diameter of 0.2 mm or more by a fluorescent X-ray method (for example, a film thickness measuring device such as SFT9400 (trade name) manufactured by SII) The average film thickness is shown.
  • a fluorescent X-ray method for example, a film thickness measuring device such as SFT9400 (trade name) manufactured by SII
  • SFT9400 trade name
  • substrate (electroconductive base
  • substrate) component to be used copper, a copper alloy, iron, an iron alloy, aluminum, an aluminum alloy, etc. are preferable, and copper or a copper alloy with favorable electroconductivity is especially preferable.
  • C14410 Cu-0.15Sn, manufactured by Furukawa Electric Co., Ltd., trade name: EFTEC (registered trademark) -3)
  • CDA Copper Development Association
  • C19400 Cu-Fe alloy material, Cu-2.3Fe-0.03P-0.15Zn
  • C18045 Cu-0.3Cr-0.25Sn-0.5Zn, manufactured by Furukawa Electric Co., Ltd., trade name) : EFTEC-64T) "
  • C50710 Cu-2.0Sn-0.2Ni-0.05P
  • C70250 Cu-3Ni-0.65Si-
  • 0.15 Mg manufactured by Furukawa Electric Co., Ltd., trade name: EFTEC-7025
  • the unit of the number before each element is mass%. Since these copper alloy bases have different electrical conductivities and strengths, they are appropriately selected according to required characteristics and used. Among these, it is preferable to use a strip of copper alloy having a conductivity of 50% IACS or more. Further, as the iron or iron alloy, for example, 42 alloy (Fe-42 mass% Ni), stainless steel, or the like is used. These iron alloy substrates are not so high in electrical conductivity, but do not require electrical conductivity so much and can be applied to lead frames intended to transmit electrical signals. Moreover, as aluminum or aluminum alloy, A5052 etc. are used, for example. The thickness of the substrate is not particularly limited, but is usually 0.05 mm to 2 mm, preferably 0.1 mm to 1 mm.
  • the solder frame wettability and / or wire bonding property, die bonding property and the like are imparted to the upper layer (surface layer) of the roughened layer.
  • representative layer configurations are, in order from the roughened layer side to the surface, Pd / Au coating, Rh / Au coating, Pd / Ag / Au coating, Pd / Rh / Au coating, Ru / Pd / Au coating. Etc.
  • These coating thicknesses are not particularly limited, but if they are too thick, the roughened layer irregularities may be buried and the function may not be achieved, and the cost may increase due to the use of precious metals. Accordingly, the total coating thickness of these upper layers is preferably 1 ⁇ m or less.
  • the upper layer it is preferable to form the upper layer in a state where there is no oxide, and further to form an oxide film through a process of forming an oxide film.
  • the upper layer is coated, it is immersed in an oxidizing chemical and / or appropriate in the atmosphere.
  • the film is preferably formed by heat treatment under various conditions.
  • the formation location of the roughening layer in this invention should just be formed in at least one part of the part by which resin molding is carried out, and the roughening layer may be partially formed as well as the whole surface process.
  • the lead frame is preferably at least 1/5 or more of the portion to be resin-molded, and more preferably has an area of 1/2 or more, thereby exhibiting an effect of improving adhesion. What is applied to the entire surface to be resin-molded is most preferable.
  • the shape of the partially provided roughening layer can take various forms such as a stripe shape, a spot shape, and a ring shape. Furthermore, in a product in which the resin mold is only on one side, for example, the roughened layer can be formed only on one side.
  • the method for forming the roughened layer is not particularly defined.
  • the roughened plating can be controlled relatively easily by current density and stirring, the roughened layer is not easily formed.
  • FIG. 1 is a schematic sectional view of a lead frame according to the present invention.
  • FIG. 2 shows a schematic diagram in which an oxide film controlled with a coating thickness of 10 to 100 nm is formed on the surface on which the roughened layer is formed. It is important that the oxide film is formed on the surface relatively uniformly, and that the coating thickness is controlled at 10 to 100 nm. Furthermore, the specific surface area of the roughened layer is 110% or more, and both the anchor effect and the resin adhesion with the oxide film exhibit the optimum surface properties.
  • FIG. 2 is a schematic cross-sectional view showing the specific surface area in the present invention.
  • FIG. 3 shows an example of a different form in the present invention example (Example), in which the first roughening layer (2-1) is formed on the conductive substrate (1), and further, 2 is formed on the upper layer.
  • FIG. 3 is a schematic cross-sectional view in which a first roughened layer (2-2) is formed and an oxide film (3) is formed on the surface of the second roughened layer at 10 to 100 nm.
  • the first roughened layer (2-1) is made of copper
  • the second roughened layer (2-2) is made of nickel. It may be.
  • the oxide film (3) defines the oxide film thickness of the roughened layer formed on the outermost layer, and an oxide film is formed on the first layer in consideration of the possibility that the upper layer will peel off. It does not have to be.
  • the second layer may be partially formed, and in this case, the portion exposed to the surface layer needs to be oxidized.
  • the portion where the roughening layer (2, 2-1, 2-2) and the oxide film (3) are formed is only required to be formed on at least a part of the resin-molded portion. In other words, a roughened layer may be partially formed.
  • the lead frame is preferably at least 1/5 or more of the portion to be resin-molded, and more preferably has an area of 1/2 or more, so that the effect of improving adhesion can be exhibited.
  • the shape of the partially provided roughening layer can take various forms such as a stripe shape, a spot shape, and a ring shape. Furthermore, in a product in which the resin mold is only on one side, for example, the roughened layer can be formed only on one side.
  • the oxide film thickness was controlled by holding in the temperature range of 25 ° C. to 100 ° C. for 5 seconds to 60 seconds in the atmosphere.
  • test piece of each example or comparative example prepared as described above a resin-molded test piece having a contact area of 4 mm 2 was formed using a transfer mold test apparatus (product name: Model FTS) manufactured by Kotaki Seiki Co., Ltd.
  • a transfer mold test apparatus product name: Model FTS
  • Each of the test pieces was put into a high-temperature and high-humidity test (85 ° C., 85% RH, held for 168 hours), and adhesion evaluation and the like were performed on the test pieces. The results are shown in Table 2.
  • the comparative example 1 in which the oxide film thickness is naturally formed and the invention example in which the oxide film thickness is intentionally adjusted are greatly different in shear strength after the environmental test, It can be seen that the resin adhesion can be further improved by appropriately controlling the oxide film thickness even on the same roughened surface.
  • the comparative example 2 which made the oxide film thickness too thick it turns out that the initial joining strength is falling. This is because peeling has occurred inside the oxide film thickness, indicating that it is important that the oxide film thickness is properly controlled.
  • Comparative Example 3 is an example in which the specific surface area is slightly smaller than that of the Examples, but it can be seen that the shear strength after the environmental test is lowered unless the specific surface area is 110% or more.

Abstract

【課題】近年求められる高温及び高湿環境における樹脂密着性を改善できるリードフレームを作成するのに好適なリードフレーム材およびその製造方法を提供する。 【解決手段】導電性基体（１）上に粗化層（２）を有するリードフレーム材において、その粗化層は比表面積が１１０％以上の粗化状態であり、かつ粗化層の最表面に設けられた酸化膜（３）を有し、上記酸化膜の厚みが１０ｎｍ以上１００ｎｍ以下である、リードフレーム材、その製造方法、及びそれを用いた半導体パッケージ。

Description

リードフレーム材およびその製造方法
　本発明は、半導体素子と、メッキ層を有するリードフレームとを互いに電気的に接続し、これらをモールド樹脂で封止してなる樹脂封止型半導体装置に用いられるリードフレーム材およびその製造方法に関する。
　この種の樹脂封止型半導体装置は、ワイヤなどによって互いに電気的に接続された半導体素子とリードフレームとがモールド樹脂で封止されてなるものである。このような樹脂封止型半導体装置において、リードフレームは、Ｓｎ－Ｐｂ又はＳｎ－Ｂｉなどの外装メッキが施されているのが主流である。
　ここで、近年では、組み付け工程の簡略化およびコストダウンのために、あらかじめリードフレーム表面に、プリント基板へのはんだなどによる実装において、はんだとの濡れ性を高めるような仕様のメッキ（たとえばＮｉ／Ｐｄ／Ａｕ）を施しているリードフレーム（Ｐｒｅ－Ｐｌａｔｅｄ　Ｆｒａｍｅ、以下ＰＰＦと略記する）が採用され始めている（例えば、特許文献１参照）。
　また、一方で、樹脂封止型半導体装置におけるリードフレームとモールド樹脂との密着性を高めるために、リードフレームのメッキ表面を粗化する技術が提案されている（例えば、特許文献２、特許文献３参照）。
　これらのメッキ表面を粗化する技術は、リードフレームのメッキ表面を粗化することによって、（１）リードフレームにおけるモールド樹脂との接着面積が大きくなる効果、（２）モールド樹脂が粗化されたメッキ膜の凹凸に食いつきやすくなる効果（つまり、アンカー効果）、などを期待するものである。
　これらにより、リードフレームのモールド樹脂への密着性が向上し、リードフレームとモールド樹脂との間の剥離を防止することが可能となり、樹脂封止型半導体装置の信頼性が向上している。
特開平４－１１５５５８ 特開平６－２９４３９ 特開平１０－２７８７３
　これらの形状による粗化めっきは、確かに従来よりも樹脂密着性は向上することができた。しかしながら、近年要求される高信頼性の水準、例えば温度８５℃、湿度８５％の環境下で１６８時間後において、樹脂とリードフレームとの間に隙間が生じてしまうケースが散見されることが分かった。これは、従来にはあまり多用されていなかったＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ－Ｌｅａｄｅｄ　Ｐａｃｋａｇｅ）タイプ及びＳＯＰ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）タイプ等のパッケージが多く用いられるようになり、より密着性に対する要求レベルが高くなってきたためと考えられる。このように、未だに改善の余地があることが分かった。
　本発明は、近年求められる高温及び高湿環境における樹脂密着性を改善できるリードフレームを作成するのに好適なリードフレーム材およびその製造方法を提供することを課題とする。
　上記従来の問題点に対して鋭意研究開発を進めた結果、本発明者らは、導電性基体上に形成された粗化めっきの酸化状態に着目し、リードフレーム材と樹脂とのアンカー効果のみならず、樹脂と化学的に結合状態を作り出す手法について鋭意検討した。その結果、基体上に形成された粗化処理層の表層における酸化膜厚を１０ｎｍ～１００ｎｍに制御することで、アンカー効果だけでなく樹脂との化学的結合状態を形成することができ、さらにその比表面積を１１０％以上とすることにより、樹脂密着性が従来よりも格段に向上し、高温高湿試験における樹脂密着性を確保できることを見出した。本発明はこの知見に基づいて完成するに至ったものである。
　すなわち、本発明は、以下の手段を提供する：
（１）導電性基体上に粗化層を有するリードフレーム材において、その粗化層は比表面積が１１０％以上の粗化状態であり、かつ粗化層の最表面に設けられた酸化膜を有し、上記酸化膜の厚みが１０ｎｍ以上１００ｎｍ以下である、リードフレーム材。
（２）前記導電性基体は、銅、銅合金、鉄、鉄合金、アルミニウム又はアルミニウム合金である、（１）記載のリードフレーム材。
（３）前記粗化層は、銅、銅合金、ニッケル、ニッケル合金、パラジウム、パラジウム合金、銀、銀合金、錫、錫合金、亜鉛、亜鉛合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、イリジウム又はイリジウム合金のうち、いずれかからなる、（１）又は（２）記載のリードフレーム材。
（４）前記粗化層が、単層又は複数層である、（１）～（３）のいずれか１つに記載のリードフレーム材。
（５）前記導電性基体は、粗化層を有するとともに、その粗化層の上層として、パラジウム、パラジウム合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、白金、白金合金、イリジウム、イリジウム合金、金、金合金、銀又は銀合金のうちいずれかからなる表層を、リードフレーム材の全面又は部分的に、単層又は複数層有する、（１）～（４）のいずれか１つに記載のリードフレーム材。
（６）前記粗化層は、電気めっきにより形成される、（１）～（５）のいずれか１つに記載のリードフレーム材の製造方法。
（７）前記（１）～（５）のいずれか１つに記載のリードフレーム材を使用した、半導体パッケージ。
　本発明者らは、導電性基体上に形成された粗化層の比表面積を１１０％以上とし、さらにその表面の酸化膜厚を１０ｎｍ～１００ｎｍに制御することで、アンカー効果だけでなく樹脂との化学的結合状態を良好に形成することができることを見出した。この結果、従来では耐えられなかった樹脂の高温高湿密着性、例えば８５℃、８５％の環境において１６８時間もの高温高湿環境下においても、リードフレーム材と樹脂の間の隙間の発生が大幅に抑制され、優れた樹脂密着性が得られるものである。
　本発明の上記及び他の特徴及び利点は、適宜添付の図面を参照して、下記の記載からより明らかになるであろう。
図１は、本発明におけるリードフレームの概略断面模式図である。導電性基体（１）上に粗化層（２）が形成された表面に、１０～１００ｎｍの被覆厚さで制御された酸化膜（３）が形成されている模式図を示している。 図２は、本発明における比表面積を示す概略断面図である。この断面図では二次元的説明であるが、最表層の線分長さ（Ａ）を最表層の直線長さ（Ｂ）で除した値が比表面積となり、例えば非接触式干渉顕微鏡を使用して測定することが出来る。図示したＡ／Ｂで、比表面積が求められる。 図３は、本発明例における異なる形態の一例であり、導電性基体（１）上に１層目の粗化層（２－１）が形成されており、さらにその上層に２層目の粗化層（２－２）が形成され、その２層目の粗化層表面に酸化膜（３）が１０～１００ｎｍにて形成されている断面模式図である。
（粗化層の比表面積について）
　本発明によれば、まず導電性基体（以下、単に基体ともいう。）に対して粗化層を有している。この粗化層は、比表面積を次式
　　比表面積（％）　＝　｛（粗化層表面の表面積）／（平坦な場合の表面積）｝　×　１００
で定義したときに、１１０％以上を示す粗化層である（図２参照、図中のＡ／Ｂで求められる）。これは、比表面積が１１０％未満であると、十分にアンカー効果を得ることができないためである。上限については特に規制するものではないが、大きすぎると粗化の凹凸が大きくなりすぎて粗化層が脱落しやすくなるため、２５０％以下が好ましい。なお、後述の酸化膜を制御することにより、従来形成しなければならなかった粗化の比表面積を低減しても、従来と同等の樹脂密着性が得られることから、比表面積については１２０～２００％がさらに好ましい。
　比表面積の測定法としては、粗化層表面の表面積を非接触型干渉顕微鏡等の測定装置（例えばブルカー・エイ・エックス・エス株式会社製）において表面積を測定し、その測定エリアの面積で除することによって算出する。
（粗化層の酸化膜厚について）
　また、本発明における粗化層は、表層に酸化膜厚が１０～１００ｎｍで形成されている。これは、自然に形成される酸化膜は１０ｎｍ未満が一般的であるが、それよりもやや厚く形成させる。酸化物とその上にモールドされる樹脂とに化学的結合を安定的に形成するためには、少なくとも１０ｎｍが必要である。一方、酸化膜を１００ｎｍを超えて形成させてしまうと、酸化膜内で破壊が生じて樹脂密着性が低下するため、酸化膜は１０～１００ｎｍで制御する。この範囲内で制御することで優れた密着性、例えば樹脂密着性を付与することができる。酸化膜形成の工程や安定性を考慮すると、好ましくは１５～５０ｎｍ、さらに好ましくは２０～４０ｎｍである。
（酸化膜厚の測定法について）
　なお、本発明における酸化膜厚の測定法であるが、オージェ電子分光分析装置を用いて深さ方向に加速電圧１ｋＶ程度の低加速電圧で測定することにより、測定することが可能である。また、測定面積はφ１μｍ程度のビーム径にて測定することで、粗化層における一つ一つの凸部の酸化膜厚を測定することで、凹凸の影響を除外した酸化膜厚の測定が可能である。他にも透過電子顕微鏡法を用いて酸化膜厚を直接観察することも可能である。また測定点数であるが、任意の５か所における酸化膜厚を確認し、その平均値を算出することで粗化層の酸化膜厚と定義するものとする。
（粗化層の種類について）
　なお、この粗化層は、例えば銅、銅合金、ニッケル、ニッケル合金、パラジウム、パラジウム合金、銀、銀合金、錫、錫合金、亜鉛、亜鉛合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、イリジウム又はイリジウム合金のうち、いずれかからなることが好ましい。これは、これら成分からなる酸化膜は、１０～１００ｎｍに制御することが比較的容易であるためである。特に、基体と上層の皮膜に対する密着性を向上させる観点から、銅、銅合金、ニッケル又はニッケル合金からなる粗化層であることがより好ましい。銅合金としては銅－錫合金、銅－亜鉛合金、ニッケル合金としてはニッケル－亜鉛合金、ニッケル－錫合金などが挙げられる。
（粗化層の膜厚について）
　また、粗化層の厚みについて特に制限はない。しかし、膜厚が大きければ大きいほど粗化による凹凸が大きくなる傾向にある。そのため、粗化形状を大きくするために粗化層の被覆厚は、好ましくは０．２μｍ以上、より好ましくは０．５μｍ以上、さらに好ましくは０．８μｍ以上である。一方、被覆厚が３μｍを超えると、搬送時の粗化層の脱落、いわゆる「粉落ち」が多くなる懸念がある。このため、粗化層の被覆厚は、好ましくは３μｍ以下、より好ましくは２μｍ以下、さらに好ましくは１．５μｍ以下である。
（粗化層の層数について）
　また、粗化層の層数は単層又は複数層を有し、３層以内であることが製造工程の煩雑性などを考慮すると好ましい。粗化層の形成工程については、１層目の粗化層を形成後に２層目の粗化層を形成する、いわゆる多重粗化によって形成すると、比較的薄い膜厚で比表面積を増大させられることから、より好ましい。さらに、粗化層形成前に導電性基体と粗化層の間に中間層（図示せず）を形成してもよい。例えば、基体の拡散及び／又は密着性改善のために、銅、銅合金、ニッケル、ニッケル合金、コバルト又はコバルト合金などを中間層として形成してもよい。これら中間層として形成される層は、表面に酸化膜が存在すると上層の粗化層と剥離してしまう。このため、酸化膜が形成されていない点で粗化層表面とは異なるものである。なお、粗化層が複数層で形成されている場合は、導電性基体とは反対側の最外面に形成された粗化層の酸化膜や比表面積が重要であることから、最外面に形成された粗化層の酸化膜および比表面積を定義するものとする。
　なお、これらの被覆厚は局所的では判断せず、少なくとも蛍光Ｘ線法（例えばＳＩＩ社製ＳＦＴ９４００（商品名）などの膜厚測定装置）によりコリメータ径０．２ｍｍ以上で任意の３点を測定した平均的な膜厚を示すものとする。また、粗化層が複数層形成されている際は、全層の総厚を持って粗化層の厚さと定義するものとする。
（導電性基体について）
　また、使用する金属基体（導電性基体）成分としては、銅、銅合金、鉄、鉄合金、アルミニウム又はアルミニウム合金等が好ましく、中でも導電率の良い銅又は銅合金が好ましい。
　例えば銅合金の一例として、ＣＤＡ（Ｃｏｐｐｅｒ　Ｄｅｖｅｌｏｐｍｅｎｔ　Ａｓｓｏｃｉａｔｉｏｎ）掲載合金である「Ｃ１４４１０（Ｃｕ－０．１５Ｓｎ、古河電気工業（株）製、商品名：ＥＦＴＥＣ（登録商標）－３）」、「Ｃ１９４００（Ｃｕ－Ｆｅ系合金材料、Ｃｕ－２．３Ｆｅ－０．０３Ｐ－０．１５Ｚｎ）」、「Ｃ１８０４５（Ｃｕ－０．３Ｃｒ－０．２５Ｓｎ－０．５Ｚｎ、古河電気工業（株）製、商品名：ＥＦＴＥＣ－６４Ｔ）」、「Ｃ５０７１０（Ｃｕ－２．０Ｓｎ－０．２Ｎｉ－０．０５Ｐ）、古河電気工業（株）製、商品名：ＭＦ２０２」、「Ｃ７０２５０（Ｃｕ－３Ｎｉ－０．６５Ｓｉ－０．１５Ｍｇ）、古河電気工業（株）製、商品名：ＥＦＴＥＣ－７０２５」等を用いることができる。なお、各元素の前の数字の単位は質量％である。これら銅合金基体はそれぞれ導電率や強度が異なるため、適宜要求特性により選定されて使用される。この内、導電率が５０％ＩＡＣＳ以上の銅合金の条材とすることが好ましい。
　また、鉄又は鉄合金としては、例えば、４２アロイ（Ｆｅ－４２ｍａｓｓ％Ｎｉ）やステンレス鋼などが用いられる。これらの鉄合金基体は、導電率はそれほど高くないが、導電率をそれほど要求せず、電気信号の伝達を目的とするようなリードフレームには適用することができる。
　また、アルミニウム又はアルミニウム合金としては、例えば、Ａ５０５２などが用いられる。
　基体の厚さには特に制限はないが、通常、０．０５ｍｍ～２ｍｍであり、好ましくは、０．１ｍｍ～１ｍｍである。
（粗化層のさらに上層）
　また本発明によれば、半導体素子を実装する箇所においては、粗化層のさらに上層（表層）に、リードフレームの半田濡れ性及び／又はワイヤボンディング性、ダイボンディング性などの特性を付与するため、パラジウム、パラジウム合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、白金、白金合金、イリジウム、イリジウム合金、金、金合金、銀又は銀合金のうちいずれかからなる皮膜が、リードフレーム材の全面又は部分的に単層又は複数層で形成されていてもよい。この内、代表的な層構成としては、粗化層側から表面へ順に、Ｐｄ／Ａｕ被覆、Ｒｈ／Ａｕ被覆、Ｐｄ／Ａｇ／Ａｕ被覆、Ｐｄ／Ｒｈ／Ａｕ被覆、Ｒｕ／Ｐｄ／Ａｕ被覆などが挙げられる。これらの被覆厚に特に制限はないが、厚すぎると粗化層凹凸を埋めてしまい機能を果たさなくなる可能性があること、貴金属を主としているためにコスト増の可能性がある。これらから、これら上層の総被覆厚は１μｍ以下が好ましい。パラジウム合金、ロジウム合金、ルテニウム合金、白金合金、イリジウム合金、金合金又は銀合金としては、パラジウム合金としてはパラジウム－銀合金、ロジウム合金としてはロジウム－パラジウム合金、ルテニウム合金としてはルテニウム－イリジウム合金、白金合金としては白金－金合金、イリジウム合金としてはイリジウム－ルテニウム合金、金合金としては金－銀合金、銀合金としては銀－錫合金などが挙げられる。
　なお、この粗化層の上層に他の被覆層を形成する場合においては、酸化膜が形成されていると剥離を生じる場合があることから、粗化層の表層には酸化膜を形成されていない状態でその上層を形成し、さらに酸化膜を形成するプロセスを経ることで酸化膜を形成させることが好ましく、例えば上層被覆後に酸化力のある薬液に浸漬すること、及び／又は大気中で適正な条件で加熱処理することにより、形成することが好ましい。
（粗化層の被覆部）
　なお、本発明における粗化層の形成箇所は、樹脂モールドされる部分の少なくとも一部に形成されていればよく、全面処理はもちろんのこと、部分的に粗化層が形成されていてもよい。また、例えばリードフレームが樹脂モールドされる部分の少なくとも１／５以上であることが好ましく、さらに好ましくは１／２以上の面積に形成されることで密着性向上効果を発揮することができる。樹脂モールドされる全面に施されているものが最も好ましい。この部分的に設けられる粗化層の形状としては、ストライプ状、スポット状、リング状など、様々な形態をとることが可能である。さらに、樹脂モールドが片面だけであるような製品においては、例えば片面のみ前記粗化層を形成することも可能である。
（粗化層の形成法について）
　また本発明によれば、粗化層を形成する方法については特に規定しないが、電流密度や攪拌により比較的容易に粗化めっきを制御することができ且つ簡便であることから、粗化層を形成する際には電気めっき法で形成することが好ましい。さらに湿式めっきによって形成することが、生産性の観点からより好ましい。
　以下、本発明を、図面に基づいて詳細に説明する。
　図１は、本発明におけるリードフレームの概略断面模式図である。粗化層が形成された表面に、１０～１００ｎｍの被覆厚さで制御された酸化膜が形成されている模式図を示している。この酸化膜は比較的均一に表面に形成されており、その被覆厚が１０～１００ｎｍで制御されていることが重要である。さらに、粗化層の比表面積は１１０％以上であり、アンカー効果と酸化膜との樹脂密着性の両方が最適な表面性状を呈している。
　図２は、本発明における比表面積を示す概略断面図である。この断面図では二次元的説明であるが、最表層の線分長さ（Ａ）を最表層の直線長さ（Ｂ）で除した値が比表面積となり、例えば非接触式干渉顕微鏡を使用して測定することが出来る。図示したＡ／Ｂで、比表面積が求められる。
　図３は、本発明例（実施例）における異なる形態の一例であり、導電性基体（１）上に１層目の粗化層（２－１）が形成されており、さらにその上層に２層目の粗化層（２－２）が形成され、その２層目の粗化層表面に酸化膜（３）が１０～１００ｎｍにて形成されている断面模式図である。このように、粗化層は複数層形成されていてもよく、例えば１層目の粗化層（２－１）は銅からなり、２層目の粗化層（２－２）はニッケルからなるなどでもよい。また酸化膜（３）については、最表層に形成された粗化層の酸化膜厚を規定するものであり、１層目には上層が剥離してしまう可能性を考慮して酸化膜が形成されていなくてもよい。また、この２層目は部分的に形成されている場合でもよく、その場合は表層に露出している箇所が酸化されている必要がある。なお、粗化層（２、２－１、２－２）及び酸化膜（３）が形成される箇所は、樹脂モールドされる部分の少なくとも一部に形成されていればよく、全面処理はもちろんのこと、部分的に粗化層が形成されていてもよい。また、例えばリードフレームが樹脂モールドされる部分の少なくとも１／５以上であることが好ましく、さらに好ましくは１／２以上の面積に形成されることで密着性向上効果を発揮することが出来る。この部分的に設けられる粗化層の形状としては、ストライプ状、スポット状、リング状など、様々な形態をとることが可能である。さらに、樹脂モールドが片面だけであるような製品においては、例えば片面のみ前記粗化層を形成することも可能である。
　以下、本発明を実施例に基づきさらに詳細に説明するが、本発明はこれらに限定されるものではない。
　予め試験片サイズ４０ｍｍ×４０ｍｍに切断した板厚０．２ｍｍの表１に示す各種導電性基体を準備し、下記に示すカソード電解脱脂、酸洗工程の前処理を経たのち、発明例については粗化層を形成し、比表面積を制御しつつ、かつ酸化膜厚を制御したものを得た。比較例としては、酸化膜厚を制御していないものおよび酸化膜厚が厚すぎるもの、さらには酸化膜厚は制御したが比表面積が小さいものを作成した。なお、酸化膜厚形成の制御法としては、大気中にて室温２５℃～１００℃の温度域において、５秒～６０秒保持することで、酸化膜厚を制御した。各実施例又は比較例の試料として、実施例１～１０、１３～２０、２１～２３（実施例２１～２３では、図示はしないが、中間層も設けた。）及び２４～２７、並びに比較例１～３については、図１に図示したものを調製した。また実施例１１及び１２については図３に図示したものを調製した。さらに実施例２８及び２９については図３に示した様態に形成後、さらにその表層において部分的にＰｄ／Ａｕの順又はＲｈ／Ａｕの順に被覆した様態のものを調製した。
（前処理条件）
［カソード電解脱脂］
脱脂液：ＮａＯＨ　６０ｇ／Ｌ
脱脂条件：２．５Ａ／ｄｍ２、温度６０℃、脱脂時間６０秒
［酸洗］
酸洗液：１０％硫酸
酸洗条件：３０秒　浸漬、室温
（粗化めっき条件）
［粗化Ｃｕめっき］
めっき液：硫酸銅：銅濃度として５～１０ｇ／Ｌ、硫酸：３０～１２０ｇ／Ｌ、モリブデン酸アンモニウム：Ｍｏ金属として０．１～５．０ｇ／Ｌ
めっき条件：電流密度　１０～６０Ａ／ｄｍ２、温度　２０～６０℃
［粗化Ｎｉめっき］
めっき液：株式会社ワールドメタル社製　ＷＤＢ－３２１（商品名）
めっき条件：電流密度　８Ａ／ｄｍ２、温度　７０℃
［粗化Ｐｄめっき］
めっき液：Ｐｄ（ＮＨ３）２Ｃｌ２　４５ｇ／Ｌ、ＮＨ４ＯＨ　９０ｍｌ／Ｌ、（ＮＨ４）２ＳＯ４　５０ｇ／Ｌ
めっき条件：電流密度　８Ａ／ｄｍ２、温度　６０℃
［粗化Ｃｕ－Ｓｎめっき］
めっき液：ＣｕＣＮ　４０ｇ／Ｌ、Ｎａ２Ｏ３Ｓｎ　２０ｇ／Ｌ、ＮａＣＮ　６５ｇ／Ｌ、ＮａＯＨ　７．５ｇ／Ｌ
めっき条件：電流密度　１０Ａ／ｄｍ２、温度　６０℃
（通常中間めっき条件）
［Ｎｉめっき］（通常Ｎｉめっき）
めっき液：Ｎｉ（ＳＯ３ＮＨ２）２・４Ｈ２Ｏ　５００ｇ／Ｌ、ＮｉＣｌ２　３０ｇ／Ｌ、Ｈ３ＢＯ３　３０ｇ／Ｌ
めっき条件：電流密度　１０Ａ／ｄｍ２、温度　５０℃
［Ｃｏめっき］（通常Ｃｏめっき）
めっき液：Ｃｏ（ＳＯ３ＮＨ２）２・４Ｈ２Ｏ　５００ｇ／Ｌ、ＣｏＣｌ２　３０ｇ／Ｌ、Ｈ３ＢＯ３　３０ｇ／Ｌ
めっき条件：電流密度　１０Ａ／ｄｍ２、温度　５０℃
［Ｃｕめっき］（通常Ｃｕめっき）
めっき液：ＣｕＳＯ４・５Ｈ２Ｏ　２５０ｇ／Ｌ、Ｈ２ＳＯ４　５０ｇ／Ｌ、ＮａＣｌ　０．１ｇ／Ｌ
めっき条件：電流密度　６Ａ／ｄｍ２、温度　４０℃
（通常Ｐｄめっき条件）
［Ｐｄめっき］
めっき液：Ｐｄ（ＮＨ３）２Ｃｌ２　４５ｇ／Ｌ、ＮＨ４ＯＨ　９０ｍｌ／Ｌ、（ＮＨ４）２ＳＯ４　５０ｇ／Ｌ、パラシグマ光沢剤（商品名、松田産業株式会社製）　１０ｍｌ／Ｌ
めっき条件：電流密度　５Ａ／ｄｍ２、温度　６０℃
（Ａｕめっき条件）
［Ａｕめっき］
めっき液：ＫＡｕ（ＣＮ）２　１４．６ｇ／Ｌ、Ｃ６Ｈ８Ｏ７　１５０ｇ／Ｌ、Ｋ２Ｃ６Ｈ４Ｏ７　１８０ｇ／Ｌ
めっき条件：電流密度　１Ａ／ｄｍ２、温度　４０℃
（Ｒｈめっき条件）
［Ｒｈめっき］
めっき液：ＲＨＯＤＥＸ（商品名、日本エレクトロプレイティングエンジニヤース（株）製）
めっき条件：電流密度　１．３Ａ／ｄｍ２、温度　５０℃
　上記の通りそれぞれ作成した各実施例又は比較例の試験片において、樹脂モールドをコータキ精機社製トランスファーモールド試験装置（製品名：Ｍｏｄｅｌ　ＦＴＳ）にて接触面積４ｍｍ２のプリン状試験片を形成した。その各試験片を高温高湿試験（８５℃、８５％ＲＨで、１６８時間保持）に投入し、その試験片について、密着性評価などを実施した。結果を表２に示す。
（樹脂密着性評価）
評価樹脂：Ｇ６３０Ｌ、住友ベークライト社製（商品名）
評価条件：装置：４０００Ｐｌｕｓ、ノードソン・アドバンスト・テクノロジー社製（商品名）、
　　　　　ロードセル：５０ｋｇ
　　　　　測定レンジ：１０ｋｇ
　　　　　テストスピード：１００μｍ／ｓ
　　　　　テスト高さ：１０μｍ
　「Ａ」（優）は平均で１０ｋｇｆ／ｍｍ２以上である場合、「Ｂ」（良）は平均で５ｋｇｆ／ｍｍ２以上１０ｋｇｆ／ｍｍ２未満である場合、「Ｄ」（不可）は平均で０ｋｇｆ／ｍｍ２以上５ｋｇｆ／ｍｍ２未満である場合、と示した。
　上の「樹脂密着性評価」結果は、「初期のシェア強度」と「環境試験後のシェア強度」の両方に相当する。「環境試験後のシェア強度」は、「樹脂モールドした後に８５℃、８５％の環境において１６８時間の高温高湿環境下に保持」した後の値である。また、「初期のシェア強度」とは、「調製直後のシェア強度」である。
（粉落ち性評価）
　目視により感応評価した。「Ａ」（優）は粉落ちが認められなかった場合、「Ｂ」（良）は粉落ちが少し発生した場合、「Ｃ」（可）は粉落ちが若干多く発生した場合、「Ｄ」（不可）は粉落ちが非常に多く発生した場合、と示した。Ａ～Ｃは実用に供するレベルである。この粉落ち性評価は、表２中では、「粉落ち発生有無」と示した。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　本発明によれば、酸化膜厚が自然形成されたレベルの比較例１と、意図的に酸化膜厚を調整した発明例においては、環境試験後のシェア強度が大きく異なっていることが分かり、同じ粗化表面でも酸化膜厚を適正に制御することで、より一層樹脂密着性を向上させることが出来ることが分かる。また、酸化膜厚を厚くしすぎた比較例２においては、初期の接合強度が低下していることが分かる。これは、酸化膜厚内部で剥離が生じてしまったためであり、酸化膜厚が適正に制御されることが重要であることを示している。一方、比較例３においては、比表面積が実施例よりもわずかながら小さい例であるが、比表面積が１１０％以上ないと環境試験後のシェア強度が低下していることが分かる。
　このため、これら比表面積およびその表面層の酸化被膜厚の双方を制御することにより、環境試験前後において大変優れた樹脂密着性を示し、また適正な比表面積を持った粗化層を持つことで、粉落ち性にも優れたリードフレームが提供できることが分かる。
　本発明をその実施態様とともに説明したが、我々は特に指定しない限り我々の発明を説明のどの細部においても限定しようとするものではなく、添付の請求の範囲に示した発明の精神と範囲に反することなく幅広く解釈されるべきであると考える。
　本願は、２０１６年４月１２日に日本国で特許出願された特願２０１６－０７９８６７に基づく優先権を主張するものであり、これはここに参照してその内容を本明細書の記載の一部として取り込む。
　１　導電性基体
　２　粗化層
　　２－１　第１粗化層（基体側から１層目の粗化層）
　　２－２　第２粗化層（基体側から２層目の粗化層）
　３　酸化膜
　Ａ　最表面の線分長さ
　Ｂ　基体（直線状）の線分長さ

Claims (7)

  1. 　導電性基体上に粗化層を有するリードフレーム材において、その粗化層は比表面積が１１０％以上の粗化状態であり、かつ粗化層の最表面に設けられた酸化膜を有し、上記酸化膜の厚みが１０ｎｍ以上１００ｎｍ以下である、リードフレーム材。
  2. 　前記導電性基体は、銅、銅合金、鉄、鉄合金、アルミニウム又はアルミニウム合金である、請求項１記載のリードフレーム材。
  3. 　前記粗化層は、銅、銅合金、ニッケル、ニッケル合金、パラジウム、パラジウム合金、銀、銀合金、錫、錫合金、亜鉛、亜鉛合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、イリジウム又はイリジウム合金のうち、いずれかからなる、請求項１又は請求項２記載のリードフレーム材。
  4. 　前記粗化層が、単層又は複数層である、請求項１～３記載のいずれか１項に記載のリードフレーム材。
  5. 　前記導電性基体は、粗化層を有するとともに、その粗化層の上層として、パラジウム、パラジウム合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、白金、白金合金、イリジウム、イリジウム合金、金、金合金、銀又は銀合金のうちいずれかからなる表層を、リードフレーム材の全面又は部分的に、単層又は複数層有する、請求項１～４のいずれか１項に記載のリードフレーム材。
  6. 　前記粗化層は、電気めっきにより形成される、請求項１～５のいずれか１項に記載のリードフレーム材の製造方法。
  7. 　前記請求項１～５のいずれか１項に記載のリードフレーム材を使用した、半導体パッケージ。
PCT/JP2017/013580 2016-04-12 2017-03-31 リードフレーム材およびその製造方法 WO2017179447A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017539671A JPWO2017179447A1 (ja) 2016-04-12 2017-03-31 リードフレーム材およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-079867 2016-04-12
JP2016079867 2016-04-12

Publications (1)

Publication Number Publication Date
WO2017179447A1 true WO2017179447A1 (ja) 2017-10-19

Family

ID=60041687

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/013580 WO2017179447A1 (ja) 2016-04-12 2017-03-31 リードフレーム材およびその製造方法

Country Status (3)

Country Link
JP (1) JPWO2017179447A1 (ja)
TW (1) TWI751150B (ja)
WO (1) WO2017179447A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019181924A1 (ja) * 2018-03-23 2019-09-26 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ
KR20210056399A (ko) 2018-10-18 2021-05-18 제이엑스금속주식회사 도전성 재료, 성형품 및 전자 부품
KR20210056400A (ko) 2018-10-18 2021-05-18 제이엑스금속주식회사 도전성 재료, 성형품 및 전자 부품
JP7178530B1 (ja) * 2021-07-16 2022-11-25 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびに半導体パッケージ
WO2023286697A1 (ja) * 2021-07-16 2023-01-19 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびに半導体パッケージ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222466A (ja) * 1990-01-29 1991-10-01 Mitsubishi Electric Corp リードフレームおよびその製造方法
JPH03280456A (ja) * 1990-03-28 1991-12-11 Mitsui High Tec Inc 半導体装置に用いるリードフレーム
JPH09307050A (ja) * 1996-05-14 1997-11-28 Sony Corp リードフレームとこれを用いた半導体装置
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置
JP2008103455A (ja) * 2006-10-18 2008-05-01 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2011077519A (ja) * 2009-10-01 2011-04-14 Samsung Techwin Co Ltd リードフレーム及びその製造方法
JP2012502462A (ja) * 2008-09-05 2012-01-26 エルジー イノテック カンパニー，リミティド リードフレーム及びその製造方法
JP2014146704A (ja) * 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609172B2 (ja) * 2005-04-21 2011-01-12 株式会社デンソー 樹脂封止型半導体装置
JP2007258205A (ja) * 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法
JP2007287765A (ja) * 2006-04-13 2007-11-01 Denso Corp 樹脂封止型半導体装置
KR20100103015A (ko) * 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222466A (ja) * 1990-01-29 1991-10-01 Mitsubishi Electric Corp リードフレームおよびその製造方法
JPH03280456A (ja) * 1990-03-28 1991-12-11 Mitsui High Tec Inc 半導体装置に用いるリードフレーム
JPH09307050A (ja) * 1996-05-14 1997-11-28 Sony Corp リードフレームとこれを用いた半導体装置
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置
JP2008103455A (ja) * 2006-10-18 2008-05-01 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2012502462A (ja) * 2008-09-05 2012-01-26 エルジー イノテック カンパニー，リミティド リードフレーム及びその製造方法
JP2011077519A (ja) * 2009-10-01 2011-04-14 Samsung Techwin Co Ltd リードフレーム及びその製造方法
JP2014146704A (ja) * 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019181924A1 (ja) * 2018-03-23 2019-09-26 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ
JPWO2019181924A1 (ja) * 2018-03-23 2020-04-30 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ
KR20210056399A (ko) 2018-10-18 2021-05-18 제이엑스금속주식회사 도전성 재료, 성형품 및 전자 부품
KR20210056400A (ko) 2018-10-18 2021-05-18 제이엑스금속주식회사 도전성 재료, 성형품 및 전자 부품
JP7178530B1 (ja) * 2021-07-16 2022-11-25 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびに半導体パッケージ
WO2023286697A1 (ja) * 2021-07-16 2023-01-19 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびに半導体パッケージ

Also Published As

Publication number Publication date
JPWO2017179447A1 (ja) 2018-04-19
TW201803065A (zh) 2018-01-16
TWI751150B (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
US7808109B2 (en) Fretting and whisker resistant coating system and method
WO2017179447A1 (ja) リードフレーム材およびその製造方法
TWI411081B (zh) 導線架及其製造方法
WO2017077903A1 (ja) リードフレーム材およびその製造方法
JP2002100718A (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
TWI386523B (zh) ＳｎＢ電鍍液以及使用該電鍍液的電鍍方法
TWI404835B (zh) Electronic parts and manufacturing methods thereof
CN109937479B (zh) 引线框材料及其制造方法以及半导体封装件
US9142495B2 (en) Lead frame and semiconductor package manufactured by using the same
JP2012009542A (ja) 光半導体装置用リードフレーム及びその製造方法
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JP7162341B2 (ja) めっき積層体の製造方法及びめっき積層体
JP7178530B1 (ja) リードフレーム材およびその製造方法、ならびに半導体パッケージ
JP7213390B1 (ja) 銀めっき皮膜及び該銀めっき皮膜を備えた電気接点
JPH09223771A (ja) 電子部品用リード部材及びその製造方法
JP2019145458A (ja) 電気接点材料およびそれを用いたスイッチ
JPH0373963B2 (ja)

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2017539671

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17782265

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17782265

Country of ref document: EP

Kind code of ref document: A1