TWI404835B - Electronic parts and manufacturing methods thereof - Google Patents

Electronic parts and manufacturing methods thereof Download PDF

Info

Publication number
TWI404835B
TWI404835B TW098108444A TW98108444A TWI404835B TW I404835 B TWI404835 B TW I404835B TW 098108444 A TW098108444 A TW 098108444A TW 98108444 A TW98108444 A TW 98108444A TW I404835 B TWI404835 B TW I404835B
Authority
TW
Taiwan
Prior art keywords
nickel
electronic component
film
palladium
plating film
Prior art date
Application number
TW098108444A
Other languages
English (en)
Other versions
TW201000686A (en
Inventor
Mamoru Takayanagi
Kazuhiro Oda
Takayoshi Michino
Takehiko Suzuki
Original Assignee
Matsuda Sangyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsuda Sangyo Co Ltd filed Critical Matsuda Sangyo Co Ltd
Publication of TW201000686A publication Critical patent/TW201000686A/zh
Application granted granted Critical
Publication of TWI404835B publication Critical patent/TWI404835B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/50—Electroplating: Baths therefor from solutions of platinum group metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

電子零件及其製造方法 相關申請案的參考：
本申請案係根據先前的日本專利申請案之日本特願2008-071975號(申請日：2008年3月19日)，並在此主張該案之優先權的權利，其揭示內容全體係藉由參照而編入於此。
本發明係關於在連接端子部的導電基材表面上，形成有包含鍺之鍍鎳覆膜的電子零件。此外，本發明係關於此電子零件的製造方法。
作為可裝載半導體晶片等之電子零件，可利用封裝及電路基板等各種零件。當中，封裝例如有引線框架、BGA(Ball Grid Array：球閘陣列)等。以往，此類的電子零件中，係使用焊料或線接合作為該接合材，並利用在與所裝載之半導體晶片的接合、或是將封裝安裝於印刷電路基板時之與連接端子的接合。例如，在引線框架中，係裝載半導體晶片，並且對半導體晶片的電極與引線框架的內引線之間施以線接合，同時對外引線施以焊接。
此類電子零件的接合技術及安裝技術，例如在日本特開平9-8438號公報中，揭示有在引線框架中，於作為端子基材之銅的表面上依序形成鍍鎳覆膜、鍍鈀覆膜、及鍍 金覆膜，藉此來提升線接合及焊料接合端子的接合特性者。
此外，在日本特開2006-083410號公報中，揭示有在焊接固定部上施以鎳、鈀、金之三層構造的表面處理之電子零件的製造方法中，藉由將鈀層與金層的厚度保持在特定的厚度關係，可形成焊料潤濕性良好之電子零件。
另一方面，本發明者們至目前為止，已提出複數種可使用於電子零件的端子部，並且焊料潤濕性優良之鍍鈀液(例如日本特開2001-335986號公報(USP6811674B2)、日本特開2001-355093號公報)。
如此，電子零件的接合技術，就提升接合部或連接端子部的焊料潤濕性等觀點來看，至目前為止已嘗試開發各種於接合部形成鍍敷覆膜之技術。
然而，對於封裝之更進一步的小型化或高密度化之要求仍然強烈。因此，係追求一種除了要求接合部分本身的薄膜化或小面積化之外，同時在達成薄膜化或小型化而使接合部受到高溫的熱經歷時，亦可實現良好的接合狀態之接合部或連接端子部。亦即，係追求一種即使處在較以往更為嚴苛的條件下，亦可實現良好的接合狀態之接合部或連接端子部。因此，就提升製造效率的觀點來看，依然追求一種即使受到高溫的熱經歷，亦可進行良好的接合，並且耐熱性及焊料潤濕性優良之接合部或連接端子部的形成。
本發明者們，先前於引線框架之接合部的導電基材表面上，在從下層依序形成有鎳、鈀、金的層之三層鍍敷覆膜中，將包含鍺之鎳覆膜用作為鍍鎳覆膜，藉此，意外地成功達成耐熱性及焊料潤濕性的大幅提升。結果可一邊維持與以往同等的耐熱性及焊料潤濕性，並大幅薄化鍍敷覆膜的厚度，亦即，成功地達成接合部鍍敷覆膜之更進一步的薄膜化。
舉出具體例來說明，當電子零件為引線框架時，於該連接端子部上採用不含鍺之以往型式者作為鍍鎳覆膜，並且將其他的鈀與金用作為純金屬來形成鎳(Ni)-鈀(Pd)-金(Au)的三層鍍敷覆膜時，此三層覆膜，在大氣中於400℃．30秒的加熱條件下之共晶焊料的焊料潤濕性試驗中，為了達成零交叉時間2秒以下，鍍敷覆膜的厚度至少須將Ni設定為約1μm，Pd設定為約0.015μm，Au設定為約0.007μm，以往，此為接近於極限之數值。當使用將鍺添加於鍍鎳浴所形成者作為鍍鎳覆膜時，在與前述相同之各鍍敷覆膜的厚度下達成零交叉時間為1秒以下者，可設定在400℃、100秒以上之以往2倍以上的耐加熱時間。此外，於400℃．30秒的加熱條件下之共晶焊料的焊料潤濕性試驗中，為了達成零交叉時間2秒以下，各鍍敷覆膜的厚度只須分別將Ni設定為約0.3μm，Pd設定為約0.005μm，Au設定為約0.005μm即可，相較於以往，可成功地使鍍敷覆膜大幅薄化。此外，亦可得知該結果隨著鍍 鎳覆膜中之鍺含量的增加而變得更顯著。
本發明係根據此發現而創作出之發明。
因此，本發明之目的在於提供一種於連接端子部的導電基材表面上，形成有耐熱性及焊料潤濕性優良且可達到薄膜化之鍍敷覆膜的電子零件。
本發明之電子零件的特徵為：於連接端子部的導電基材表面上，形成有包含鍺之鍍鎳覆膜而成。
本發明之電氣製品，係使用本發明之電子零件。
本發明之電子零件的製造方法之特徵為：使用包含鍺之鍍鎳浴，於連接端子部的導電基材表面上形成包含鍺之鍍鎳覆膜。
根據本發明，可大幅提升電子零件之形成於連接端子部的導電基材表面上之鍍敷覆膜的耐熱性及焊料潤濕性，結果可提供一種具備耐熱性及焊料潤濕性優良之連接端子部的電子零件。亦即，根據本發明，由於可提升該之鍍敷覆膜的耐熱性，所以可一邊維持之鍍敷覆膜的性能，並且更進一步的達成該鍍敷覆膜本身的薄膜化。此外，由於可達成鍍敷覆膜的薄膜化，所以可縮短鍍敷時間，而達成製造成本的降低，並使電子零件的輕薄短小化更加邁進。再者，由於可達成鍍敷覆膜的薄膜化，所以在對構件進行折彎加工時，對於鍍敷覆膜剝離的防止亦產生極大貢獻。因此，可提出至目前為止仍未存在之多樣化形態的製品。
 電子零件
本發明之電子零件的特徵為，如前述般，係於連接端子部的導電基材表面上，形成有包含鍺之鍍鎳覆膜而成。
一般而言，為了提升電子零件之鍍敷覆膜的耐熱性，於熱負荷時，較理想為能夠防止導電基材表面之鍍鎳覆膜的鎳、或是作為底層之導電基材的主(基底)金屬(例如銅)，擴散至鍍敷覆膜的最表面層並且暴露於表面而被大氣所氧化。為了防止鎳等之金屬的擴散，例如尚可藉由鍍鈀覆膜或鍍金覆膜來覆蓋鍍鎳覆膜，且可因應必要，將這些鍍鈀覆膜或鍍金覆膜改良為可進行鎳等的擴散之阻障，或是多加考量這些覆膜的厚度等。然而，對這些鍍鈀覆膜或鍍金覆膜之改良，並不一定與薄膜化的潮流一致，另一方面，現實上亦存在著鍍鈀覆膜或鍍金覆膜盡可能為純金屬或是接近於純金屬之需求者的強烈需求。
本發明在鍍鎳覆膜的調製時，僅將鍺加入於鍍鎳浴，藉此，已經能夠有效地防止鍍鎳覆膜的鎳或是作為底層之導電基材的主金屬(例如銅)往表面層之擴散。此為本發明者們此次的意外發現。
一般而言，本發明之鍍鎳覆膜，係藉由將鍺添加於鍍鎳浴並進行鎳鍍敷而形成，並可考量鍺係在鍍鎳覆膜中共析出。此次可發現到，存在於鍍鎳覆膜中之鍺，乃具有可防止或延遲鎳往覆蓋鍍鎳覆膜之鍍鈀覆膜或鍍金覆膜的擴散之功用。此外，此次亦發現到，乃具有可抑制往作為底層之導電基材的主金屬(例如銅)的表面層之擴散的阻障 效果。
以上所述之鍍鎳覆膜中之鍺的動作，係包含理論性假設，但此假設並非用以限定本發明。
亦即，根據本發明，當從下層依序形成鎳(Ni)-鈀(Pd)-金(Au)的三層鍍敷覆膜時，鍍鈀層及鍍金層可分別形成為純金屬或是接近於純金屬者。此為對需求者而言為容易接受之特性，採用此構成者，亦可說是本發明的特徵之一。
根據本發明之一種較佳型態，本發明之電子零件，係具有：於前述鍍鎳覆膜的表面上形成有鍍鈀覆膜或鍍金覆膜之雙層鍍敷構造。藉由使鍍鈀覆膜或鍍金覆膜覆蓋鍍鎳覆膜，可保護鍍鎳覆膜不受氧化等腐蝕的破壞等，而提升耐熱性及焊料潤濕性等。
根據本發明之一種更佳型態，本發明之電子零件，係具有：於前述鍍鎳覆膜的表面上形成有鍍鈀覆膜，且尚在其表面上形成有鍍金覆膜之三層鍍敷構造(例如參照第1圖)。藉由具有此三層鍍敷構造，可保護鍍鎳覆膜不受氧化等腐蝕的破壞等，而提升耐熱性及焊料潤濕性等。
根據本發明之其他的一種較佳型態，本發明之電子零件，其鍍鎳覆膜的厚度為0.01~5μm，較理想為0.01~3μm，更理想為0.05~2μm，尤其理想為0.1~1μm，特別理想為0.3μm~1μm，最為理想為0.5μm~1μm。當鍍鎳覆膜的膜厚較0.01μm還薄時，可能會使鍍鎳覆膜之鎳的擴散抑制效果降低，並且難以確保良好的耐熱性及焊料潤濕性。此外 ，當鍍鎳覆膜的膜厚較5μm還大時，不僅成本增加，並且就達成製品的輕薄短小化、小型化之觀點來看，乃較不理想。
根據本發明之其他的一種較佳型態，本發明之電子零件，係於前述鍍鎳覆膜中含有0.005~10重量%的鍺，較理想為0.005~5重量%，更理想為0.05~5重量%，尤其理想為0.1~4重量%，特別理想為0.1~1重量%。當鍍鎳覆膜中的鍺含量低於0.005重量%時，可能會使鍍鎳覆膜之鎳的擴散抑制效果降低，並且難以確保良好的耐熱性及焊料潤濕性。此外，當超過5重量%時，可能對線接合的可靠度或焊料接合性產生影響。
根據本發明之一種較佳型態，該電子零件的連接端子部係以焊接固定或線接合而附著(Wire Bonding)。
根據本發明之一種較佳型態，本發明之電子零件，為由引線框架、有機基板、無機基板中任一種所形成之封裝。當該電子零件為引線框架時，係在內引線或外引線形成含有鍺之鍍鎳覆膜。當該電子零件為有機基板或無機基板時，係在稱為墊、銷、導部之部分上形成含有鍺之鍍鎳覆膜。在電子零件，尤其在電子零件的連接端子部藉由焊料或線接合進行接合時，若在接合部分上形成含有鍺之鍍鎳覆膜，則可構成耐熱性提升之電子零件。
用以形成本發明之電子零件所使用之注入於鍍鎳浴的鍍鎳液，只要為慣用的鍍鎳液，則無特別限制，一般係包含可溶性鎳鹽及導電鹽。在此，可溶性的鎳鹽例如有醋酸 鎳、氯化鎳、硫酸鎳、磺胺酸鎳、溴化鎳等。鍍鎳液中之可溶性鎳鹽的量，以鎳金屬換算為1~150g/L，較理想為10~80g/L，最理想為10~50g/L。當鎳離子濃度過低時，於被鍍敷品的高電流密度部分容易形成模糊狀的析出，當鎳離子濃度過高時，鍍敷液中的安定性降低，而容易生成作為羥化物的不溶性化合物。該鍍鎳液可包含鎳合金而能夠形成鍍鎳合金覆膜。
此外，可使用傳統上所慣用的鍍鎳浴，例如瓦特(Watts)浴或磺胺酸浴等。
用以形成本發明之電子零件所使用之鍍鈀液，只要為慣用的鍍鈀液，則無特別限制，一般係包含可溶性鈀鹽及導電鹽。在此，可溶性的鈀鹽例如有氯化鈀、二氯四氨鈀、二溴四胺鈀、二硝基四氨鈀、二碘四氨鈀、二亞硝酸四氨鈀、二硝酸四氨鈀、二亞硫酸四氨鈀、二硫酸四氨鈀、氯硝基四氨鈀、二氯二胺鈀、二溴二胺鈀、二硝基二胺鈀、二碘四二氨鈀、二亞硝酸二氨鈀、二硝酸二氨鈀、二亞硫酸二氨鈀、二硫酸二氨鈀、氯硝基二氨鈀、二氯乙烯二胺鈀。導電鹽例如有硝酸鹽、氯化物、硫酸鹽、草酸鹽、酒石酸鹽、羥化物、硼酸、硼酸鹽、碳酸鹽、磷酸鹽、磺胺酸鹽等。鍍鈀液中之可溶性鈀鹽的量，以鈀金屬換算為0.1~100g/L。該鍍鈀液可包含鈀合金而能夠形成鍍鈀合金覆膜。
用以形成本發明之電子零件所使用之鍍金液，只要為慣用的鍍金液，則無特別限制，一般係包含可溶性金鹽及 導電鹽。在此，可溶性的金鹽例如有氰化金鉀、氯化金酸鹽、亞硫酸金鹽(亞硫酸金鈉、亞硫酸金鉀、亞硫酸金銨)。導電鹽例如有檸檬酸、檸檬酸鹽、磷酸鹽、硫酸鹽、酒石酸鹽、草酸鹽、硼酸等。鍍金液中之可溶性金鹽的量，以金的金屬換算為0.1~10g/L。該鍍金液可包含金合金而能夠形成鍍金合金覆膜。
電子零件的製造方法
本發明之電子零件的製造方法的特徵為，如前述般，係使用包含鍺之鍍鎳浴，於連接端子部的導電基材表面上形成包含鍺之鍍鎳覆膜。
根據本發明之一種較佳型態，本發明之電子零件的製造方法中，所使用之鍍鎳浴中的鍺濃度，為0.1~10000ppm，較理想為10~5000ppm，更理想為10~1000ppm，尤其理想為10~500ppm。
根據本發明之一種較佳型態，本發明之電子零件的製造方法中，鍍鎳浴係使用瓦特(Watts)浴或磺胺酸浴。
本發明之方法中，僅需將水溶性的Ge化合物添加於以往所慣用的鍍鎳浴，並追加進行鍍鎳浴中的鍺濃度管理，因此，不一定需變更以往的鍍敷條件。
根據本發明之其他的較佳型態，本發明之電子零件的製造方法中，係包含於前述鍍鎳覆膜的表面上形成有鍍鈀覆膜或鍍金覆膜者而成。
根據本發明之其他的較佳型態，本發明之電子零件的 製造方法中，係包含於前述鍍鎳覆膜的表面上形成有鍍鈀覆膜，且尚在其表面上形成有鍍金覆膜者而成。
〔實施例〕
以下係藉由實施例來說明本發明，但本發明並不限定於這些實施例。
實施例1
在此，實際上係使用鍍鎳液於電子零件上形成與焊料之接合部，並評估焊料潤濕性。
(1)評估樣本的調製
首先使用Cu合金系引線框架，於成為該連接端子部之部分的表面上，依循下列條件依序進行鍍鎳處理、鍍鈀處理、及鍍金處理以形成各鍍敷覆膜，並將此作為評估樣本。
在一般的引線框架(Cu合金系引線框架)原材上所依序形成之三層鍍敷構造的概念圖，係如第1圖所示。
i)鍍鎳處理：
．磺胺酸鍍鎳液
磺胺酸鎳：450g/l
溴化鎳：10g/l
硼酸：30g/l
．氧化鍺(鍺金屬換算)：0、1、10、50、100、1000 ppm
．液溫：55℃
．電流密度：3A/dm2
ii)鍍鈀處理：
．鍍鈀液(松田產業有限公司製、Parasigma LA-5)
．鈀濃度：5g/l
．pH：8.5
．液溫：55℃
．電流密度：0.5A/dm2
iii)鍍金處理：
．鍍金液
氰化金鉀：2g/l
檸檬酸：50g/l
檸檬酸鉀：70g/l
．液溫：55℃
．電流密度：0.1A/dm2
具體而言，首先對所準備的Cu合金系引線框架進行電解脫脂處理(直流電源裝置、液溫60℃、施加電壓5V、浸漬時間120秒)作為前處理，以去除引線框架表面的污染物及氧化物等。接著進行酸洗淨(5%硫酸、30秒)，以純水進行水洗後，對上述各種鍺含量的情況施以鍍鎳處理。處理後以純水進行水洗，然後施以上述鍍鈀處理。再以純水進行水洗後，施以上述鍍金處理並進行乾燥而調製出評估樣本。
各鍍敷處理，係以分別使鎳成為1μm，鈀成為0.01μm ，金成為0007μm之方式來進行。
此外，上述所製作出之評估樣本中，係將鍍鎳處理之鍍鎳浴的鍺含量分別設定為0、1、10、50、100、1000ppm時所製得之樣本，設定為評估樣本1(比較例)、評估樣本2~6(本發明)。
使用SII Nanotechnology有限公司製的高頻感應耦合電漿(ICP：Inductively Coupled Plasma)發光分光儀，來測定各評估樣本之共析出至鍍鎳覆膜中的鍺(Ge)量。
根據這些結果，將鍍鎳浴的鍺濃度、與使用各鍺濃度的鍍鎳浴所調製出之鍍鎳覆膜的鍺含量之關係加以摘要整理，結果如下列第1表及第2圖所示。
(2)焊料潤濕性的評估(零交叉時間(ZCT)試驗)
藉由在特定的加熱溫度條件(400±2℃)下將各評估樣本保持一定時間，以施加高溫的熱經歷後，浸漬於焊料浴(63%錫-37%鉛、液溫230±5℃)後，測定從該焊料浴所受到的力成為0(零)為止之所需時間(零交叉時間( 秒))，來評估焊料潤濕性。
零交叉時間愈短，意味著焊料潤濕性愈優良。
a)樣本加熱時間對焊料潤濕性之影響
係使用鍍敷處理時之鍍鎳浴的鍺濃度為100ppm之評估樣本5(本發明)，以及相當於以往製品之不含鍺之評估樣本1(比較例)，作為評估樣本，並求取將評估樣本加熱至400±2℃時之加熱時間(秒)與零交叉時間(焊料潤濕性)之關係。
結果如第3圖所示。
從結果中可觀察到，在不含鍺之評估樣本1中，隨著加熱處理的加熱時間增長，零交叉時間急遽地延長(例如在加熱時間為10秒時，零交叉時間增加至大約10秒)，使焊料潤濕性急遽地劣化。另一方面，在具有含鍺之鍍鎳覆膜時(評估樣本5)中，即使增長加熱時間，零交叉時間亦不會大幅增加，而維持在相對較小的值(例如即使在加熱時間為100秒時，零交叉時間亦維持在較1秒還低之值)。亦即，具有含鍺之鍍鎳覆膜者，即使施加嚴苛的熱經歷，亦可維持焊料潤濕性。
b)鍍鎳覆膜中的鍺含量對焊料潤濕性之影響
將評估樣本的加熱條件設定為加熱溫度400±2℃、加熱時間30秒，對評估樣本1以及3~6分別測定零交叉時間，來評估鍍鎳覆膜中的鍺含量與焊料潤濕性之關係。
結果如下列第2表及第4圖所示。
〔第2表〕
從結果中可確認出，當鍺包含於鍍鎳覆膜時，焊料潤濕性可大幅改善。
實施例2
除了使用鍺濃度為100ppm之鍍鎳浴，並將鍍鎳膜厚分別形成為0.1、0.2及0.5μm之外，其他與實施例1相同來調製出評估樣本。
使用鍍鎳膜厚分別形成為0.1、0.3及0.5μm之各評估樣本，與實施例1相同，求取將評估樣本加熱至400±2℃時之加熱時間(秒)與零交叉時間(焊料潤濕性)之關係。
結果如第5圖所示。
從結果中可得知，即使將鍍鎳膜厚薄化某種程度，亦可維持期望的焊料潤濕性。此外，可預測的是，藉由調整鍺含量，即使在膜厚更薄時亦可維持期望的焊料潤濕性。
實施例3
使用實施例1中所調製出之評估樣本1及評估樣本5 ，於大氣中對這些評估樣本施以400℃、30秒的條件下之加熱處理後，使用X射線光電子分光儀(XPS：X-Ray Photoelectron Spectroscopy)(日本電子有限公司製、JPS-9010MX)，測定出對這些三層鍍敷覆膜中之來自鎳層之鎳擴散的動作進行深度方向的分析之結果(depth分佈)。
如前述般，樣本1(比較例)，為在Cu合金系引線框架的導電基材(銅基底的金屬)上依序形成有不含鍺之鍍鎳覆膜(膜厚1μm)、鍍鈀覆膜(膜厚0.01μm)、及鍍金覆膜(膜厚0.007μm)者。此外，樣本5(本發明)，除了於鍍鎳覆膜中含有0.83重量%的鍺之外，其他與樣本1相同。
結果如第6圖(樣本1(比較例)的結果)及第7圖(樣本5(本發明)的結果)所示。
圖的橫軸相當於從三層鍍敷覆膜表層之深度，縱軸表示鎳、鈀、金的各含有比例。因此，若不對三層鍍敷覆膜施以加熱處理而進行測定，則在depth分佈的圖表中，從橫軸的值較小之一側(亦即鍍敷覆膜的表層側)，依序可先觀察到較多的金，隨著從表層逐漸變深，逐漸可觀察到較多的鈀，當變得更深時，會觀察到較多的鎳。第6圖及第7圖可在如此觀點下進行觀測。
第6圖中，可確認出由於鍍鎳覆膜不含鍺，所以產生鎳從鎳層往鈀層或金層之擴散。亦即，從三層鍍敷覆膜的表層及接近於該表層附近開始，即已確認出鎳的存在。此 係意味著，由於加熱處理使鎳更接近於表層並擴散至鈀層及金層，並且於最表面亦使鎳析出。
另一方面，與第6圖相較，第7圖的深度分佈有著極大差異。第7圖中，可觀察到在表層及接近於表層之階段，幾乎未觀察到鎳，從鈀層結束的附近開始才觀察到鎳。亦即，第7圖之樣本5(本發明)中，幾乎未觀察到鎳從鍍鎳覆膜往接近於表面之層的大幅擴散。此係意味著，藉由使鍍鎳覆膜含有鍺，更能夠抑制鎳往表層之擴散。
第1圖為在一般的引線框架原材上依序形成有Ni-Pd-Au之三層鍍敷構造。
第2圖為顯示鍍鎳浴中的鍺濃度，與使用各種鍺濃度的鍍鎳浴所調製出之鍍鎳覆膜的鍺含量之關係的圖表。
第3圖為顯示實施例1之(2)a)的實驗結果之圖表。亦即在特定條件下加熱評估樣本時之加熱時間(秒)與零交叉時間(焊料潤濕性)之關係的圖表。
第4圖為顯示實施例1之(2)b)的實驗結果之圖表。係顯示鍍鎳覆膜中的鍺含量與零交叉時間(焊料潤濕性)之關係的圖表。
第5圖為顯示對於鍍鎳膜厚為不同的評估樣本之評估樣本的加熱時間(秒)與零交叉時間(焊料潤濕性)之關係的圖表。
第6圖為顯示在施以加熱處理後之評估樣本(樣本1 ，比較例)的三層鍍敷覆膜中，使用X射線光電子分光儀(XPS)，對來自鎳層之鎳擴散的動作進行深度方向的分析之結果(depth分佈)。
第7圖為顯示在施以加熱處理後之評估樣本(樣本5，本發明)的三層鍍敷覆膜中，使用X射線光電子分光儀(XPS)，對來自鎳層之鎳擴散的動作進行深度方向的分析之結果(depth分佈)。

Claims (13)

  1. 一種電子零件，其係於連接端子部的導電基材表面上形成有包含鍺之鍍鎳覆膜而成之電子零件，其特徵為於前述鍍鎳覆膜中含有0.005~10重量%的鍺。
  2. 如申請專利範圍第1項之電子零件，其係具有：於前述鍍鎳覆膜的表面上形成有鍍鈀覆膜或鍍金覆膜之雙層鍍敷構造。
  3. 如申請專利範圍第2項之電子零件，其係具有：於前述鍍鎳覆膜的表面上形成有鍍鈀覆膜，且尚在其表面上形成有鍍金覆膜之三層鍍敷構造。
  4. 如申請專利範圍第1至3項中任一項之電子零件，其中，前述鍍鎳覆膜的厚度為0.01~5μm。
  5. 如申請專利範圍第1至3項中任一項之電子零件，其中，於前述鍍鎳覆膜中含有0.005~5重量%的鍺。
  6. 如申請專利範圍第1至3項中任一項之電子零件，其中，連接端子部係以焊接固定或線接合(Wire Bonding)而附著。
  7. 如申請專利範圍第1至3項中任一項之電子零件，其中前述電子零件為由引線框架(lead frame)、有機基板、無機基板中任一種所形成之封裝。
  8. 一種電氣製品，其特徵為使用申請專利範圍第1至7項中任一項之電子零件。
  9. 一種電子零件的製造方法，其係使用包含鍺之鍍鎳浴而於連接端子部的導電基材表面上形成包含鍺之鍍鎳覆 膜之電子零件的製造方法，其特徵為所使用之鍍鎳浴中的鍺濃度為0.1~10000ppm。
  10. 如申請專利範圍第9項之電子零件的製造方法，其中所使用之鍍鎳浴中的鍺濃度為0.1~5000ppm。
  11. 如申請專利範圍第9或10項之電子零件的製造方法，其中鍍鎳浴係使用瓦特(Watts)浴或磺胺酸浴。
  12. 如申請專利範圍第9或10項之電子零件的製造方法，其係包含於前述鍍鎳覆膜的表面上形成有鍍鈀覆膜或鍍金覆膜者而成。
  13. 如申請專利範圍第12項之電子零件的製造方法，其係包含於前述鍍鎳覆膜的表面上形成有鍍鈀覆膜，且尚在其表面上形成有鍍金覆膜者而成。
TW098108444A 2008-03-19 2009-03-16 Electronic parts and manufacturing methods thereof TWI404835B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008071975A JP5042894B2 (ja) 2008-03-19 2008-03-19 電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
TW201000686A TW201000686A (en) 2010-01-01
TWI404835B true TWI404835B (zh) 2013-08-11

Family

ID=41090831

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098108444A TWI404835B (zh) 2008-03-19 2009-03-16 Electronic parts and manufacturing methods thereof

Country Status (7)

Country Link
US (1) US20100089613A1 (zh)
EP (1) EP2270260A4 (zh)
JP (1) JP5042894B2 (zh)
KR (1) KR20100126173A (zh)
MY (1) MY154561A (zh)
TW (1) TWI404835B (zh)
WO (1) WO2009116426A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889995B2 (en) 2011-03-03 2014-11-18 Skyworks Solutions, Inc. Wire bond pad system and method
KR101224667B1 (ko) * 2011-06-28 2013-01-21 삼성전기주식회사 접속 단자의 와이어 본딩 결합 구조체 및 이의 제조 방법
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
JP5900135B2 (ja) * 2012-05-07 2016-04-06 株式会社大真空 圧電振動デバイス
CN104410373B (zh) 2012-06-14 2016-03-09 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
JP2022185288A (ja) * 2021-06-02 2022-12-14 上村工業株式会社 多層めっき皮膜
CN115418689B (zh) * 2022-11-04 2023-04-07 新恒汇电子股份有限公司 智能卡载带覆膜镀钯工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4785137A (en) * 1984-04-30 1988-11-15 Allied Corporation Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices
US5855993A (en) * 1992-04-24 1999-01-05 International Business Machines Corporation Electronic devices having metallurgies containing copper-semiconductor compounds
JP2003298229A (ja) * 2002-03-29 2003-10-17 Fukuda Metal Foil & Powder Co Ltd プリント配線板用銅箔及びその製造方法
JP2007262507A (ja) * 2006-03-29 2007-10-11 Japan Pure Chemical Co Ltd 電解用パラジウムめっき液及びそれを用いて形成されたリードフレーム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1474973A (fr) * 1966-02-16 1967-03-31 Radiotechnique Coprim Rtc Procédé de fabrication d'une couche de contact pour dispositifs semi-conducteurs et produits obtenus
US3857683A (en) * 1973-07-27 1974-12-31 Mica Corp Printed circuit board material incorporating binary alloys
US4925407A (en) * 1984-08-31 1990-05-15 American Telephone And Telegraph Company Nickel-based electrical contact
JPH0359972A (ja) * 1989-07-27 1991-03-14 Yazaki Corp 電気接点
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JP3108959U (ja) * 2004-11-24 2005-04-28 株式会社ビクトリア ブラジャー用金属部品
JP4598782B2 (ja) * 2006-03-03 2010-12-15 日本エレクトロプレイテイング・エンジニヤース株式会社 パラジウムめっき液
KR100902163B1 (ko) * 2007-03-28 2009-06-10 한국과학기술원 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
WO2009084155A1 (ja) * 2007-12-27 2009-07-09 Panasonic Corporation 接合材料、電子部品および接合構造体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4785137A (en) * 1984-04-30 1988-11-15 Allied Corporation Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices
US5855993A (en) * 1992-04-24 1999-01-05 International Business Machines Corporation Electronic devices having metallurgies containing copper-semiconductor compounds
JP2003298229A (ja) * 2002-03-29 2003-10-17 Fukuda Metal Foil & Powder Co Ltd プリント配線板用銅箔及びその製造方法
JP2007262507A (ja) * 2006-03-29 2007-10-11 Japan Pure Chemical Co Ltd 電解用パラジウムめっき液及びそれを用いて形成されたリードフレーム

Also Published As

Publication number Publication date
JP2009228021A (ja) 2009-10-08
MY154561A (en) 2015-06-30
EP2270260A4 (en) 2013-02-20
WO2009116426A1 (ja) 2009-09-24
KR20100126173A (ko) 2010-12-01
TW201000686A (en) 2010-01-01
US20100089613A1 (en) 2010-04-15
JP5042894B2 (ja) 2012-10-03
EP2270260A1 (en) 2011-01-05

Similar Documents

Publication Publication Date Title
TWI404835B (zh) Electronic parts and manufacturing methods thereof
JP6050737B2 (ja) 耐フレッチング性及び耐ウィスカー性の被覆装置及び方法
US20050121330A1 (en) Chromium-free antitarnish adhesion promoting treatment composition
TWI751150B (zh) 引線框架材及其製造方法
JPH04337657A (ja) 半導体装置用リードフレーム
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JPH048883B2 (zh)
TWI500788B (zh) 耐磨抗蝕無鍍層銅線及其製造方法
JP6025259B2 (ja) めっき物
JPS59228311A (ja) Ａｇ被覆電気材料とその製造方法
JPS6153434B2 (zh)
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JPH0373963B2 (zh)
JPS59228312A (ja) Ａｇ被覆Ｃｕ系電子部品材料とその製造方法