KR20100126173A - 전자 부품 및 그 제조 방법 - Google Patents

전자 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR20100126173A
KR20100126173A KR1020097019372A KR20097019372A KR20100126173A KR 20100126173 A KR20100126173 A KR 20100126173A KR 1020097019372 A KR1020097019372 A KR 1020097019372A KR 20097019372 A KR20097019372 A KR 20097019372A KR 20100126173 A KR20100126173 A KR 20100126173A
Authority
KR
South Korea
Prior art keywords
nickel
plating film
electronic component
palladium
germanium
Prior art date
Application number
KR1020097019372A
Other languages
English (en)
Inventor
마모루 타카야나기
카즈히로 오다
타카요시 미치노
타케히코 스즈키
Original Assignee
마츠다 산교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠다 산교 가부시끼가이샤 filed Critical 마츠다 산교 가부시끼가이샤
Publication of KR20100126173A publication Critical patent/KR20100126173A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/50—Electroplating: Baths therefor from solutions of platinum group metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명에 따른 전자 부품은, 접속 단자부의 전도기재 표면 위에, 게르마늄을 함유하는 니켈 도금 피막이 형성되어 이루어지는 것을 특징으로 한다. 본 발명에 따르면, 접속 단자부의 전도기재 표면 위에, 내열성 및 땜납 젖음성이 우수한 도금 피막이 형성된 전자 부품을 제공할 수 있다.
리드 프레임, 도금, 게르마늄

Description

전자 부품 및 그 제조 방법{ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 선행하는 일본국 특허출원인 특원2008-071975호(출원일: 2008년 3월 19일)에 기초한 것으로, 상기 특허출원의 우선권의 이익을 주장하며, 그 개시 내용 전체는 참조하는 것에 의해 여기에 포함된다.
본 발명은 접속 단자부의 전도기재 표면 위에 게르마늄을 함유하는 니켈 도금 피막이 형성된 전자 부품에 관한 것이다. 또, 본 발명은 이와 같은 전자 부품의 제조 방법에 관한 것이다.
반도체 칩 등을 탑재할 수 있는 전자 부품으로서, 패키지나 회로 기판 등 여러 가지가 이용되고 있다. 이 중, 패키지로서는, 예를 들면, 리드 프레임, BGA(ball grid array) 등을 들 수 있다. 종래부터, 이와 같은 전자 부품에서는, 그 접합재로서 땜납이나 와이어 본딩이 이용되고 있고, 탑재되는 반도체 칩과의 접합이나, 패키지를 프린트 배선판 등에 실장할 때의 접속 단자와의 접합에서 이용되고 있다. 예를 들면, 리드 프레임에서는, 반도체 칩을 탑재하여, 반도체 칩의 전극과 리드 프레임의 내부 리드와의 사이에 와이어 본딩을 실시하는 한편, 외부 리드에는 땜납이 실시된다.
이와 같은 전자 부품의 접합 기술 및 실장 기술로서는, 예를 들면, 특개평9-8438호 공보에, 리드 프레임에서, 단자 기재인 구리 표면 위에, 니켈 도금 피막, 팔라듐 도금 피막, 금 도금 피막을 차례로 형성시키는 것에 의해, 와이어 본딩 및 땜납 접합 단자에서의 접합 특성을 향상시키는 것이 개시되어 있다.
또, 특개2006-083410호 공보에는, 땜납 접합부에 니켈, 팔라듐, 금의 삼층 구조의 표면 처리가 행해진 전자 부품의 제조 방법에 있어서, 팔라듐층과 금층의 두께를 특정 두께의 관계로 유지하는 것에 의해, 땜납 젖음성이 양호한 전자 부품을 형성할 수 있는 것이 개시되어 있다.
한편, 본 출원인은 지금까지 전자 부품의 단자부에 사용가능한 것으로, 땜납 젖음성이 우수한 팔라듐 도금액을 복수 제안해 왔다(예를 들면, 특개2001-335986호 공보(USP6811674B2), 특개2001-355093호 공보).
이와 같이, 지금까지 전자 부품의 접합 기술로서, 접합부 또는 접속 단자부의 땜납 젖음성 향상 등의 관점에서, 접합부 등에 도금 피막을 형성시키는 시도가 다양하게 행해져 왔다.
그러나, 패키지의 소형화나 고밀도화의 요청은 여전히 높다. 이때문에, 접합 부분 자체의 박막화 또는 소면적화가 더 요구되는 동시에, 더욱 박막화 또는 소형화가 이루어져 접합부가 고온의 열 이력을 받은 경우에도, 양호한 접합 상태를 실현할 수 있는 접합부 또는 접속 단자부가 요구되고 있다. 즉, 종래보다도 더 엄격한 조건 하에 놓여져도, 양호한 접합 상태를 실현할 수 있는 접합부 또는 접속 단자부가 요구되고 있는 것이다. 따라서, 제조 효율의 향상의 관점에서도, 고온의 열 이력을 받아도 앙호한 접합을 가능하게 하는, 내열성 및 땜납 젖음성이 우수한 접합부 또는 접속 단자부를 형성하는 것이 여전히 요구되고 있다.
본 발명자는 금번, 리드 프레임의 접합부의 전도기재(電導基材) 표면에, 하층으로부터 니켈, 팔라듐, 금의 순으로 층이 형성된 삼층 도금 피막에 있어서, 니켈 도금 피막으로, 게르마늄을 함유시킨 니켈 피막을 사용하는 것에 의해, 예상외로, 내열성 및 땜납 젖음성을 큰 폭으로 향상시키는데 성공했다. 그 결과, 종래와 동등한 내열성 및 땜납 젖음성을 유지하면서, 도금 피막의 두께를 더욱 큰 폭으로 얇게 하는 것, 즉, 접합부의 도금을 더욱 박막화하는데 성공했다.
구체적인 예를 들어 설명하면, 전자 부품이 리드 프레임인 경우, 이 접속 단자부 위에, 니켈 도금 피막으로서 게르마늄이 함유되어 있지 않은 종래 타입의 것을 채용하여, 다른 팔라듐 및 금을 순금속으로 하여, 니켈(Ni)-팔라듐(Pd)-금(Au)의 삼층 도금 피막을 형성시키고, 이 삼층 피막으로, 대기중에 400℃·30초 가열 조건하에서의 공정(共晶) 땜납에서의 땜납 젖음성 시험에서 제로 크로스 타임(zero crossing time) 2초 이하를 달성하기 위해서는, 도금 피막의 두께를 적어도 Ni 약 1㎛, Pd 약 0.015㎛, 및 Au 약 0.007㎛로 할 필요가 있고, 종래, 이것이 한계에 가까운 수치였다.
그런데, 니켈 도금 피막으로, 니켈 도금욕에 게르마늄을 첨가하여 형성한 것을 사용하면, 상기와 같은 각 도금 피막의 두께로, 제로 크로스 타임 1초 이하 달성은 400℃에서 100초 이상으로, 종래의 2배 이상의 내가열 시간으로 할 수 있었다. 또, 400℃·30초 가열 조건하에서의 공정(共晶) 땜납에서의 땜납 젖음성 시험에 있어서의 제로 크로스 타임 2초 이하를 달성하는 경우에는, 각 도금 피막 두께를 각각, Ni 약 0.3㎛, Pd 약 0.005㎛, 및 Au 약 0.005㎛ 정도로 하면 충분하고, 도금 피막을 종래에 비해 큰 폭으로 얇게 하는데 성공하였다. 이들 결과는 니켈 도금 피막 중의 게르마늄 함유량의 증가와 함께 보다 현저하게 되는 것도 판명되었다.
본 발명은 이들 지견(知見)에 기초한 것이다.
따라서 본 발명은, 접속 단자부의 전도기재 표면 위에, 내열성 및 땜납 젖음성이 우수하고, 보다 박막화가 가능한 도금 피막이 형성된 전자 부품을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 전자 부품은, 접속 단자부의 전도기재 표면 위에, 게르마늄을 함유하는 니켈 도금 피막이 형성되어 이루어지는 것을 특징으로 한다.
본 발명에 따른 전기 제품은, 본 발명에 따른 전자 부품을 사용한 것이다.
본 발명에 따른 전자 부품의 제조 방법은, 게르마늄을 함유하는 니켈 도금욕을 사용하여, 접속 단자부의 전도기재 표면 위에, 게르마늄을 함유하는 니켈 도금 피막을 형성하는 것을 특징으로 한다.
본 발명에 따르면, 전자 부품의 접속 단자부의 전도기재 표면 위에 형성된 도금 피막의 내열성 및 땜납 젖음성을 큰 폭으로 향상시킬 수 있고, 그 결과, 내열성 및 땜납 젖음성이 우수한 접속 단자부를 구비하여 이루어지는 전자 부품을 제공할 수 있다. 즉, 본 발명에 따르면, 상기 도금 피막의 내열성을 향상시킬 수 있기 때문에, 도금 피막의 성능을 유지하면서, 도금 피막 자체를 더욱 박막화하는 것이 가능하게 된다. 그리고, 도금 피막의 박막화가 가능하게 되는 것에 의해, 도금 시간이 단축가능하게 되고, 제조 비용 절감이나, 전자 부품의 경박단소화를 더 추진하는 것이 가능하게 된다. 또, 도금 피막의 박막화가 더 가능하게 되고, 부재의 절곡 가공에 대하여, 도금 피막의 벗겨짐 방지에도 크게 공헌할 수 있다. 이때문에, 지금까지 없는 다양한 형태의 제품의 제안도 가능하게 된다.
도 1은 일반적인 리드 프레임 소재 위에 Ni-Pd-Au의 순으로 형성된 삼층 도금 구조의 개념도이다.
도 2는 니켈 도금욕 중의 게르마늄 농도와, 각 게르마늄 농도의 니겔 도금욕을 사용하여 조제된 니켈 도금 피막에서의 게르마늄 함유량과의 관계를 나타내는 그래프이다.
도 3은 실시예1의 (2)a)의 실험의 결과를 나타내는 그래프이다, 즉, 평가 샘플을 소정의 조건으로 가열했을 때의 가열 시간(초)과, 제로 크로스 타임(땜납 젖음성)의 관계를 나타내는 그래프이다.
도 4는 실시예1의 (2)b)의 실험의 결과를 나타내는 그래프이다. 니켈 도금 피막 중의 게르마늄 함유량과, 제로 크로스 타임(땜납 젖음성)의 관계를 나타내는 그래프이다.
도 5는 니켈 도금막 두께가 다른 평가 샘플에 대하여, 평가 샘플의 가열 시간(초)과, 제로 크로스 타임(땜납 젖음성)의 관계를 나타내는 그래프이다.
도 6은 가열 처리를 실시한 후의 평가 샘플(샘플1, 비교예)의 삼층 도금 피막에 있어서, 니켈층으로부터의 니켈 확산 거동을 X선 광전자 분광장치(XPS)를 사용하여, 깊이 방향의 분석을 한 결과(깊이 프로파일)를 나타낸다.
도 7은 가열 처리를 실시한 후의 평가 샘플(샘플5, 본 발명)의 삼층 도금 피막에 있어서, 니켈층으로부터의 니켈 확산 거동을 X선 광전자 분광장치(XPS)를 사용하여, 깊이 방향의 분석을 한 결과(깊이 프로파일)를 나타낸다.
전자 부품
본 발명에 따른 전자 부품은, 상기와 같이, 접속 단자부의 전도기재 표면 위에, 게르마늄을 함유하는 니켈 도금 피막이 형성되어 이루어지는 것을 특징으로 한다.
일반적으로, 전자 부품에서의 도금 피막의 내열성 향상을 위해서는, 열 부하시에, 전도기재 표면의 니켈 도금 피막의 니켈이나 하지(下地)인 전도기재의 주(베이스)금속(예를 들면, 구리)이, 도금 피막의 최표면층(最表面層)까지 확산하고, 표면에 노출되어, 대기에 의해 산화되는 것을 방지하는 것이 바람직하다, 이와 같은 니켈 등의 금속의 확산을 방지하기 위해서는, 예를 들면, 니켈 도금 피막 위를 팔라듐 도금 피막이나 금 도금 피막으로 더 덮고, 필요에 더욱 응하여 이들 팔라듐 도금 피막이나 금 도금 피막을, 니켈 등의 확산을 막도록 개량하거나, 그들 피막의 두께 등을 고안하거나 하는 것을 생각할 수 있다. 그러나, 이와 같은 팔라듐 도금 피막이나 금 도금 피막에 대한 개량은, 박막화라는 흐름에 반드시 합치한다고는 할 수 없고, 한편, 팔라듐 도금 피막이나 금 도금 피막에는, 가능한 순금속 또는 순금속에 가까운 금속을 사용하고 싶어하는 수요자의 강한 요망이 있는 현실도 있다.
본 발명은, 니켈 도금 피막의 조제 시에 니켈 도금욕에 단순히 게르마늄을 첨가하는 것에 의해, 니켈 도금 피막의 니켈이나, 하지(下地)인 전도기재의 주금속(예를 들면, 구리)의 표면층으로의 확산을 효과적으로 방지하는데 성공하였다. 이것은, 본 발명자 등이 금번, 예상외로 발견한 것이다.
통상, 본 발명에서의 니켈 도금 피막은, 니켈 도금욕에 게르마늄을 첨가하여, 니켈 도금을 행하는 것에 의해 형성되고, 니켈 도금 피막 중에 있어서는 게르마늄이 공석(共析)하고 있다라고 생각할 수 있다. 이와 같이, 니켈 도금 피막 중에 존재하는 게르마늄에는, 니켈 도금 피막을 덮는, 팔라듐 도금 피막이나 금 도금 피막으로의 니켈의 확산을 방지 또는 지연시키는 움직임이 있다는 것을 금번에 알 수 있었다. 또, 하지인 전도기재의 주금속(예를 들면, 구리)의 표면층으로의 확산을 억제하는 배리어 효과가 있는 것도 금번에 판명되었다.
또 이상에서의 니켈 도금 피막 중에서의 게르마늄의 거동은, 이론적인 가정을 포함하는 것이고, 이와 같은 가정은 본 발명을 한정하는 것이 아니다.
즉, 본 발명에 따르면, 하층으로부터 차례로, 니켈(Ni)-팔라듐(Pd)-금(Au)의 삼층 도금 피막을 형성시키는 경우에, 팔라듐 도금층 및 금 도금층을 각각 순금속 또는 순금속에 가까운 금속으로 할 수 있다. 이것은 수요자에 있어서 바람직하게 받아들이기 쉬운 특성이고, 이와 같은 구성을 채용할 수 있는 것도 본 발명의 특징의 하나라고 할 수 있다.
본 발명의 바람직한 일 태양에 따르면, 본 발명에 따른 전자 부품은, 상기 니켈 도금 피막의 표면 위에, 팔라듐 도금 피막 또는 금 도금 피막이 형성된, 이층 도금 구조를 갖는다. 니켈 도금 피막을, 팔라듐 도금 피막 또는 금 도금 피막이 덮는 것에 의해, 산화 등의 부식 등으로부터 보호할 수 있고, 내열성 및 땜납 젖음성 등의 향상을 도모할 수 있다.
본 발명의 보다 바람직한 일 태양에 따르면, 본 발명에 따른 전자 부품은, 상기 니켈 도금 피막의 표면 위에, 팔라듐 도금 피막이 형성되고, 그 표면 위에 금 도금 피막이 더 형성된, 삼층 도금 구조를 갖는다(예를 들면, 도 1 참조). 이와 같은 삼층 구조를 갖는 것에 의해, 니켈 도금 피막을 산화 등의 부식 등으로부터 보호할 수 있고, 내열성 및 땜납 젖음성 등의 향상을 도모할 수 있다.
본 발명의 바람직한 다른 일 태양에 따르면, 본 발명에 따른 전자 부품은, 니켈 도금 피막의 두께는, 0.01~5㎛이고, 바람직하게는 0.01~3㎛, 보다 바람직하게는 0.05~2㎛, 더욱 바람직하게는 0.1~1㎛, 보다 더욱 바람직하게는 0.3~1㎛, 특히 바람직하게는 0.5~1㎛이다. 니켈 도금막 두께가, 0.01㎛보다 얇으면, 니켈 도금 피막에서의 니켈의 확산 억지 효과가 저감하고, 또 양호한 내열성 및 땜납 젖음성을 확보하는 것이 곤란하게 되는 점이 있다. 또, 니켈 도금막 두께가, 5㎛보다 크면, 비용 증가로 이어지는 것과 함께, 제품의 경박단소화, 소형화를 목적으로 하는 관점에서는 바람직하지 않다.
본 발명의 바람직한 다른 일 태양에 따르면, 본 발명에 따른 전자 부품은, 상기 니켈 도금 피막 중에 게르마늄을 0.005~10중량%, 바람직하게는 0.005~5중량%, 보다 바람직하게는 0.05~5중량%, 더욱 바람직하게는 0.1~4중량%, 보다 더욱 바람직하게는 0.1~1중량% 함유한다. 니켈 도금 피막 중에서의 게르마늄 함유량이 0.005중량%를 하회하면, 니켈 도금 피막에서의 니켈의 확산 억지 효과가 저감하고, 또, 양호한 내열성 및 땜납 젖음성을 확보하는 것이 곤란하게 되는 점이 있다. 또, 5중량%를 초과하면, 와이어 본딩의 신뢰성이나 땜납 접합성에 영향을 미칠 가능성이 있다.
본 발명의 바람직한 일 태양에 따르면, 상기 전자 부품에서의 접속 단자부는, 땜납 접합 또는 와이어 본딩에 붙여지는 것이다.
본 발명의 바람직한 일 태양에 따르면, 본 발명에 따른 전자 부품은, 리드 프레임, 유기 기판, 무기 기판 중 어느 하나로 이루어지는 패키지이다. 상기 전자 부품이 리드 프레임인 경우, 그 내부 리드나 외부 리드에 게르마늄을 함유한 니켈 도금 피막을 형성하게 된다. 상기 전자 부품이 유기 기판이나 무기 기판인 경우, 패드, 핀, 랜드로 불리는 부분에 게르마늄을 함유한 니켈 도금 피막을 형성하게 된다. 전자 부품, 특히 전자 부품의 접속 단자부에 있어서, 땜납이나 와이어 본딩에 의해 접합할 때에, 접합 부분에 게르마늄을 함유한 니켈 도금 피막을 형성하도록 한다면, 내열성이 향상된 전자 부품으로 할 수 있다.
본 발명의 전자 부품을 형성하기 위해 사용되는, 니켈욕에 넣는 니켈 도금액은, 관용의 니켈 도금액이면 특별히 제한이 없지만, 통상은, 가용성 니켈염과 전도염을 포함한다. 여기서, 가용성 니켈염으로서는, 예를 들면, 초산니켈, 염화니켈, 황산니켈, 설파민산니켈, 브롬화니켈을 들 수 있다. 니켈 도금액 중의 가용성 니켈 염의 양은, 니켈금속 환산으로 1~150g/L, 보다 바람직하게는 10~80g/L, 가장 바람직하게는 10~50g/L이다. 니켈 이온 농도가 지나치게 낮은 경우에는, 피도금품의 고전류밀도 부분에서의 도금눌음(burnt deposit)이 석출되기 쉽고, 니켈 이온 농도가 지나치게 높은 경우에는, 도금액 중의 안정성이 저하하고, 수산화물로 불용성 화합물을 생성하게 된다. 상기 니켈 도금액은, 니켈 합금을 함유하고, 니켈 합금 도금 피막을 형성할 수 있는 것이어도 좋다.
또, 전형적으로는, 관용의 도금욕, 예를 들면, 와트(watts)욕이나 설파민산욕 등을 사용해도 좋다.
본 발명의 전자 부품을 형성하기 위해 사용되는, 팔라듐 도금액은, 관용의 팔라듐 도금액이면, 특별히 제한은 없지만, 통상은, 가용성 팔라듐염과 전도염을 포함한다. 여기서, 가용성 팔라듐염으로서는, 예를 들면, 염화팔라듐, 디클로로테트라암민 팔라듐(dichlorotetraammine palladium), 디브로모테트라아민 팔라듐(dibromotetraamine palladium), 디니트로테트라암민 팔라듐(dinitrotetraammine palladium), 디이오도테트라암민 팔라듐(diiodotetraammine palladium), 디니트라이트 테트라암민 팔라듐(palladium tetraammine dinitrite), 디니트레이트 테트라암민 팔라듐(palladium tetraammine dinitrate), 디설파이트 테트라암민 팔라듐(palladium tetraammine disulfite), 디설페이트 테트라암민 팔라듐(palladium tetraammine disulfate), 클로로니트로테트라암민 팔라듐(chloronitrotetraammine palladium), 디클로로디아민 팔라듐(dichlorodiamine palladium), 디브로모디아민 팔라듐(dibromodiamine palladium), 디니트로디아민 팔라듐(dinitrodiamine palladium), 디이오도테트라디암민 팔라듐(diiodotetradiammine palladium), 디니트라이트 디암민 팔라듐(palladium diammine dinitrite), 디니트레이트 디암민 팔라듐(palladium diammine dinitrate), 디설파이트 디암민 팔라듐(palladium diammine disulfite), 디설페이트 디암민 팔라듐(palladium diammine disulfate), 클로로니트로디암민 팔라듐(chloronitrodiammine palladium), 및 디클로로에틸렌디아민 팔라듐(dichloroethlyenediamine palladium)을 들 수 있다. 전도염으로서는, 질산염, 염화물, 황산염, 수산염, 주석산염, 수산화물, 붕산, 붕산염, 탄산염, 인산염, 설파민산염을 들 수 있다. 팔라듐 도금액 중의 가용성 팔라듐염의 양은, 팔라듐 금속 환산으로 0.1~100g/L이다. 상기 팔라듐 도금액은, 팔라듐 합금을 함유하며, 팔라듐 합금 도금 피막을 형성할 수 있는 것이어도 좋다.
본 발명의 전자 부품을 형성하기 위해 사용되는 금 도금액은, 관용의 금 도금액이면 특별히 제한이 없지만, 통상은, 가용성 금염과 전도염을 포함한다. 여기서, 가용성 금염으로서는, 예를 들면, 시안화금칼륨, 염화금산염, 아황산금염(아황산금나트륨, 아황산금칼륨, 아황산금암모늄)을 들 수 있다. 전도염으로서는, 구연산, 구연산염, 인산염, 황산염, 주석산염, 수산염, 붕산을 들 수 있다. 금 도금액 중의 가용성 금염의 양은, 금 금속 환산으로 0.1~10g/L이다. 상기 금 도금액은, 금 합금을 함유하며, 금 합금 도금 피막을 형성할 수 있는 것이어도 좋다.
전자 부품의 제조 방법
본 발명에 따른 전자 부품의 제조 방법은, 상기와 같이, 게르마늄을 함유하는 니켈 도금욕을 사용하여, 접속 단자부의 전도기재 표면 위에, 게르마늄을 함유 하는 니켈 도금 피막을 형성하는 것을 특징으로 한다.
본 발명의 바람직한 일 태양에 따르면, 본 발명에 따른 전자 부품의 제조 방법에 있어서, 사용되는 니켈 도금욕 중의 게르마늄 농도는, 0.1~10000ppm, 바람직하게는 10~5000ppm, 보다 바람직하게는 10~1000ppm, 보다 더욱 바람직하게는 10~500ppm이다.
본 발명의 바람직한 일 태양에 따르면, 본 발명에 따른 전자 부품의 제조 방법에 있어서, 니켈 도금욕으로, 와트(watts)욕 또는 설파민산욕을 사용한다.
본 발명에 따른 방법에 있어서는, 종래 관용의 니켈 도금욕에 수용성 Ge화합물을 첨가하여, 니켈욕 중의 게르마늄 농도 관리를 추가할 뿐이고, 종래의 도금 조건을 반드시 변경할 필요는 없다고 할 수 있다.
본 발명의 바람직한 다른 태양에 따르면, 본 발명에 따른 전자 부품의 제조 방법에 있어서, 상기 니켈 도금 피막의 표면 위에, 팔라듐 도금 피막 또는 금 도금 피막을 형성하는 것을 포함하여 이루어진다.
본 발명의 보다 바람직한 다른 태양에 따르면, 본 발명에 따른 전자 부품의 제조 방법에 있어서, 상기 니켈 도금 피막의 표면 위에, 팔라듐 도금 피막을 형성하고, 그 표면 위에 금 도금 피막을 더 형성하는 것을 포함하여 이루어진다.
이하 본 발명을 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 의해 한정되지 않는다.
실시예1
여기서는 실제로, 니켈 도금액을 사용하여 전자 부품에 땜납과의 접합부를 형성하여, 땜납 젖음성을 평가하였다.
(1) 평가 샘플의 조제
우선, Cu합금계 리드 프레임을 사용하여, 그 접속 단자부가 되는 부분의 표면 위에, 하기 조건에 따라 니켈 도금 처리, 팔라듐 도금 처리, 및 금 도금 처리를 순차로 실시하여, 각 도금 피막을 형성시켜서, 이것을 평가 샘플로 하였다.
또, 이와 같은 일반적인 리드 프레임(Cu합금계 리드 프레임) 소재 위에 형성시킨 삼층 도금 구조의 개념도를 나타내면, 도 1과 같다.
i) 니켈 도금 처리:
·설파민산 니켈 도금액
설파민산 니켈 450g/l
브롬화니켈 10g/l
붕산 30g/l
·산화게르마늄(게르마늄 금속 환산) 0, 1, 10, 50, 100, 1000ppm
·액온(液溫) 55℃
·전류밀도 3A/d㎡
ii) 팔라듐 도금 처리:
·팔라듐 도금액(마츠다산업주식회사제, 파라시다마LA-5)
·팔라듐 농도 5g/l
·pH 8.5
·액온 55℃
·전류밀도 0.5A/d㎡
iii) 금 도금 처리:
·금 도금액
시안화금칼륨 2g/l
구연산 50g/l
구연산칼륨 70g/l
·액온 55℃
·전류밀도 0.1A/d㎡
구체적으로는, 우선, 준비한 Cu합금계 리드 프레임에, 전처리로, 전해탈지 처리(직류 전원 장치, 액온 60℃, 인가 전압 5V, 침지 시간 120초)를 행하고, 리드 프레임 표면의 오염물이나 산화물 등을 제거하였다. 이어서, 산세정(5% 황산, 30초)하고, 순수로 수세(水洗)한 후, 상기 각 게르마늄 함유량의 각각의 경우에 대하여 니켈 도금 처리를 실시하였다. 처리 후, 순수로 수세하고, 상기 팔라듐 도금 처리를 실시하였다. 또, 수세한 후, 상기 금 도금 처리를 실시하고, 건조시켜 평가 샘플을 조제하였다.
또, 각 도금 처리는, 도금막 두께가 각각 니켈 1㎛, 팔라듐 0.01㎛, 및 금 0.007㎛가 되도록 행하였다.
또, 상기에서 작성한 평가 샘플에 있어서, 니켈 도금 처리에서의 니켈욕의 게르마늄 함유량 0, 1, 10, 50, 100, 1000ppm으로 한 경우에 획득된 샘플을 각각, 평가 샘플1(비교예), 평가 샘플2~6(본 발명)으로 하였다.
각 평가 샘플의 니켈 도금 피막 중으로 공석(共析)한 게르마늄(Ge) 양을, 에스아이아이 나노테크놀로지 주식회사 사제(社製), 고주파 유도 결합 플라즈마(ICP) 발광 분광 분석 장치를 사용하여 측정하였다.
이들 결과에 기초하여, 니켈 도금욕 중의 게르마늄 농도와, 각 게르마늄 농도의 니켈 도금욕을 사용하여 조제된 니켈 도금 피막에서의 게르마늄 함유량과의 관계를 정리하면, 하기 표 1 및 도 2에 나타난 바와 같다.
평가 샘플 Ni 도금욕 중의 Ge농도(ppm) Ni 도금 피막 중의 Ge함유량(중량%)
샘플1 0 0
샘플2 1 0.005
샘플3 10 0.16
샘플4 50 0.50
샘플5 100 0.83
샘플6 1000 3.64
(2)땜납 젖음성의 평가(제로 크로스 타임(ZCT) 시험)
각 평가 샘플을 소정의 가열 온도 조건(400±2℃) 하에서 일정 시간 유지하는 것에 의해, 고온의 열 이력을 가한 후, 땜납욕(63%주석- 37%납, 액온 230±5℃)에 침지하고 나서, 상기 땜납욕으로부터 받는 힘이 0(제로)이 될 때까지의 소요 시간(제로 크로스 타임(초))을 측정하여, 땜납 젖음성을 평가하였다.
또, 제로 크로스 타임이 짧을수록 땜납 젖음성이 우수하다는 것을 의미한다.
a) 샘플 가열 시간의 땜납 젖음성에의 영향
평가 샘플로, 도금 처리시의 니켈 도금욕 중의 게르마늄 농도가 100ppm인 샘플5(본 발명)와, 종래의 제품에 상당하는, 게르마늄을 함유하지 않는 샘플1(비교예)을 사용하여, 평가 샘플을 400±2℃에서 가열하였을 때의 가열 시간(초)과, 제로 크로스 타임(땜납 젖음성)과의 관계를 구하였다.
결과는 도 3에 나타난 바와 같다.
결과로부터, 게르마늄을 함유하지 않은 샘플1에서는 가열 처리의 가열 시간이 증가함에 따라 급격히 제로 크로스 타임이 길어지고(예를 들면, 가열 시간 10초에서 제로 크로스 타임은 약 10초까지 증가하였다), 땜납 젖음성이 급격히 열화하는 것이 관찰되었다. 한편, 게르마늄을 함유하는 니켈 도금 피막을 갖는 경우(샘플5)에서는, 가열 시간을 길게 하여도 제로 크로스 타임이 큰 폭으로 증가하지 않고, 비교적 작은 값을 유지하였다(예를 들면, 가열 시간 100초의 경우에도 제로 크로스 타임은 1초보다 낮은 값을 유지하였다). 즉, 게르마늄을 함유하는 니켈 도금 피막을 갖는 것은, 심한 열 이력이 가해졌다고 하여도 땜납 젖음성을 유지할 수 있었다.
b) 니켈 도금 피막 중의 게르마늄 함유량의 땜납 젖음성에의 영향
평가 샘플의 가열 조건을 가열 온도 400±2℃, 가열 시간 30초로 하여, 샘플1 및 3~6의 각각에 대하여 제로 크로스 타임을 측정하여, 니켈 도금 피막 중의 게르마늄 함유량과 땜납 젖음성의 관계를 평가하였다.
평가 샘플 Ni 도금 피막 중의 Ge함유량(중량%) 제로 크로스 타임(초)
샘플1 0 땜납 붙지 않음
샘플3 0.16 1.48
샘플4 0.50 0.25
샘플5 0.83 0.26
샘플6 3.64 0.28
결과로부터, 니켈 도금 피막에 게르마늄이 함유되면, 땜납 젖음성이 큰 폭으로 개선되는 것이 확인되었다.
실시예2
게르마늄 농도가 100ppm인 니켈 도금욕을 사용하여, 니켈 도금막 두께를 각각, 0.1, 0.2, 및 0.5㎛가 되도록 한 이외는 실시예1과 같은 방법으로 평가 샘플을 조제하였다.
니켈 도금막 두께를 각각, 0.1, 0.3, 및 0.5㎛로 한 각 평가 샘플을 이용하여, 실시예1과 같은 방법으로, 평가 샘플을 400±2℃에서 가열하였을 때의 가열 시간(초)과 제로 크로스 타임(땜납 젖음성)의 관계를 구하였다.
결과는 도 5에 나타난 바와 같다.
결과로부터, 니켈 도금막 두께를 어느 정도 얇게 하여도, 소망의 땜납 젖음성을 유지할 수 있다는 것을 알 수 있었다. 또, 게르마늄 함유량을 조정함으로써, 더욱 얇은 막 두께의 경우에도 소망의 땜납 젖음성을 유지할 수 있다는 것이 예상되었다.
실시예3
실시예1에서 조제한 샘플1 및 샘플5를 사용하여, 이들에 대기 중에서 400℃, 30초의 조건의 가열 처리를 실시한 후, 이들의 삼층 도금 피막에서의 니켈층으로부터의 니켈 확산의 거동을, X선 광전자 분광 장치(XPS)(일본전자주식회사제, JPS-9010MX)를 사용하여, 깊이 방향의 분석을 행한 결과(깊이 프로파일)를 측정하였다.
또, 상기와 같이, 샘플1(비교예)은, Cu합금계 리드 프레임의 전도기재(구리 베이스의 금속) 위에 게르마늄을 함유하지 않은 니켈 도금 피막(막 두께 1 ㎛)과, 팔라듐 도금 피막(막 두께 0.01㎛)과, 금 도금 피막(막 두께 0.007㎛)이 차례로 형성된 것이다. 또, 샘플5(본 발명)는 니켈 도금 피막에 게르마늄이 0.83중량% 함유되어 있는 이외는 샘플1과 같다.
결과는 도 6(샘플1(비교예)의 결과) 및 도 7(샘플5(본 발명)의 결과)에 나타난 바와 같다.
또, 도면은 횡축이 삼층 도금 피막의 표층으로부터의 깊이에 상당하고, 종축이 그 깊이에서의 니켈, 팔라듐, 금의 각 함유 비율을 나타낸다. 따라서, 삼층 도금 피막을, 가령 가열 처리를 실시하지 않고 측정하였다고 하면, 깊이 프로파일의 그래프에서는 횡축의 값이 작은 쪽(즉, 도금 피막의 표층 쪽)으로부터 차례로, 금이 먼저 많이 발견되고, 이어서 표층으로부터 깊어짐에 따라, 팔라듐이 많이 발견되며, 더 깊어지면, 니켈이 많이 발견된다. 도 6 및 도 7은 이와 같은 관점에서 볼 수 있다.
도 6에서는, 니켈 도금 피막이 게르마늄을 함유하지 않기 때문에, 니켈층으로부터 팔라듐층이나 금층으로 니켈의 확산이 일어나고 있다는 것을 확인할 수 있었다. 즉, 삼층 도금 피막의 표층 및 그것에 가까운 부근에서, 이미 니켈의 존재를 확인할 수 있었다. 이것은, 가열 처리에 의해 니켈이 표층에 보다 가까운 팔라듐층 및 금층까지 확산하고 있고, 최표면에 있어서도 니켈이 석출되고 있다는 것을 의미한다.
한편, 도 7은 도 6에 비하면 그 프로파일은 크게 다르다. 도 7에서는, 표층 및 그것에 가까운 부근에서는 니켈은 거의 관찰되지 않고, 팔라듐층이 끝나는 부근에서 겨우 니켈이 관찰되었다. 즉, 도 7의 샘플5(본 발명)의 경우에는, 니켈 도금 피막보다도 표면에 가까운 층으로의 니켈의 큰 폭의 확산은 거의 발견되지 않았다. 이것은, 니켈 도금 피막이 게르마늄을 함유하는 것에 의해, 표층으로의 니켈의 확산이 보다 억제된 것을 의미한다.

Claims (13)

  1. 접속 단자부의 전도기재 표면 위에, 게르마늄을 함유하는 니켈 도금 피막이 형성되어 이루어지는 것을 특징으로 하는 전자 부품.
  2. 제 1 항에 있어서,
    상기 니켈 도금 피막의 표면 위에, 팔라듐 도금 피막 또는 금 도금 피막이 형성된, 이층 도금 구조를 갖는 것을 특징으로 하는 전자 부품.
  3. 제 2 항에 있어서,
    상기 니켈 도금 피막의 표면 위에, 팔라듐 도금 피막이 형성되고, 그 표면 위에 금 도금 피막이 더 형성된, 삼층 도금 구조를 갖는 것을 특징으로 하는 전자 부품.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 니켈 도금 피막의 두께가 0.01~5㎛인 것을 특징으로 하는 전자 부품.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 니켈 도금 피막 중에 게르마늄을 0.005~10중량% 함유하는 것을 특징으로 하는 전자 부품.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    접속 단자부가 땜납 접합 또는 와이어 본딩에 붙여지는 것을 특징으로 하는 전자 부품.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전자 부품이 리드 프레임, 유기 기판, 무기 기판 중 어느 하나로 이루어지는 패키지인 것을 특징으로 전자 부품.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 전자 부품을 사용한 전기 제품.
  9. 게르마늄을 함유하는 니켈 도금욕을 사용하여, 접속 단자부의 전도기재 표면 위에, 게르마늄을 함유하는 니켈 도금 피막을 형성하는 것을 특징으로 하는 전자 부품의 제조 방법.
  10. 제 9 항에 있어서,
    사용되는 상기 니켈 도금욕 중의 게르마늄 농도가 0.1~10000ppm인 것을 특징으로 하는 전자 부품의 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 니켈 도금욕으로, 와트(watts)욕 또는 설파민산욕을 사용하는 것을 특징으로 하는 전자 부품의 제조 방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 니켈 도금 피막의 표면 위에, 팔라듐 도금 피막 또는 금 도금 피막을 형성하는 것을 포함하여 이루어지는 것을 특징으로 전자 부품의 제조 방법.
  13. 제 12 항에 있어서,
    상기 니켈 도금 피막의 표면 위에, 팔라듐 도금 피막을 형성하고, 그 표면 위에 금 도금 피막을 더 형성하는 것을 포함하여 이루어지는 것을 특징으로 하는 전자 부품의 제조 방법.
KR1020097019372A 2008-03-19 2009-03-10 전자 부품 및 그 제조 방법 KR20100126173A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008071975A JP5042894B2 (ja) 2008-03-19 2008-03-19 電子部品およびその製造方法
JPJP-P-2008-071975 2008-03-19

Publications (1)

Publication Number Publication Date
KR20100126173A true KR20100126173A (ko) 2010-12-01

Family

ID=41090831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097019372A KR20100126173A (ko) 2008-03-19 2009-03-10 전자 부품 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20100089613A1 (ko)
EP (1) EP2270260A4 (ko)
JP (1) JP5042894B2 (ko)
KR (1) KR20100126173A (ko)
MY (1) MY154561A (ko)
TW (1) TWI404835B (ko)
WO (1) WO2009116426A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889995B2 (en) 2011-03-03 2014-11-18 Skyworks Solutions, Inc. Wire bond pad system and method
KR101224667B1 (ko) * 2011-06-28 2013-01-21 삼성전기주식회사 접속 단자의 와이어 본딩 결합 구조체 및 이의 제조 방법
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
JP5900135B2 (ja) * 2012-05-07 2016-04-06 株式会社大真空 圧電振動デバイス
KR101921686B1 (ko) * 2012-06-14 2018-11-26 스카이워크스 솔루션즈, 인코포레이티드 와이어 본드 패드 및 관련된 시스템, 장치, 및 방법을 포함하는 전력 증폭기 모듈
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
JP2022185288A (ja) * 2021-06-02 2022-12-14 上村工業株式会社 多層めっき皮膜
CN115418689B (zh) * 2022-11-04 2023-04-07 新恒汇电子股份有限公司 智能卡载带覆膜镀钯工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1474973A (fr) * 1966-02-16 1967-03-31 Radiotechnique Coprim Rtc Procédé de fabrication d'une couche de contact pour dispositifs semi-conducteurs et produits obtenus
US3857683A (en) * 1973-07-27 1974-12-31 Mica Corp Printed circuit board material incorporating binary alloys
US4785137A (en) * 1984-04-30 1988-11-15 Allied Corporation Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices
US4925407A (en) * 1984-08-31 1990-05-15 American Telephone And Telegraph Company Nickel-based electrical contact
JPH0359972A (ja) * 1989-07-27 1991-03-14 Yazaki Corp 電気接点
CA2089791C (en) * 1992-04-24 1998-11-24 Michael J. Brady Electronic devices having metallurgies containing copper-semiconductor compounds
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JP4034586B2 (ja) * 2002-03-29 2008-01-16 福田金属箔粉工業株式会社 プリント配線板用銅箔及びその製造方法
JP3108959U (ja) * 2004-11-24 2005-04-28 株式会社ビクトリア ブラジャー用金属部品
JP4598782B2 (ja) * 2006-03-03 2010-12-15 日本エレクトロプレイテイング・エンジニヤース株式会社 パラジウムめっき液
JP2007262507A (ja) * 2006-03-29 2007-10-11 Japan Pure Chemical Co Ltd 電解用パラジウムめっき液及びそれを用いて形成されたリードフレーム
KR100902163B1 (ko) * 2007-03-28 2009-06-10 한국과학기술원 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
EP2228168A4 (en) * 2007-12-27 2011-01-05 Panasonic Corp BONDING MATERIAL, ELECTRONIC COMPONENT AND BOUND STRUCTURE

Also Published As

Publication number Publication date
EP2270260A4 (en) 2013-02-20
EP2270260A1 (en) 2011-01-05
MY154561A (en) 2015-06-30
JP2009228021A (ja) 2009-10-08
JP5042894B2 (ja) 2012-10-03
TW201000686A (en) 2010-01-01
US20100089613A1 (en) 2010-04-15
WO2009116426A1 (ja) 2009-09-24
TWI404835B (zh) 2013-08-11

Similar Documents

Publication Publication Date Title
KR20100126173A (ko) 전자 부품 및 그 제조 방법
US7808109B2 (en) Fretting and whisker resistant coating system and method
JP3475910B2 (ja) 電子部品、電子部品の製造方法および回路基板
JP2007070731A (ja) 金属デュプレックスおよび方法
JP2006108666A (ja) 半導体リードフレームと、それを備える半導体パッケージと、それをメッキする方法
JP4598782B2 (ja) パラジウムめっき液
KR100679798B1 (ko) 커넥터용 접속단자 및 그 표면 처리 방법
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
JP2005054267A (ja) 無電解金めっき方法
JP2000012762A (ja) 耐食性に優れる電気電子機器用部品材料、及びその製造方法
JP4499752B2 (ja) 電子部品
JP2004238689A (ja) めっき材及び電子部品用端子、コネクタ、リード部材及び半導体装置
JP2006083410A (ja) 電子部品の製造方法
KR20090034656A (ko) 기판 및 그 제조방법
JP2007217798A (ja) コネクタ用接続端子の表面処理方法
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JPH0373963B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application