TWI411081B - 導線架及其製造方法 - Google Patents

導線架及其製造方法 Download PDF

Info

Publication number
TWI411081B
TWI411081B TW099104965A TW99104965A TWI411081B TW I411081 B TWI411081 B TW I411081B TW 099104965 A TW099104965 A TW 099104965A TW 99104965 A TW99104965 A TW 99104965A TW I411081 B TWI411081 B TW I411081B
Authority
TW
Taiwan
Prior art keywords
plating layer
nickel
copper
palladium
lead frame
Prior art date
Application number
TW099104965A
Other languages
English (en)
Other versions
TW201034147A (en
Inventor
In Kuk Cho
Kyoung Taek Park
Sang Soo Kwak
Eun Jin Kim
Jin Young Son
Chang Hwa Park
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Publication of TW201034147A publication Critical patent/TW201034147A/zh
Application granted granted Critical
Publication of TWI411081B publication Critical patent/TWI411081B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

導線架及其製造方法
本發明主張於2009年3月12日所申請之韓國專利申請案號10-2009-0021371的優先權，此全文將併入本案以作為參考。
本發明是有關於一種半導體封裝的導線架及該導線架的製造方法，且特別是有關於一種製造成本低而可保持或提升該半導體封裝之品質的半導體封裝的導線架。
如同半導體晶片，導線架(lead frame)為半導體封裝中所包含的元件之一。導線架可作為將半導體晶片連接至外部電路的導線以及用以組裝與固定此半導體晶片於一靜止狀態的支撐。
習知的導線架是由預鍍法(pre-plating method)所製造。根據預鍍法，使用了於焊接流程(soldering processes)時，具有優越潤濕性(wettability)的複數個金屬層來預鍍導線架，使得半導體封裝的外部導線架於後處理時不需使用導線電鍍流程(lead plating process)。於此，與封裝黏著力(mold compound adhesion)以及溼度性有關的潤濕性，係用來測量焊料與裝置導線(lead)或連接至一電路板的引腳(terminal)之優越程度。因此，製造一個無引腳(no-lead)或無引線(leadless)的半導體封裝是有可能的。
無需電鍍流程的預鍍法於後處理時，可減少一些製造流程以及具有避免環境污染的優點。
然而，因為導線架是用昂貴的金屬來電鍍，使得利用預鍍法製造的半導體封裝之製造成本因此而增加。
本發明的一實施例提供一種導線架以及製造該導線架的方法，以及提供一種使用於一以降低預鍍法中昂貴金屬厚度的方法來製造一導線架。
並且，本發明的一實施例提供一種製造成本低且用以改善或加強包含有導線架之半導體封裝之性能的方法。
此外，本發明的一實施例提供一導線架，該導線架於導線接合強度(wire-bonding strength)、可焊性、封裝黏著力(mold compound adhesion)與壓合(lamination)品質上更為卓越。
本發明的一實施例，一種導線架包含：一金屬基底層；一鍍銅層(copper plating layer)，包含至少一銅層與含銅的一合金層的其中之一者，電鍍於該金屬基底層造成一表面粗糙度；以及一上電鍍層，包含至少一電鍍層其選自由鎳(nickel)、鈀(palladium)、金(gold)、銀(silver)、鎳合金(nickel alloy)、鈀合金(palladium alloy)、金合金(gold alloy)以及銀合金(silver alloy)所組成之群組的其中之一，電鍍於該鍍銅層。
本發明的另一實施例，一種用於製造導線架的方法包含：提供一金屬基底層；形成一鍍銅層，包含一銅層與含銅的一合金層的其中之一者，電鍍於該金屬基底層造成表面粗糙；以及形成一上電鍍層，該上電鍍層包含一電鍍層其選自由鎳(nickel)、鈀(palladium)、金(gold)、銀(silver)、鎳合金(nickel alloy)、鈀合金(palladium alloy)、金合金(gold alloy)及銀合金(silver alloy)所組成之群組的其中之一，電鍍於該鍍銅層。
本發明說明一種導線架以及該導線架的製造方法。雖然可降低生產成本來製造，但根據本發明一實施例的導線架包含了卓越的電子或機械特性。同時，連同例示性的實施例來描述本發明。可理解的是，本發明並非用來限制於這些例示性實施例的說明。反之，本發明應包含了這些例示性實施例以及包含有本發明所提出而於申請專利範圍所定義之精神與範圍內的各種變化、修飾、均等以及其他實施例。
為讓本發明之上述目的、特徵和特點能更明顯易懂，茲配合圖式將本發明相關實施例詳細說明如下。
請參閱圖1，圖1為根據本發明一實施例說明一導線架的剖視圖。
如圖1所示，導線架包含一金屬基底層10，一形成於該金屬基底層10之一表面上的鍍銅層20，以及一堆疊於該鍍銅層20之一表面上的上電鍍層100。該上電鍍層100包含選自由鎳(Ni)、鈀(Pd)、金(Au)、銀(Ag)、鎳合金(nickel alloy)、鈀合金(palladium alloy)、金合金(gold alloy)及銀合金(silver alloy)組成之群組的其中之一，電鍍於該鍍銅層20。
該上電鍍層100包含有一鍍鎳層30，一形成於該鍍鎳層30之一表面上的一鍍鈀層40，可使該鍍鎳層30電鍍於該鍍鈀層40，以及一形成於該鍍鈀層40上的鍍金層50。
此外，於該鍍金層50上可形成一鍍銀層(於圖1中未繪示)。進一步地，該上電鍍層100亦可包含選自鎳(Ni)、鈀(Pd)、金(Au)、銀(Ag)、鎳合金(nickel alloy)、鈀合金(palladium alloy)、金合金(gold alloy)以及銀合金(silver alloy)所組成之群組的其中之一的單一薄層或者選自由該相同群組之複數個材質所組成的一複數薄層。
金屬基底層10作為該導線架的一主體。根據一實施例，金屬基底層10包含一銅層與含銅(Cu)的一合金層的其中之一者。
該鍍銅層20包含利用硫酸銅電鍍流程(copper sulfate plating process)所形成的一銅層與一銅合金層其中之一者，用於粗糙化該鍍銅層20之一表面。該硫酸銅電鍍流程使用了與例如：鐵(iron)、鋼(steel)、黃銅(brass)等金屬作用的一硫酸銅(CuSO4)。該鍍銅層20形成的厚度介於0.3至1.5微米(μm)並具有150至400奈米(nm)的表面粗糙度。因此，得以提升該鍍銅層20的表面粗糙度。
請參閱圖2，圖2為說明圖1鍍銅層的照片。如圖2所示，利用該硫酸銅電鍍流程而增加形成在該鍍銅層20一表面的晶粒尺寸(crystalline size)以提供一粗糙表面。
該鍍鎳層30包含形成厚度介於0.2至1微米(μm)的鎳薄膜或鎳合金。
該鍍鈀層40包含形成厚度介於0.02至0.08微米(μm)的鈀薄膜或鈀合金。
該鍍金層50包含形成厚度介於0.003至0.01微米(μm)的金薄膜或金合金。
請參閱圖1，由於該鍍銅層20具有介於150至400奈米(nm)的一表面粗糙度，該鍍鎳層30、該鍍鈀層40以及該鍍金層50亦提供一粗糙表面。
承上述，根據本發明一實施例的該導線架由於形成於金屬基底層10上的該鍍銅層20具有一大晶粒尺寸與一粗糙表面，因此可改善或加強導線接合強度(wire-bonding strength)、可焊性、封裝黏著力(mold compound adhesion)與壓合品質。
進一步地，於本發明的一實施例，該導線架包含該鍍銅層20，因此以減少該鍍鎳層30、該鍍鈀層40以及該鍍金層50的厚度。如此，以降低該導線架的生產成本。
圖1顯示該導線架包含形成於該金屬基底層10兩側的該鍍鎳層30、該鍍鈀層40以及該鍍金層50。然而，於本發明的另一實施例，該導線架包含僅形成於該金屬基底層10一側的該鍍鎳層30、該鍍鈀層40以及該鍍金層50。
圖3為根據本發明一實施例描述製造一導線架之方法的流程圖。
於本發明的實施例，可利用一捲帶式流程(reel-to-reel process)或針對每一各別產品單元的一條狀流程(strip process)以及一連續式流程(in-line process)來製造該導線架。
請參閱圖3，提供該金屬基底層10(步驟S100)。例如：該金屬基底層10包含一銅層與含銅的一合金層的其中之一者。如圖1所示的實施例中，該金屬基底層10包含一銅層。
對金屬基底層10的該銅層執行一清潔流程(clean process)(步驟S110)。根據一實施例，該清潔流程更包含一或多個去除油污流程(degreasing process)、電解清洗(electrolytic cleaning)與浸洗流程(pickling process)之製程。
利用一硫酸銅電鍍流程將該鍍銅層20形成於該金屬基底層10上(步驟S120)。該硫酸銅電鍍流程為一種於一硫酸銅溶液(CuSO4‧5H2O)下所執行的電鍍法。例如：於銅離子濃度約5至70克/公升(g/L)與電流密度約3至7 ASD之狀態下，執行該硫酸銅電鍍流程約10至40秒，形成厚度約介於0.3至1.5微米(μm)的該鍍銅層20其具有150至400奈米(nm)的表面粗糙度。
於此，相較於其他電解液例如氰化銅(CuCN)，硫酸銅溶液為可造成較大表面粗糙度的電鍍層。特別是，於本發明的實施例中，具有該硫酸銅溶液而於一高電流密度下執行的電鍍流程可形成一厚度介於0.3至1.5微米(μm)的鍍銅層20。
接著，將該上電鍍層100形成於該鍍銅層20上(步驟S130)。
詳而言之，該鍍銅層20係鍍鎳，以形成該鍍鎳層30於該鍍銅層20之一表面上(步驟S131)。
此外，該鍍鎳層30係鍍鈀，以形成該鍍鈀層40(步驟S132)。
並且，該鍍鈀層40係鍍金，以形成該鍍金層50(步驟S133)。
於該鍍金層50形成後，再形成一鍍銀層(步驟S134)。
接著，可執行一清潔流程(步驟S140)。
承上述，該鍍鎳層30、該鍍鈀層40、該鍍金層50以及該鍍銀層係依序形成在該上電鍍層100上。然而，根據一實施例，該上電鍍層100可由該鍍鎳層30、該鍍鈀層40、該鍍金層50的其中一些來組成，而該鍍銀層或其中是該些層之複數層則是重複地輪流堆疊於其中。進一步地，根據一實施例，這些層的形成順序是可改變的。
以及，在上述實施例中利用非合金金屬(not-alloyed metal)來電鍍以形成該上電鍍層100；然而，亦可利用例如鎳合金、鈀合金、金合金以及銀合金之合金金屬來電鍍形成該上電鍍層100。
同時，根據一實施例的該導線架具有一依據該鍍銅層20之一表面粗糙度而改變的黏著強度(adhesive strength)。
假如該鍍銅層20具有150至200奈米(nm)的一表面粗糙度，該導線架則具有4.5至6kg‧f的黏著強度。假如該鍍銅層20具有200至300奈米(nm)的一表面粗糙度，該導線架則具有6至7kg‧f的黏著強度。或者，假如該鍍銅層20具有300至400奈米(nm)的一表面粗糙度，該導線架則具有7至9kg‧f的黏著強度。
綜上所述，乃僅記載本發明為呈現解決問題所採用的技術手段之較佳實施方式或實施例而已，並非用來限定本發明專利實施之範圍。即凡與本發明專利申請範圍文義相符，或依本發明專利範圍所做的均等變化與修飾，皆為本發明專利範圍所涵蓋。
10．．．金屬基底層
100．．．上電鍍層
20．．．鍍銅層
30．．．鍍鎳層
40．．．鍍鈀層
50．．．鍍金層
步驟：S100~S140
圖1為根據本發明一實施例說明一導線架的剖視圖；
圖2為說明圖1鍍銅層的照片；以及
圖3為根據本發明一實施例描述製造一導線架之方法的流程圖。
10．．．金屬基底層
100．．．上電鍍層
20．．．鍍銅層
30．．．鍍鎳層
40．．．鍍鈀層
50．．．鍍金層

Claims (19)

  1. 一種導線架，包含：一金屬基底層；以及一鍍銅層，具有150nm至400nm之表面粗糙度，且形成於該金屬基底層之一表面上。
  2. 如申請專利範圍第1項所述之導線架，更包括一上電鍍層電鍍於該鍍銅層，其中該上電鍍層為包含該鎳或該鎳合金的一鍍鎳層。
  3. 如申請專利範圍第1項所述之導線架，更包括一上電鍍層電鍍於該鍍銅層，其中該上電鍍層為包含該鈀或該鈀合金的一鍍鈀層。
  4. 如申請專利範圍第1項所述之導線架，更包括一上電鍍層電鍍於該鍍銅層，其中該上電鍍層為包含該金或該金合金的一鍍金層。
  5. 如申請專利範圍第1項所述之導線架，更包括一上電鍍層電鍍於該鍍銅層，其中該上電鍍層包含二電鍍層，該二電鍍層包含具有該鎳或該鎳合金的一鍍鎳層以及形成於該鍍鎳層上而具有該鈀或該鈀合金的一鍍鈀層。
  6. 如申請專利範圍第1項所述之導線架，更包括一上電鍍層電鍍於該鍍銅層，其中該上電鍍層包含三電鍍層，該三電鍍層包含具有該鎳或該鎳合金的一鍍鎳層、形成於該鍍鎳層上而具有該鈀或該鈀合金的一鍍鈀層以及形成於該鍍鈀層上而具有該金或該金合金的一鍍金層。
  7. 如申請專利範圍第1項所述之導線架，其中該金屬基底層包含至少一銅層與含銅的一合金層的其中一者。
  8. 如申請專利範圍第1項所述之導線架，其中該鍍銅層具有0.3至1.5微米(μm)的一厚度。
  9. 如申請專利範圍第2項所述之導線架，其中該鍍鎳層形成0.2至1微米(μm)的一厚度。
  10. 如申請專利範圍第3項所述之導線架，其中該鍍鈀層形成0.02至0.08微米(μm)的一厚度。
  11. 如申請專利範圍第4項所述之導線架，其中該鍍金層形成0.003至0.01微米(μm)的一厚度。
  12. 一種製造導線架的方法，包含：提供一金屬基底層；以及形成一鍍銅層，具有150nm至400nm之表面粗糙度，且形成於該金屬基底層之一表面上。
  13. 如申請專利範圍第12項所述之製造導線架的方法，更包括一上電鍍層電鍍於該鍍銅層，其中該上電鍍層為包含該鎳或該鎳合金的一鍍鎳層。
  14. 如申請專利範圍第12項所述之製造導線架的方法，更包括一上電鍍層電鍍於該鍍銅層，其中該上電鍍層為包含該鈀或該鈀合金的一鍍鈀層。
  15. 如申請專利範圍第13項所述之製造導線架的方法，其中該上電鍍層為包含該金或該金合金的一鍍金層。
  16. 如申請專利範圍第12項所述之製造導線架的方法，其 中該形成該鍍銅層之步驟，包含一硫酸銅電鍍流程以將該銅電鍍於該金屬基底層。
  17. 如申請專利範圍第12項所述之製造導線架的方法，其中該鍍銅層具有0.3至1.5微米(μm)的一厚度。
  18. 如申請專利範圍第12項所述之製造導線架的方法，更包括一上電鍍層電鍍於該鍍銅層，其中該形成該上電鍍層之步驟，更包含：形成包含有該鎳或該鎳合金的一鍍鎳層電鍍於該鍍銅層；以及形成具有該鈀或該鈀合金的一鍍鈀層電鍍於該鍍鎳層上。
  19. 如申請專利範圍第12項所述之製造導線架的方法，更包括一上電鍍層電鍍於該鍍銅層，其中該形成該上電鍍層之步驟，更包含：形成包含有該鎳的一薄膜或該鎳合金的一鍍鎳層電鍍於該鍍銅層；形成具有該鈀或該鈀合金的一鍍鈀層於該鍍鎳層上；以及形成具有該金或該金合金的一鍍金層於該鍍鈀層上。
TW099104965A 2009-03-12 2010-02-22 導線架及其製造方法 TWI411081B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090021371A KR20100103015A (ko) 2009-03-12 2009-03-12 리드 프레임 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201034147A TW201034147A (en) 2010-09-16
TWI411081B true TWI411081B (zh) 2013-10-01

Family

ID=42728909

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099104965A TWI411081B (zh) 2009-03-12 2010-02-22 導線架及其製造方法

Country Status (6)

Country Link
US (1) US8564107B2 (zh)
JP (2) JP2012520564A (zh)
KR (1) KR20100103015A (zh)
CN (1) CN102349153B (zh)
TW (1) TWI411081B (zh)
WO (1) WO2010104274A2 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
KR101113891B1 (ko) * 2009-10-01 2012-02-29 삼성테크윈 주식회사 리드 프레임 및 리드 프레임 제조 방법
DE102011008163A1 (de) * 2011-01-10 2012-07-12 Bayer Material Science Ag Beschichtung für metallische Zellelement-Werkstoffe einer Elektrolysezelle
KR101802850B1 (ko) 2011-01-11 2017-11-29 해성디에스 주식회사 반도체 패키지
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
US20130098659A1 (en) * 2011-10-25 2013-04-25 Yiu Fai KWAN Pre-plated lead frame for copper wire bonding
MY168854A (en) * 2011-12-12 2018-12-04 Haesung Ds Co Ltd Lead frame and semiconductor package manufactured by using the same
KR101646094B1 (ko) * 2011-12-12 2016-08-05 해성디에스 주식회사 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
CN102661829A (zh) * 2012-04-28 2012-09-12 无锡永阳电子科技有限公司 So8塑料封装传感器
CN104410373B (zh) 2012-06-14 2016-03-09 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块
CN102817056B (zh) * 2012-08-15 2015-03-25 中山品高电子材料有限公司 一种引线框架钯镍合金镀层的电镀工艺
CN107076307B (zh) * 2014-11-04 2019-06-21 伊格尔工业股份有限公司 机械密封装置
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
WO2017077903A1 (ja) * 2015-11-05 2017-05-11 古河電気工業株式会社 リードフレーム材およびその製造方法
JP6589577B2 (ja) * 2015-11-10 2019-10-16 凸版印刷株式会社 樹脂付リードフレーム基板の製造方法
CN105489506B (zh) * 2016-01-12 2018-02-06 成都先进功率半导体股份有限公司 高焊线质量的芯片框架及其制造方法
JP6623108B2 (ja) * 2016-03-31 2019-12-18 古河電気工業株式会社 リードフレーム材料およびその製造方法
WO2017179447A1 (ja) * 2016-04-12 2017-10-19 古河電気工業株式会社 リードフレーム材およびその製造方法
CN105931972A (zh) * 2016-06-17 2016-09-07 泰兴市永志电子器件有限公司 半导体框架的内引线分层制作方法
CN106119915B (zh) * 2016-06-27 2019-01-08 中山品高电子材料有限公司 引线框架的电镀方法
CN109891575B (zh) 2016-10-18 2023-07-14 株式会社电装 电子装置及其制造方法
CN107422904B (zh) * 2017-05-16 2021-02-19 张家港康得新光电材料有限公司 触摸屏与电子设备
JP7016677B2 (ja) * 2017-11-21 2022-02-07 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法
CN110265376A (zh) 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US11735512B2 (en) 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same
CN112888236A (zh) * 2021-01-28 2021-06-01 深圳市途安达科技有限公司 一种电子车钥匙
CN116334700A (zh) * 2023-02-03 2023-06-27 立讯精密工业（滁州）有限公司 一种调控电镀镍层光泽度的工艺方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258205A (ja) * 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109958A (ja) * 1991-10-17 1993-04-30 Shinko Electric Ind Co Ltd リードフレーム
JPH0659234B2 (ja) 1992-06-17 1994-08-10 株式会社ピーシーシーテクノロジー 強心配糖体の製造方法
JP3228789B2 (ja) * 1992-07-11 2001-11-12 新光電気工業株式会社 樹脂用インサート部材の製造方法
JPH06252311A (ja) * 1993-03-01 1994-09-09 Mitsubishi Electric Corp リードフレーム及びその製造方法、該リードフレームを使用した半導体装置
JPH06260577A (ja) * 1993-03-08 1994-09-16 Nec Corp 配線電極の被膜構造
US6376921B1 (en) * 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
JPH09148508A (ja) * 1995-11-29 1997-06-06 Nippon Denkai Kk 半導体装置用リードフレーム及びこれを用いた樹脂封止型半導体装置
JP3550875B2 (ja) * 1996-05-14 2004-08-04 ソニー株式会社 リードフレームとこれを用いた半導体装置
JPH09331009A (ja) * 1996-06-10 1997-12-22 Dainippon Printing Co Ltd リードフレームとリードフレーム部材、およびこれらを用いた樹脂封止型半導体装置
US6037653A (en) * 1997-03-25 2000-03-14 Samsung Aerospace Industries, Ltd. Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer
KR100275381B1 (ko) * 1998-04-18 2000-12-15 이중구 반도체 패키지용 리드프레임 및 리드프레임도금방법
US6593643B1 (en) * 1999-04-08 2003-07-15 Shinko Electric Industries Co., Ltd. Semiconductor device lead frame
JP2001127229A (ja) * 1999-11-01 2001-05-11 Nec Corp リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置
US6864423B2 (en) * 2000-12-15 2005-03-08 Semiconductor Component Industries, L.L.C. Bump chip lead frame and package
JP3963655B2 (ja) 2001-03-22 2007-08-22 三洋電機株式会社 回路装置の製造方法
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
JP2004034524A (ja) * 2002-07-03 2004-02-05 Mec Kk 金属樹脂複合体およびその製造方法
JP3916586B2 (ja) * 2003-05-16 2007-05-16 株式会社三井ハイテック リードフレームのめっき方法
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP2005213573A (ja) 2004-01-29 2005-08-11 Matsushita Electric Ind Co Ltd 粗化銅めっき液及びそのめっき方法
JP2006093559A (ja) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法
JP4857594B2 (ja) 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
MY150130A (en) * 2005-11-28 2013-11-29 Dainippon Printing Co Ltd Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member
US7462926B2 (en) * 2005-12-01 2008-12-09 Asm Assembly Automation Ltd. Leadframe comprising tin plating or an intermetallic layer formed therefrom
KR101204092B1 (ko) * 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258205A (ja) * 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法

Also Published As

Publication number Publication date
US8564107B2 (en) 2013-10-22
US20120001307A1 (en) 2012-01-05
CN102349153B (zh) 2014-04-09
WO2010104274A3 (en) 2010-11-25
CN102349153A (zh) 2012-02-08
WO2010104274A2 (en) 2010-09-16
JP2012520564A (ja) 2012-09-06
JP2014099637A (ja) 2014-05-29
TW201034147A (en) 2010-09-16
KR20100103015A (ko) 2010-09-27

Similar Documents

Publication Publication Date Title
TWI411081B (zh) 導線架及其製造方法
US8945951B2 (en) Lead frame and manufacturing method thereof
US6037653A (en) Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
TWI751150B (zh) 引線框架材及其製造方法
WO2017077903A1 (ja) リードフレーム材およびその製造方法
TWI386523B (zh) ＳｎＢ電鍍液以及使用該電鍍液的電鍍方法
KR101646094B1 (ko) 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
KR101341159B1 (ko) 고반사율을 갖는 ｌｅｄ 리드프레임 도금 방법
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR101663695B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
KR101372205B1 (ko) 리드 프레임 및 그 제조방법
JP6827150B1 (ja) リードフレーム材およびその製造方法ならびにリードフレームおよび電気電子部品
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100203333B1 (ko) 다층 도금 리드프레임
KR100209264B1 (ko) 반도체 리드 프레임
JP2017117985A (ja) リードフレームの製造方法
JPH10284666A (ja) 電子部品機器
TW202241634A (zh) 金屬構件
KR20120003415A (ko) 리드 프레임 및 그 제조방법
JPH07307426A (ja) 電子機器部品用銅系条材とその製造方法
JPH09135492A (ja) 電気音響変換器用リードフレーム
JP2001203242A (ja) 半導体装置用テープキャリア及びその製造方法及び製造装置
KR20130046675A (ko) 회로기판, 이를 이용한 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees