JPH07307426A - 電子機器部品用銅系条材とその製造方法 - Google Patents

電子機器部品用銅系条材とその製造方法

Info

Publication number
JPH07307426A
JPH07307426A JP12423994A JP12423994A JPH07307426A JP H07307426 A JPH07307426 A JP H07307426A JP 12423994 A JP12423994 A JP 12423994A JP 12423994 A JP12423994 A JP 12423994A JP H07307426 A JPH07307426 A JP H07307426A
Authority
JP
Japan
Prior art keywords
copper
layer
thickness
pure copper
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12423994A
Other languages
English (en)
Inventor
Akira Matsuda
晃 松田
Satoshi Suzuki
智 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP12423994A priority Critical patent/JPH07307426A/ja
Publication of JPH07307426A publication Critical patent/JPH07307426A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Other Surface Treatments For Metallic Materials (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半田付け部が劣化し難く、耐食性や曲げ加工
性に優れた電子機器部品用銅系条材を提供する。 【構成】 銅合金基材上に純銅層を形成した電子機器部
品用銅系条材において、銅合金基材上にZn又はCu−
Zn合金の中間層が、Zn相当厚さで0.01〜0.5μmの
厚さ形成され、その上に厚さが 0.5μm以上の純銅層が
形成されており、前記純銅層の表面が平滑且つ緻密な電
子機器部品用銅系条材。 【効果】 表面が純銅層なので半田付けが強固になされ
る。中間層のZnが、純銅層の半田付け部分に拡散して
Cu−Sn−Zn相を形成してボイド発生を阻止し、半
田付けの経時劣化を防止する。純銅層の表面が平滑且つ
緻密なので、曲げ加工時にクラックが入り難い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半田付け部が劣化し難
く、耐食性や曲げ加工性に優れた電子機器部品用銅系条
材、及びその製造方法に関する。
【0002】
【従来の技術】銅系条材は、その電気・熱伝導性、機械
的強度、加工性、耐食性、半田付け性等の優れた特性を
活かして、コネクター、スイッチリレー等の接点バネ、
端子等に使用されている。又銅系条材は廉価な為、高価
なコバール合金やFeNi合金に代わって、半導体のリ
ードフレームにも使用されるようになった。
【0003】リードフレームは、Siチップの電極を外
部電極に接続する為の枠体である。図1と図2にそれぞ
れリードフレームの平面図とそのパッケージ組立図を示
す。リードフレーム1のタブ部2にSiチップ素子3が
半田4を介してダイボンドされ、前記素子3上の電極パ
ッド5とリードフレーム1のインナーリード端部6とは
金属細線7によりワイヤーボンドされている。このワイ
ヤーボンド部分はエポキシ樹脂モールド8で封止され、
前記モールド8から突出したアウターリード部9は、直
角に曲げられてパッケージに組立てられている。そして
このパッケージは基板(図示せず)に半田付けされる。
【0004】リードフレーム等の電子機器部品に使用さ
れる銅合金基材には、例えば、Cu−Sn系(Cu-4wt%S
n-0.1wt%P 、Cu-6wt%Sn-0.1wt%P 、Cu-3.5wt%Sn-0.2wt%
Cr-0.1wt%P) 、Cu−Zn系(Cu-10wt%Zn)、Cu−F
e系(Cu-2.4wt%Fe-0.3wt%Zn-0.04wt%P 、1.5wt%Fe-0.6
wt%Sn-0.8wt%Co-0.1wt%P)、Cu−Co系(Cu-0.3wt%C
o-O.1wt%P)、Cu−Ni−Sn系(Cu-9.5wt%Ni-2.3wt%
Sn、Cu-0.1wt%Ni-2.5wt%Sn-0.1wt%P)、Cu−Zr系(C
u-0.15wt%Zr) 、Cu−Sn−Cr系(Cu-0.15wt%Sn-0.
1wt%Cr)等の合金が適用される。
【0005】前述の銅合金基材の合金元素は、リードフ
レームに加工する際や保管時に表面に拡散して大気酸化
を受け、銅合金基材(銅系条材)の表層にSnO2 、Z
nO等の酸化物を形成した。この酸化物は、例えばリー
ドフレームのダイボンディング性、ワイヤボンディング
性、半田付け性等を害した。
【0006】このようなことから、銅合金基材に高純度
銅をメッキ又はPVD処理し、これを圧延加工して表面
に平滑で緻密な、厚さ0.5 μm以上の純銅層を形成する
製造法が提案された(特開昭61-201762 号)。前記平滑
で緻密な所定厚さの純銅の表面層により、リードフレー
ムの半田付け性等が改善された。
【0007】
【発明が解決しようとする課題】近年、リードフレーム
等の電子機器部品では実装密度が高まり、その使用温度
が高温側に移行した。その結果、前述の純銅層を表面に
設けた銅系条材においても、半田付け部が経時的に劣化
し剥離するという問題が生じた。
【0008】
【課題を解決するための手段及び作用】本発明は、この
ような中で鋭意研究を行い、前述の半田層の剥離は、半
田層と純銅層の界面近傍にボイドが形成され脆化するこ
とが原因であり、これは純銅層の半田付け部分にZnを
拡散させて改善できることを知見し、更に研究を重ねて
本発明を完成するに至った。即ち、請求項1の発明は、
銅合金基材上に純銅層が形成された電子機器部品用銅系
条材において、銅合金基材上にZn又はCu−Zn合金
の中間層が、Zn相当厚さで0.01〜0.5 μmの厚さ形成
され、その上に厚さが 0.5μm以上の純銅層が形成され
ており、前記純銅層の表面が平滑且つ緻密なことを特徴
とする電子機器部品用銅系条材である。
【0009】この発明において、銅系条材表面の純銅層
は、半田付け性、ベアボンド性、メッキ性を良好ならし
める。その厚さが薄いと、銅合金基材の合金元素や中間
層のZnが表面に拡散して半田付けやメッキ性等を害す
るので 0.5μm以上にする。特には1μm以上が好まし
い。しかし、純銅層をあまり厚くするのは不経済であり
又強度低下を招くので5μm程度に抑えるのが好まし
い。純銅層の表面が粗面だと、凹部が応力の集中点とな
り曲げ加工の際に割れが発生し易くなり、又ボンディン
グ性が低下する。更に凹部に不純物が吸着して耐食性が
低下する。この為本発明では純銅層表面は平滑且つ緻密
にする。
【0010】本発明において、Zn又はCu−Zn合金
の中間層は、その上の純銅層にZnを拡散させて純銅層
表面の半田付け部分が剥離するのを防止する作用を果た
す。純銅層に拡散したZnは、半田層と純銅層との界面
にてCu−Zn−Sn相を形成して、脆化の原因となる
ボイドの形成を阻止する。前記中間層の厚さが、Zn相
当厚さにして0.01μm以上において、その効果が発揮さ
れる。特に望ましくは0.1μm以上である。一方 0.5μ
mを超えて厚くしても、半田の剥離防止効果は飽和する
上、半田部分に多量のZnが拡散して耐食性が低下す
る。従って前記中間層の厚さは、Zn厚さにして 0.01
〜0.5 μmの厚さに限定する。尚、前記Zn相当厚さと
は、中間層がZn単独の場合はZnそのものの厚さ、合
金の場合は、Zn含有率の逆数倍の厚さである。Cu−
20wt%Zn合金に例をとるとZn単独の場合の5倍の厚
さである。
【0011】請求項2の発明は、銅合金基材上に純銅層
が形成された電子機器部品用銅系条材において、銅合金
基材上にNi又はCo又はこれらの合金のバリヤ層が、
Ni又はCo相当厚さで 2.5μm以下の厚さ形成され、
その上にZn又はCu−Zn合金の中間層が、Zn相当
厚さで0.01〜0.5 μmの厚さ形成され、その上に厚さが
0.5μm以上の純銅層が形成されており、前記純銅層の
表面が平滑且つ緻密なことを特徴とする電子機器部品用
銅系条材である。
【0012】この発明において、Ni、Co又はこれら
の合金のバリヤ層は、銅合金基材の合金元素が純銅層に
拡散するのを防止する。銅合金基材の合金濃度が高い場
合や純銅層が薄い場合に特に効果がある。その厚さ(N
i又はCo相当厚さ)は 2.5μmを超えて過剰に厚くし
ても、その効果は飽和して不経済なばかりか、加工性を
害するようになる。従ってバリヤ層の厚さは 2.5μm以
下に限定する。バリヤ層は0.02μm以上において拡散防
止効果が顕れ、厚い程効果が大きい。望ましい厚さは0.
1 〜2.5 μmである。バリヤ層となるNi又はCoの合
金には、Ni−P系,Ni−Co系,Ni−Fe系,N
i−Zn系,Co−Fe系,Ni−Cr系,Co−Pd
系,Ni−B系,Ni−Co−P系等の合金が適用され
る。尚、前記Ni又はCo相当厚さとは、前記Zn相当
厚さの場合と同様に、バリヤ層がNi又はCoの場合
は、Ni又はCoそのものの厚さ、合金の場合は、Ni
又は/及びCoの含有率の逆数倍の厚さになる。
【0013】本発明の電子機器部品用銅系条材は、使用
温度が高温化し且つ高い信頼性が要求されるリードフレ
ームに用いて、その効果が最もよく発揮される。本発明
の電子機器用銅系条材は、純銅層、中間層、バリヤ層等
を銅合金基材の片面のみならず、両面に形成したものも
含まれる。
【0014】請求項4の発明は、請求項1記載の発明の
電子機器部品用銅系条材の製造方法であり、その構成
は、銅合金基材上に、Zn又はCu−Zn合金の中間層
を、その上に純銅層をそれぞれメッキして複合素材とな
し、この複合素材に圧延加工を施すことを特徴とするも
のである。
【0015】請求項5の発明は、請求項2記載の発明の
電子機器部品用銅系条材の製造方法であり、その構成
は、銅合金基材上に、Ni又はCo又はこれらの合金の
バリヤ層を、その上にZn又はCu−Zn合金の中間層
を、その上に純銅層をそれぞれメッキして複合素材とな
し、この複合素材に圧延加工を施すことを特徴とするも
のである。
【0016】請求項4と請求項5の発明において、銅合
金基材上へのZn又はCu−Zn合金のメッキ、又はC
o又はNi又はこれらの合金のメッキは、メッキに先立
ち銅合金基材の表面を常法により脱脂酸洗したのちに行
う。各々のメッキ浴は特に限定しないが、中間層がZn
の場合の銅メッキ浴は、Znの溶出置換を防ぐ為にシア
ン浴が望ましい。中間層がCu−Zn合金の場合は、置
換が起き難いので任意の銅メッキ浴が使用できる。純銅
のメッキ層は不可避的に表面が粗面であり、そのままで
は、高度のボンディング性、耐食性、半田付け性は得ら
れない。
【0017】請求項4と請求項5の発明において、メッ
キ後の複合素材を圧延加工する理由は、メッキにより形
成した純銅層の表面を平滑化及び緻密化して、得られる
銅系条材の曲げ加工性や耐食性等を改善する為である。
圧延加工により各層間の密着性が高まり、銅系条材全体
の機械的強度が向上する利点もある。圧延加工の総圧下
率が10%未満では平滑化及び緻密化が十分に得られな
い。総圧下率は特には40%以上が好ましい。平滑化及び
緻密化には、表面平滑な圧延ロールと低粘度の潤滑油を
使用するのが好ましい。高度に平滑化する場合は、潤滑
油を用いずに磨き圧延を行うのが良い。必要に応じて、
圧延途中又は圧延終了後に加熱処理を施しても差支えな
い。尚、メッキ浴中にS,N,Se,P等を含有する光
沢剤を添加して平滑化する方法では、得られる純銅層
は、純度低下により硬質脆化してプレス加工性が悪化す
る。
【0018】
【実施例】次に本発明を実施例により詳細に説明する。 (実施例1)種々厚さ(0.48mm 前後、一部 0.29,0.27m
m)の銅合金基材(Cu-2.5wt%Sn-0.3wt%Ni-0.15wt%P)の
片面にZn及びCuを順次電気メッキし、これを6段圧
延機により冷間圧延して0.25mm厚さの複合条とした。次
にこの複合条をフレオンで洗浄した後、スリッターにか
けて幅32mmの条材にした。この条材の抗張力は、圧下率
47.5%では60Kg/mm2、伸び約8%であった。Znは 0.0
1 〜0.5 μm、Cuは 0.5〜5 μmの厚さ範囲でそれぞ
れ電気メッキした。Znメッキは、酸化亜鉛50g/l 、シ
アン化ナトリウム90g/l 、水酸化ナトリウム45g/l のメ
ッキ浴を用いて、浴温30℃、電流密度3A/dm2の条件で
行った。Cuメッキは、シアン化第1銅70g/l 、シアン
化ナトリウム75g/l 、炭酸ナトリウム15g/l 、ロッセル
塩45g/l のメッキ浴を用いて、浴温65℃、電流密度3A
/dm2の条件で行った。
【0019】(実施例2)厚さ 0.6〜0.3mm の銅合金基
材(Cu-2.4wt%Fe-0.8wt%Zn-0.12wt%P-0.01wt%Sn)の両面
にCu−30wt%Zn合金及びCuを順次電気メッキし、
これを2段圧延機により冷間圧延して0.25mm厚さの複合
条とした。前記圧延機のロールの表面粗度は 0.1μmに
仕上げた。次にこの複合条をフレオンで洗浄した後、ス
リッターにかけて幅32mmの条材にした。Cu−30wt%Z
n合金は0.17〜0.33mmの厚さ(Zn相当厚さで0.05〜0.
1mm)範囲に、Cuは 1.3〜2.4 mmの厚さ範囲にそれぞれ
変化させた。Cu−Znメッキは、シアン化亜鉛13g/l
、シアン化第1銅56g/l 、シアン化ナトリウム85g/l
、チオシアン化カリウム30g/l 、ロッセル塩20g/l の
メッキ浴を用いて、浴温55℃、電流密度3A/dm2の条件
で行った。Cuメッキは、硫酸銅90-Cug/l、硫酸30g/l
、ニカワ1ppmのメッキ液を用いて、浴温55℃、電流密
度10A/dm2の条件で行った。
【0020】(実施例3)実施例1において、銅合金基
材に、Znメッキに先立ち、Ni、Co又はNi−10wt
%Co合金のバリヤ層を電気メッキした他は、実施例1
と同じ方法により条材を製造した。Ni、Co、Ni−
Co合金はNi又はCo相当厚さで0.02〜0.5 mmの範囲
で変化させ、Znは0.01か0.12μm、Cuは1.0 か0.8
μmのいずれかの厚さにした。Niメッキは硫酸ニッケ
ル240g/l、塩化ニッケル30g/l 、ホウ酸30g/l 、pH3.
0 のメッキ浴を用いて、浴温50℃、電流密度5A/dm2
条件で行った。Coメッキは、硫酸コバルト400g/l、食
塩17g/l 、ホウ酸45g/l 、pH5.5 のメッキ浴を用い
て、浴温30℃、電流密度7.5A/dm2の条件にて行った。N
i−10wt%Coメッキは、硫酸ニッケル240g/l、硫酸コ
バルト20g/l 、塩化ニッケル30g/l 、ホウ酸45g/l 、p
H3.2 のメッキ液を用いて、浴温45℃、電流密度2.5A/
dm2の条件で行った。
【0021】(比較例1)Cu又はZn又はNiの厚さ
を本発明の範囲外とした条材、Znを形成しなかった条
材、ZnとCuを電気メッキしたあと圧延加工しなかっ
た条材、銅合金基材をそのまま用いた条材を製造した。
製造方法は実施例1に準じた。即ち、銅合金基材には厚
さ0.48mmのCu-2.5wt%Sn-0.3wt%Ni-0.15wt%P 系合金を用
い、電気メッキは片面にのみ行った。圧延加工は総圧下
率は47.5%で行った。条材の厚さは0.25mmとした。
【0022】得られた各々の条材について半田プル試験
と加工割れ試験を行った。半田プル試験は、前記条材に
Cu線を共晶半田を用いて半田付けし、これを 150℃で
500時間加熱保持したサンプルと、前記加熱保持後のサ
ンプルを3%食塩水による塩水噴霧試験を4時間行な
い、これを恒温恒湿(50℃、90%RH)にて1週間保持
したサンプルについて行った。加工割れ試験は 0.1mmの
内径に90度曲げして行った。曲げ部を顕微鏡で 100倍に
拡大して観察し、割れの有無を調べた。結果を表1に示
す。
【0023】
【表1】
【0024】表1より明らかなように、本発明例品(N
o.1〜17) はいずれも、加熱後及び塩水噴霧試験後の半
田プル強度が高く、半田付けの経時劣化や、耐食性不良
は認められなかった。又曲げ加工性でも割れは全く発生
しなかった。バリヤ層を設けたもの(No.11 〜17) は、
銅合金基材からの合金元素の拡散が抑えられて、純銅層
が薄いにも関わらず、半田プル強度が高かった。No.5は
圧下率がやや低かった為、純銅層表面の平滑性が十分で
なく、加熱後と塩水噴霧試験後の半田プル強度が幾分低
下した。これに対し、比較例品のNo.18 は純銅層が薄か
った為、Znが多量に表面に拡散して耐食性が低下し
た。No.19 は中間層のZnが薄かった為、半田付け部分
が脆化して半田プル強度が低下した。No.20 は、中間層
のZnが厚かった為、Znが表面に多量に拡散して塩水
噴霧試験後の半田プル強度が著しく低下した。No.21 は
バリヤ層のNiが厚過ぎた為曲げ加工時に割れが生じ
た。No.22 は中間層のZnが無かった為、半田付け部が
脆化して、加熱後の半田プル強度が低下した。No.23 は
圧延加工しなかった為、純銅層の表面が粗面となり、曲
げ加工で割れが生じ、又Znの拡散により塩水噴霧試験
後の半田プル強度が低下した。No.24 は銅合金基材その
ものを用いたので、表面に合金元素の酸化物が形成され
て、半田プル強度が著しく低下した。
【0025】以上リードフレームの場合について説明し
てきたが、本発明は、他の電子機器部品に用いられる銅
系条材に適用しても、同様の効果が得られる。
【0026】
【効果】以上述べたように、本発明の電子機器部品用銅
系条材は、半田付け性、半田付け寿命、耐食性、曲げ加
工性等に優れておりリードフレーム等に好適である。前
記銅系条材はメッキと圧延加工により容易に製造でき
る。依って、工業上顕著な効果を奏する。
【図面の簡単な説明】
【図1】リードフレームの平面図である。
【図2】リードフレームのパッケージ組立図である。
【符号の説明】 1 リードフレーム 2 タブ部 3 Siチップ素子 4 半田 5 電極パッド 6 インナーリード端部 7 金属細線 8 樹脂モールド 9 アウターリード部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 銅合金基材上に純銅層が形成された電子
    機器部品用銅系条材において、銅合金基材上にZn又は
    Cu−Zn合金の中間層が、Zn相当厚さで0.01〜0.5
    μmの厚さ形成され、その上に厚さが 0.5μm以上の純
    銅層が形成されており、前記純銅層の表面が平滑且つ緻
    密なことを特徴とする電子機器部品用銅系条材。
  2. 【請求項2】 銅合金基材上に純銅層が形成された電子
    機器部品用銅系条材において、銅合金基材上にNi又は
    Co又はこれらの合金のバリヤ層が、Ni又はCo相当
    厚さで2.5 μm以下の厚さ形成され、その上にZn又は
    Cu−Zn合金の中間層が、Zn相当厚さで0.01〜0.5
    μmの厚さ形成され、その上に厚さが0.5μm以上の純
    銅層が形成されており、前記純銅層の表面が平滑且つ緻
    密なことを特徴とする電子機器部品用銅系条材。
  3. 【請求項3】 電子機器部品がリードフレームであるこ
    とを特徴とする請求項1又は請求項2記載の電子機器部
    品用銅系条材。
  4. 【請求項4】 銅合金基材上に、Zn又はCu−Zn合
    金の中間層を、その上に純銅層をそれぞれメッキして複
    合素材となし、この複合素材に圧延加工を施すことを特
    徴とする請求項1記載の電子機器部品用銅系条材の製造
    方法。
  5. 【請求項5】 銅合金基材上に、Ni又はCo又はこれ
    らの合金のバリヤ層を、その上にZn又はCu−Zn合
    金の中間層を、その上に純銅層をそれぞれメッキして複
    合素材となし、この複合素材に圧延加工を施すことを特
    徴とする請求項2記載の電子機器部品用銅系条材の製造
    方法。
  6. 【請求項6】 圧延加工を10%以上の減面率で施すこと
    を特徴とする請求項4又は請求項5記載の電子機器部品
    用銅系条材の製造方法。
JP12423994A 1994-05-13 1994-05-13 電子機器部品用銅系条材とその製造方法 Pending JPH07307426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12423994A JPH07307426A (ja) 1994-05-13 1994-05-13 電子機器部品用銅系条材とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12423994A JPH07307426A (ja) 1994-05-13 1994-05-13 電子機器部品用銅系条材とその製造方法

Publications (1)

Publication Number Publication Date
JPH07307426A true JPH07307426A (ja) 1995-11-21

Family

ID=14880417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12423994A Pending JPH07307426A (ja) 1994-05-13 1994-05-13 電子機器部品用銅系条材とその製造方法

Country Status (1)

Country Link
JP (1) JPH07307426A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000062341A1 (fr) * 1999-04-08 2000-10-19 Shinko Electric Industries Co., Ltd. Grille de connexion pour dispositif semi-conducteur

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000062341A1 (fr) * 1999-04-08 2000-10-19 Shinko Electric Industries Co., Ltd. Grille de connexion pour dispositif semi-conducteur
US6593643B1 (en) * 1999-04-08 2003-07-15 Shinko Electric Industries Co., Ltd. Semiconductor device lead frame

Similar Documents

Publication Publication Date Title
US7808109B2 (en) Fretting and whisker resistant coating system and method
US7931760B2 (en) Whiskerless plated structure and plating method
US7488408B2 (en) Tin-plated film and method for producing the same
TW200842212A (en) Silver-coated material for movable contact parts and method of producing the same
JP2009526381A (ja) 半導体qfn/sonデバイス用のアルミニウム・リードフレーム
JPH11350188A (ja) 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
US3999955A (en) Strip for lead frames
JPH11222659A (ja) 金属複合帯板を製造する方法
WO2017179447A1 (ja) リードフレーム材およびその製造方法
KR20090006084A (ko) 휘스커가 억제된 Cu-Zn 합금 내열 Sn도금 스트립
JPS61183426A (ja) 高力高導電性耐熱銅合金
JP3667926B2 (ja) 金/ニッケル/ニッケル3層めっき銅合金電子部品およびその製造方法
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JPH07116573B2 (ja) リードフレーム用Cu系条材の製造方法
JPH07307426A (ja) 電子機器部品用銅系条材とその製造方法
JPS6046340A (ja) リ−ドフレ−ム用銅合金
JPH08283963A (ja) 耐熱銀被覆複合体とその製造方法
JPH048883B2 (ja)
JPH043041B2 (ja)
JP6827150B1 (ja) リードフレーム材およびその製造方法ならびにリードフレームおよび電気電子部品
JPS60128234A (ja) リ−ドフレ−ム用銅合金
JPS60131939A (ja) リ−ドフレ−ム用銅合金
JPH0987899A (ja) 電子機器用銅合金材料の製造方法
JPS6150160B2 (ja)
JP2516102B2 (ja) 細径複合金属被覆材