JP6623108B2 - リードフレーム材料およびその製造方法 - Google Patents

リードフレーム材料およびその製造方法 Download PDF

Info

Publication number
JP6623108B2
JP6623108B2 JP2016073033A JP2016073033A JP6623108B2 JP 6623108 B2 JP6623108 B2 JP 6623108B2 JP 2016073033 A JP2016073033 A JP 2016073033A JP 2016073033 A JP2016073033 A JP 2016073033A JP 6623108 B2 JP6623108 B2 JP 6623108B2
Authority
JP
Japan
Prior art keywords
alloy
lead frame
wire bonding
frame material
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016073033A
Other languages
English (en)
Other versions
JP2017183662A (ja
Inventor
良聡 小林
良聡 小林
真 橋本
真 橋本
邦夫 柴田
邦夫 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Furukawa Precision Engineering Co Ltd
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Furukawa Precision Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD., Furukawa Precision Engineering Co Ltd filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2016073033A priority Critical patent/JP6623108B2/ja
Publication of JP2017183662A publication Critical patent/JP2017183662A/ja
Application granted granted Critical
Publication of JP6623108B2 publication Critical patent/JP6623108B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385Shape, e.g. interlocking features

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレーム材料およびその製造方法に関する。特に、貴金属めっきが被覆されたリードフレーム材料およびその製造方法において、ワイヤボンディング性に優れるとともに、樹脂密着性にも優れ、さらに貴金属の凝着粉発生を大きく抑制することができるリードフレーム材料およびその製造方法に関する。
電子部品の小型化や複雑形状化により、金属部材内でのワイヤボンディング性が要求されるエリアと樹脂接着性が要求されるエリアとが近接するようになった。
ワイヤボンディング性を満たすためには、ワイヤと被ボンディング部との実効接触面積を大きくするために一般的には被ボンディング部の表面が平滑な方が良い。例えば特許文献1では、多層銅めっき層を形成した樹脂成形品において最上層の銅めっき層のめっき粗さRmaxは10μm以下であることが望ましいとされている。
一方で、樹脂密着性とワイヤボンディング性の両立のため、例えば特許文献2において、少なくとも0.2μmの平均膜厚を有する銀めっき膜からなる下層と、前記銀めっき膜の表面上に形成された銀めっき層であって表面の平均結晶粒径が0.5μm以上、表面粗さRmaxが10〜40μmである上層とで構成される銀めっき構造を最表面に持つ金属部材が提案されている。
特許第3529215 特開2008−88493
ところが、特許文献1のように表面粗さを平滑にすると、樹脂密着性に劣るだけでなく、ワイヤボンディングを行った際のキャピラリ先端に貴金属が凝着摩耗を発生しやすくなり、キャピラリの交換サイクルが短くなる問題がある。一方で、特許文献2の手法で形成された銀めっき材は、表面粗さが大きいためにボンディング強度が不十分であるケースが生じるとともに、表面が粗化されているためにワイヤボンディング時に銀の粉が発生し易いことが分かった。その粉の影響により、リードフレーム間の短絡の懸念や、その粉がキャピラリ先端に付着してキャピラリの交換サイクルが短くなることが分かった。
これらの結果を受け、本発明は、リードフレーム材料であって、ワイヤボンディングの接合強度が高く、樹脂密着性も優れ、さらに貴金属の凝着粉発生を大きく抑制することができるリードフレーム材料を提供することを課題とする。
上記問題点に対して研究開発を進めた結果、本発明者らは、導電性基体上に、ワイヤボンディングが行われる個所における算術平均粗さRaが0.1μm以下であり、かつ粗さ曲線要素の平均長さRSmが5μm以上30μm以下であるリードフレーム材料であって、平滑性が高いためにワイヤボンディング性に優れ、樹脂密着性も優れ、さらに粗さ曲線要素の平均長さRSmが長いことにより算術平均では現れない凹凸を形成することができ、その結果、キャピラリ先端に発生する貴金属の凝着粉発生を大きく抑制することができて、キャピラリの交換サイクルを長くできるため備品コストを低減できることを見出した。
すなわち、上記課題は以下の手段により解決される。
(1)導電性基体上にワイヤボンディングが施されるリードフレーム材料であって、少なくともワイヤボンディングが施される箇所の表面における算術平均粗さRaが0.1μm以下であり、かつその表面における粗さ曲線要素の平均長さRSmが5μm以上30μm以下である、リードフレーム材料。
(2)前記導電性基体は、銅または銅合金、鉄または鉄合金、アルミニウムまたはアルミニウム合金である、(1)に記載のリードフレーム材料。
(3)前記ワイヤボンディングが施される箇所の表面は、銀または銀合金、金または金合金、白金または白金合金のうちいずれかからなる、(1)又は(2)に記載のリードフレーム材料。
(4)前記ワイヤボンディングが施される箇所の表面が、金または金合金、白金または白金合金のうちいずれかからなり、かつその下層がパラジウム、パラジウム合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、イリジウム又はイリジウム合金からなる層を有する、(1)〜(3)のいずれかに記載のリードフレーム材料。
(5)前記表面において、楔形状の突起が線分長さ1μmあたり平均1〜5個存在する、(1)〜(4)のいずれかに記載のリードフレーム材料。
(6)導電性基体上にワイヤボンディングが施されるリードフレーム材料の製造方法であって、そのワイヤボンディングが施される箇所の表面においてめっき法にて表面を形成した後、そのめっきをさらに電解法にて1〜10%の厚さ分を溶解することで該ワイヤボンディングが施される箇所表面を形成する、(1)〜(5)のいずれかに記載のリードフレーム材料の製造方法。
本発明において、算術平均粗さRaは、JIS B 0601 : 2001で規定される。また、粗さ曲線要素の平均長さRSmは、JIS B 0601 : 2001で規定される。
本発明のリードフレーム材料によれば、導電性基体上にワイヤボンディングが施されるリードフレーム材料において、少なくともワイヤボンディングが施される箇所の表面における算術平均粗さRaが0.1μm以下であり、かつその粗さ曲線要素の平均長さRSmが5μm以上30μm以下であることにより、表面の平滑性が高いのでワイヤボンディング性が容易かつ接合強度を強くでき、樹脂密着性も優れ、さらにその粗さ曲線要素の平均長さRSmを5μm以上30μm以下に制御することで、平滑度が高いながらも凝着摩耗を抑制できる。
さらに好ましくは、表面において、楔形状の突起が線分長さ1μmあたり平均1〜5個存在することにより、ワイヤボンディングの際の金属結合のみならず、強度が機械的結合力により一層高められるものである。
また、本発明のリードフレーム材料の製造方法によれば、その表面をめっき法にて形成後、さらにその被覆厚に対する1〜10%を表面から溶解することで、表面の粗度Raを大きく変化させることなく楔形凸状形状を形成することができるものである。
図1は、本発明のリードフレームを用いた時のワイヤボンディング(4)が形成された箇所における概略断面図を示す。 図2は、本発明のリードフレームにおける表層付近の概略断面図の好ましい一例であり、図1の表層部のみを拡大した様子を示している。表層(3)の表面には、楔型状の突起(5)を有する。 図3は、単位長さあたりの楔状突起(5)個数を算出する際の説明図である。このように、測定長(図3では10μm)あたりの楔状突起(凸状突起)個数(図3では25個)をカウントすることで、好ましい楔状突起の個数を定義するものとする。 図4(a)及び4(b)は、本発明のリードフレームにおける表層付近の概略断面図の他の例である。
(表面粗度Raについて)
本発明は、導電性基体上にワイヤボンディングが施されるリードフレーム材料において、少なくともワイヤボンディングが施される箇所の表面における算術平均粗さRaが0.1μm以下であり、かつその粗さ曲線要素の平均長さRSmが5μm以上30μm以下であるリードフレーム材料を提供するものである。
特に表面の算術平均粗さRaを規定する理由として、Raが大きいほど粗く、小さいほど平滑であるが、Raが0.1μmを超えるとその粗度が大きすぎるためにワイヤボンディング時に平滑が故にキャピラリ先端部とワイヤボンディングされる箇所にある表面金属との凝着摩耗が発生しやすい。この結果、金属の粉落ちが発生しやすく、キャピラリ先端に粉が堆積してワイヤボンディング不良となる可能性が高くなる。また、凝着が頻繁に発生すると、その都度キャピラリ先端を研磨したり洗浄したりする必要が生じ、生産効率の低下にもつながる。
(表面粗度RSmについて)
さらに本発明のリードフレーム材料として、算術平均粗さRaのみならず、粗さ曲線要素の平均長さRSmが5μm以上30μm以下である。このRSmは、粗さ曲線要素の平均長さを示しており、このRSmの値は、一般的にはRaが小さいほど小さくなる。本発明では、その数値とワイヤボンディングの粉落ち性に関連性があることを見出した。特にRaが小さいと、表面の金属とワイヤボンディング用キャピラリとの間で凝着が生じ、キャピラリ先端に金属粉が移着しやすい課題があったが、RSmを5〜30μmに制御することで、金属粉の移着量が大幅に低減してキャピラリ洗浄頻度が少なくなり、生産性が向上する効果が上げられる。
RSmの値は、少なくとも5μm以上であることが必要であり、これよりも小さいと移着が発生しやすくなる。一方、RSmが30μmを超えると、表面の微細な凹凸が多くなることにより金属移着が逆に増加するため好ましくない。したがって、RSmの値は5〜30μm、好ましくは10〜20μmに制御することで、粉落ちや移着が少なく良好なワイヤボンディング性が得られる。
(基材について)
また、使用する金属基体(導電性基体)成分としては、銅または銅合金、鉄または鉄合金、アルミニウムまたはアルミニウム合金等が好ましく、中でも導電率の良い銅または銅合金が好ましい。
例えば銅合金の一例として、CDA(Copper Development Association)掲載合金である「C14410(Cu−0.15Sn、古河電気工業(株)製、商品名:EFTEC(登録商標)−3)」、「C19400(Cu−Fe系合金材料、Cu−2.3Fe−0.03P−0.15Zn)」、「C18045(Cu−0.3Cr−0.25Sn−0.5Zn、古河電気工業(株)製、商品名:EFTEC−64T)」等を用いることができる。なお、各元素の前の数字の単位は質量%である。これら銅合金基体はそれぞれ導電率や強度が異なるため、適宜要求特性により選定されて使用される。この内、導電率が50%IACS以上の銅合金の条材とすることが好ましい。
また、鉄もしくは鉄合金としては、例えば、42アロイ(Fe−42mass%Ni)やステンレス鋼などが用いられる。これら鉄合金基体は、導電率はそれほど高くないが、導電率をそれほど要求せず、電気信号の伝達を目的とするようなリードフレーム材料には適用することができる。
また、アルミニウムもしくはアルミニウム合金としては、例えば、A5052などが用いられる。
基体の厚さには特に制限はないが、通常、0.05mm〜2mmであり、好ましくは、0.1mm〜1mmである。
(表層について)
本発明において、ワイヤボンディングが施される箇所の表面は、銀または銀合金、金または金合金、白金または白金合金のうちいずれかからなる皮膜(表層)であることが好ましい。この表層の役割としては、ワイヤボンディング可能な金属からなることが必要であり、特に金、銀であることがより好ましい。
なお、この表層の被覆厚については、特に規定するものではないが、コストや曲げ加工性を考慮すると、通常、0.001〜3μm、さらには0.05〜1μmであることが好ましい。
(表層の下層について)
特に、表層が金、金合金、白金又は白金合金のうちいずれかからなるときは、表層での貴金属の使用量を省略(低減化)する為にその下層にパラジウム、パラジウム合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、イリジウム又はイリジウム合金からなる層を、例えば0.005〜0.2μm、好ましくは0.01〜0.1μmの厚さで形成することで、基材及び/又は中間層との拡散防止のために大変効果的である。この表層の下層は、耐熱性が高いために高温環境下でも表層金属の拡散を防止でき、さらに高硬度なためにワイヤボンディングの際の高反発力が得られ、結果的に接合強度の向上につながる効果があるため好ましい。
(中間層について)
本発明のリードフレーム材料には、中間層は設けても設けなくてもよいが、例えばニッケル、ニッケル合金、コバルト、コバルト合金、銅又は銅合金のうちいずれかからなる中間層を、表層の拡散バリアー層として及び/又は密着性向上のために設けてもよい。特に導電性基体よりも貴な金属をめっき処理において形成する場合は、密着性向上及び/又は置換防止のためにフラッシュめっき又はストライクめっきなどの下地処理をすることも有効である。また、中間層は複数層あっても良く、被覆仕様用途等に応じて各種の構成を設けるのが好ましい。中間層の合計の厚さは0.05〜3μmが好ましく、0.2〜1μmがさらに好ましい。
(表層の表面形状について)
以下、図面に基づいて、本発明を説明する。
図1は、本発明のリードフレームを用いた時のワイヤボンディング(4)が形成された箇所における概略断面図を示す。本発明では、ワイヤボンディング(4)近傍ないしは直下における表面は、算術平均粗さRaが0.1μm以下であり、かつその表面における粗さ曲線要素の平均長さRSmが5μm以上30μm以下で形成されている。
図2は、本発明のリードフレームにおける表層付近の概略断面図の好ましい一例であり、図1の表層部のみを拡大した様子を示している。このように、表層(3)の表面には楔型状の突起(5)を有することにより、よりワイヤボンディング性の強度が向上し、平滑なRaを持った表面においても良好なボンディング性を示すために好ましい。
図3は、単位長さあたりの楔状突起(5)個数を算出する際の説明図である。このように、測定長(図3では10μm)あたりの楔状突起(凸状突起)個数(図3では25個)をカウントすることで、好ましい楔状突起の個数を定義するものとする。
図4(a)及び4(b)は、本発明のリードフレームにおける表層付近の概略断面図の他の例である。このように、凸部の先端が平坦な砲弾状(図4(a))又は凸部の先端が平坦な台形状(図4(b))のものは、本発明における好ましい形状である楔型状突起(5)の個数とはカウントせず、図1、図2又は図3に示すような楔型状突起(凸状突起)の形状のみをカウントするものとする。
なお、突起の形状における定義を、図4(a)及び4(b)に示す例に基づいて説明する。例えばFIBなどの加工法にて断面資料を作製し、電子顕微鏡にて10000倍に拡大して断面観察した時に、突起物の稜線の線分が最も長く直線状である場所を凸方向に伸ばし、その交点と突起の底部との間の長さをA、その突起の最大高さと突起の底部との間の長さをBとした時、B/A≧2/3を満足する突起を「楔型状突起」と定義する。また、凸部の先端が平坦なものに関しては、凸部の断面根本部長さをC、凸部の先端の平坦部の断面長さをDとした時、D/C≦1/5を満たすものを「楔型状突起」と定義する。
さらに本発明のリードフレーム材料は、表面層の形状が楔形状に突起が形成されていることが好ましく、その個数は線分長さ1μmあたり平均値で1〜5個であることが好ましい。この個数は、先述の表面粗度を測定する際に得られたプロファイル形状から数えることができる。測定については、各個々の山の形状が測定できるよう、測定長さ10μm程度が好ましく、そのプロファイルを観察して楔状であるものを数えるものとし、凸部の先端が平坦な砲弾状(図4(a))や台形状(図4(b))のようなものはカウントしない。例えば10μm中に楔状凸部の個数が25個存在していた時、その楔形状突起の個数は2.5個/μmとなる。この値が1〜5個/μmであることが好ましく、さらに好ましくは1.5〜3.5個/μmである。この個数が上記範囲に存在することで、ワイヤボンディングの結合強度を増加させる一方、凝着摩耗や移着の生じにくい表面形状となる。
(被覆法の説明)
本発明のリードフレーム材料を製造するためには、めっき、クラッド、蒸着、スパッタ等の各種皮膜形成法が利用できるが、特に薄膜を容易に形成する方法として、表層、表層の下層、中間層のうち少なくとも一層を電気めっき法で設けることが好ましく、全部の層を電気めっき法で形成することがより好ましい。電解めっき液の組成およびめっき条件は、常法により行うことができる。また、必要金属量を抑制するために、表層(第1層)あるいは表層の下層(第2層)、またはその両方の金属被覆層を、ストライプ状又はスポット状等の部分的に施すことも有用である。
さらに、本発明における表層について、所望の形状を形成する手法としては、ブラスト処理法やエッチング法などが挙げられる。なかでもそのワイヤボンディングが施される箇所の表面をめっき法にて形成した後、そのめっき皮膜をさらに電解法にて初期に形成した厚さに対してその1〜10%の厚さ分を溶解することで形成することによって、表面に楔形形状を上記の密度にて製造することができるため好ましい。その溶解に関しては、めっきを行う際のめっき液条件において、被覆金属成分を除いた液組成を用い、かつリードフレーム材料をアノード側(+側)に配位することで容易に溶解できる。この手法により、結晶粒界から優先的に溶解することで各結晶において凸部が形成されやすくなり、その結果容易に単位長さ当たりの楔状突起出現個数を制御することができる。その結果、接合強度、耐粉落ち性及び/又は耐凝着摩耗性に優れた表面を形成することができる。なお、その溶解厚は、初期形成皮膜厚の1〜10%とすることが好ましい。その具体的数値に関しては所望の被覆厚から決定することができる。
以下、本発明を実施例に基づきさらに詳細に説明するが、本発明はこれに限定されるものではない。
実施例1〜12として、厚さ0.15mm、幅50mmの表1に示す導電性基体に以下に示す前処理を行った後、表に示す中間層、表層の下層、表層を施して表1に示す発明例および比較例を得た。ここで、導電性基体上にワイヤボンディングが施される箇所の表面においてめっき法にて表層を形成した後、そのめっきをさらに電解法にて1〜10%の厚さ分を溶解することで、表層の表面に楔形状突起を形成した(図1、図2、図3参照)。
なお、各被覆厚は蛍光X線膜厚測定装置(SFT−9400:SII社製(商品名))を使用し、コリメータ径0.5mmを使用して任意の箇所10点を測定し、その平均値を算出することで被覆厚とした。
(前処理条件)
[カソード電解脱脂]
脱脂液:NaOH 60g/L
脱脂条件:2.5A/dm、温度60℃、脱脂時間60秒
[酸洗]
酸洗液:10%硫酸
酸洗条件:30秒 浸漬、室温
(中間層めっき条件)
[Niめっき]
めっき液:Ni(SONH・4HO 500g/L、NiCl 30g/L、HBO 30g/L
めっき条件:電流密度 10A/dm、温度 50℃
[Coめっき]
めっき液:Co(SONH・4HO 500g/L、CoCl 30g/L、HBO 30g/L
めっき条件:電流密度 10A/dm、温度 50℃
(表層の下層めっき条件)
[Pdめっき]
めっき液:Pd(NHCl 45g/L、NHOH 90ml/L、(NHSO 50g/L、パラシグマ光沢剤(商品名、松田産業(株)社製) 10ml/L
めっき条件:電流密度 5A/dm、温度 60℃
[Rhめっき]
めっき液:RHODEX(商品名、日本エレクトロプレイティングエンジニヤース(株)製)
めっき条件:電流密度 1.3A/dm、温度 50℃
[Ruめっき]
めっき液:RUTHENEX100(商品名、日本エレクトロプレイティングエンジニヤース(株)製)
めっき条件:電流密度 1A/dm、温度 65℃
[Irめっき]
めっき液:IRIDEX100(商品名、日本エレクトロプレイティングエンジニヤース(株)製)
めっき条件:電流密度 0.2A/dm、温度 85℃
(表層めっき条件)
[Auめっき]
めっき液:KAu(CN) 14.6g/L、C 150g/L、K 180g/L
めっき条件:電流密度 1A/dm、温度 40℃
[Ptめっき]
めっき液:Pt(NO)(NH 10g/L、NaNO 10g/L、NHNO 100g/L、NH 50ml/L
めっき条件:電流密度 1A/dm、温度 80℃
[Agめっき]
めっき液:AgCN 50g/L、KCN 100g/L、KCO 30g/L
めっき条件:電流密度 1A/dm、温度 30℃
[Ag−Se合金めっき]
めっき液:KCN 150g/L、KCO 15g/L、KAg[CN] 75g/L、NaSe・5HO 5g/L
めっき条件:電流密度 2A/dm、温度 50℃
(1A)ワイヤボンディング性(WB性):
下記のワイヤボンディング条件において、10点テスト後に接合強度測定を行った。その初期における(強度−3σ)の値が7gf以上のものを「優」と判定して表に「◎」印を付し、5gf以上7gf未満のものを「良」と判定して表に「○」印を付し、5gf未満であるが接合可能なものを「可」と判定して表に「△」印を付し、まったく接合しなかったものを「不可」と判定して表に「×」印を付した。その結果をそれぞれ表2に示した。「可」以上の評価のものを実用レベルとした。
ワイヤボンダ:SWB−FA−CUB−10、商品名、(株)新川製
ワイヤ:25μm 金ワイヤ
ボンディング温度:150℃
キャピラリ:1820−15−437GM、型番名、Coorstek, Inc社製
1st条件:10msec.、45Bit、45g
2nd条件:10msec.、100Bit、130g
(1B)凝着状況:
100万ショット完了後のキャピラリ先端における凝着状況について、多量の凝着が認められキャピラリ先端の交換又は研磨が必要なものを「不可」として「×」印を付し、凝着が少量であるものの洗浄で十分なものを「良」として「○」印を付し、凝着がほとんど認められず、引き続き継続使用が可能なものを「優」として「◎」印を付した。その結果をそれぞれ表2に示した。
(1C)半田濡れ性−製造直後(表中には、Asと示す):
下記半田濡れ試験条件において、サンプル数3個についてゼロクロスタイムを測定した。その濡れ時間が1秒未満のものを「優」として「◎」印を付し、1秒以上5秒未満のものを「良」と判定して表に「○」印を付し、5秒以上10秒未満であるものを「可」と判定して表に「△」印を付し、まったく半田が濡れなかったものを「不可」と判定して表に「×」印を付した。その結果をそれぞれ表2に示した。
半田濡れ試験装置:MODEL SAT−5100、商品名、(株)レスカ製
試験片サイズ:幅1mm×長さ10mm
使用半田:Sn−3%Ag−0.5%Cu Pb−free半田
フラックス:イソプロピルアルコール−25%ロジンフラックス
温度:245℃
浸漬時間:10秒
浸漬長さ:1mm
浸漬速度:100mm/sec.
(1D)半田濡れ性−耐熱試験後:
耐熱性評価のため、温度250℃で30分大気加熱を施したものにおいても同じ半田濡れ試験を実施した。
上記の(1C)半田濡れ性−製造直後と(1D)半田濡れ性−耐熱試験後は、それぞれ「可」以上のものを実用レベルと判断した。
Figure 0006623108
Figure 0006623108
実施例によれば、RaなしいはRSmのうちいずれかが本発明の規定する範囲より外れている比較例又は従来例において、Raが大きくなるとワイヤボンディング性が低下し、またRSmが本発明の規定する範囲より外れているとキャピラリにおける凝着が発生し、好ましくないことが分かる。また、同じRa(実施例2、3および実施例5、6)でもRSmの値が大きいほどワイヤボンディングの接合強度が強くなる一方、RSmの値が大きくなると凝着の発生傾向が強くなる(実施例7)ことが分かる。
1 基体
2 中間層(例えばNi層)
3 表層(例えばAg層)
4 ワイヤボンディング
5 楔形状突起

Claims (6)

  1. 導電性基体上にワイヤボンディングが施されるリードフレーム材料であって、少なくともワイヤボンディングが施される箇所の表面における算術平均粗さRaが0.1μm以下であり、かつその表面における粗さ曲線要素の平均長さRSmが5μm以上30μm以下である、リードフレーム材料。
  2. 前記導電性基体は、銅または銅合金、鉄または鉄合金、アルミニウムまたはアルミニウム合金である、請求項1に記載のリードフレーム材料。
  3. 前記ワイヤボンディングが施される箇所表面は、銀または銀合金、金または金合金、白金または白金合金のうちいずれかからなる、請求項1又は2に記載のリードフレーム材料。
  4. 前記ワイヤボンディングが施される箇所表面が、金または金合金、白金または白金合金のうちいずれかからなり、かつその下層にパラジウム、パラジウム合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、イリジウム又はイリジウム合金からなる層を有する、請求項1〜3のいずれか1項に記載のリードフレーム材料。
  5. 前記表面において、楔形状の突起が線分長さ1μmあたり平均1〜5個存在する、請求項1〜4のいずれか1項に記載のリードフレーム材料。
  6. 導電性基体上にワイヤボンディングが施されるリードフレーム材料の製造方法であって、そのワイヤボンディングが施される箇所表面においてめっき法にて表面を形成した後、そのめっきをさらに電解法にて1〜10%の厚さ分を溶解することで該ワイヤボンディングが施される箇所表面を形成する、請求項1〜5のいずれか1項に記載のリードフレーム材料の製造方法。
JP2016073033A 2016-03-31 2016-03-31 リードフレーム材料およびその製造方法 Active JP6623108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016073033A JP6623108B2 (ja) 2016-03-31 2016-03-31 リードフレーム材料およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016073033A JP6623108B2 (ja) 2016-03-31 2016-03-31 リードフレーム材料およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017183662A JP2017183662A (ja) 2017-10-05
JP6623108B2 true JP6623108B2 (ja) 2019-12-18

Family

ID=60006561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016073033A Active JP6623108B2 (ja) 2016-03-31 2016-03-31 リードフレーム材料およびその製造方法

Country Status (1)

Country Link
JP (1) JP6623108B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211131B1 (en) * 2017-10-06 2019-02-19 Microchip Technology Incorporated Systems and methods for improved adhesion between a leadframe and molding compound in a semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274177A (ja) * 1998-03-25 1999-10-08 Toppan Printing Co Ltd リードフレームおよびその製造方法
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
JP4543943B2 (ja) * 2005-01-26 2010-09-15 パナソニック株式会社 半導体装置用リードフレームの製造方法
JP5204518B2 (ja) * 2008-03-21 2013-06-05 株式会社神戸製鋼所 反射異方性の少ない電子部品用銅合金板
KR20100103015A (ko) * 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
TW201250964A (en) * 2011-01-27 2012-12-16 Dainippon Printing Co Ltd Resin-attached lead frame, method for manufacturing same, and lead frame
JP2012227327A (ja) * 2011-04-19 2012-11-15 Furukawa Electric Co Ltd:The 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法
KR101372205B1 (ko) * 2011-12-15 2014-03-10 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP6331388B2 (ja) * 2013-12-27 2018-05-30 日亜化学工業株式会社 発光装置用リードフレーム又は基板、並びにそれを備える発光装置

Also Published As

Publication number Publication date
JP2017183662A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
US7391116B2 (en) Fretting and whisker resistant coating system and method
CN108026657B (zh) 引线框材料及其制造方法
KR101944783B1 (ko) 캐리어박 부착 극박동박
JP5578960B2 (ja) 光半導体装置用リードフレーム及びその製造方法
US20190337268A1 (en) Surface-treated material and component produced by using the same
WO2017179447A1 (ja) リードフレーム材およびその製造方法
KR102482396B1 (ko) 리드 프레임재 및 이의 제조 방법 및 반도체 패키지
KR101881287B1 (ko) 캐리어박 부착 극박동박
JP6623108B2 (ja) リードフレーム材料およびその製造方法
TWI557750B (zh) Electrical contact material and manufacturing method thereof
KR102565186B1 (ko) 도전성 재료, 성형품 및 전자 부품
KR101944784B1 (ko) 캐리어박 부착 극박동박
WO2013081306A1 (en) Lead frame and semiconductor package including the same
JP6805217B2 (ja) 導電性材料、成型品及び電子部品
JP6827150B1 (ja) リードフレーム材およびその製造方法ならびにリードフレームおよび電気電子部品
JP7366480B1 (ja) リードフレーム材およびその製造方法、ならびにリードフレーム材を用いた半導体パッケージ
TWI788542B (zh) 引線框架材料及其製造方法、以及使用此引線框架材料之半導體封裝體
JP6967993B2 (ja) 電気接点材料およびそれを用いたスイッチ
JP2014072247A (ja) 長期信頼性を有する高反射率光半導体装置用リードフレーム用基体、それを用いた光半導体装置用リードフレームとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191125

R151 Written notification of patent or utility model registration

Ref document number: 6623108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250