KR101944783B1 - 캐리어박 부착 극박동박 - Google Patents

캐리어박 부착 극박동박 Download PDF

Info

Publication number
KR101944783B1
KR101944783B1 KR1020170007042A KR20170007042A KR101944783B1 KR 101944783 B1 KR101944783 B1 KR 101944783B1 KR 1020170007042 A KR1020170007042 A KR 1020170007042A KR 20170007042 A KR20170007042 A KR 20170007042A KR 101944783 B1 KR101944783 B1 KR 101944783B1
Authority
KR
South Korea
Prior art keywords
layer
foil
metal
polar
plating
Prior art date
Application number
KR1020170007042A
Other languages
English (en)
Other versions
KR20180085086A (ko
Inventor
범원진
이선형
최은실
송기덕
김형철
Original Assignee
일진머티리얼즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진머티리얼즈 주식회사 filed Critical 일진머티리얼즈 주식회사
Priority to KR1020170007042A priority Critical patent/KR101944783B1/ko
Priority to US16/477,669 priority patent/US11166378B2/en
Priority to PCT/KR2018/000668 priority patent/WO2018131962A1/ko
Priority to JP2019559246A priority patent/JP7083845B2/ja
Priority to CN201880012181.6A priority patent/CN110382224A/zh
Publication of KR20180085086A publication Critical patent/KR20180085086A/ko
Application granted granted Critical
Publication of KR101944783B1 publication Critical patent/KR101944783B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/406—Bright, glossy, shiny surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/408—Matt, dull surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2405/00—Adhesive articles, e.g. adhesive tapes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 일 실시예에 따른 캐리어박 부착 극박동박은, 캐리어박, 박리층, 제1 극박동박, Cu-Al 접착력 향상층, Cu 확산방지층, Al층 및 제2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서, 상기 박리층은 박리성을 갖는 제1 금속(A2), 상기 제1 금속(A2)의 도금을 용이하게 하는 제2 금속(B2) 및 제3 금속(C2)을 포함할 수 있다.

Description

캐리어박 부착 극박동박{Copper foil attached to the carrier foil}
본 발명은 캐리어박 부착 극박동박으로서, 인쇄회로기판 와이어와의 접착성이 우수한 캐리어박 부착 극박동박에 관한 것이다.
통상적으로 와이어 본딩이라 함은, 반도체칩의 입출력 패드와 Substrate(ex: 리드프레임, 인쇄회로기판 등)의, 리드 또는 배선패턴등의 부분을 서로 접속시킴으로써, 상기 반도체칩의 입출력 패드와 리드가 상호 전기적으로 연결시키는 공정을 의미한다.
또한, PKG 인쇄회로기판에서는 와이어와의 접합하는 부위의 회로에, 저항을 최소화하여 전력손실을 줄여주면서 전도성을 향상시키기 위해 전극을 주로 실러-팔라듐(Ag-Pd)과 같은 고가의 금속을 사용하고 있다.
상기한 Ag는 금속 중에 열전도 및 전기전도성이 우수하고, 또한 Pd도 백금족 원소의 하나로서 연성은 백금보다 떨어지지만 전성은 백금보다 뛰어나며 가격도 백금보다 싸고 가벼워서 여러 종류의 합금으로 사용되고 되므로 인쇄회로기판에서는 상기 Ag 및 Pd의 합금인 Ag-Pd를 많이 사용하게 된다.
이러한, Ag-Pd 등의 전극을 사용하는 공정은 먼저, 반도체칩 및 알루미늄 와이어로 본딩되는 부분의 상부면에 소정의 은(Ag) 페이스트로 스크린 프린팅(screen printing)하여 본딩패드를 형성하고, 이러한 본딩패드에 알루미늄 와이어를 에폭시등으로 부착하여 경화시키므로써 초음파(웨지) 본딩을 실행하게 하였는데, 이와 같은 종래의 방법(한국공개특허 제2014-0049632호)은 제조공정이 복잡하고, 은 페이스트를 사용하여 패드를 제작하므로 제조원가가 증가할 뿐 아니라 제조장비도 고가인 문제점이 있었다.
본 발명의 목적은, 인쇄회로기판 와이어와의 접착성이 우수한 캐리어박 부착 극박동박을 제공하는 것이다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박은, 캐리어박, 박리층, 제1 극박동박, Cu-Al 접착력 향상층, Cu 확산방지층, Al층 및 제2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서, 상기 박리층은 박리성을 갖는 제1 금속(A2), 상기 제1 금속(A2)의 도금을 용이하게 하는 제2 금속(B2) 및 제3 금속(C2)을 포함할 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 Cu 확산방지층은, 상기 Al층과 상기 제1 극박동박 사이 및 상기 Al층과 상기 제2 극박동박 사이에 형성될 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 Cu-Al 접착력 향상층은, 상기 Al층과 상기 Cu 확산방지층 사이에 형성될 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 Al층의 두께(t4)와 반도체 칩의 본딩용 패드 두께(t5)는 0.0005 ≤ t4 / t5 ≤ 3.0의 식을 만족할 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 Al층의 두께(t4)와 반도체 칩의 본딩용 와이어의 두께(t6)는, 0.0005 ≤ t4 / t6 ≤ 3.0의 식을 만족할 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 Cu 확산방지층의 두께(t7)와 상기 Al층의 두께(t4)는, 0.5 ≤ t7 / t4 ≤ 1.0의 식을 만족할 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 제1 극박동박과 상기 Al층 사이 또는 상기 제2 극박동박과 상기 Al층 사이의 접착력(p1)과 상기 박리층의 접착력(p2)은, 1 ≤ p1 / p2 ≤ 30.0의 식을 만족할 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 캐리어박의 매트면 또는 샤이니면의 표면조도는 3.0um 이하이며, 상기 Al층은, 전해도금 또는 스퍼터링(sputtering)을 통해 형성되고, 표면조도는 3.0um 이하일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 Al층은, 전해도금 또는 스퍼터링(sputtering)을 통해 형성되고, 상기 캐리어박의 매트면 또는 샤이니면의 표면조도(r3)와 상기 Al층의 표면조도(r4)는, r4/r3 ≤ 3.0의 식을 만족할 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 제1 금속(A2)은, Mo 또는 W이며, 상기 제2 금속(B2) 및 상기 제3 금속(C3)은, Fe, Co 및 Ni 로 이루어지는 군에서 선택되는 2개의 서로 다른 금속일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 박리층을 구성하는 제1 금속의 함유량(a2)이 30 내지 89 중량%, 제2 금속의 함유량(b2)이 10 내지 60 중량% 및 제 3 금속의 함유량(c2)이 1 내지 20 중량%일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 박리층의 부착량의 합계가 50 ~ 10000 ㎍/dm2일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 제1 극박동박 및 상기 제2 극박동박은, 전해도금 또는 스퍼터링(sputtering)을 통해 형성될 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 제1 금속(A2), 상기 제2 금속(B2) 및 상기 제3 금속(C2) 중 적어도 하나는 유기금속일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박은, 캐리어박, 확산방지층, 박리층, 산화방지층, 제1 극박동박, Cu-Al 접착력 향상층, Cu 확산방지층, Al층 및 제2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서, 상기 박리층은 박리성을 갖는 제1 금속(A2), 상기 제1 금속(A2)의 도금을 용이하게 하는 제2 금속(B2) 및 제3 금속(C2)을 포함하며, 상기 확산방지층 및 상기 산화방지층은, Ni, Co, Fe, Cr, Mo, W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다.
본 발명에 의하면, 반도체 패키지의 와이어 본딩 공정에서 칩과 기판 사이의 Wire 접착성이 우수하다.
또한, 기판 제작 시, 접착강도 및 내열접착강도, 내약품성, 에칭성 등의 동박으로서의 요구특성이 우수하다.
도 1은 본 발명의 제1 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도.
도 2는 본 발명의 제1 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지.
도 3은 Al층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지.
도 4는 본 발명의 제1 실시예에 따른 캐리어박 부착 극박동박의 매트면과 샤이니면의 표면 이미지.
도 5는 본 발명의 제1 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB로 촬영한 이미지.
도 6은 본 발명의 제1 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도.
도 7은 본 발명의 제2 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도.
도 8은 본 발명의 제2 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지.
도 9는 Al층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지.
도 10은 본 발명의 제2 실시예에 따른 캐리어박 부착 극박동박의 매트면과 샤이니면의 표면 이미지.
도 11은 본 발명의 제2 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도.
도 12는 본 발명의 제3 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도.
도 13은 본 발명의 제3 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지.
도 14는 Al층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지.
도 15는 본 발명의 제3 실시예에 따른 캐리어박 부착 극박동박의 매트면과 샤이니면의 표면 이미지.
도 16은 본 발명의 제3 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.
또한, 각 실시예의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
본 발명은 인쇄회로기판 와이어와 인쇄회로기판사이의 접착성을 향상시킴과 동시에 반도체 substrate의 제조공정을 단순화하여, 제조 시간을 줄여 수율을 높이고, 제조원가 절감 효과에 탁월한 인쇄회로기판용 동박을 제공한다.
통상적으로, 와이어 본딩이라 함은 반도체칩의 입출력 패드와 Substrate(ex: 리드프레임, 인쇄회로기판 등)의, 리드 또는 배선패턴 등의 부분을 서로 접속시킴으로써, 상기 반도체칩의 입출력 패드와 리드가 상호 전기적으로 연결시키는 공정을 의미한다.
기존에는 PKG 인쇄회로기판에서는 와이어와의 접합하는 부위의 회로에, 저항을 최소화하여 전력손실을 줄이면서 전도성을 향상시키기 위해 전극을 주로 실러-팔라듐(Ag-Pd)과 같은 고가의 금속을 사용하고 있다.
여기서, Ag는 금속 중에 열전도 및 전기 전도성이 우수하고, 또한 Pd도 백금족 원소의 하나로서 연성은 백금보다 떨어지지만 전성은 백금보다 뛰어나며 가격도 백금보다 싸고 가벼워서 여러 종류의 합금으로 사용되고 되므로, 인쇄회로기판에서는 Ag 및 Pd의 합금인 Ag-Pd를 많이 사용한다.
다만, Ag-Pd 등의 전극을 사용하는 공정은 먼저, 반도체칩 및 알루미늄 와이어로 본딩되는 부분의 상부면에 소정의 은(Ag) 페이스트로 스크린 프린팅(screen printing)하여 본딩패드를 형성하고, 이러한 본딩패드에 알루미늄 와이어를 에폭시 등으로 부착하여 경화시킴으로써 초음파(웨지) 본딩을 실행하였는데, 이와 같은 종래의 방법은 제조공정이 복잡하고, 은 페이스트를 사용하여 패드를 제작하므로 제조원가가 증가할 뿐 아니라 제조장비도 고가인 문제점이 있었다.
이하, 각 실시예에 따른 본 발명의 캐리어 부착 극박동박은, Al층을 형성하여 반도체 패키지의 와이어 본딩 공정에서, 반도체칩과 기판 사이의 Wire 접착성을 향상시키며, 기판 제작 시 접착강도 및 내열접착강도, 내약품성, 에칭성 등의 동박으로서의 요구특성이 우수한 극박동박을 제공한다.
[제1 실시예 ]
도 1은 본 발명의 제1 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도이고, 도 2는 본 발명의 제1 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지이며, 도 3은 Al층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지이다.
또한, 도 4는 본 발명의 제1 실시예에 따른 캐리어박 부착 극박동박의 매트면과 샤이니면의 표면 이미지이고, 도 5는 본 발명의 제1 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB로 촬영한 이미지이다.
도 6은 본 발명의 제1 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도이다.
도 1 내지 도 5를 참조하면, 본 발명의 제1 실시예에 따른 캐리어박 부착 극박동박(100)은, 캐리어박(1), 박리층(2), 제1 극박동박(3), Al층(4) 및 제2 극박동박(5)으로 형성될 수 있다.
캐리어박 부착 극박동박(100)은, 캐리어박(1), 박리층(2), 제1 극박동박(3), Al층(4) 및 제2 극박동박(5)이 순차적으로 적층되어 형성될 수 있다.
캐리어박(1)은, 알루미늄박, 스테인레스강박, 티타늄박, 동박 또는 동합금 박을 사용할 수 있다. 예를 들어, 전해동박, 전해동합금박, 압연동박 또는 압연동합금박을 사용할 수 있다.
또한, 상기 캐리어박(1)의 표면은, 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 샤이니면, 압연동박 또는 압연동합금박의 압연 마무리면일 수 있다. 예를 들어, 상기 캐리어박의 표면은 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 광택면에 조화 처리를 실시한 박, 또는 압연동박 또는 압연동합금박의 압연 마무리 면의 적어도 한쪽 면에 조화처리를 실시한 박일 수 있다.
제1 극박동박(3) 및 제2 극박동박(5) 중 적어도 하나는, 전해도금, 무전해도금 또는 스퍼터링(sputtering)을 통해 형성될 수 있다.
바람직하게는, 제1 극박동박(3)은 전해도금으로 형성되고, 제2 극박동박(5)은 스퍼터링(sputtering)을 통해 형성될 수 있다.
박리층(2)은, 박리성을 갖는 제1 금속(A1), 제1 금속(A1)의 도금을 용이하게 하는 제2 금속(B1) 및 제3 금속(C1)을 포함할 수 있다.
제1 금속(A1)은, Mo 또는 W이며, 제2 금속(B1) 및 제3 금속(C1)은, Fe, Co 및 Ni로 이루어지는 군에서 선택되는 2개의 서로 다른 금속일 수 있다.
여기서, 제1 금속(A1), 제2 금속(B1) 및 제3 금속(C1) 중 적어도 하나는 유기금속일 수 있다.
박리층(2)은 제1 금속(A1)의 함유량(a1)이 30 내지 89 중량%, 제2 금속(B1)의 함유량(b1)이 10 내지 60 중량% 및 제 3 금속(C1)의 함유량(c1)이 1 내지 20 중량%일 수 있다.
상기 금속들의 함유량 a1, b1 및 c1 는 박리층(2) 1dm2의 단위 면적 당 제 1 금속(A1)의 부착량(피막량)을 동일 면적 당 제 1 금속(A1), 제 2 금속(B1) 및 제 3 금속(C1)의 부착량(피막량)의 합계로 나눈 값에 100을 곱하여 각각 구한다.
상기 제 1 금속의 함유량 (a1) 및 상기 제 2 금속의 함유량(b1)이 상기 함량 범위를 각각 벗어나면 극박동박의 박리성이 저하될 수 있으며, 상기 제 3 금속의 함유량(c1)이 상기 함량 범위를 벗어나면 박리층이 불균일하게 도금될 수 있다.
상기 제 1 금속(A1)과 제 2 금속(B1)만으로 박리층을 형성한 경우, 박리층의 박리성이 불균일한 현상이 발생할 수 있다.
그리고, 박리 시 박리층이 극박동박과 함께 박리되는 성향을 보일 수 있다.
이에 반해, 본 발명에서는 제 1 금속(A1)과 제 2 금속(B1)만으로 박리층을 형성한 경우(예를 들어, Mo-Ni 합금층), 그 박리성이 불안정하므로 박리층의 박리성에 주요 요인이 되는 제 1 금속(A1)인 Mo 금속의 도금량을 증가시키기 위해, Mo 금속의 도금에 촉매 역할을 하는 Fe 이온을 제 3 금속(C1)으로 추가로 첨가한다. Fe 이온의 첨가는 박리층의 균일한 도금을 가능하게 한다.
또한, 박리층의 부착량의 합계는 50 ~ 10000 ㎍/dm2일 수 있다.
상기 부착량이 50㎍/dm2 미만이면 박리층의 역할을 수행할 수 없을 수 있으며, 상기 부착량이 10000 ㎍/dm2 초과이면 박리 가능한 물질인 산화성 물질이 아니라 금속성 물질이 되므로 박리성이 없어질 수 있다.
한편, Al층의 두께(t1)와 반도체 칩의 본딩용 패드 두께(t2)는
0.0005 ≤ t1 / t2 ≤ 3.0
의 식을 만족한다. 상기 Al층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t1 / t2을 0.0005에서 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
또한, Al층의 두께(t1)와 반도체 칩의 본딩용 와이어의 두께(t3)는,
0.0005 ≤ t1 / t3 ≤ 3.0
의 식을 만족한다. 상기 Al층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t1 / t3을 0.0005에서 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
한편, 캐리어박의 매트면 또는 샤이니면의 표면조도(Rz)는 2.0um 이하이며, Al층은 전해도금 또는 스퍼터링(sputtering)을 통해 형성되고, 표면조도(Rz)는 2.0um 이하이다. 이하에서, 별도의 기재가 없는 한 표면조도는 표면조도(Rz)를 의미한다.
또한, 캐리어박의 매트면 또는 샤이니면의 표면조도(r1)와 상기 Al층의 표면조도(r2)는,
r2 / r1 ≤ 3.0
의 식을 만족한다. 상기 Al층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/r1이 3.0이하의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 캐리어박 부착 극박동박(10)은 상술한 캐리어박 부착 극박동박(100)에 확산방지층(16) 및 산화방지층(17)을 더 포함할 수 있다.
구체적으로, 캐리어박 부착 극박동박(10)은, 캐리어박(11), 확산방지층(16), 박리층(12), 산화방지층(17), 제1 극박동박(13), Al층(14) 및 제2 극박동박(15)이 순차적으로 적층되어 형성될 수 있다.
확산방지층(16)과 산화방지층(17)이 동일한 도금조건을 사용하여 형성되므로 실질적으로 동일한 조성을 가지며, 다만 확산방지층(16)이 산화방지층(17)에 비하여 금속 부착량이 증가하므로 더 두껍다.
상기 캐리어박 부착 극박동박(10)에서 확산방지층(16)이 존재함에 의하여 고온의 가공 환경에서도 캐리어박과 극박동박의 박리강도가 일정하게 낮은 값으로 유지됨에 의하여 이들의 박리가 용이하다.
또한, 상기 캐리어박 부착 극박동박(10)에서 확산방지층(16)에 비하여 산화방지층(17)의 두께가 얇아짐에 의하여 안정적인 박리강도, 산화방지층(17)의 우수한 식각성 및 향상된 레이저 가공성을 동시에 구현할 수 있다.
또한, 상기 캐리어박 부착 극박동박(10)에서 확산방지층(16)과 산화방지층(17)이 실질적으로 동일한 도금액을 사용할 수 있으므로 제조공정이 단순화될 수 있다.
상기 확산방지층(16) 및 산화방지층(17)은 Ni, Co, Fe, Cr, Mo, W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 예를 들어, 상기 확산방지층 및 산화방지층은 단일 금속층일 수 있고, 2종 이상의 금속의 합금층 또는 1종 이상의 금속산화물 층일 수 있다.
예를 들어, 단일 금속층을 형성하는 도금으로는, 니켈 도금, 코발트 도금, 철 도금, 알루미늄 도금 등이 사용될수 있다. 2원계 합금층을 형성하는 도금으로는, 니켈-코발트 도금, 니켈-철 도금, 니켈-크롬 도금, 니켈-몰리브덴 도금, 니켈-텅스텐 도금, 니켈-동 도금, 니켈-인 도금, 코발트-철 도금, 코발트-크롬 도금, 코발트-몰리브덴 도금, 코발트-텅스텐 도금, 코발트-동 도금, 코발트-인 도금 등이 사용될 수 있다. 3원계 합금층을 형성하는 도금으로는, 니켈-코발트-철 도금, 니켈-코발트-크롬 도금, 니켈-코발트-몰리브덴 도금, 니켈-코발트-텅스텐 도금, 니켈-코발트-동 도금, 니켈-코발트-인 도금, 니켈-철-크롬 도금, 니켈-철-몰리브덴 도금, 니켈-철-텅스텐 도금, 니켈-철-동 도금, 니켈-철-인 도금, 니켈-크롬-몰리브덴 도금, 니켈-크롬-텅스텐 도금, 니켈-크롬-동 도금, 니켈-크롬-인 도금, 니켈-몰리브덴-텅스텐 도금, 니켈-몰리브덴-동 도금, 니켈-몰리브덴-인 도금, 니켈-텅스텐-동 도금, 니켈-텅스텐-인 도금, 니켈-동-인 도금, 코발트-철-크롬 도금, 코발트-철-몰리브덴 도금, 코발트-철-텅스텐 도금, 코발트-철-동 도금, 코발트-철-인 도금, 코발트-크롬-몰리브덴 도금, 코발트-크롬-텅스텐 도금, 코발트-크롬-동 도금, 코발트-크롬-인 도금, 코발트-몰리브덴-인 도금, 코발트-텅스텐-동 도금, 코발트-몰리브덴-인 도금, 코발트-텅스텐-동 도금, 코발트-텅스텐-인 도금, 코발트-동-인 도금 등이 사용될 수 있다.
예를 들어, 상기 확산방지층 및 산화방지층은 Ni 및 P를 포함할 수 있다.
또한, 산화물로는, 니켈 산화물, 코발트 산화물, 철 산화물, 크롬 산화물, 몰리브덴 산화물, 텅스텐 산화물, 동산화물, 알루미늄 산화물, 인 산화물 등을 들 수 있다. 또한, 2종 이상의 상기 산화물의 혼합물 등이 사용될 수 있다.
또한, 단일 금속의 도금층, 합금 도금층 및 산화물 층에서 선택된 층을 2층 이상으로 형성시킬 수 있다.
상기 확산방지층은 상기 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하는 경우에 구리가 박리층으로 확산되는 것을 억제하는 역할을 할 수 있다. 상기 확산방지층을 형성시키지 않고 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하면 캐리어박과 극박동박에서 구리가 박리층으로 확산되어 캐리어박과 극박동박 사이에 금속결합이 생성되어, 이들 사이에 강한 결합력으로 인해 캐리어박을 박리하는 것이 어려워질 수 있다.
이하 바람직한 실시예를 들어 본 발명을 상세히 설명하나, 이에 한정되는 것은 아니다.
(캐리어박 부착 극박동박의 제조)
실시예 1
1. 캐리어박의 준비
캐리어박의 표면조도는 1.5 ㎛, 두께는 18 ㎛ 의 전해동박을 사용하였다.
2. 확산방지층 형성
하기 조건에서 Ni-P 도금에 의한 확산방지층을 형성하였다.
Ni 농도: 15g/L, P 농도: 8g/L
pH 4.0
온도: 30 ℃
전류밀도: 1.5 A/dm2
도금시간: 2초
상기 조건에서 형성된 확산방지층의 부착량은 금속(Ni) 부착량 301 ug/dm2 이었다.
3. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni 농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L
pH 10.2(암모니아수 30ml/L 첨가)
온도: 30 ℃
전류밀도: 10 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.07mg/dm2, 박리층의 조성은 Mo 60.55 중량%, Ni 29.8 중량%, Fe 5.99 중량% 이었다.
4. 산화방지층 형성
하기 조건에서 Ni-P 도금에 의한 산화방지층을 형성하였다.
Ni 농도: 15g/L, P농도 8g/L,
pH 4.0
온도: 30 ℃
전류밀도: 0.5A/dm2
도금시간: 2초
상기 조건에서 형성된 산화방지층의 부착량은 금속(Ni) 부착량 30 ug/dm2 이었다.
5. 제1 극박동박의 형성
하기 조건에서 제1 극박동박을 형성하였다.
CuSO4-5H2O: 300g/L, H2SO4: 150g/L
온도: 30 ℃
전류밀도: 20A/dm2
도금시간: 25초
상기 조건에서 형성된 제1 극박동박의 두께는 2 ㎛ 이었다.
6. Al층의 형성
와이어 접합층인 Al의 두께는 0.5 ㎛로 형성되며, 표면조도는 상기 캐리어박 조도와 동일한 1.5 ㎛을 갖도록 형성하였다.
7. 제2 극박동박 형성
하기 조건에서 제2 극박동박을 형성하였다.
CuSO4-5H2O: 300g/L, H2SO4: 150g/L
온도: 30 ℃
전류밀도: 20A/dm2
도금시간: 5초
상기 조건에서 형성된 제2 극박동박의 두께는 0.5 ㎛ 이었다.
실시예 2
Al층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
6. Al층의 형성
와이어 접합층인 Al의 두께는 1.0 ㎛로 형성되며, 표면조도는 캐리어박 조도와 동일한 1.5 ㎛을 갖도록 형성하였다.
실시예 3
캐리어박 및 Al층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시 하였다.
1. 캐리어박의 준비
캐리어의 표면조도는 3.0 ㎛, 두께는 18 ㎛ 의 전해동박을 사용하였다.
6. Al층의 형성
와이어 접합층인 Al 두께는 0.5 ㎛로 형성, 표면조도는 캐리어박 조도와 동일한 3.0㎛을 갖도록 형성하였다.
실시예 4
박리층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
4. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni 농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L
pH 10.2(암모니아수 30ml/L 첨가)
온도: 30 ℃
전류밀도: 18 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.89mg/dm2, 박리층의 조성은 Mo 51.99 중량%, Ni 38.8 중량%, Fe 5.55 중량% 이었다.
비교예 1
박리층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
4. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni 농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L
pH 10.2(암모니아수 30ml/L 첨가)
온도: 30 ℃
전류밀도: 3 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 0.31mg/dm2, 박리층의 조성은 Mo 23.42 중량%, Ni 69.81 중량%, Fe 2.55 중량% 이었다.
비교예 2
박리층 및 Al층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
박리층의 부착량을 0.89mg/dm2 로 형성하였다.
6. Al층의 형성
Al층의 두께를 0.05㎛로 형성하고, 표면조도는 1.5 ㎛을 갖도록 형성하였다.
이하, 표 1을 참조로 실시예 1 내지 4, 비교예 1 및 2의 박리강도, Al층의 표면조도 및 와이어를 통한 반도체칩과의 접합성에 대하여 설명하기로 한다.
[표 1]
Figure 112017004942180-pat00001
◎: 매우양호
○: 양호
Ⅹ: 불량
박리강도 평가
실시예 1 내지 3의 경우, Al층 위아래의 동층과의 박리강도 및 Al층과 캐리어박의 박리강도는 매우 양호 하였으며, 실시예 4의 경우, 극박동박과 캐리어의 박리강도는 부착량이 높아 캐리어 사이의 박리강도가 저하되는 문제가 발생하였다.
또한, 비교예 1의 경우 Al층과 캐리어의 박리강도는 부착량이 낮아 극박동박층과 캐리어가 박리되지 않는 문제가 발생하였으며, 비교예 2의 경우 Al층과 캐리어의 박리강도는 양호하였다.
Al층의 표면조도
실시예 1, 2 및 4의 경우, Al층의 표면 조도가 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나, 실시예 3의 경우, Al층의 표면조도가 높아 실시예 1, 2 보다 에칭레이트가 저하되었으며 회로 형성 시 원하는 파인패턴을 얻을 수 없었다.
비교예 1의 경우 상기의 처리로 실시하였을 때. Al층의 표면 조도는 낮아 에칭레이트가 우수하여 회로 형성시 파인패턴을 얻을 수 있었으나, 비교예 2의 경우 Al층의 두께가 얇아 회로 에칭액의 데미지로 인해 원하는 형상의 회로를 얻을 수 없었다.
와이어를 통한 반도체칩과의 접합성
실시예 1 내지 4의 경우, 상기 캐리어박 부착 극박동박을 이용하여 반도체 substrate를 제작하고 반도체칩과 직경 25~70 ㎛의 와이어(금, 알루미늄 등)를 이용하여 전기적으로 연결하였을 때 Al층과 와이어 사이의 본딩접착성 또한 우수하였다.
비교예 1의 경우, 캐리어박 부착 극박동박은 박리가 되지 않아 반도체 substrate는 제작할 수 없었으며, 비교예 2의 경우, 캐리어박 부착 극박동박을 이용하여 반도체 substrate를 제작하고 반도체칩과 직경 25~70 ㎛의 와이어(금, 알루미늄 등)를 이용하여 전기적으로 연결하였을 때 Al층의 얇은 두께로 인해 접합 시 발생하는 데미지로 인해 와이어사이의 본딩접착성이 저하되었다.
[제2 실시예 ]
도 7은 본 발명의 제2 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도이고, 도 8은 본 발명의 제2 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지이며, 도 9는 Al층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지이고, 도 10은 본 발명의 제2 실시예에 따른 캐리어박 부착 극박동박의 매트면과 샤이니면의 표면 이미지이다.
또한, 도 11은 본 발명의 제2 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도이다.
도 7 내지 도 10을 참조하면, 본 발명의 제2 실시예에 따른 캐리어박 부착 극박동박(20)은, 캐리어박(21), 박리층(22), 제1 극박동박(23), Cu-Al 접착력 향상층(24), Cu 확산방지층(25), Al층(26) 및 제2 극박동박(27)으로 형성될 수 있다.
도 7에서는, Cu 확산방지층(25)이 Al층(26)의 위, 아래에 모두 형성된 것으로 도시되었으나, Al층(26)의 위 또는 아래 중 어느 하나에만 형성될 수도 있다.
캐리어박 부착 극박동박(20)은, 캐리어박(21), 박리층(22), 제1 극박동박(23), Cu-Al 접착력 향상층(24), Cu 확산방지층(25), Al층(26) 및 제2 극박동박(27)이 순차적으로 적층되어 형성될 수 있다.
캐리어박(21)은, 알루미늄박, 스테인레스강박, 티타늄박, 동박 또는 동합금 박을 사용할 수 있다. 예를 들어, 전해동박, 전해동합금박, 압연동박 또는 압연동합금박을 사용할 수 있다.
또한, 상기 캐리어박(21)의 표면은, 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 샤이니면, 압연동박 또는 압연동합금박의 압연 마무리면일 수 있다. 예를 들어, 상기 캐리어박의 표면은 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 광택면에 조화 처리를 실시한 박, 또는 압연동박 또는 압연동합금박의 압연 마무리 면의 적어도 한쪽 면에 조화처리를 실시한 박일 수 있다.
제1 극박동박(23) 및 제2 극박동박(27) 중 적어도 하나는, 전해도금, 무전해도금 또는 스퍼터링(sputtering)을 통해 형성될 수 있다.
바람직하게는, 제1 극박동박(23)은 전해도금으로 형성되고, 제2 극박동박(27)은 스퍼터링(sputtering)을 통해 형성될 수 있다.
박리층(22)은, 박리성을 갖는 제1 금속(A2), 제1 금속(A2)의 도금을 용이하게 하는 제2 금속(B2) 및 제3 금속(C2)을 포함할 수 있다.
제1 금속(A2)은, Mo 또는 W이며, 제2 금속(B2) 및 제3 금속(C2)은, Fe, Co 및 Ni로 이루어지는 군에서 선택되는 2개의 서로 다른 금속일 수 있다.
여기서, 제1 금속(A2), 제2 금속(B2) 및 제3 금속(C2) 중 적어도 하나는 유기금속일 수 있다.
박리층(22)은 제1 금속(A2)의 함유량(a2)이 30 내지 89 중량%, 제2 금속(B2)의 함유량(b2)이 10 내지 60 중량% 및 제 3 금속(C2)의 함유량(c2)이 1 내지 20 중량%일 수 있다.
상기 금속들의 함유량 a2, b2 및 c2 는 박리층 1dm2의 단위 면적 당 제 1 금속(A2)의 부착량(피막량)을 동일 면적 당 제 1 금속(A2), 제 2 금속(B2) 및 제 3 금속(C2)의 부착량(피막량)의 합계로 나눈 값에 100을 곱하여 각각 구한다.
상기 제 1 금속의 함유량 (a2) 및 상기 제 2 금속의 함유량(b2)이 상기 함량 범위를 각각 벗어나면 극박동박의 박리성이 저하될 수 있으며, 상기 제 3 금속의 함유량(c2)이 상기 함량 범위를 벗어나면 박리층이 불균일하게 도금될 수 있다.
상기 제 1 금속(A2)과 제 2 금속(B2)만으로 박리층을 형성한 경우, 박리층의 박리성이 불균일한 현상이 발생할 수 있다.
그리고, 박리 시 박리층이 극박동박과 함께 박리되는 성향을 보일 수 있다.
이에 반해, 본 발명에서는 제 1 금속(A2)과 제 2 금속(B2)만으로 박리층을 형성한 경우(예를 들어, Mo-Ni 합금층), 그 박리성이 불안정하므로 박리층의 박리성에 주요 요인이 되는 제 1 금속(A2)인 Mo 금속의 도금량을 증가시키기 위해, Mo 금속의 도금에 촉매 역할을 하는 Fe 이온을 제 3 금속(C2)으로 추가로 첨가한다. Fe 이온의 첨가는 박리층의 균일한 도금을 가능하게 한다.
또한, 박리층(22)의 부착량의 합계는 50 ~ 10000 ㎍/dm2일 수 있다.
상기 부착량이 50㎍/dm2 미만이면 박리층의 역할을 수행할 수 없을 수 있으며, 상기 부착량이 10000 ㎍/dm2 초과이면 박리 가능한 물질인 산화성 물질이 아니라 금속성 물질이 되므로 박리성이 없어질 수 있다.
한편, Al층의 두께(t4)와 반도체 칩의 본딩용 패드 두께(t5)는
0.0005 ≤ t4 / t5 ≤ 3.0
의 식을 만족한다. 상기 Al층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t4 / t5을 0.0005에서 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
또한, Al층의 두께(t4)와 반도체 칩의 본딩용 와이어의 두께(t6)는,
0.0005 ≤ t4 / t6 ≤ 3.0
의 식을 만족한다. 상기 Al층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t4 / t6을 0.0005에서 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
한편, 캐리어박의 매트면 또는 샤이니면의 표면조도는 3.0um 이하이며, Al층은 전해도금 또는 스퍼터링(sputtering)을 통해 형성되고, 표면조도는 3.0um 이하이다.
또한, 캐리어박의 매트면 또는 샤이니면의 표면조도(r3)와 상기 Al층의 표면조도(r4)는,
r4 / r3 ≤ 3.0
의 식을 만족한다. 상기 Al층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/r1이 3.0이하의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
Cu 확산방지층(25)은, Al층(26)과 제1 극박동박(23) 사이 및 Al층(26)과 제2 극박동박(27) 사이에 형성될 수 있다. Cu 확산방지층(25)은, Al층(26)의 알루미늄과 제1 극박동박(23) 또는 제2 극박동박(27)의 구리가 Cu-Al계 금속간화합물(intermetallic compound)을 형성하는 것을 방지하기 위한 것이다.
구체적으로, Al층과 극박동박층(제1 극박동박 또는 제2 극박동박)이 강하게 결합하여 합금 내에서 혼재하는 경우, 불균질 조직을 이루는 중간상(intermediate phase)을 만들게 되는데, 이러한 중간상은 각각의 금속의 성질을 띠지 않은 채, 충격에 취약하고, 전기저항이 커지는 성질을 띠는 문제점이 발생한다.
즉, Cu 확산방지층(25)은, Al층(26)의 알루미늄과 제1 극박동박(23) 또는 제2 극박동박(27)의 구리가 금속간화합물을 형성하지 않도록 한다.
또한, Cu 확산방지층의 두께(t7)와 Al층의 두께(t4)는,
0.5 ≤ t7 / t4 ≤ 1.0
의 식을 만족한다. 상기 Cu 확산방지층의 두께와 상기 Al층의 두께의 비율 t7/t4이 0.5 에서 1.0의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
제1 극박동박과 Al층 사이 또는 제2 극박동박과 Al층 사이의 접착력(p1)과 박리층의 접착력(p2)은,
1 ≤ p1 / p2 ≤ 30.0
의 식을 만족한다. 제1 극박동박과 Al층 사이 또는 제2 극박동박과 Al층 사이의 접착력과 박리층의 접착력의 비율 p1 / p2이 1에서 30.0의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
Cu-Al 접착력 향상층(24)은, Al층(26)과 Cu 확산방지층(25) 사이에 형성되어 Al층(26)과 Cu 확산방지층(25)간의 접착력을 향상시키기 위하여, 구리 또는 구리와 알루미늄의 중간물질로 형성될 수 있다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박(30)은 확산방지층(38), 산화방지층(39)을 더 포함할 수 있다.
캐리어박 부착 극박동박(30)은, 캐리어박(31), 확산방지층(37), 박리층(32), 산화방지층(38), 제1 극박동박(33), Cu-Al 접착력 향상층(34), Cu 확산방지층(35), Al층(36) 및 제2 극박동박(37)이 순차적으로 적층되어 형성될 수 있다.
확산방지층(38)과 산화방지층(39)이 동일한 도금조건을 사용하여 형성되므로 실질적으로 동일한 조성을 가지며, 다만 확산방지층(38)이 산화방지층(39)에 비하여 금속 부착량이 증가하므로 더 두껍다.
상기 캐리어박 부착 극박동박(30)에서 확산방지층(38)이 존재함에 의하여 고온의 가공 환경에서도 캐리어박과 극박동박의 박리강도가 일정하게 낮은 값으로 유지됨에 의하여 이들의 박리가 용이하다.
또한, 상기 캐리어박 부착 극박동박(30)에서 확산방지층(38)에 비하여 산화방지층(39)의 두께가 얇아짐에 의하여 안정적인 박리강도, 산화방지층의 우수한 식각성 및 향상된 레이저 가공성을 동시에 구현할 수 있다.
또한, 상기 캐리어박 부착 극박동박(30)에서 확산방지층(38)과 산화방지층(39)이 실질적으로 동일한 도금액을 사용할 수 있으므로 제조공정이 단순화될 수 있다.
상기 확산방지층(38) 및 산화방지층(39)은 Ni, Co, Fe, Cr, Mo, W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 예를 들어, 상기 확산방지층 및 산화방지층은 단일 금속층일 수 있고, 2종 이상의 금속의 합금층 또는 1종 이상의 금속산화물 층일 수 있다.
예를 들어, 단일 금속층을 형성하는 도금으로는, 니켈 도금, 코발트 도금, 철 도금, 알루미늄 도금 등이 사용될수 있다. 2원계 합금층을 형성하는 도금으로는, 니켈-코발트 도금, 니켈-철 도금, 니켈-크롬 도금, 니켈-몰리브덴 도금, 니켈-텅스텐 도금, 니켈-동 도금, 니켈-인 도금, 코발트-철 도금, 코발트-크롬 도금, 코발트-몰리브덴 도금, 코발트-텅스텐 도금, 코발트-동 도금, 코발트-인 도금 등이 사용될 수 있다. 3원계 합금층을 형성하는 도금으로는, 니켈-코발트-철 도금, 니켈-코발트-크롬 도금, 니켈-코발트-몰리브덴 도금, 니켈-코발트-텅스텐 도금, 니켈-코발트-동 도금, 니켈-코발트-인 도금, 니켈-철-크롬 도금, 니켈-철-몰리브덴 도금, 니켈-철-텅스텐 도금, 니켈-철-동 도금, 니켈-철-인 도금, 니켈-크롬-몰리브덴 도금, 니켈-크롬-텅스텐 도금, 니켈-크롬-동 도금, 니켈-크롬-인 도금, 니켈-몰리브덴-텅스텐 도금, 니켈-몰리브덴-동 도금, 니켈-몰리브덴-인 도금, 니켈-텅스텐-동 도금, 니켈-텅스텐-인 도금, 니켈-동-인 도금, 코발트-철-크롬 도금, 코발트-철-몰리브덴 도금, 코발트-철-텅스텐 도금, 코발트-철-동 도금, 코발트-철-인 도금, 코발트-크롬-몰리브덴 도금, 코발트-크롬-텅스텐 도금, 코발트-크롬-동 도금, 코발트-크롬-인 도금, 코발트-몰리브덴-인 도금, 코발트-텅스텐-동 도금, 코발트-몰리브덴-인 도금, 코발트-텅스텐-동 도금, 코발트-텅스텐-인 도금, 코발트-동-인 도금 등이 사용될 수 있다.
예를 들어, 상기 확산방지층 및 산화방지층은 Ni 및 P를 포함할 수 있다.
또한, 산화물로는, 니켈 산화물, 코발트 산화물, 철 산화물, 크롬 산화물, 몰리브덴 산화물, 텅스텐 산화물, 동산화물, 알루미늄 산화물, 인 산화물 등을 들 수 있다. 또한, 2종 이상의 상기 산화물의 혼합물 등이 사용될 수 있다.
또한, 단일 금속의 도금층, 합금 도금층 및 산화물 층에서 선택된 층을 2층 이상으로 형성시킬 수 있다.
상기 확산방지층은 상기 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하는 경우에 구리가 박리층으로 확산되는 것을 억제하는 역할을 할 수 있다. 상기 확산방지층을 형성시키지 않고 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하면 캐리어박과 극박동박에서 구리가 박리층으로 확산되어 캐리어박과 극박동박 사이에 금속결합이 생성되어, 이들 사이에 강한 결합력으로 인해 캐리어박을 박리하는 것이 어려워질 수 있다.
이하 바람직한 실시예를 들어 본 발명을 상세히 설명하나, 이에 한정되는 것은 아니다.
(캐리어박 부착 극박동박의 제조)
실시예 1
1. 캐리어박 준비
캐리어박의 표면조도는 1.5 ㎛, 두께는 18 ㎛ 의 전해동박을 사용하였다.
2. 확산방지층 형성
하기 조건에서 Ni-P 도금에 의한 확산방지층을 형성하였다.
Ni 농도: 15g/L, P농도 8g/L
pH 4.0
온도: 30 ℃
전류밀도: 1.5 A/dm2
도금시간: 2초
상기 조건에서 형성된 확산방지층의 부착량은 금속(Ni) 부착량 301 ug/dm2 이었다.
3. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L
pH 10.2(암모니아수 30ml/L 첨가)
온도: 30 ℃
전류밀도: 10 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.07mg/dm2, 박리층의 조성은 Mo 60.55 중량%, Ni 29.8 중량%, Fe 5.99 중량% 이었다.
4. 산화방지층 형성
하기 조건에서 Ni-P 도금에 의한 산화방지층을 형성하였다.
Ni 농도: 15g/L, P농도 8g/L
pH 4.0
온도: 30 ℃
전류밀도: 0.5A/dm2
도금시간: 2초
상기 조건에서 형성된 산화방지층의 부착량은 금속(Ni) 부착량 30 ug/dm2 이었다.
5. 제1 극박동박의 형성
하기 조건에서 제1 극박동박을 형성하였다.
CuSO4-5H2O: 300g/L, H2SO4: 150g/L
온도: 30 ℃
전류밀도: 20A/dm2
도금시간: 25초
상기 조건에서 형성된 제1 극박동박의 두께는 2 ㎛ 이었다.
6. Cu-Al 접착력 향상층의 형성
제1 극박동박과 Al층 사이의 접착력을 향상시켜 주는 층으로, Cu의 두께는 0.03 ㎛ 로 형성하였다.
7. Cu 확산방지층 형성
동(Cu Layer)층과 Al층의 열처리 후 합금형성을 방지하는 Al2O3 층을 0.005 ㎛로 Al 층 위아래에 형성하였다.
8. Al층 형성
와이어 접합층인 Al의 두께는 0.5 ㎛로 형성되며, 표면조도는 상기 캐리어박 조도와 동일한 1.5 ㎛을 갖도록 형성하였다.
9. 제2 극박동박 형성
하기 조건에서 제2 극박동박을 형성하였다.
CuSO4-5H2O: 300g/L, H2SO4: 150g/L
온도: 30 ℃
전류밀도: 20A/dm2
도금시간: 5초
상기 조건에서 형성된 제2 극박동박의 두께는 0.5 ㎛ 이었다.
실시예 2
Al층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
8. Al층의 형성
와이어 접합층인 Al의 두께는 1.0 ㎛로 형성되며, 표면조도는 캐리어박 조도와 동일한 1.5 ㎛을 갖도록 형성하였다.
실시예 3
캐리어박 및 Al층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시 하였다.
1. 캐리어박의 준비
캐리어의 표면조도는 3.0 ㎛, 두께는 18 ㎛ 의 전해동박을 사용하였다.
8. Al층의 형성
와이어 접합층인 Al 두께는 0.5 ㎛로 형성, 표면조도는 캐리어박 조도와 동일한 3.0㎛을 갖도록 형성하였다.
실시예 4
박리층, Cu-Al 접착력 향상층 및 Cu 확산방지층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L
pH 10.2(암모니아수 30ml/L 첨가)
온도: 30 ℃
전류밀도: 18 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.89mg/dm2, 박리층의 조성은 Mo 51.99 중량%, Ni 38.8 중량%, Fe 5.55 중량% 이었다.
6. Cu-Al 접착력 향상층의 형성
제1 극박동박과 Al층 사이의 접착력을 향상시켜는 주는 층으로, Cu의 두께는 0.01 ㎛ 로 형성하였다.
7. Cu 확산방지층 형성
동(Cu Layer)층과 Al 층의 열처리 후 합금형성을 방지하는 Al2O3 층을 0.015 ㎛로 Al 층 위아래에 형성하였다.
비교예 1
박리층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni 농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L
pH 10.2(암모니아수 30ml/L 첨가)
온도: 30 ℃
전류밀도: 3 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 0.31mg/dm2, 박리층의 조성은 Mo 23.42 중량%, Ni 69.81 중량%, Fe 2.55 중량% 이었다.
비교예 2
박리층, Cu-Al 접착력 향상층 및 Al층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
박리층의 부착량을 0.89mg/dm2 로 형성하였다.
6. Cu-Al 접착력 향상층의 형성
Cu-Al 접착력 향상층의 접착력은 8 정도로 제작하였다.
8. Al층 형성
Al층의 두께를 0.4㎛로 형성하고, 표면조도는 1.5 ㎛을 갖도록 형성하였다.
이하, 표 2를 참조로 실시예 1 내지 4, 비교예 1 및 2의 박리강도, Al층의 표면조도 및 와이어를 통한 반도체칩과의 접합성에 대하여 설명하기로 한다.
[표 2]
Figure 112017004942180-pat00002
◎: 매우양호
○: 양호
Ⅹ: 불량
박리강도 및 Al층 접합성
실시예 1의 경우, Al층 위아래의 동층과의 박리강도는 매우 양호 하였으며, 특히 CCL화를 시킨 후 Al층과 극박동박층의 접착력이 우수하였다. 실시예 2 및 3의 경우 Al층과 캐리어의 박리강도는 매우 양호하였으며, 실시예 4의 경우 극박동박과 캐리어의 박리강도는 부착량이 높아 극박동박과 캐리어 사이의 박리강도가 저하되는 문제가 발생하였다.
비교예 1의 경우, Al층과 캐리어의 박리강도는 부착량이 낮아 극박동박층과 캐리어가 박리되지 않는 문제가 발생하였으며, 박리층은 양호하였으나, Al과 극박동박 사이의 접착력이 약해 Al층의 들뜸 현상이 발생하였다.
Al층의 표면조도
실시예 1, 2 및 4의 경우, Al층의 표면 조도가 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나, 실시예 3의 경우, Al층의 표면조도가 높아 실시예 1, 2 보다 에칭레이트가 저하되었으며 회로 형성 시 원하는 파인패턴을 얻을 수 없었다.
비교예 1의 경우 상기의 처리로 실시하였을 때. Al층의 표면 조도는 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나, 비교예 2의 경우, Al층과 극박동박 사이의 접착력이 약해 Al층의 들뜸 현상으로 인해 회로 에칭액의 데미지를 받아 원하는 형상의 회로를 얻을 수 없었다.
와이어를 통한 반도체칩과의 접합성
실시예 1 내지 4의 경우, 상기 캐리어박 부착 극박동박을 이용하여 반도체 substrate를 제작하고 반도체칩과 직경 25~70 ㎛의 와이어(금, 알루미늄 등)를 이용하여 전기적으로 연결하였을 때 Al층과 와이어 사이의 본딩접착성 또한 우수하였다.
비교예 1의 경우, 캐리어박 부착 극박동박은 박리가 되지 않아 반도체 substrate는 제작할 수 없었으며, 비교예 2의 경우, Al층과 극박동박상의 박리로 인해 반도체 substrate는 제작할 수 없었다.
[제3 실시예 ]
도 12는 본 발명의 제3 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도이며, 도 13은 본 발명의 제3 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지이고, 도 14는 Al층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지이며, 도 15는 본 발명의 제3 실시예에 따른 캐리어박 부착 극박동박의 매트면과 샤이니면의 표면 이미지이다.
또한, 도 16은 본 발명의 제3 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도이다.
도 13 내지 도 15을 참조하면, 본 발명의 제3 실시예에 따른 캐리어박 부착 극박동박(40)은, 캐리어박(41), 박리층(42), 제1 극박동박(43), Cu-Al 접착력 향상층 (44), Al층(45) 및 제2 극박동박(46)으로 형성될 수 있다.
캐리어박 부착 극박동박(40)은, 캐리어박(41), 박리층(42), 제1 극박동박(43), Cu-Al 접착력 향상층(44), Al층(45) 및 제2 극박동박(46)이 순차적으로 적층되어 형성될 수 있다.
캐리어박(41)은, 알루미늄박, 스테인레스강박, 티타늄박, 동박 또는 동합금 박을 사용할 수 있다. 예를 들어, 전해동박, 전해동합금박, 압연동박 또는 압연동합금박을 사용할 수 있다.
또한, 상기 캐리어박(41)의 표면은, 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 샤이니면, 압연동박 또는 압연동합금박의 압연 마무리면일 수 있다. 예를 들어, 상기 캐리어박의 표면은 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 광택면에 조화 처리를 실시한 박, 또는 압연동박 또는 압연동합금박의 압연 마무리 면의 적어도 한쪽 면에 조화처리를 실시한 박일 수 있다.
제1 극박동박(43) 및 제2 극박동박(46) 중 적어도 하나는, 전해도금, 무전해도금 또는 스퍼터링(sputtering)을 통해 형성될 수 있다.
바람직하게는, 제1 극박동박(43)은 전해도금으로 형성되고, 제2 극박동박(46)은 스퍼터링(sputtering)을 통해 형성될 수 있다.
박리층(42)은, 박리성을 갖는 제1 금속(A3), 제1 금속(A3)의 도금을 용이하게 하는 제2 금속(B3) 및 제3 금속(C3)을 포함할 수 있다.
제1 금속(A3)은, Mo 또는 W이며, 제2 금속(B3) 및 제3 금속(C3)은, Fe, Co 및 Ni로 이루어지는 군에서 선택되는 2개의 서로 다른 금속일 수 있다.
여기서, 제1 금속(A3), 제2 금속(B3) 및 제3 금속(C3) 중 적어도 하나는 유기금속일 수 있다.
박리층(42)은 제1 금속(A3)의 함유량(a3)이 30 내지 89 중량%, 제2 금속(B3)의 함유량(b3)이 10 내지 60 중량% 및 제 3 금속(C3)의 함유량(c3)이 1 내지 20 중량%일 수 있다.
상기 금속들의 함유량 a3, b3 및 c3 는 박리층 1dm2의 단위 면적 당 제 1 금속(A3)의 부착량(피막량)을 동일 면적 당 제 1 금속(A3), 제 2 금속(B3) 및 제 3 금속(C3)의 부착량(피막량)의 합계로 나눈 값에 100을 곱하여 각각 구한다.
상기 제 1 금속의 함유량 (a3) 및 상기 제 2 금속의 함유량(b3)이 상기 함량 범위를 각각 벗어나면 극박동박의 박리성이 저하될 수 있으며, 상기 제 3 금속의 함유량(c3)이 상기 함량 범위를 벗어나면 박리층이 불균일하게 도금될 수 있다.
상기 제 1 금속(A3)과 제 2 금속(B3)만으로 박리층을 형성한 경우, 박리층의 박리성이 불균일한 현상이 발생할 수 있다.
그리고, 박리 시, 박리층이 극박동박과 함께 박리되는 성향을 보일 수 있다.
이에 반해, 본 발명에서는 제 1 금속(A3)과 제 2 금속(B3)만으로 박리층을 형성한 경우(예를 들어, Mo-Ni 합금층), 그 박리성이 불안정하므로 박리층의 박리성에 주요 요인이 되는 제 1 금속(A3)인 Mo 금속의 도금량을 증가시키기 위해, Mo 금속의 도금에 촉매 역할을 하는 Fe 이온을 제 3 금속(C3)으로 추가로 첨가한다. Fe 이온의 첨가는 박리층의 균일한 도금을 가능하게 한다.
또한, 박리층(42)의 부착량의 합계는 50 ~ 10000 ㎍/dm2일 수 있다.
상기 부착량이 50㎍/dm2 미만이면 박리층의 역할을 수행할 수 없을 수 있으며, 상기 부착량이 10000 ㎍/dm2 초과이면 박리 가능한 물질인 산화성 물질이 아니라 금속성 물질이 되므로 박리성이 없어질 수 있다.
한편, Al층의 두께(t8)와 반도체 칩의 본딩용 패드 두께(t9)는
0.0005 ≤ t8 / t9 ≤ 3.0
의 식을 만족한다. 상기 Al층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t8 / t9을 0.0005에서 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
또한, Al층의 두께(t8)와 반도체 칩의 본딩용 와이어의 두께(t10)는,
0.0005 ≤ t8 / t10 ≤ 3.0
의 식을 만족한다. 상기 Al층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t8 / t10을 0.0005에서 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
한편, 캐리어박의 매트면 또는 샤이니면의 표면조도는 3.0um 이하이며, Al층은 전해도금 또는 스퍼터링(sputtering)을 통해 형성되고, 표면조도는 3.0um 이하이다.
또한, 캐리어박의 매트면 또는 샤이니면의 표면조도(r5)와 상기 Al층의 표면조도(r6)는,
r6 / r5 ≤ 3.0
의 식을 만족한다. 상기 Al층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r6/r5이 3.0이하의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
Cu-Al 접착력 향상층(44)은, Al층(45)과 제1 극박동박(43) 사이 및 Al층(45)과 제2 극박동박(46) 사이에 형성될 수 있으며, Al층(45)의 알루미늄과 제1 극박동박(43) 또는 제2 극박동박(46)의 구리 간의 접착력을 향상시키기 위하여, 구리 또는 구리와 알루미늄의 중간물질로 형성될 수 있다.
제1 극박동박과 Al층 사이 또는 제2 극박동박과 Al층 사이의 접착력(p3)과 박리층의 접착력(p4)은,
1 ≤ p3 / p4 ≤ 30.0
의 식을 만족한다. 제1 극박동박과 Al층 사이 또는 제2 극박동박과 Al층 사이의 접착력과 박리층의 접착력의 비율 p3 / p4이 1에서 30.0의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
도 16을 참조하면, 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박(50)은 확산방지층(57) 및 산화방지층(58)을 더 포함할 수 있다.
구체적으로, 캐리어박 부착 극박동박(50)은, 캐리어박(51), 확산방지층(57), 박리층(52), 산화방지층(58), 제1 극박동박(53), Cu-Al 접착력 향상층(54), Al층(55) 및 제2 극박동박(56)이 순차적으로 적층되어 형성될 수 있다.
확산방지층(57)과 산화방지층(58)이 동일한 도금조건을 사용하여 형성되므로 실질적으로 동일한 조성을 가지며, 다만 확산방지층(57)이 산화방지층(58)에 비하여 금속 부착량이 증가하므로 더 두껍다.
상기 캐리어박 부착 극박동박(50)에서 확산방지층(57)이 존재함에 의하여 고온의 가공 환경에서도 캐리어박과 극박동박의 박리강도가 일정하게 낮은 값으로 유지됨에 의하여 이들의 박리가 용이하다.
또한, 상기 캐리어박 부착 극박동박에서 확산방지층에 비하여 산화방지층의 두께가 얇아짐에 의하여 안정적인 박리강도, 산화방지층의 우수한 식각성 및 향상된 레이저 가공성을 동시에 구현할 수 있다.
또한, 상기 캐리어박 부착 극박동박(50)에서 확산방지층(57)과 산화방지층(58)이 실질적으로 동일한 도금액을 사용할 수 있으므로 제조공정이 단순화될 수 있다.
상기 확산방지층(57) 및 산화방지층(58)은 Ni, Co, Fe, Cr, Mo, W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 예를 들어, 상기 확산방지층 및 산화방지층은 단일 금속층일 수 있고, 2종 이상의 금속의 합금층 또는 1종 이상의 금속산화물 층일 수 있다.
예를 들어, 단일 금속층을 형성하는 도금으로는, 니켈 도금, 코발트 도금, 철 도금, 알루미늄 도금 등이 사용될수 있다. 2원계 합금층을 형성하는 도금으로는, 니켈-코발트 도금, 니켈-철 도금, 니켈-크롬 도금, 니켈-몰리브덴 도금, 니켈-텅스텐 도금, 니켈-동 도금, 니켈-인 도금, 코발트-철 도금, 코발트-크롬 도금, 코발트-몰리브덴 도금, 코발트-텅스텐 도금, 코발트-동 도금, 코발트-인 도금 등이 사용될 수 있다. 3원계 합금층을 형성하는 도금으로는, 니켈-코발트-철 도금, 니켈-코발트-크롬 도금, 니켈-코발트-몰리브덴 도금, 니켈-코발트-텅스텐 도금, 니켈-코발트-동 도금, 니켈-코발트-인 도금, 니켈-철-크롬 도금, 니켈-철-몰리브덴 도금, 니켈-철-텅스텐 도금, 니켈-철-동 도금, 니켈-철-인 도금, 니켈-크롬-몰리브덴 도금, 니켈-크롬-텅스텐 도금, 니켈-크롬-동 도금, 니켈-크롬-인 도금, 니켈-몰리브덴-텅스텐 도금, 니켈-몰리브덴-동 도금, 니켈-몰리브덴-인 도금, 니켈-텅스텐-동 도금, 니켈-텅스텐-인 도금, 니켈-동-인 도금, 코발트-철-크롬 도금, 코발트-철-몰리브덴 도금, 코발트-철-텅스텐 도금, 코발트-철-동 도금, 코발트-철-인 도금, 코발트-크롬-몰리브덴 도금, 코발트-크롬-텅스텐 도금, 코발트-크롬-동 도금, 코발트-크롬-인 도금, 코발트-몰리브덴-인 도금, 코발트-텅스텐-동 도금, 코발트-몰리브덴-인 도금, 코발트-텅스텐-동 도금, 코발트-텅스텐-인 도금, 코발트-동-인 도금 등이 사용될 수 있다.
예를 들어, 상기 확산방지층 및 산화방지층은 Ni 및 P를 포함할 수 있다.
또한, 산화물로는, 니켈 산화물, 코발트 산화물, 철 산화물, 크롬 산화물, 몰리브덴 산화물, 텅스텐 산화물, 동산화물, 알루미늄 산화물, 인 산화물 등을 들 수 있다. 또한, 2종 이상의 상기 산화물의 혼합물 등이 사용될 수 있다.
또한, 단일 금속의 도금층, 합금 도금층 및 산화물 층에서 선택된 층을 2층 이상으로 형성시킬 수 있다.
상기 확산방지층은 상기 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하는 경우에 구리가 박리층으로 확산되는 것을 억제하는 역할을 할 수 있다. 상기 확산방지층을 형성시키지 않고 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하면 캐리어박과 극박동박에서 구리가 박리층으로 확산되어 캐리어박과 극박동박 사이에 금속결합이 생성되어, 이들 사이에 강한 결합력으로 인해 캐리어박을 박리하는 것이 어려워질 수 있다.
이하 바람직한 실시예를 들어 본 발명을 상세히 설명하나, 이에 한정되는 것은 아니다.
(캐리어박 부착 극박동박의 제조)
실시예 1
1. 캐리어박 준비
캐리어박의 표면조도는 1.5 ㎛, 두께는 18 ㎛ 의 전해동박을 사용하였다.
2. 확산방지층 형성
하기 조건에서 Ni-P 도금에 의한 확산방지층을 형성하였다.
Ni 농도: 15g/L, P농도 8g/L
pH 4.0
온도: 30 ℃
전류밀도: 1.5 A/dm2
도금시간: 2초
상기 조건에서 형성된 확산방지층의 부착량은 금속(Ni) 부착량 301 ug/dm2 이었다.
3. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L
pH 10.2(암모니아수 30ml/L 첨가)
온도: 30 ℃
전류밀도: 10 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.07mg/dm2, 박리층의 조성은 Mo 60.55 중량%, Ni 29.8 중량%, Fe 5.99 중량% 이었다.
4. 산화방지층 형성
하기 조건에서 Ni-P 도금에 의한 산화방지층을 형성하였다.
Ni 농도: 15g/L, P농도 8g/L
pH 4.0
온도: 30 ℃
전류밀도: 0.5A/dm2
도금시간: 2초
상기 조건에서 형성된 산화방지층의 부착량은 금속(Ni) 부착량 30 ug/dm2 이었다.
5. 제1 극박동박 형성
하기 조건에서 제1 극박동박을 형성하였다.
CuSO4-5H2O: 300g/L, H2SO4: 150g/L
온도: 30 ℃
전류밀도: 20A/dm2
도금시간: 25초
상기 조건에서 형성된 제1 극박동박의 두께는 2 ㎛ 이었다.
6. Cu-Al 접착력 향상층의 형성
제1 극박동박과 Al층 사이의 접착력을 향상시켜 주는 층으로, Cu의 두께는 0.03 ㎛ 로 형성하였다.
7. Al층 형성
와이어 접합층인 Al의 두께는 0.5 ㎛로 형성되며, 표면조도는 상기 캐리어박 조도와 동일한 1.5 ㎛을 갖도록 형성하였다.
8. 제2 극박동박 형성
하기 조건에서 제2 극박동박을 형성하였다.
CuSO4-5H2O: 300g/L, H2SO4: 150g/L
온도: 30 ℃
전류밀도: 20A/dm2
도금시간: 5초
상기 조건에서 형성된 제2 극박동박의 두께는 0.5 ㎛ 이었다.
실시예 2
Al층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
7. Al층의 형성
와이어 접합층인 Al의 두께는 1.0 ㎛로 형성되며, 표면조도는 캐리어박 조도와 동일한 1.5 ㎛을 갖도록 형성하였다.
실시예 3
캐리어박 및 Al층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시 하였다.
1. 캐리어박의 준비
캐리어의 표면조도는 3.0 ㎛, 두께는 18 ㎛ 의 전해동박을 사용하였다.
7. Al층의 형성
와이어 접합층인 Al 두께는 0.5 ㎛로 형성, 표면조도는 캐리어박 조도와 동일한 3.0㎛을 갖도록 형성하였다.
실시예 4
박리층 및 Cu-Al 접착력 향상층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L
pH 10.2(암모니아수 30ml/L 첨가)
온도: 30 ℃
전류밀도: 18 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.89mg/dm2, 박리층의 조성은 Mo 51.99 중량%, Ni 38.8 중량%, Fe 5.55 중량% 이었다.
6. Cu-Al 접착력 향상층 형성
제1 극박동박과 Al층 사이의 접착력을 향상시켜 주는 층으로, Cu의 두께는 0.1 ㎛ 로 형성하였다.
비교예 1
박리층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni 농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L
pH 10.2(암모니아수 30ml/L 첨가)
온도: 30 ℃
전류밀도: 3 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 0.31mg/dm2, 박리층의 조성은 Mo 23.42 중량%, Ni 69.81 중량%, Fe 2.55 중량% 이었다.
비교예 2
박리층, Cu-Al 접착력 향상층 및 Al층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
박리층의 부착량을 0.89mg/dm2 로 형성하였다.
6. Cu-Al 접착력 향상층 형성
Cu-Al 접착력 향상층의 접착력은 8 정도로 제작하였다.
7. Al층 형성
Al층의 두께를 0.4㎛로 형성하고, 표면조도는 1.5 ㎛을 갖도록 형성하였다.
이하, 표 3을 참조로 실시예 1 내지 4, 비교예 1 및 2의 박리강도, Al층의 표면조도 및 와이어를 통한 반도체칩과의 접합성에 대하여 설명하기로 한다.
[표 3]
Figure 112017004942180-pat00003
◎: 매우양호
○: 양호
Ⅹ: 불량
박리강도 및 Al층 접합성
실시예 1의 경우, Al층 위아래의 동층과의 박리강도는 매우 양호 하였으며, 특히 CCL화를 시킨 후 Al층과 극박동박층의 접착력이 우수하였다. 실시예 2 및 3의 경우 Al층과 캐리어의 박리강도는 매우 양호하였으며, 실시예 4의 경우 극박동박과 캐리어의 박리강도는 부착량이 높아 극박동박과 캐리어 사이의 박리강도가 저하되는 문제가 발생하였다.
비교예 1의 경우, Al층과 캐리어의 박리강도는 부착량이 낮아 극박동박층과 캐리어가 박리되지 않는 문제가 발생하였으며, 박리층은 양호하였으나, Al과 극박동박 사이의 접착력이 약해 Al층의 들뜸 현상이 발생하였다.
Al층의 표면조도
실시예 1, 2 및 4의 경우, Al층의 표면 조도가 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나, 실시예 3의 경우, Al층의 표면조도가 높아 실시예 1, 2 보다 에칭레이트가 저하되었으며 회로 형성 시 원하는 파인패턴을 얻을 수 없었다.
비교예 1의 경우 상기의 처리로 실시하였을 때. Al층의 표면 조도는 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나, 비교예 2의 경우, Al층과 극박동박 사이의 접착력이 약해 Al층의 들뜸 현상으로 인해 회로 에칭액의 데미지를 받아 원하는 형상의 회로를 얻을 수 없었다.
와이어를 통한 반도체칩과의 접합성
실시예 1 내지 4의 경우, 상기 캐리어박 부착 극박동박을 이용하여 반도체 substrate를 제작하고 반도체칩과 직경 25~70 ㎛의 와이어(금, 알루미늄 등)를 이용하여 전기적으로 연결하였을 때 Al층과 와이어 사이의 본딩접착성 또한 우수하였다.
비교예 1의 경우, 캐리어박 부착 극박동박은 박리가 되지 않아 반도체 substrate는 제작할 수 없었으며, 비교예 2의 경우, Al층과 극박동박상의 박리로 인해 반도체 substrate는 제작할 수 없었다.
상기에서는 본 발명에 따른 실시예를 기준으로 본 발명의 구성과 특징을 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명의 사상과 범위 내에서 다양하게 변경 또는 변형할 수 있음은 본 발명이 속하는 기술분야의 당업자에게 명백한 것이며, 따라서 이와 같은 변경 또는 변형은 첨부된 특허청구범위에 속함을 밝혀둔다.
20: 캐리어박 부착 극박동박
21: 캐리어박
22: 박리층
23: 제1 극박동박
24: Cu-Al 접착력 향상층
25: Cu 확산방지층
26: Al층
27: 제2 극박동박

Claims (15)

  1. 캐리어박 부착 극박동박에 있어서,
    상기 캐리어박 부착 극박동박은, 캐리어박, 박리층, 제1 극박동박, Al층 및 제2 극박동박이 순차적으로 적층되어 형성되고,
    상기 박리층은 박리성을 갖는 제1 금속(A2), 상기 제1 금속(A2)의 도금을 용이하게 하는 제2 금속(B2) 및 제3 금속(C2)을 포함하는 캐리어박 부착 극박동박.
  2. 제1항에 있어서,
    상기 캐리어박 부착 극박동박은 Cu 확산방지층을 더 포함하고,
    상기 Cu 확산방지층은,
    상기 Al층과 상기 제1 극박동박 사이 및 상기 Al층과 상기 제2 극박동박 사이 중 어느 하나 이상에 형성되는 것을 특징으로 하는 캐리어박 부착 극박동박.
  3. 제2항에 있어서,
    상기 캐리어박 부착 극박동박은 Cu-Al 접착력 향상층을 더 포함하고,
    상기 Cu-Al 접착력 향상층은,
    상기 제1 극박동박과 상기 Cu 확산방지층 사이에 형성되는 것을 특징으로 하는 캐리어박 부착 극박동박.
  4. 제1항에 있어서,
    상기 Al층의 두께(t4)와 반도체 칩의 본딩용 패드 두께(t5)는
    0.0005 ≤ t4 / t5 ≤ 3.0
    의 식을 만족하는 캐리어박 부착 극박동박.
  5. 제1항에 있어서,
    상기 Al층의 두께(t4)와 반도체 칩의 본딩용 와이어의 두께(t6)는,
    0.0005 ≤ t4 / t6 ≤ 3.0
    의 식을 만족하는 캐리어박 부착 극박동박.
  6. 제2항에 있어서,
    상기 Cu 확산방지층의 두께(t7)와 상기 Al층의 두께(t4)는,
    0.5 ≤ t7 / t4 ≤ 1.0
    의 식을 만족하는 캐리어박 부착 극박동박.
  7. 제1항에 있어서,
    상기 제1 극박동박과 상기 Al층 사이 또는 상기 제2 극박동박과 상기 Al층 사이의 접착력(p1)과 상기 박리층의 접착력(p2)은,
    1 ≤ p1 / p2 ≤ 30.0
    의 식을 만족하는 캐리어박 부착 극박동박.
  8. 제1항에 있어서,
    상기 캐리어박의 매트면 또는 샤이니면의 표면조도(Rz)는 3.0um 이하이며,
    상기 Al층은,
    전해도금 또는 스퍼터링(sputtering)을 통해 형성되고, 표면조도(Rz)는 3.0um 이하인 캐리어박 부착 극박동박.
  9. 제1항에 있어서,
    상기 Al층은, 전해도금 또는 스퍼터링(sputtering)을 통해 형성되고,
    상기 캐리어박의 매트면 또는 샤이니면의 표면조도(Rz)(r3)와 상기 Al층의 표면조도(Rz)(r4)는,
    r4/r3 ≤ 3.0
    의 식을 만족하는 캐리어박 부착 극박동박.
  10. 제1항에 있어서,
    상기 제1 금속(A2)은, Mo 또는 W이며,
    상기 제2 금속(B2) 및 상기 제3 금속(C2)은, Fe, Co 및 Ni 로 이루어지는 군에서 선택되는 2개의 서로 다른 금속인 것을 특징으로 하는 캐리어박 부착 극박동박.
  11. 제1항에 있어서,
    상기 박리층을 구성하는 제1 금속의 함유량(a2)이 30 내지 89 중량%, 제2 금속의 함유량(b2)이 10 내지 60 중량% 및 제 3 금속의 함유량(c2)이 1 내지 20 중량%인 캐리어박 부착 극박동박.
  12. 제1항에 있어서,
    상기 박리층의 부착량의 합계가 50 ~ 10000 ㎍/dm2인 것을 특징으로 하는 캐리어박 부착 극박동박.
  13. 제1항에 있어서,
    상기 제1 극박동박 및 상기 제2 극박동박은,
    전해도금 또는 스퍼터링(sputtering)을 통해 형성되는 것을 특징으로 하는 캐리어박 부착 극박동박.
  14. 제1항에 있어서,
    상기 제1 금속(A2), 상기 제2 금속(B2) 및 상기 제3 금속(C2) 중 적어도 하나는 유기금속인 것을 특징으로 하는 캐리어박 부착 극박동박.
  15. 캐리어박, 확산방지층, 박리층, 산화방지층, 제1 극박동박, Cu-Al 접착력 향상층, Cu 확산방지층, Al층 및 제2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서,
    상기 캐리어박 부착 극박동박은 캐리어박, 박리층, 제1 극박동박, Cu-Al 접착력 향상층, Cu 확산방지층, Al층 및 제2 극박동박이 순차적으로 적층되어 형성되고,
    상기 박리층은 박리성을 갖는 제1 금속(A2), 상기 제1 금속(A2)의 도금을 용이하게 하는 제2 금속(B2) 및 제3 금속(C2)을 포함하며,
    상기 확산방지층 및 상기 산화방지층은,
    Ni, Co, Fe, Cr, Mo, W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 캐리어박 부착 극박동박.
KR1020170007042A 2017-01-16 2017-01-16 캐리어박 부착 극박동박 KR101944783B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170007042A KR101944783B1 (ko) 2017-01-16 2017-01-16 캐리어박 부착 극박동박
US16/477,669 US11166378B2 (en) 2017-01-16 2018-01-15 Carrier-foil-attached ultra-thin copper foil
PCT/KR2018/000668 WO2018131962A1 (ko) 2017-01-16 2018-01-15 캐리어박 부착 극박동박
JP2019559246A JP7083845B2 (ja) 2017-01-16 2018-01-15 キャリア箔付き極薄銅箔
CN201880012181.6A CN110382224A (zh) 2017-01-16 2018-01-15 附有载体箔的超薄铜箔

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170007042A KR101944783B1 (ko) 2017-01-16 2017-01-16 캐리어박 부착 극박동박

Publications (2)

Publication Number Publication Date
KR20180085086A KR20180085086A (ko) 2018-07-26
KR101944783B1 true KR101944783B1 (ko) 2019-04-18

Family

ID=62840112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170007042A KR101944783B1 (ko) 2017-01-16 2017-01-16 캐리어박 부착 극박동박

Country Status (5)

Country Link
US (1) US11166378B2 (ko)
JP (1) JP7083845B2 (ko)
KR (1) KR101944783B1 (ko)
CN (1) CN110382224A (ko)
WO (1) WO2018131962A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7247611B2 (ja) * 2019-01-31 2023-03-29 株式会社プロテリアル キャリア箔付電解アルミニウム箔
KR102137068B1 (ko) * 2019-11-27 2020-07-23 와이엠티 주식회사 캐리어박 부착 금속박, 이의 제조방법 및 이를 포함하는 적층체
KR102349377B1 (ko) * 2019-12-19 2022-01-12 일진머티리얼즈 주식회사 표면처리 동박, 이의 제조방법, 이를 포함한 동박적층판, 및 이를 포함한 프린트 배선판
KR102495997B1 (ko) * 2021-03-11 2023-02-06 일진머티리얼즈 주식회사 낮은 휨 변형을 갖는 저조도 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판
KR20230046856A (ko) * 2021-09-30 2023-04-06 롯데에너지머티리얼즈 주식회사 캐리어박 부착 극박동박 및 이를 이용한 임베디드 기판의 제조 방법
KR102466723B1 (ko) * 2022-05-04 2022-11-16 이수호 금박인쇄판 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004269959A (ja) 2003-03-07 2004-09-30 Asahi Kasei Corp プリント回路形成等に使用される銅箔を備えた複合体とその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6183880B1 (en) * 1998-08-07 2001-02-06 Mitsui Mining & Smelting Co., Ltd. Composite foil of aluminum and copper
TW507495B (en) 1998-10-21 2002-10-21 Mitsui Mining & Amp Smelting C Composite foil, process for producing the same and copper-clad laminate
JP4172893B2 (ja) * 2000-01-11 2008-10-29 電気化学工業株式会社 金属ベース回路基板の製造方法
JP2003101197A (ja) * 2000-02-09 2003-04-04 Matsushita Electric Ind Co Ltd 配線基板および多層配線基板
CN1265451C (zh) 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法
JP5001542B2 (ja) 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
KR101351928B1 (ko) 2007-12-28 2014-01-21 일진머티리얼즈 주식회사 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판
KR101045847B1 (ko) 2009-06-12 2011-07-01 (주)솔라원 열 계면층을 갖는 메탈 인쇄회로기판
KR101391811B1 (ko) * 2012-08-17 2014-05-07 일진머티리얼즈 주식회사 캐리어박 부착 극박동박, 이를 채용한 동부착적층판 및 프린트 배선판
KR20140049632A (ko) 2012-10-17 2014-04-28 하이쎌(주) 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법
TWI486260B (zh) 2012-11-16 2015-06-01 Nanya Plastics Corp 具有黑色極薄銅箔之銅箔結構及其製造方法
WO2014132947A1 (ja) 2013-02-26 2014-09-04 古河電気工業株式会社 キャリア付き極薄銅箔、銅張積層板並びにコアレス基板
CN107532281B (zh) 2015-04-28 2020-01-24 三井金属矿业株式会社 表面处理铜箔及其制造方法、印刷电路板用覆铜层叠板、以及印刷电路板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004269959A (ja) 2003-03-07 2004-09-30 Asahi Kasei Corp プリント回路形成等に使用される銅箔を備えた複合体とその製造方法

Also Published As

Publication number Publication date
JP7083845B2 (ja) 2022-06-13
US20190364664A1 (en) 2019-11-28
CN110382224A (zh) 2019-10-25
US11166378B2 (en) 2021-11-02
WO2018131962A1 (ko) 2018-07-19
JP2020506296A (ja) 2020-02-27
KR20180085086A (ko) 2018-07-26

Similar Documents

Publication Publication Date Title
KR101944783B1 (ko) 캐리어박 부착 극박동박
KR101881287B1 (ko) 캐리어박 부착 극박동박
US7391116B2 (en) Fretting and whisker resistant coating system and method
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
CA2118758C (en) Lead frame for integrated circuits
JP5293185B2 (ja) 電子部品の製造方法
US9883586B2 (en) Wiring substrate for bonding using solder having a low melting point and method for manufacturing same
KR20130066502A (ko) 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
KR101944784B1 (ko) 캐리어박 부착 극박동박
JPH04337657A (ja) 半導体装置用リードフレーム
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
JP3349166B2 (ja) 回路基板
TW201238751A (en) Copper foil with copper carrier, method for producing the same, copper foil for electronic circuit, method for producing the same, and method for forming electronic circuit
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
WO2013172155A1 (ja) 金属皮膜およびこの金属皮膜を備えた電子部品
JP2001007492A (ja) 半田接合用パッド部を有するボンディング用プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant