KR20140049632A - 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법 - Google Patents
도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법 Download PDFInfo
- Publication number
- KR20140049632A KR20140049632A KR1020120115477A KR20120115477A KR20140049632A KR 20140049632 A KR20140049632 A KR 20140049632A KR 1020120115477 A KR1020120115477 A KR 1020120115477A KR 20120115477 A KR20120115477 A KR 20120115477A KR 20140049632 A KR20140049632 A KR 20140049632A
- Authority
- KR
- South Korea
- Prior art keywords
- plating layer
- layer
- metal
- electroless
- metal plating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 기판과, 상기 기판상에 도전성 페이스트 조성물의 프린팅 방법에 의해 패턴화된 배선층과, 상기 패턴화된 배선층상에 형성된 무전해 금속 도금층, 및 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층 또는 무전해 금속 도금층을 포함하는 인쇄회로 기판 및 이의 제조방법에 관한 것이다.
Description
본 발명은 기판에 도전성 페이스트(Conductive Paste)를 인쇄하고, 그 위에 도금에 의해 금속층을 형성하여 전기전도도를 향상시킨 인쇄회로기판 및 이의 제조방법에 관한 것이다.
인쇄회로기판(PCB)을 제작하는 일반적인 방법으로 에칭법 및 전도성 페이스트를 이용한 방법 등이 있다. 상기 에칭법은 고분자 수지의 절연성 소재에, 도체인 동박을 캐스팅, 라미네이팅, 스퍼터링 방법을 통하여 적층판을 제조하고, 여기에 포토리소그래피 공법을 적용하여 동박중에 불필요한 부분을 약품으로 용해 제거하여 필요한 도체 패턴만을 남김으로써 인쇄회로기판을 제조하는 방법이다. 이와 같은 에칭법은 양산성이 우수하여 널리 사용되고 있으나, 에칭법은 여러 개의 공정으로 이루어져 있기 때문에 시설설비가 많이 요구되며, 공정수도 많아 생산원가가 높아진다는 문제점이 있다. 또한, 이와 같은 에칭법은 인체에 해로운 에칭용액을 사용하기 때문에 이들 에칭용액을 수거하여 처리해야함으로써, 환경 친화적이지 못한 단점이 있다.
또한 에칭공정에 사용되는 포토레지스트의 가격이 높고, 구리층을 식각하여 제거함으로써 재료의 로스가 많은 문제점이 있다.
상기 에칭법의 문제점을 해결하기 위해 회로 패턴(Circuit Pattern) 소재인 동박(Copper Clad)을 도전성 잉크/페이스트(Conductive Ink/Paste)로 대체하여 저렴한 인쇄회로기판(PCB)을 제작하는 기술이 에칭법을 대체하고 있다.
상기 도전성 잉크는 통상적으로 수~수십 나노미터 직경의 금속 입자를 용매에 분산시킨 소재로, 도전성 잉크를 기판에 인쇄하고, 소정의 온도에서 열을 가하면, 분산제 등의 유기 첨가물이 휘발되고, 금속 입자 사이의 공극이 수축 및 소결(Sintering)되어 전기 및 기계적으로 서로 연결된 도체가 형성된다. 또한 상기 도전성 페이스트는 통상적으로 수백~수천 나노미터 직경의 금속 입자를 접착성이 있는 수지(Resin)에 분산시킨 소재로, 도전성 페이스트를 기판에 인쇄하고, 소정의 온도에서 열을 가하면, 수지가 경화(Curing)되고, 금속 입자 사이의 전기 및 기계적 접촉이 고정되어 서로 연결된 도체가 형성될 수 있다.
그러나 상술한 도전성 페이스트 등을 구비한 인쇄회로기판의 경우, 기존의 일반적인 페이스트들은 기판과의 접착력 강도를 향상시키기 위하여 바인더성분을 포함하고 있어, 이에 의한 전도성의 감소가 곧 저항수치의 증가로 이어질 수 있다.
또한 전도성 물질의 입자크기가 마이크로급(3-10um)으로 큰 경우, 상기 페이스트는 입자사이의 바인더 양이 더 많아지게 됨으로서 저항의 수치를 더 높게 유발시킬 수 있다.
상기 문제를 해결할 수 있는 방안으로서, 상기 도전성 페이스트의 배선층상에 전해도금(electroplating)에 의한 금속층을 20 - 30um 형성하여 전도성을 증가시키는 방법이 제시되고 있다.
상기 도전성 페이스트 배선층상에 전해도금을 통해 금속층을 형성하는 종래기술로서, 공개특허공보 제10-2010-0064494호에서는 기판에 도전성 입자를 포함하는 페이스트 조성물로 패턴을 인쇄하고, 상기 기판을 전해도금하는 단계를 포함하는 직접 인쇄방법에 관해 기재되어 있고, 또한 공개특허공보 10-2010-0013033호에서는 기판에 도전성 페이스트 등을 인쇄하여 배선을 형성하고 이의 상부에 용융점이 높은 금속을 전해도금하여 주도금 층(Primary Plating Layer)을 형성하는 방법을 포함하는 인쇄회로 기판의 제조에 관한 방법이 기재되어 있다.
그러나, 상기 도전성 페이스트상에 전해도금을 통한 금속층을 형성함으로써 상기 도전성 페이스트층을 포함하는 배선층의 전기 전도도를 향상시키는 방법은 전해 도금의 진행시 전도성 페이스트의 저항이 큼으로 인해 도금이 제대로 되지 않거나 저항의 편차에 의해 도금두께도 크게 편차가 발생되어 진다.
예를 들어, 기판상에 무선통신기기 안테나를 제조하는 방식에 상기 전도성 페이스트를 이용하여 배선을 형성하는 것을 적용하는 경우를 살펴보면, 상기 안테나를 형성하기 위한 배선은 배선폭에 대비하여 배선의 길이가 매우 긴 형태로 배선을 형성해야 하나, 이를 전해도금을 이용하여 배선을 형성하는 경우 안테나 배선의 양측 단부사이의 배선상에 형성되는 도금층은 형성되는 도금층의 두께의 균일성이 떨어지는 단점을 가질 수 있다.
이를 도 1a) 및 1b)를 참조하여 보다 구체적으로 살펴보면, 도 1a)는 종래기술로서 유연 기판상에 전도성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성하여 양단에 전극을 가지는 안테나 배선을 구현한 것으로, 일 예로써, 회로폭 1 mm, 길이 750 mm의 구조를 가지고 있는 인쇄회로 기판을 보여주고 있다. 이 경우 상기 Ag 페이스트를 인쇄하여 형성된 배선으로 이루어지는 상기 안테나의 양단에 걸리는 저항은 160 옴(Ω)정도의 큰 저항을 나타냄으로써, 이후에 전해도금을 하는 경우에 배선의 균일성이 떨어지는 하나의 원인으로 작용할 수 있다.
즉, 전해 도금시 배선의 시작점은 전극에 가깝게 위치하고 있으며, 금속의 환원반응이 잘 일어나게 되어 상기 전도성 페이스트층 상에 도금층이 원활하게 형성될 수 있으나, 페이스트층을 포함하는 배선층이 시작점에서부터 멀어질수록 페이스트의 전기전도도가 금속에 비해 좋지 않으며, 전도성 페이스트의 길이에 따른 저항의 존재로 인해 금속이온의 환원반응의 효율이 떨어지게 된다. 따라서 배선이 전극의 시작점에서 멀어질수록 형성되는 도금층의 두께는 얇아질 수 있고, 심지어는 배선이 불연속적으로 도금이 형성될 수도 있다.
이를 상기 도 1a)에 게재된 인쇄회로기판에서 살펴보면, 도 1a)의 배선층의 타원내에 형성된 4개의 배선라인을 포함하는 페이스트 층을 전해도금하는 경우에, 도 1b)에서 보는 바와 같이, 전극에서 가까운 오른편쪽의 전해도금된 도금층의 두께가 34um를 보이는 반면에 오른편에서 두 번째 배선은 25um, 세 번째 배선은 16um, 왼쪽의 도금두께는 13 um를 나타냄으로써 배선의 길이에 따른 전해도금층의 두께가 불균일한 것을 보여주고 있다.
이를 해결하기 위해서 도금층의 두께를 두껍게 하게 되면, 최종적으로 제조되는 회로기판의 두께가 두꺼워지는 단점을 가지며 또한 높은 두께로 인한 인쇄시 불량발생 원인을 제공하기도 한다.
또한, 상기 도금층의 두께를 두껍게 하기 위해 전해도금시 도금량을 증가시키게 되는 경우에, 배선층의 상단부분만이 도금되지 않고 배선층의 측면부에도 도금이 될 수 있어, 도 2에서 보여주는 바와 같이 전도성이 양호한 배선을 형성하기 위해서는 배선층의 측면부에도 도금층이 형성됨으로써, 배선 라인간의 폭(피치폭)을 좁게 형성할 수 없는 단점이 있다.
이러한 문제를 해결하기 위하여 일반적인 실버페이스트(입자크기3~5um)보다 저항이 적고 값비싼 나노급의 페이스트(입자크기 50nm)를 사용하여 패턴을 형성할 수 있으나, 이 경우에 원재료의 부담이 높아져 가격적인 면에서 기존의 제품들보다 크게 유리한 점이 없으며, 또한 나노급의 페이스트를 사용하더라도 인쇄회로 기판상에 전도성 페이스트 등을 이용하여 형성되는 배선의 전기전도도를 높이기 위한 연구개발의 필요성은 지속적으로 요구되고 있는 실정이다.
공개특허공보 제10-2010-0064494호(2010.06.15)
공개특허공보 제10-2010-0013033호(2010.02.09)
따라서 상기 문제점을 해결하기 위하여 본 발명은 전도성 페이스트를 이용하여 기판상에 패턴화된 배선을 형성하고 이에 금속 도금층을 형성함에 있어, 형성되는 도금층이 배선의 시작부분으로부터 끝부분까지 균일하면서도 불연속부분이 없으며, 전기전도성이 우수한 금속 도금층을 형성하는 방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 도전성 페이스트 조성물에 의해 형성된 배선층 및 상기 배선층상에 형성된 도금층을 포함하는 배선층의 전기 전도도를 낮게 함으로써 낮은 저항을 갖는 배선층을 포함하는 인쇄회로기판을 제공하는 것을 또 다른 발명의 목적으로 한다.
본 발명은 기판; 상기 기판상에 도전성 페이스트 조성물의 프린팅 방법에 의해 패턴화된 배선층; 상기 패턴화된 배선층상에 형성된 무전해 금속 도금층; 및 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층 또는 무전해 금속 도금층;을 포함하는 인쇄회로 기판을 제공한다.
일 실시예로서, 상기 기판은 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 유리, 실리콘, 폴리아릴레이트 및 폴리이미드, 펄성분을 함유한 종이, 세라믹, FR-4 중에서 선택되는 어느 하나일 수 있다.
일 실시예로서, 상기 기판은 연성(flexible) 기판일 수 있다.
일 실시예로서, 상기 패턴화된 배선층상에 형성된 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.
일 실시예로서, 상기 무전해 금속 도금층상에 추가로 형성되는 전해 금속도금층의 금속성분은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금이고, 추가로 형성되는 상기 무전해 금속도금층의 금속성분은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.
일 실시예로서, 상기 도전성 페이스트 조성물은 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물일 수 있다.
일 실시예로서, 상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위일 수 있다.
일 실시예로서, 상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에는 무전해 금속도금층을 형성하기 위한 시드 금속층이 추가로 형성될 수 있다.
일 실시예로서, 상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나일 수 있고, 상기 시드 금속층에는 상기 시드 금속 성분이외의 다른 추가적인 전이금속성분을 함유할 수 있다.
일 실시예로서, 상기 전도성 페이스트층상에 형성되는 무전해 금속 도금층은 구리 도금층이며, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층, 또는 추가로 형성된 무전해 금속도금층은 구리 도금층이거나 은 도금층일 수 있다.
또한, 본 발명은 기판상에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계와, 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및 상기 무전해 도금층을 형성하는 단계이후에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법을 제공한다.
일 실시예로서, 상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위일 수 있다.
일 실시예로서, 상기 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.
일 실시예로서, 본 발명은 또한 상기 전도성 페이스트의 배선층을 형성하는 단계와 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 도금층을 형성하는 단계 사이에, 상기 배선층의 상부에 무전해 금속 도금층을 형성하기 위한 시드 금속층을 형성시키는 단계를 추가로 포함할 수 있다.
일 실시예로서, 상기 시드 금속층을 형성시키기 위해 사용되는 금속은 Pd, Au, Ag, Pt, Cu, Ni, Fe, Co 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.
본 발명의 전도성 페이스트층 상에 형성된 무전해 도금층을 포함하는 인쇄회로기판은 종래의 에칭방법을 이용한 회로기판에 비해 공정의 단순화 및 친환경적인 방법인 장점이 있으며, 또한 종래의 전도성 페이스트층 상에 전해 도금층을 형성한 인쇄회로기판에 비하여, 상기 인쇄회로기판상의 전도성 페이스트층 상에 형성시키고자 하는 금속 도금층이 균일하게 형성될 수 있다.
또한 본 발명에 의한 인쇄회로기판은 전도성 페이스트를 포함하는 배선의 전기전도도가 향상됨에 따라, 전극을 포함할 수 있는 다양한 회로기판에 응용될 수 있다.
또한, 본 발명은 상기 전도성 페이스트층상에 전해도금에 의해 금속층을 형성시키는 방법보다 도금층의 높이를 낮게 할 수 있고 배선간의 선폭을 좁게 할 수 있는 장점이 있다.
또한 본 발명은 페이스트의 직접 인쇄방식 회로형성시 페이스트 두께와 전해도금시의 도금두께, 최종 표면의 도금 두께들이 각 3~5um 수준으로서 배선층의 두께를 얇게 하면서도 전도성을 향상시켜 제조할 수 있어, 연성(flexible) 기판에 사용될 수 있는 FPC, COB, COF, RFID, LED, OLED, OTFT, NFC 안테나, NFC-Tag, 터치스크린, 쏠라셀, Wall-paper, E-paper, E-passport, Film battery, Film Memory 등의 전극이 있는 배선을 포함하는 모든 제품에 적용할 수 있다.
도 1a)는 종래 기술에 따른 연성 기판상에 전도성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성한 회로기판의 평면도이다.
도 1b)는 종래 기술에 따른 연성 기판상에 전도성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성한 회로기판의 전해도금층의 두께를 도시한 그림이다.
도 2는 종래 기술에 따른 기판상에 전도성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이를 전해도금한 기판의 단면을 나타낸 그림이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도를 나타낸 그림 이다.
도 4는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도를 나타낸 그림이다.
도 5a)는 본 발명의 일실시예에 따른 인쇄회로기판의 전도성 페이스트의 패턴을 도시한 그림이다.
5 b)는 본 발명의 일실시예에 따른 인쇄회로기판의 전도성 페이스트층상에 무전해 동도금을 형성하였을 때와, 상기 무전해 동도금층상에 전해 동도금을 형성하였을 때의 저항을 도시한 그림이다.
도 1b)는 종래 기술에 따른 연성 기판상에 전도성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성한 회로기판의 전해도금층의 두께를 도시한 그림이다.
도 2는 종래 기술에 따른 기판상에 전도성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이를 전해도금한 기판의 단면을 나타낸 그림이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도를 나타낸 그림 이다.
도 4는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도를 나타낸 그림이다.
도 5a)는 본 발명의 일실시예에 따른 인쇄회로기판의 전도성 페이스트의 패턴을 도시한 그림이다.
5 b)는 본 발명의 일실시예에 따른 인쇄회로기판의 전도성 페이스트층상에 무전해 동도금을 형성하였을 때와, 상기 무전해 동도금층상에 전해 동도금을 형성하였을 때의 저항을 도시한 그림이다.
이하, 첨부한 도면을 참조하여 본 발명의 인쇄회로기판 및 이의 제조방법을 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
본 발명에서 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도를 나타낸 그림이고, 도 4는 상기 인쇄회로기판의 제조방법을 나타낸 순서도이다.
상기 도 3에서 볼 수 있듯이, 본 발명에 따른 인쇄회로기판은 기판(1)과, 상기 기판상에 도전성 페이스트 조성물의 프린팅 방법에 의해 패턴화된 배선층(2), 상기 패턴화된 배선층상에 형성된 무전해 금속 도금층(3) 및, 상기 패턴화된 배선층(2)과 무전해 금속 도금층(3)으로 이루어진 배선의 전기전도도를 향상하기 위해, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층(4) 또는 무전해 금속 도금층(4')을 포함하여 이루어진다.
본 발명은 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층(4) 또는 무전해 금속 도금층(4')상에 사용자의 필요에 따라 추가적으로 전해 금속 도금층(5) 또는 무전해 금속 도금층(5')이 형성될 수 있고, 또한 상기 전해 금속 도금층(5) 또는 무전해 금속 도금층(5') 상에 추가적으로 전해 금속 도금층(6) 또는 무전해 금속 도금층(6')이 형성될 수 있다.
본 발명에 있어서, 상기 기판은 세라믹, 유리, 실리콘 등의 경성기판 외에 다양한 연성기판이 사용될 수 있다. 연성기판의 예로는 종이, 고분자 필름 등이 가능하며, 보다 구체적으로는 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트 및 폴리이미드, 펄성분을 함유한 종이 중에서 선택되는 어느 하나일 수 있다.
본 발명의 무전해 도금에 의해 형성되는 배선층은 종래의 전해도금에 의한 배선층보다 더 얇게 층을 형성할 수 있고, 이를 통해 배선의 전기전도성을 향상시킬수 있어, 얇은 기판 두께를 요구하는 유연(flexible) 회로기판이 적용될 수 있는 FPC, COB, COF, RFID, LED, OLED, OTFT, NFC 안테나, NFC-Tag, 터치스크린, 쏠라셀, Wall-paper, E-paper, E-passport, Film battery, Film Memory 등의 분야에 적용 가능한 장점을 가지고 있다.
또한 본 발명에서 사용되는 도전성 페이스트는 전기 전도성이 있는 물질의 입자를 포함하며, 이는 도전성이 있는 금속, 비금속 또는 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 분말과 카본블랙과 흑연 등 탄소계 분말을 포함한다. 상기 도전성 페이스트 입자는 예를 들어 금, 알루미늄, 구리, 인듐, 안티몬, 마그네슘, 크롬, 주석, 니켈, 은, 철, 티탄 및 이들의 합금과 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 입자를 포함할 수 있다. 상기 입자의 형태는 특별히 제한되지 않으며, 예를 들면, 판형, 파이버 형과 나노 크기의 나노입자 나노튜브 등이 사용될 수 있다. 이러한 도전성 입자는 단독 또는 조합하여 사용될 수 있다.
또한 상기 도전성 페이스트는 잉크젯 프린팅 등 에서 사용되는 전도성 잉크와는 달리, 기판과의 접착성을 향상시키기 위해 바인더를 추가적으로 포함할 수 있으며, 일반적으로 에폭시 수지, 페놀수지(페놀+포롬알데하이드) 폴리우레탄수지, 폴리아미드수지, 아크릴수지, 우레아/멜라민수지, 실리콘 수지 등의 유기계 바인더를 사용할 수 있다. 상기 바인더의 함량은 일반적으로 총 페이스트 조성물의 함량대비 10 내지 80wt%의 범위를 가질수 있고 바람직하게는 20 내지 70wt%의 범위를 가질 수 있으나, 이에 국한되지는 않는다. 상기 바인더는 앞서 살펴본 바와 같이 도전성 페이스트를 포함하는 배선층의 전기전도성을 감소시키는 원인으로 작용하고 있다.
또한 본 발명에서 사용되는 도전성 페이스트 조성물의 점도는 23℃, 50rpm HAKKE RHeoscope 측정기준 10,000 cps ~ 100,000 cps 범위의 것을 사용할 수 있으나, 이에 국한되는 것은 아니다.
또한 추가적으로 그 밖의 첨가제로서 Ag파우더(안료), 천연 및 합성수지(바인더), 솔벤트, 분산제, 커플링제, 점도조절제 등을 포함할 수 있다.
본 발명에서의 상기 도전성 페이스트 조성물은 바람직하게는 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물일 수 있다.
상기 그라비아용 페이스트는 전도성 실버(Ag) 페이스트의 일종으로서 입자크기는 2~3um이며, 일 예로서 Ag 파우더 75%, 수지 10%, 솔벤트 13% 첨가제 2%의 구성으로 이루어 질 수 있다.
또한, 상기전도성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위일 수 있으며, 30 내지 100 nm 나노입자크기를 갖는 전도성 페이스트 또는 1 내지 7 um의 마이크로 입자 크기를 갖는 전도성 페이스트가 바람직하다.
일반적으로 상기 페이스트의 입자가 커질수록 형성되는 배선층의 전기전도도가 낮아지게 되어, 페이스트 입자가 마이크로 사이즈의 범위를 갖는 경우에 본 발명의 무전해 도금층을 통한 배선층의 형성에 의한 전도도 향상의 효과가 더 커질 수 있다.
본 발명에서 상기 도전성 페이스트는 기판상에 직접 인쇄방식에 의해 사용자가 원하는 형상의 패턴으로 패턴화된 배선층을 형성할 수 있다. 상기 직접 인쇄방식은 기판에 스크린인쇄, 프렉소인쇄, 로터리인쇄, 그라비어인쇄, 옵셋 인쇄, 또는 디스펜서 등의 인쇄 방법을 포함할 수 있다. 각각의 인쇄법에 있어서는 종래 공지의 수단을 사용할 수 있다. 상기 인쇄 방법 중, 스크린 인쇄, 그라비어 인쇄 또는 옵셋 인쇄가 바람직하다.
상기 패턴화된 배선층상에 형성된 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 바람직하게는 2 내지 5 um를 형성할 수 있다.
또한 본 발명에서의 상기 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나 일 수 있으나 이에 한정되지는 않으나. 바람직하게는 Cu, Ag 또는 Ni을 사용할 수 있다.
한편, 본 발명에서 상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에는 무전해 금속도금층의 형성하기 위한 시드 금속층이 추가로 형성될 수 있다.
상기 시드 금속층은 상기 페이스트층상에 시드금속이 흡착되고 이에 상기 무전해 화학도금층을 형성하는 금속이온이 환원되게 함으로써 무전해 도금의 반응속도와 선택성을 개선시킬 수 있다.
상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택될 수 있고, 시드금속 성분의 할라이드, 설페이트, 아세테이트, 착염 등의 시드금속성분의 전이금속염이면 어느 성분이나 가능하다.
또한 본 발명은 상기 시드 금속층을 형성함에 있어서, 상기 시드 금속층에 시드 금속 성분이외의 다른 추가적인 전이금속 성분을 함유할 수 있다.
상기 시드금속이외의 추가의 전이금속 성분은 금속 할라이드, 금속 설페이트, 금속 아세테이트 등의 전이금속 염을 이용하여 함유시킬 수 있으며, 이를 위해 도전성 페이스트층상에 형성되는 상기 무전해 도금층의 성분과 동일한 금속성분의 염을 사용하는 것이 바람직하다.
상기 시드금속층을 사용하는 경우에, 무전해 도금층이 보다 신속히 형성될 수 있고, 또한 상기 무전해 도금층이 도전성 페이스트상의 배선층에만 무전해 도금층이 형성될 수 있도록 도와주는 역할을 한다.
한편, 본 발명은 도 3에서 보는 바와 같이 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층(4) 또는 무전해 금속 도금층(4')을 포함할 수 있다. 이 경우에 추가로 형성되는 무전해 금속 도금층(4')은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있고 앞서 설명한 무전해 금속 도금층(3)과 동일한 조건하에서 형성될 수 있다.
한편, 추가로 형성된 전해 금속 도금층(4)은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있고, 무전해 도금층상에 형성됨으로써, 상기 도전성 페이스트보다 전기전도도가 높은 배선층상에 전해도금됨에 따라서 배선층의 전도도가 더욱 향상될 수 있다.
한편, 본 발명은 기판상에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계와, 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및 상기 무전해 도금층을 형성하는 단계이후에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해, 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 인쇄회로기판의 제조 방법을 제공한다.
이를 도 4에 기재된 과정에 따라 구체적으로 설명하면 다음과 같다.
우선, 전도성 페이스트로의 회로를 구현하는 단계로서, 기판상에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 패드인쇄, 실크 스크린인쇄, 그라비아인쇄 등을 통하여 패턴화된 배선층을 형성하는 단계이다.
상기 전도성 페이스트 조성물의 입자크기는 앞서 살핀바와 같이, 10 nm 내지 10 um의 범위일 수 있으며, 바람직하게는 30 내지 100 nm 나노입자크기를 갖는 전도성 페이스트 또는 1 내지 7 um의 마이크로 입자 크기를 갖는 전도성 페이스트가 바람직하다.
이후에, 공정조건에 따라 상기 페이스트의 건조단계를 추가로 구비할 수 있다. 이 경우에 상기 건조방법은 사용되는 공정조건에 따라 당업자가 적절히 선택하여 적용할 정도에 해당하여 그 종류에 구애받지 않으나, 80도 내지 200도, 바람직하게는 100도 내지 160도에서 10 분내지 3시간 동안 열풍건조를 이용할 수 있다.
또한 상기 페이스트는 사용조건에 따라 경화단계를 거칠 수 있다.
다음 단계로서, 무전해 화학도금단계는 전이금속염, 환원제, 착제 등을 이용하여 상기 페이스트상에 무전해 도금층을 형성하는 단계이다.
상기 무전해 도금은 금속이온이 포함된 화합물과 환원제가 혼합된 도금액을 사용하여 기판 등에 금속을 환원 석출시키는 것으로 금속이온을 환원제에 의해 환원시킴으로써 진행될 수 있다.
주반응으로서 하기에 기재된 반응식에 의해 금속이온이 환원될 수 있다.
Metal ion + 2HCHO + 4OH- => Metal(0) + 2HCOO- + H2 + 2H2O
이 때, 무전해 도금에 사용되는 상기 금속의 비제한적인 예는 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 등이 될 수 있고, 이들 원소는 단독으로 사용되거나 또는 2종 이상이 혼합되어 사용될 수 있다.
상기 무전해 도금에 사용되는 도금액은 도금하고자 하는 금속의 염 및 환원제 등을 포함하는 것일 수 있으며, 이 때 환원제의 비제한적인 예는 포름알데히드, 히드라진 또는 그 염, 황산코발트(Ⅱ), 포르말린, 글루코오즈, 글리옥실산, 히드록시알킬술폰산 또는 그 염, 하이포 포스포러스산 또는 그 염, 수소화붕소화합물, 디알킬아민보란 등이 있으며, 이 이외에도 금속의 종류에 따라 다양한 환원제가 사용될 수 있다.
나아가, 상기의 무전해 도금액은 금속이온을 생성하는 금속 염, 금속이온과 리간드를 형성함으로써 금속이 액상에서 환원되어 용액이 불안정하게 되는 것을 방지하기 위한 착화제 및 상기 환원제가 산화되도록 무전해 도금액을 적당한 pH로 유지시키는 pH 조절제를 포함할 수 있다.
상기 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.
예를 들어, 동(구리) 도금층을 형성하고자 하는 경우에는, 황산구리, 포르마린, 수산화나트륨, EDTA(Ethylene Diamin Tera Acetic Acid) 및 촉진제로서 2.2-비피래딜을 첨가한 수용액을 이용하여 1 ∼ 10 ㎛의 두께로 무전해 도금층을 형성할 수 있다.
상기 무전해 동도금 단계는 바렐도금장치를 이용할 수 있다.
한편, 본 발명은 상기 전도성 페이스트의 배선층을 형성하는 단계와 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 도금층을 형성하는 단계 사이에, 상기 배선층의 상부에 무전해 금속 도금층을 형성하기 위한 시드 금속층을 형성시키는 단계를 추가로 포함할 수 있다.
상기 시드 금속층에는 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택될 수 있으며, 상기 시드 금속 성분이외의 다른 전이금속성분을 추가로 함유할 수 있다.
이후 상기 무전해 도금층을 형성한 후에 추가적으로 형성되는 도금은 전해도금 또는 무전해 도금에 의해 형성될 수 있다.
무전해도금의 경우는 앞서 살핀 바와 동일한 조건으로 공정이 진행될 수 있고, 전해도금의 경우에는 동도금의 경우, 황산구리(CuSO4), 황산(H2SO4) 및 광택제를 혼합한 수용액에 상기 무전해 도금층이 형성된 기판을 침지하여 원하는 두께로 전해동 도금층을 형성하고 표면을 수세함으로써, 전해 도금층이 형성될 수 있다.
이후에 추가적으로 진행되는 도금층의 형성은 앞서 살핀 바와 같은 무전해 도금 또는 전해도금을 이용하여 진행될 수 있다.
예를 들어, 상기 구리도금층상에 새로이 니켈층을 도금하고자 하는 경우에, 상기 전해 동도금 단계에서 도금한 구리 표면에 황산니켈, 염화니켈, 붕산을 혼합한 수용액을 이용하여 전해니켈을 도금한 후 수세하고, 이온 처리한 물로 초음파 세척를 한 후, 탈수과정을 거쳐 건조하여 요구하는 특성에 맞는 제품을 제조하게 된다.
본 발명에서는 상기 전해 도금층의 저항값이 낮으면 전기전도성이 높아지며, 더 낮은 저항을 필요로 한다면 전해 동도금의 시간을 늘려 도금되는 금속의 함량을 높여 주면 낮은 저항을 가질 수 있다.
이하, 실시예를 통하여 본 발명 과정의 세부사항을 설명하고자 한다. 이는 본 발명에 관련한 대표적 예시로서, 이것만으로 본 발명의 적용 범위를 결코 제한할 수 없음을 밝히는 바이다.
실시예)
본 발명에서 도금두께는 파괴검사를 통한 단면 촬영으로 금속현미경에 의해 방법에 의해 측정이 되었으며, 전극 또는 배선과 배선간의 저항은 Digital Hi 저항 Tester기로 인입선부와 출력부 Pad부에 전류 탐침 Probe를 접촉시키는 방법에 의해 측정하였다.
(인쇄회로기판의 제조)
두께 20 ㎛ 의 폴리이미드 기판 위에 스크린 인쇄방법을 이용하여 평균 입자 직경이 3-5 um 인 은(Ag) 페이스트(62 wt%의 솔벤트 및 경화제를 포함하는 조성물)을 이용하여 스크린 인쇄방식을 통하여 프린팅하여 선폭 1 mm, 길이 750 mm의 안테나 배선 패턴을 제조하였으며, 상기 패턴 형성된 기판을 150 도에서 30분내지 1시간 열풍 건조하였다.
상기의 패턴 형성된 기판을 Ag염, 환원제, 첨가제, 안정화물을 포함하는 도금액이 들어 있는 도금조에 담가 필요한 두께의 무전해 도금층이 상기 페이스트층상에 도금되도록 10분 내지 25분 동안 도금을 행하였다
이 때 사용된 무전해 도금액의 성분 및 도금조건은 아래와 같다.
본 실시예에 사용된 용액은 D/I Water 85%, 보충제 10~15%, 25%-NaOH 2~5%, 안정제 0.1~1%, 37%포르말린 0.5~2%의 성분으로 10~15분간 Air교반한 후 온도 40~500 ℃, pH 13 이상에서 25~30분간 도금하였다.
이때, 상기 은 페이스트층상에 시드층을 형성하기 위해 팔라듐 염을 사용하여 시드층을 형성하였다.
이 경우 시드층을 위하여 팔라듐성분이 500 ppm, 황산구리 0.1%, 안정제 1%의 성분으로 된 수용액을 사용하여 상기 수용액내에 은 페이스트가 형성된 기판을 3분 내지 5분 담그어 꺼낸 후 다음 공정을 진행한다.
이후 건조과정을 거쳐 상기 공정에 의해 무전해 화학동 도금을 진행하였다.
이후 황산 10 wt% 수용액에 황산구리 90g/L, 전기동 안정제 2ml/L, 전기동 광택제 5ml/L, HCI 0.16ml/L 를 온도 40~60℃ 조건의 단계에 의한 전해 동도금을 진행하였다.
도 5a에서는 본 발명에 의한 인쇄회로기판으로서 길이 750 mm 선폭 1mm의 안테나선을 포함하는 기판을 도시하였다.
상기 기판에서 도 1a)에서 도시한 바와 같은 우측 4개의 배선 라인의 무전해 동 도금두께를 측정하면, 좌측부터 3.6 um, 4.2 um, 3.5 um, 3.9 um를 보여줌으로써, 무전해 도금층이 배선 전역에 걸쳐 균일하게 형성된 것을 나타내고 있다.
또한 상기 도 5b에서는 본 발명에서 1) 페이스트 인쇄 후, 2) 무전해 동도금 공정이후, 3) 상기 무전해 동도금 공정이후에 전해 동도금의 진행후에 각각 도 5a의 패턴의 시작부분(201)과 마지막 부분(202)의 양단의 저항을 측정하였다.
그 결과, 은 페이스트층만을 형성한 경우의 저항을 측정하면 165 Ω 정도의 비교적 높은 저항을 보여주었으나, 본 발명의 무전해 동도금층 형성 이후 34 Ω으로 낮아짐을 보여주며, 전해 동도금층을 형성한 이후에는 0.77 Ω정도의 낮은 저항을 나타내어 전도성이 크게 향상된 것을 확인 할 수 있다.
한편, 본 발명에서 상기 페이스트 인쇄 공정과 무전해 동도금 공정이후에 무전해 은도금 공정을 수행할 수 있다. 이 경우의 공정조건 또한 사용되는 금속염이 구리염이 아닌 은염(AgNO3)을 사용하는 점만이 차이가 있을 뿐 일반적인 은 도금 공정을 따른다.
일 예로서, Ag 도금전에 도금조의 오염방지를 위해서 predip 공정으로 질산을 포함하는 용액에서 세정한 후, Ag도금공정에서 DI 85.5%, silver B 10%(이미다졸 10% 수용액), 진한질산 2% (70% 시약등급), silver A 2.5%(질산 은 4.5%, 질산 3.5%의 수용액)에 50℃의 온도에 8분간 담그어(dipping)하여 은 도금을 진행을 함으로써 0.1 ~ 0.2 um 두께의 은 도금층을 형성한다.
일반적으로는 상기 도금층은 0.3 ~ 0.4 um의 두께를 올릴 수 있으며, 시간의 조절에 따라 0.1 ~ 1um까지 두께를 올릴 수 있다.
상기 페이스트 인쇄 공정과 무전해 동도금 공정이후에 무전해 은도금 공정을 수행하는 경우에 최종적으로 얻어지는 금속 배선의 저항을 측정해 보면, 도 5a에서 패턴의 시작부분(201)과 마지막 부분(202)의 양단의 저항 은 7 Ω으로 낮아지는 것으로 나타났다.
상기 결과를 토대로 살펴보면, 도 5a 에서와 같이 길이가 길고 복잡한 패턴에서 본 발명의 페이스트층상에 무전해 도금층을 형성하는 방법을 활용하게 되는 경우 배선의 전도성을 크게 향상시킬 수 있음을 알 수 있다.
이상 본 발명의 구성을 세부적으로 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (17)
- 기판;
상기 기판상에 도전성 페이스트 조성물의 프린팅 방법에 의해 패턴화된 배선층;
상기 패턴화된 배선층상에 형성된 무전해 금속 도금층; 및
상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상시키기 위해, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층 또는 무전해 금속 도금층;을 포함하는 인쇄회로 기판 - 제1항에 있어서,
상기 기판은 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 유리, 실리콘, 폴리아릴레이트 및 폴리이미드, 펄성분을 함유한 종이, 세라믹, FR-4 중에서 선택되는 어느 하나인 것을 특징으로 하는 인쇄회로 기판 - 제1항에 있어서,
상기 패턴화된 배선층상에 형성된 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나 인 것을 특징으로 하는 인쇄회로 기판 - 제1항에 있어서,
상기 무전해 금속 도금층상에 추가로 형성되는 전해 금속 도금층의 금속성분은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금이고, 추가로 형성되는 상기 무전해 금속 도금층의 금속성분은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나인 것을 특징으로 하는 인쇄회로 기판 - 제1항에 있어서,
상기 도전성 페이스트 조성물은 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물인 것을 특징으로 하는 인쇄회로 기판 - 제5항에 있어서,
상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위인 것을 특징으로 하는 인쇄회로 기판 - 제1항에 있어서,
상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에는 무전해 금속도금층을 형성하기 위한 시드 금속층이 추가로 형성된 것을 특징으로 하는 인쇄회로 기판 - 제7항에 있어서,
상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나인 것을 특징으로 하는 인쇄회로 기판 - 제8항에 있어서,
상기 시드 금속층은 상기 시드 금속 성분이외의 다른 추가적인 전이금속성분을 함유하는 것을 특징으로 하는 인쇄회로 기판 - 제1항에 있어서,
상기 전도성 페이스트층상에 형성되는 무전해 금속 도금층은 구리 도금층이며, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층, 또는 추가로 형성된 무전해 금속도금층은 구리 도금층이거나 은 도금층인 것을 특징으로 하는 인쇄회로 기판 - 인쇄회로기판의 제조 방법에 있어서.
기판상에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계와,
상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및
상기 무전해 도금층을 형성하는 단계이후에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해, 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법. - 제11항에 있어서,
상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위인 것을 특징으로 하는 인쇄회로 기판의 제조 방법. - 제11항에 있어서,
상기 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나 인 것을 특징으로 하는 인쇄회로 기판의 제조 방법. - 제11항에 있어서,
상기 전도성 페이스트의 배선층을 형성하는 단계와 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 도금층을 형성하는 단계 사이에, 상기 배선층의 상부에 무전해 금속 도금층을 형성하기 위한 시드 금속층을 형성시키는 단계를 추가로 포함하는 것을 특징으로 하는 인쇄회로 기판의 제조 방법. - 제14항에 있어서,
상기 시드 금속층을 형성시키기 위해 사용되는 금속은 Pd, Au, Ag, Pt, Cu, Ni, Fe, Co 또는 이들의 합금에서 선택되는 어느 하나인 것을 특징으로 하는 인쇄회로 기판의 제조 방법. - 제15항에 있어서,
상기 시드 금속층에는 상기 시드 금속 성분이외의 다른 추가적인 전이금속성분을 함유하는 것을 특징으로 하는 인쇄회로 기판의 제조 방법. - 제11항에 있어서,
상기 전도성 페이스트층상에 형성되는 무전해 금속 도금층은 구리 도금층이며,
상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층, 또는 추가로 형성된 무전해 금속도금층은 구리 도금층이거나 은 도금층인 것을 특징으로 하는 인쇄회로 기판의 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120115477A KR20140049632A (ko) | 2012-10-17 | 2012-10-17 | 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법 |
PCT/KR2013/009143 WO2014061949A1 (ko) | 2012-10-17 | 2013-10-14 | 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120115477A KR20140049632A (ko) | 2012-10-17 | 2012-10-17 | 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130111041A Division KR101416579B1 (ko) | 2013-09-16 | 2013-09-16 | 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20140049632A true KR20140049632A (ko) | 2014-04-28 |
Family
ID=50488460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120115477A KR20140049632A (ko) | 2012-10-17 | 2012-10-17 | 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20140049632A (ko) |
WO (1) | WO2014061949A1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11164831B2 (en) | 2017-01-16 | 2021-11-02 | Iljin Materials Co., Ltd. | Carrier-foil-attached ultra-thin copper foil |
US11166378B2 (en) | 2017-01-16 | 2021-11-02 | Iljin Materials Co., Ltd. | Carrier-foil-attached ultra-thin copper foil |
US11917755B2 (en) | 2017-01-16 | 2024-02-27 | Lotte Energy Materials Corporation | Carrier-foil-attached ultra-thin copper foil |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008041765A (ja) * | 2006-08-02 | 2008-02-21 | Bridgestone Corp | 電磁波シールド性光透過窓材及びその製造方法 |
KR101015372B1 (ko) * | 2008-01-08 | 2011-02-22 | 주식회사 시노펙스플렉스 | 나노전자잉크를 이용한 연성인쇄회로기판 및 그 제조방법 |
KR101518394B1 (ko) * | 2008-10-02 | 2015-05-11 | 주식회사 잉크테크 | 양면 인쇄회로기판의 제조방법 |
KR101058845B1 (ko) * | 2009-04-06 | 2011-08-24 | 한국생산기술연구원 | 잉크젯 프린팅을 이용한 패턴 형성방법 |
KR101369861B1 (ko) * | 2010-12-03 | 2014-03-24 | 주식회사 아모그린텍 | 연성 인쇄회로기판 및 그 제조방법 |
-
2012
- 2012-10-17 KR KR1020120115477A patent/KR20140049632A/ko active Search and Examination
-
2013
- 2013-10-14 WO PCT/KR2013/009143 patent/WO2014061949A1/ko active Application Filing
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11164831B2 (en) | 2017-01-16 | 2021-11-02 | Iljin Materials Co., Ltd. | Carrier-foil-attached ultra-thin copper foil |
US11166378B2 (en) | 2017-01-16 | 2021-11-02 | Iljin Materials Co., Ltd. | Carrier-foil-attached ultra-thin copper foil |
US11917755B2 (en) | 2017-01-16 | 2024-02-27 | Lotte Energy Materials Corporation | Carrier-foil-attached ultra-thin copper foil |
Also Published As
Publication number | Publication date |
---|---|
WO2014061949A1 (ko) | 2014-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101489206B1 (ko) | 도금층을 포함하는 양면 연성 인쇄회로기판 및 이의 제조방법 | |
WO2010122918A1 (ja) | プリント配線板用基板、プリント配線板、及びそれらの製造方法 | |
US20150382445A1 (en) | Double-sided flexible printed circuit board including plating layer and method of manufacturing the same | |
CN102760515B (zh) | 具有有机复合物涂层的电导体 | |
TWI558289B (zh) | 電路板、導電膜形成方法及黏合性改善劑 | |
KR101186945B1 (ko) | 니켈 코팅 동분말 및 니켈 코팅 동분말 제조 방법 | |
JP6484218B2 (ja) | プリント配線板用基板及びプリント配線板 | |
WO2016117575A1 (ja) | プリント配線板用基材、プリント配線板及びプリント配線板の製造方法 | |
KR101416581B1 (ko) | 알루미늄 패턴을 이용한 디지타이저 기판 및 이의 제조방법 | |
KR101416579B1 (ko) | 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법 | |
JP2006303368A (ja) | 回路基板の製造方法 | |
CN105792510A (zh) | 导线结构及其制造方法 | |
JP6466110B2 (ja) | プリント配線板用基板、プリント配線板及びプリント配線板用基板の製造方法 | |
KR101399980B1 (ko) | 탄소 섬유 기판을 이용한 led용 방열 플렉서블 모듈 및 이의 제조 방법 | |
KR101520412B1 (ko) | 레이저와 인쇄방식이 하이브리드된 플렉서블 기판 및 이의 제조 방법 | |
WO2019077815A1 (ja) | プリント配線板用基材及びプリント配線板 | |
KR20140049632A (ko) | 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법 | |
KR101391187B1 (ko) | 방열특성이 향상된 플렉서블 모듈 및 이의 제조 방법 | |
JP6675989B2 (ja) | プリント配線板用基板、プリント配線板及びプリント配線板用基板の製造方法 | |
JP2019085621A (ja) | 高導電率卑金属厚膜導体ペーストの調製方法 | |
JP2013189661A (ja) | 積層体の製造方法および積層体 | |
KR101399979B1 (ko) | 인쇄전자 기술을 이용한 led용 방열 플렉시블 모듈 및 이의 제조 방법 | |
JP5692501B2 (ja) | 導電性塗膜の製造方法 | |
JP5267487B2 (ja) | プリント配線板用基板、プリント配線板用基板の製造方法 | |
JP2015084301A (ja) | 導電シートおよび導電シートの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
A107 | Divisional application of patent | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20131119 Effective date: 20150526 |