WO2014061949A1 - 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법 - Google Patents

도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
WO2014061949A1
WO2014061949A1 PCT/KR2013/009143 KR2013009143W WO2014061949A1 WO 2014061949 A1 WO2014061949 A1 WO 2014061949A1 KR 2013009143 W KR2013009143 W KR 2013009143W WO 2014061949 A1 WO2014061949 A1 WO 2014061949A1
Authority
WO
WIPO (PCT)
Prior art keywords
plating layer
layer
electroless
metal
circuit board
Prior art date
Application number
PCT/KR2013/009143
Other languages
English (en)
French (fr)
Inventor
최은국
추정훈
김보승
박광수
Original Assignee
하이쎌 주식회사
주식회사 화인켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이쎌 주식회사, 주식회사 화인켐 filed Critical 하이쎌 주식회사
Publication of WO2014061949A1 publication Critical patent/WO2014061949A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method

Definitions

  • the present invention relates to a printed circuit board on which a conductive paste is printed on a substrate, and a metal layer is formed on the substrate to improve electrical conductivity.
  • Common methods for manufacturing a printed circuit board include an etching method and a method using a conductive paste.
  • a laminated plate is manufactured by casting, laminating, and sputtering a copper foil, which is a conductor, on an insulating material of a polymer resin, and applying a photolithography method to dissolving and removing unnecessary parts of the copper foil with chemicals, thereby requiring only a conductive pattern.
  • a photolithography method to dissolving and removing unnecessary parts of the copper foil with chemicals, thereby requiring only a conductive pattern.
  • Such an etching method is widely used because of excellent mass productivity, but the etching method requires a lot of facility facilities because it consists of several processes, and there is a problem in that the production cost increases due to the number of processes.
  • such an etching method uses an etching solution that is harmful to the human body, so that these etching solutions have to be collected and processed, which is disadvantageous in that they are not environmentally friendly.
  • the cost of the photoresist used in the etching process is high, and there is a problem that the loss of the material is much by etching and removing the copper layer.
  • PCB printed circuit board
  • the conductive ink is generally a material in which metal particles of several tens to several tens of nanometers in diameter are dispersed in a solvent.
  • organic additives such as a dispersant are volatilized, and the metal particles are dispersed. The voids between them shrink and sinter to form conductors that are electrically and mechanically connected to each other.
  • the conductive paste is generally a material in which metal particles of several hundreds to thousands of nanometers in diameter are dispersed in an adhesive resin, and the conductive paste is printed on a substrate, and the resin is cured when heat is applied at a predetermined temperature. And electrical and mechanical contacts between the metal particles are fixed to form conductors connected to each other.
  • the conventional pastes contain a binder component to improve the adhesive strength with the substrate, so that the decrease in conductivity may lead to an increase in the resistance value. have.
  • the paste may cause a higher value of the resistance by increasing the amount of binder between the particles.
  • Patent Publication No. 10-2010-0064494 discloses a method of printing a pattern with a paste composition including conductive particles on a substrate, and electroplating the substrate. A direct printing method including a step is described. Also, in Korean Patent Laid-Open Publication No. 10-2010-0013033, a conductive paste is printed on a substrate to form a wiring, and a metal layer having a high melting point is electroplated on top of the base metal layer. A method for manufacturing a printed circuit board, including a method of forming a primary plating layer, is described.
  • the method of improving the electrical conductivity of the wiring layer including the conductive paste layer by forming a metal layer through the electroplating on the conductive paste is due to the large resistance of the conductive paste during the electroplating process, the plating is not properly performed or the resistance Variation in plating thickness also greatly occurs.
  • the wire for forming the antenna has a length of the wire in comparison with the wire width.
  • the wiring should be formed in a very long shape, but when the wiring is formed by using electroplating, the plating layer formed on the wiring between both ends of the antenna wiring may have a disadvantage in that the thickness of the plating layer formed is inferior. .
  • FIG. 1a is a conventional technique of printing a conductive paste (Ag paste) on a flexible substrate and forming an electroplating layer thereon to form an antenna wiring having electrodes at both ends.
  • a conductive paste Ag paste
  • FIG. 1a is a conventional technique of printing a conductive paste (Ag paste) on a flexible substrate and forming an electroplating layer thereon to form an antenna wiring having electrodes at both ends.
  • a printed circuit board having a structure having a circuit width of 1 mm and a length of 750 mm is shown.
  • the resistance applied to both ends of the antenna which is formed by printing the Ag paste, exhibits a large resistance of about 160 ohms, which is one of the causes of poor wiring uniformity in the case of subsequent electroplating.
  • the start point of the wiring during the electroplating is located close to the electrode, and the reduction reaction of the metal occurs well so that the plating layer can be smoothly formed on the conductive paste layer, but as the wiring layer including the paste layer moves away from the starting point, The electrical conductivity of the paste is not as good as that of metal, and the efficiency of the reduction of metal ions is reduced due to the presence of a resistance along the length of the conductive paste. Therefore, as the wiring moves away from the starting point of the electrode, the thickness of the plating layer formed may become thin, and even the wiring may be formed discontinuously.
  • the thickness of the electroplated layer on the right side is 34um, while the thickness on the right side is 25um, the third line is 16um, and the left side is 13um, so the thickness of the electroplated layer is uneven. It shows what you did.
  • the thickness of the plating layer is increased, the thickness of the finally manufactured circuit board becomes thick and also provides a cause of defects in printing due to the high thickness.
  • the plating amount when the plating amount is increased during electroplating to increase the thickness of the plating layer, only the upper end portion of the wiring layer may be plated on the side portion of the wiring layer without plating, so that the wiring having good conductivity may be formed as shown in FIG. 2.
  • the width (pitch width) between the wiring lines cannot be narrowly formed.
  • patterns can be formed by using nano-grade paste (particle size 50nm), which is less resistive and expensive than general silver paste (particle size 3 ⁇ 5um), but in this case, the burden of raw materials increases.
  • nano-grade paste particle size 50nm
  • general silver paste particle size 3 ⁇ 5um
  • the present invention forms a patterned wiring on a substrate using a conductive paste and forms a metal plating layer on the substrate, whereby the plating layer formed is uniform and discontinuous from the beginning to the end of the wiring. It is an object to provide a method of forming a metal plating layer having excellent electrical conductivity.
  • the present invention is a substrate; A wiring layer patterned by a method of printing a conductive paste composition on the substrate; An electroless metal plating layer formed on the wiring layer by electroless plating to form a uniform thickness of the plating layer to be formed on the patterned wiring layer; And an electrolytic metal plating layer or an electroless metal plating layer further formed on the electroless metal plating layer in order to improve the electrical conductivity of the wiring consisting of the patterned wiring layer and the electroless metal plating layer.
  • the substrate is polybutylene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat resistant epoxy, polyethylene naphthalate, acrylic resin, vinyl acetate resin (EVA), butyl rubber It may be any one selected from resin, glass, silicone, polyarylate polyimide, paper containing a pearl component, ceramic, and FR-4.
  • the substrate may be a flexible substrate.
  • the thickness of the electroless metal plating layer formed on the patterned wiring layer is 1 um to 10 um, and the metal used for electroless metal plating may be any one selected from Cu, Sn, Ag, Au, Ni, or an alloy thereof.
  • the metal component of the electrolytic metal plating layer further formed on the electroless metal plating layer is any one selected from Ni, Cu, Sn, Au, Ag, or an alloy thereof, or a Ni-P alloy.
  • the metal component of the electroless metal plating layer may be formed of Cu, Sn, Ag, Au, Ni, or an alloy thereof.
  • the conductive paste composition may be any one selected from conductive Ag paste, conductive Cu paste, conductive polymer, paste for gravure, or a mixture thereof.
  • the particle size of the conductive paste composition may range from 10 nm to 10 um.
  • a seed metal layer for forming an electroless metal plating layer may be further formed between the patterned wiring layer and the electroless metal plating layer.
  • the metal for forming the seed metal layer may be any one selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, or alloys thereof, and the seed metal layer may include the seed metal component. It may contain other additional transition metal components.
  • the electroless metal plating layer formed on the conductive paste layer is a copper plating layer, the electrolytic metal plating layer further formed on the electroless metal plating layer, or the electroless metal plating layer further formed is a copper plating layer or a silver plating layer. Can be.
  • the present invention is to form a patterned wiring layer by printing a conductive paste composition containing any one or a mixture thereof selected from a conductive Ag paste, a conductive Cu paste, a conductive polymer, a gravure paste on a substrate in a predetermined pattern on the substrate.
  • a conductive paste composition containing any one or a mixture thereof selected from a conductive Ag paste, a conductive Cu paste, a conductive polymer, a gravure paste on a substrate in a predetermined pattern on the substrate.
  • Forming an electroless plating layer by electroless plating a transition metal on the wiring layer to form a uniform thickness of the plating layer to be formed on the patterned wiring layer; And after forming the electroless plating layer, further forming an electrolytic metal plating layer or an electroless metal plating layer to improve the electrical conductivity of the wiring consisting of the patterned wiring layer and the electroless metal plating layer.
  • a method of manufacturing a printed circuit board is a method of manufacturing a printed circuit board.
  • the particle size of the conductive paste composition may range from 10 nm to 10 um.
  • the thickness of the electroless metal plating layer is 1 um to 10 um
  • the metal used for electroless metal plating may be any one selected from Cu, Sn, Ag, Au, Ni or alloys thereof. .
  • the present invention also provides an electroless metal plating layer on top of the wiring layer, between forming a wiring layer of the conductive paste and forming a plating layer by electroless plating a transition metal on the patterned wiring layer.
  • the method may further include forming a seed metal layer to form a metal.
  • the metal used to form the seed metal layer may be any one selected from Pd, Au, Ag, Pt, Cu, Ni, Fe, Co or alloys thereof.
  • the printed circuit board including the electroless plating layer formed on the conductive paste layer of the present invention has an advantage of a process simplification and an environmentally friendly method compared to the circuit board using the conventional etching method, and also electrolytically onto the conventional conductive paste layer. Compared to the printed circuit board on which the plating layer is formed, the metal plating layer to be formed on the conductive paste layer on the printed circuit board may be uniformly formed.
  • the electroplating method according to the prior art cannot form a plating layer for improving the electrical conductivity of the wiring on the wiring layer by the conductive paste composition.
  • the printed circuit board has an advantage of forming a plating layer for improving the electrical conductivity of the wiring without any difficulty.
  • the printed circuit board according to the present invention may be applied to various circuit boards that may include electrodes as the electrical conductivity of the wiring including the conductive paste is improved.
  • the present invention has an advantage that the height of the plating layer can be lowered and the line width between the wirings can be narrowed than the method of forming a metal layer by electroplating on the conductive paste layer.
  • the present invention can be manufactured by improving the conductivity, while the thickness of the wiring layer as the thickness of the paste when forming the direct printing circuit of the paste, the thickness of the plating during electroplating, the thickness of the final surface is 3 ⁇ 5um each of the thickness of the wiring layer, FPC, COB, COF, RFID, LED, OLED, OTFT, NFC Antenna, NFC-Tag, Touch Screen, Cell, Wall-paper, E-paper, E-passport, Film battery, It can be applied to all products including wiring with electrodes such as film memory.
  • FIG. 1A is a plan view of a circuit board on which a conductive paste (Ag paste) is printed on a flexible substrate and a electroplating layer is formed thereon.
  • a conductive paste Al paste
  • FIG. 1B shows a thickness of an electroplating layer of a circuit board on which a conductive paste (Ag paste) is printed on a flexible substrate and a electroplating layer is formed thereon.
  • a conductive paste Al paste
  • FIG. 2 is a diagram showing a cross section of a substrate on which a conductive paste (Ag paste) is printed on a substrate according to the prior art and electroplated.
  • a conductive paste Al paste
  • FIG 3 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention.
  • FIG. 4 is a flowchart illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.
  • Figure 5a is a view showing a pattern of a conductive paste of a printed circuit board according to an embodiment of the present invention.
  • 5 b shows the resistance when electroless copper plating is formed on the conductive paste layer of the printed circuit board and when the electrolytic copper plating is formed on the electroless copper plating layer.
  • 6A) and 6B) illustrate a printed circuit board manufactured according to an embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention
  • FIG. 4 is a flowchart illustrating a method of manufacturing the printed circuit board.
  • the printed circuit board according to the present invention includes a substrate 1, a wiring layer 2 patterned by the method of printing a conductive paste composition on the substrate, and the patterned wiring layer 2
  • 4 ' the printed circuit board according to the present invention
  • the present invention further provides an electrolytic metal plating layer 5 or an electroless metal plating layer 5 'on the electrolytic metal plating layer 4 or the electroless metal plating layer 4' further formed on the electroless metal plating layer as required by the user. ) May be formed, and an electrolytic metal plating layer 6 or an electroless metal plating layer 6 'may be additionally formed on the electrolytic metal plating layer 5 or the electroless metal plating layer 5'.
  • a variety of flexible substrates may be used for the substrate as well as a rigid substrate such as ceramic, glass, and silicon.
  • the flexible substrate may include paper, polymer film, and the like, and more specifically, polybutylene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat resistant epoxy, polyethylene naphthalate, and acrylic resin.
  • Vinyl acetate resin (EVA) butyl rubber resin
  • polyarylate polyimide
  • FR-4 may be any one selected from paper containing the pearl component.
  • the wiring layer formed by the electroless plating of the present invention can form a layer thinner than the wiring layer by the conventional electroplating, thereby improving the electrical conductivity of the wiring, thereby requiring a flexible substrate thickness (flexible) FPC, COB, COF, RFID, LED, OLED, OTFT, NFC Antenna, NFC-Tag, Touch Screen, Cell, Wall-paper, E-paper, E-passport, Film battery, Film Memory It has advantages that can be applied to such fields.
  • the conductive paste used in the present invention includes particles of electrically conductive materials, which are conductive metals, nonmetals or powders of oxides, carbides, borides, nitrides, carbonitrides, and carbon such as carbon black and graphite. It includes a system powder.
  • the conductive paste particles may be formed of, for example, gold, aluminum, copper, indium, antimony, magnesium, chromium, tin, nickel, silver, iron, titanium, alloys thereof, and oxides, carbides, borides, nitrides, and carbonitrides thereof. It may include particles.
  • the shape of the particles is not particularly limited, and for example, plate-shaped, fiber-type and nano-sized nanoparticle nanotubes may be used. These conductive particles may be used alone or in combination.
  • the conductive paste may further include a binder to improve adhesion to the substrate, and generally, an epoxy resin, a phenol resin (phenol + formaldehyde), and a polyurethane resin.
  • a binder to improve adhesion to the substrate, and generally, an epoxy resin, a phenol resin (phenol + formaldehyde), and a polyurethane resin.
  • Organic binders such as polyamide resin, acrylic resin, urea / melamine resin and silicone resin can be used.
  • a phenomenon may occur in which the plating solution penetrates and the circuit layer is peeled off, and the strong base contained in the chemical plating may melt the acrylic binder, thereby preventing epoxy.
  • a binder can be used.
  • the binder content may generally range from 10 to 80 wt% with respect to the total paste composition, and may preferably range from 20 to 70 wt%, but is not limited thereto. As described above, the binder serves to reduce the electrical conductivity of the wiring layer including the conductive paste.
  • the viscosity of the conductive paste composition used in the present invention can be used in the range of 23 °C, 50rpm HAKKE RHeoscope measurement standard 10,000 cps ⁇ 100,000 cps, but is not limited thereto.
  • additives may include Ag powder (pigment), natural and synthetic resins (binder), solvents, dispersants, coupling agents, viscosity modifiers and the like.
  • the conductive paste composition in the present invention may be preferably any one selected from conductive Ag paste, conductive Cu paste, conductive polymer, paste for gravure, or a mixture thereof.
  • the gravure paste is a kind of conductive silver (Ag) paste and has a particle size of 2 to 3 ⁇ m.
  • the gravure paste may be composed of 75% Ag powder, 10% resin, and 13% solvent 13% additive.
  • the particle size of the conductive paste composition may range from 10 nm to 10 um, and a conductive paste having a 30 to 100 nm nanoparticle size or a conductive paste having a micro particle size of 1 to 7 um is preferable.
  • the conductive paste may form a wiring layer patterned in a pattern of a shape desired by a user by a direct printing method on a substrate.
  • the direct printing method may include screen printing, rotary printing, flexographic printing, gravure printing, gravure offset printing, reverse offset, pad printing or dispenser printing methods on a substrate, and preferably, screen printing, rotary printing, Gravure printing or gravure offset printing can be used.
  • a conventionally well-known means can be used.
  • the thickness of the electroless metal plating layer formed on the patterned wiring layer is 0.3 um to 30 um, preferably 1 to 10 um, more preferably 2 to 8 um.
  • the metal used in the electroless metal plating in the present invention may be any one selected from Cu, Sn, Ag, Au, Ni or alloys thereof, but is not limited thereto.
  • Cu, Ag or Ni can be used.
  • a seed metal layer for forming the electroless metal plating layer may be further formed between the upper portion of the patterned wiring layer and the electroless metal plating layer.
  • the seed metal layer may improve the reaction rate and selectivity of the electroless plating by allowing the seed metal to be adsorbed on the paste layer and thereby reducing the metal ions forming the electroless chemical plating layer.
  • the metal for forming the seed metal layer may be selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, or an alloy thereof, and seed metal components such as halides, sulfates, acetates, complex salts of seed metal components, and the like. Any component can be used as long as it is a transition metal salt.
  • the seed metal layer may contain other additional transition metal components other than the seed metal component.
  • transition metal components other than the seed metal may be contained using transition metal salts such as metal halides, metal sulfates, and metal acetates, and for this purpose, the same metal components as those of the electroless plating layer formed on the conductive paste layer may be used. It is preferable to use a salt of.
  • the electroless plating layer can be formed more quickly, and the electroless plating layer serves to help the electroless plating layer be formed only on the wiring layer on the conductive paste.
  • the present invention may include an electrolytic metal plating layer 4 or an electroless metal plating layer 4 'further formed on the electroless metal plating layer as shown in FIG.
  • the electroless metal plating layer 4 ′ additionally formed may be any one selected from Cu, Sn, Ag, Au, Ni, or an alloy thereof and under the same conditions as the electroless metal plating layer 3 described above. Can be formed.
  • the further formed electrolytic metal plating layer 4 may be any one selected from Ni, Cu, Sn, Au, Ag, or an alloy thereof, or may be a Ni-P alloy, and is formed on an electroless plating layer, thereby As the electroplating is performed on the wiring layer having higher electrical conductivity than the paste, the conductivity of the wiring layer may be further improved.
  • the present invention is to form a patterned wiring layer by printing a conductive paste composition comprising any one or a mixture thereof selected from a conductive Ag paste, a conductive Cu paste, a conductive polymer, and a gravure paste on a substrate in a predetermined pattern.
  • a conductive paste composition comprising any one or a mixture thereof selected from a conductive Ag paste, a conductive Cu paste, a conductive polymer, and a gravure paste on a substrate in a predetermined pattern.
  • an electrolytic metal plating layer or an electroless metal plating layer to improve the electrical conductivity of the wiring consisting of the patterned wiring layer and the electroless metal plating layer. It provides a method of manufacturing a printed circuit board.
  • a conductive paste composition comprising any one or a mixture thereof selected from a conductive Ag paste, a conductive Cu paste, a conductive polymer, and a gravure paste on a substrate in a predetermined pattern. Forming a patterned wiring layer through pad printing, silk screen printing, gravure printing, and the like.
  • the particle size of the conductive paste composition may be in the range of 10 nm to 10 um, such as salpin bar, preferably, a conductive paste having a 30 to 100 nm nanoparticle size or a conductive particle having a micro particle size of 1 to 7 um. Paste is preferred.
  • the drying method is not limited to the type corresponding to the degree appropriately selected and applied by those skilled in the art according to the process conditions used, but from 80 to 200 degrees, preferably from 100 to 160 degrees 10 minutes to 3 Hot air drying can be used for hours.
  • the paste may undergo a curing step depending on the conditions of use.
  • the electroless chemical plating step is to form an electroless plating layer on the paste by using a transition metal salt, a reducing agent, a complex, and the like.
  • the electroless plating may be performed by reducing metal ions by a reducing agent by reducing and depositing a metal on a substrate or the like using a plating solution in which a compound containing a metal ion and a reducing agent are mixed.
  • the metal ions can be reduced by the reaction scheme described below.
  • non-limiting examples of the metal used for electroless plating may be Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au, and the like. May be used alone or in combination of two or more thereof.
  • the plating solution used in the electroless plating may include a salt and a reducing agent of a metal to be plated, and non-limiting examples of the reducing agent may include formaldehyde, hydrazine or salts thereof, cobalt sulfate (II), formalin, Glucose, glyoxylic acid, hydroxyalkylsulfonic acid or salts thereof, hypophosphoric acid or salts thereof, boron hydride compounds, dialkylamine boranes, and the like, and various reducing agents may be used depending on the type of metal.
  • the reducing agent may include formaldehyde, hydrazine or salts thereof, cobalt sulfate (II), formalin, Glucose, glyoxylic acid, hydroxyalkylsulfonic acid or salts thereof, hypophosphoric acid or salts thereof, boron hydride compounds, dialkylamine boranes, and the like, and various reducing agents may be used depending on
  • the electroless plating solution may be prepared by forming a metal salt with a metal ion, a metal ion and a ligand to form a ligand and a complexing agent for preventing the metal from being reduced in the liquid phase and unstable solution. It may include a pH adjuster to maintain a suitable pH.
  • the thickness of the electroless metal plating layer is 0.3 um to 30 um, preferably 1 um to 10 um, and the metal used for the electroless metal plating is Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe , Pt, Pb, Sn, Au or an alloy thereof may be any one selected.
  • a copper (copper) plating layer 1 to 10 using copper sulfate, formarin, sodium hydroxide, Ethylene Diamin Tera Acetic Acid (EDTA) and an aqueous solution to which 2.2-bipyridyl is added as an accelerator
  • An electroless plating layer can be formed with a thickness of ⁇ m.
  • the electroless copper plating step may use a barrel plating apparatus.
  • the present invention provides a method for forming an electroless metal plating layer on top of the wiring layer, between forming the wiring layer of the conductive paste and forming a plating layer by electroless plating a transition metal on the patterned wiring layer.
  • the method may further include forming a seed metal layer.
  • the seed metal layer may be selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co or an alloy thereof, and may further contain other transition metal components other than the seed metal component.
  • the electroless plating layer may be formed by electroplating or electroless plating.
  • the process may be performed under the same conditions as in the above-described salping, and in the case of electroplating, in the case of copper plating, copper sulfate (CuSO 4 ), sulfuric acid (H 2 SO 4 ), and the electroless solution are mixed in the electroless solution.
  • the electrolytic plating layer can be formed by immersing the substrate on which the plating layer is formed to form an electrolytic copper plating layer to a desired thickness and washing the surface with water.
  • Formation of the plating layer further proceeds afterwards may be performed using electroless plating or electroplating as described above.
  • the electrolytic nickel is plated using an aqueous solution of nickel sulfate, nickel chloride, and boric acid on a copper surface plated in the electrolytic copper plating step, and then washed with water. Ultrasonic washing with ionized water is followed by drying through dehydration to produce products that meet the required properties.
  • the electrolytic copper plating may be increased to increase the content of the metal to be plated, thereby having a low resistance.
  • the plating thickness was measured by a method using a metal microscope as a cross-section photographing through the fracture test, and the resistance between the electrode or the wiring and the wiring was in contact with the current probe probe at the lead line part and the output pad part by a digital Hi resistance tester. It measured by the method to make it.
  • the patterned substrate was immersed in a plating bath containing a plating solution containing an Ag salt, a reducing agent, an additive, and a stabilizer, and then plated for 10 to 25 minutes so that an electroless plating layer having a required thickness was plated on the paste layer.
  • the components and plating conditions of the electroless plating solution used at this time are as follows.
  • the solution used in this example is 85% D / I Water, 10-15% supplement, 25% -NaOH 2-5%, stabilizer 0.1-1%, 37% formalin 0.5-2% for 10-15 minutes. After air stirring, the plated for 25-30 minutes at a temperature of 40 ⁇ 500 °C, pH 13 or more.
  • the seed layer was formed using a palladium salt to form a seed layer on the silver paste layer.
  • the seed layer is composed of 500 ppm of palladium, 0.1% of copper sulfate, and 1% of stabilizer.
  • the substrate having the silver paste formed in the aqueous solution was immersed for 3 to 5 minutes, and then proceeded to the next step.
  • 5A illustrates a substrate including an antenna line having a length of 750 mm and a line width of 1 mm as a printed circuit board according to the present invention.
  • the electroless plating layer was shown throughout the wiring by showing 3.6 um, 4.2 um, 3.5 um, and 3.9 um from the left. It shows that it was formed uniformly over.
  • the resistance when the resistance was measured when only the silver paste layer was formed, it showed a relatively high resistance of about 165 ⁇ , but after the formation of the electroless copper plating layer of the present invention, the resistance was lowered to 34 ⁇ , and the electrolytic copper plating layer was formed. Afterwards, the resistance was about 0.77 ⁇ , indicating that the conductivity was greatly improved.
  • the plating thickness averaged 2.5um, 4.7um, 5, 3um and each wire resistance was measured with values of 10.3 ⁇ , 6.2 ⁇ and 4.5 ⁇ , respectively. Therefore, as the plating time increases, the plating thickness also increases, and as the plating thickness increases, the resistance of the wiring decreases. Was measured.
  • Figure 6a) and 6b) is a view showing a printed circuit board manufactured according to an embodiment of the present invention
  • Figure 6a) is a photograph showing a flexible printed circuit board of a polyimide material formed only a silver paste layer
  • 6b) shows a flexible printed circuit board made of polyimide material having an electroless copper plating layer formed on the silver paste layer.
  • an electroless silver plating process may be performed after the paste printing process and the electroless copper plating process.
  • the process conditions in this case also follow the general silver plating process, except that the metal salt used is silver salt (AgNO 3 ) rather than copper salt.
  • DI 85.5% As an example, to prevent contamination of the plating bath before Ag plating, after washing in a solution containing nitric acid by a predip process, DI 85.5%, silver B 10% (10% aqueous solution of imidazole), 2% concentrated nitric acid in the Ag plating process (70% reagent grade), silver A 2.5% (silver nitrate 4.5%, nitric acid 3.5% aqueous solution) dipping at a temperature of 50 °C for 8 minutes (dipping) to proceed the silver plating silver plating layer of 0.1 ⁇ 0.2um thickness To form.
  • DI 85.5% As an example, to prevent contamination of the plating bath before Ag plating, after washing in a solution containing nitric acid by a predip process, DI 85.5%, silver B 10% (10% aqueous solution of imidazole), 2% concentrated nitric acid in the Ag plating process (70% reagent grade), silver A 2.5% (silver nitrate 4.5%, nitric
  • the plating layer can raise the thickness of 0.3 ⁇ 0.4 um, it can increase the thickness up to 0.1 ⁇ 1um according to the control of time.
  • the ends of the start portion 201 and the end portion 202 of the pattern in FIG. 5A are measured.
  • the resistance of is lowered to 7 ⁇ .
  • the present invention relates to a printed circuit board including an electroless plating layer formed on a conductive paste layer, wherein the printed circuit board including the electroless plating layer is formed to have a uniform metal plating layer to be formed on the conductive paste layer. It can be applied to various circuit boards that can include an electrode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 기판과, 상기 기판상에 도전성 페이스트 조성물의 프린팅 방법에 의해 패턴화된 배선층과, 상기 패턴화된 배선층상에 형성된 무전해 금속 도금층, 및 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층 또는 무전해 금속 도금층을 포함하는 인쇄회로 기판 및 이의 제조방법에 관한 것이다.

Description

도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법
본 발명은 기판에 도전성 페이스트(Conductive Paste)를 인쇄하고, 그 위에 도금에 의해 금속층을 형성하여 전기전도도를 향상시킨 인쇄회로기판 및 이의 제조방법에 관한 것이다.
인쇄회로기판(PCB)을 제작하는 일반적인 방법으로 에칭법 및 도전성 페이스트를 이용한 방법 등이 있다. 상기 에칭법은 고분자 수지의 절연성 소재에, 도체인 동박을 캐스팅, 라미네이팅, 스퍼터링 방법을 통하여 적층판을 제조하고, 여기에 포토리소그래피 공법을 적용하여 동박중에 불필요한 부분을 약품으로 용해 제거하여 필요한 도체 패턴만을 남김으로써 인쇄회로기판을 제조하는 방법이다. 이와 같은 에칭법은 양산성이 우수하여 널리 사용되고 있으나, 에칭법은 여러 개의 공정으로 이루어져 있기 때문에 시설설비가 많이 요구되며, 공정수도 많아 생산원가가 높아진다는 문제점이 있다. 또한, 이와 같은 에칭법은 인체에 해로운 에칭용액을 사용하기 때문에 이들 에칭용액을 수거하여 처리해야함으로써, 환경 친화적이지 못한 단점이 있다.
또한 에칭공정에 사용되는 포토레지스트의 가격이 높고, 구리층을 식각하여 제거함으로써 재료의 로스가 많은 문제점이 있다.
상기 에칭법의 문제점을 해결하기 위해 회로 패턴(Circuit Pattern) 소재인 동박(Copper Clad)을 도전성 잉크/페이스트(Conductive Ink/Paste)로 대체하여 저렴한 인쇄회로기판(PCB)을 제작하는 기술이 에칭법을 대체하고 있다.
상기 도전성 잉크는 통상적으로 수~수십 나노미터 직경의 금속 입자를 용매에 분산시킨 소재로, 도전성 잉크를 기판에 인쇄하고, 소정의 온도에서 열을 가하면, 분산제 등의 유기 첨가물이 휘발되고, 금속 입자 사이의 공극이 수축 및 소결(Sintering)되어 전기 및 기계적으로 서로 연결된 도체가 형성된다. 또한 상기 도전성 페이스트는 통상적으로 수백~수천 나노미터 직경의 금속 입자를 접착성이 있는 수지(Resin)에 분산시킨 소재로, 도전성 페이스트를 기판에 인쇄하고, 소정의 온도에서 열을 가하면, 수지가 경화(Curing)되고, 금속 입자 사이의 전기 및 기계적 접촉이 고정되어 서로 연결된 도체가 형성될 수 있다.
그러나 상술한 도전성 페이스트 등을 구비한 인쇄회로기판의 경우, 기존의 일반적인 페이스트들은 기판과의 접착력 강도를 향상시키기 위하여 바인더성분을 포함하고 있어, 이에 의한 전도성의 감소가 곧 저항수치의 증가로 이어질 수 있다.
또한 전도성 물질의 입자크기가 마이크로급(3-10um)으로 큰 경우, 상기 페이스트는 입자사이의 바인더 양이 더 많아지게 됨으로서 저항의 수치를 더 높게 유발시킬 수 있다.
상기 문제를 해결할 수 있는 방안으로서, 상기 도전성 페이스트의 배선층상에 전해도금(electroplating)에 의한 금속층을 20 - 30um 형성하여 전도성을 증가시키는 방법이 제시되고 있다.
상기 도전성 페이스트 배선층상에 전해도금을 통해 금속층을 형성하는 종래기술로서, 공개특허공보 제10-2010-0064494호에서는 기판에 도전성 입자를 포함하는 페이스트 조성물로 패턴을 인쇄하고, 상기 기판을 전해도금하는 단계를 포함하는 직접 인쇄방법에 관해 기재되어 있고, 또한 공개특허공보 10-2010-0013033호에서는 기판에 도전성 페이스트 등을 인쇄하여 배선을 형성하고 이의 상부에 용융점이 높은 금속을 전해도금하여 주도금 층(Primary Plating Layer)을 형성하는 방법을 포함하는 인쇄회로 기판의 제조에 관한 방법이 기재되어 있다.
그러나, 상기 도전성 페이스트상에 전해도금을 통한 금속층을 형성함으로써 상기 도전성 페이스트층을 포함하는 배선층의 전기 전도도를 향상시키는 방법은 전해 도금의 진행시 도전성 페이스트의 저항이 큼으로 인해 도금이 제대로 되지 않거나 저항의 편차에 의해 도금두께도 크게 편차가 발생되어 진다.
예를 들어, 기판상에 무선통신기기 안테나를 제조하는 방식에 상기 도전성 페이스트를 이용하여 배선을 형성하는 것을 적용하는 경우를 살펴보면, 상기 안테나를 형성하기 위한 배선은 배선폭에 대비하여 배선의 길이가 매우 긴 형태로 배선을 형성해야 하나, 이를 전해도금을 이용하여 배선을 형성하는 경우 안테나 배선의 양측 단부사이의 배선상에 형성되는 도금층은 형성되는 도금층의 두께의 균일성이 떨어지는 단점을 가질 수 있다.
이를 도 1a) 및 1b)를 참조하여 보다 구체적으로 살펴보면, 도 1a)는 종래기술로서 유연 기판상에 도전성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성하여 양단에 전극을 가지는 안테나 배선을 구현한 것으로, 일 예로써, 회로폭 1 mm, 길이 750 mm의 구조를 가지고 있는 인쇄회로 기판을 보여주고 있다. 이 경우 상기 Ag 페이스트를 인쇄하여 형성된 배선으로 이루어지는 상기 안테나의 양단에 걸리는 저항은 160 옴(Ω)정도의 큰 저항을 나타냄으로써, 이후에 전해도금을 하는 경우에 배선의 균일성이 떨어지는 하나의 원인으로 작용할 수 있다.
즉, 전해 도금시 배선의 시작점은 전극에 가깝게 위치하고 있으며, 금속의 환원반응이 잘 일어나게 되어 상기 도전성 페이스트층 상에 도금층이 원활하게 형성될 수 있으나, 페이스트층을 포함하는 배선층이 시작점에서부터 멀어질수록 페이스트의 전기전도도가 금속에 비해 좋지 않으며, 도전성 페이스트의 길이에 따른 저항의 존재로 인해 금속이온의 환원반응의 효율이 떨어지게 된다. 따라서 배선이 전극의 시작점에서 멀어질수록 형성되는 도금층의 두께는 얇아질 수 있고, 심지어는 배선이 불연속적으로 도금이 형성될 수도 있다.
이를 상기 도 1a)에 게재된 인쇄회로기판에서 살펴보면, 도 1a)의 배선층의 타원내에 형성된 4개의 배선라인을 포함하는 페이스트 층을 전해도금하는 경우에, 도 1b)에서 보는 바와 같이, 전극에서 가까운 오른편쪽의 전해도금된 도금층의 두께가 34um를 보이는 반면에 오른편에서 두 번째 배선은 25um, 세 번째 배선은 16um, 왼쪽의 도금두께는 13 um를 나타냄으로써 배선의 길이에 따른 전해도금층의 두께가 불균일한 것을 보여주고 있다.
이를 해결하기 위해서 도금층의 두께를 두껍게 하게 되면, 최종적으로 제조되는 회로기판의 두께가 두꺼워지는 단점을 가지며 또한 높은 두께로 인한 인쇄시 불량발생 원인을 제공하기도 한다.
또한, 상기 도금층의 두께를 두껍게 하기 위해 전해도금시 도금량을 증가시키게 되는 경우에, 배선층의 상단부분만이 도금되지 않고 배선층의 측면부에도 도금이 될 수 있어, 도 2에서 보여주는 바와 같이 전도성이 양호한 배선을 형성하기 위해서는 배선층의 측면부에도 도금층이 형성됨으로써, 배선 라인간의 폭(피치폭)을 좁게 형성할 수 없는 단점이 있다.
이러한 문제를 해결하기 위하여 일반적인 실버페이스트(입자크기3~5um)보다 저항이 적고 값비싼 나노급의 페이스트(입자크기 50nm)를 사용하여 패턴을 형성할 수 있으나, 이 경우에 원재료의 부담이 높아져 가격적인 면에서 기존의 제품들보다 크게 유리한 점이 없으며, 또한 나노급의 페이스트를 사용하더라도 인쇄회로 기판상에 도전성 페이스트 등을 이용하여 형성되는 배선의 전기전도도를 높이기 위한 연구개발의 필요성은 지속적으로 요구되고 있는 실정이다.
따라서 상기 문제점을 해결하기 위하여 본 발명은 도전성 페이스트를 이용하여 기판상에 패턴화된 배선을 형성하고 이에 금속 도금층을 형성함에 있어, 형성되는 도금층이 배선의 시작부분으로부터 끝부분까지 균일하면서도 불연속부분이 없으며, 전기전도성이 우수한 금속 도금층을 형성하는 방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 도전성 페이스트 조성물에 의해 형성된 배선층 및 상기 배선층상에 형성된 도금층을 포함하는 배선층의 전기 전도도를 낮게 함으로써 낮은 저항을 갖는 배선층을 포함하는 인쇄회로기판을 제공하는 것을 또 다른 발명의 목적으로 한다.
본 발명은 기판; 상기 기판상에 도전성 페이스트 조성물의 프린팅 방법에 의해 패턴화된 배선층; 상기 패턴화된 배선층상에 형성될 도금층의 균일한 두께 형성을 위해, 무전해 도금에 의해 상기 배선층상에 형성되는 무전해 금속 도금층; 및 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층 또는 무전해 금속 도금층;을 포함하는 인쇄회로 기판을 제공한다.
일 실시예로서, 상기 기판은 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리에틸렌나프탈레이트, 아크릴 수지, 초산비닐수지(EVA), 부틸 고무수지, 유리, 실리콘, 폴리아릴레이트 폴리이미드, 펄성분을 함유한 종이, 세라믹 및 FR-4 중에서 선택되는 어느 하나일 수 있다.
일 실시예로서, 상기 기판은 연성(flexible) 기판일 수 있다.
일 실시예로서, 상기 패턴화된 배선층상에 형성된 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.
일 실시예로서, 상기 무전해 금속 도금층상에 추가로 형성되는 전해 금속도금층의 금속성분은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금이고, 추가로 형성되는 상기 무전해 금속도금층의 금속성분은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.
일 실시예로서, 상기 도전성 페이스트 조성물은 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물일 수 있다.
일 실시예로서, 상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위일 수 있다.
일 실시예로서, 상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에는 무전해 금속도금층을 형성하기 위한 시드 금속층이 추가로 형성될 수 있다.
일 실시예로서, 상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나일 수 있고, 상기 시드 금속층에는 상기 시드 금속 성분이외의 다른 추가적인 전이금속성분을 함유할 수 있다.
일 실시예로서, 상기 도전성 페이스트층상에 형성되는 무전해 금속 도금층은 구리 도금층이며, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층, 또는 추가로 형성된 무전해 금속도금층은 구리 도금층이거나 은 도금층일 수 있다.
또한, 본 발명은 기판상에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계와, 상기 패턴화된 배선층상에 형성될 도금층의 균일한 두께 형성을 위해, 상기 배선층 상에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및 상기 무전해 도금층을 형성하는 단계이후에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법을 제공한다.
일 실시예로서, 상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위일 수 있다.
일 실시예로서, 상기 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.
일 실시예로서, 본 발명은 또한 상기 도전성 페이스트의 배선층을 형성하는 단계와 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 도금층을 형성하는 단계 사이에, 상기 배선층의 상부에 무전해 금속 도금층을 형성하기 위한 시드 금속층을 형성시키는 단계를 추가로 포함할 수 있다.
일 실시예로서, 상기 시드 금속층을 형성시키기 위해 사용되는 금속은 Pd, Au, Ag, Pt, Cu, Ni, Fe, Co 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.
본 발명의 도전성 페이스트층 상에 형성된 무전해 도금층을 포함하는 인쇄회로기판은 종래의 에칭방법을 이용한 회로기판에 비해 공정의 단순화 및 친환경적인 방법인 장점이 있으며, 또한 종래의 도전성 페이스트층 상에 전해 도금층을 형성한 인쇄회로기판에 비하여, 상기 인쇄회로기판상의 도전성 페이스트층 상에 형성시키고자 하는 금속 도금층이 균일하게 형성될 수 있다.
한편, 상기 도전성 페이스트 조성물에 의한 배선층이 외부 전극과 연결되지 않고 배선층의 시작점과 끝점이 독립적으로 존재하는 인쇄회로 기판의 경우, 즉 배선층의 양 말단의 어느 쪽에도 외부로부터 전해도금을 위한 전류를 인입할 수 없도록 형성된 고립된 배선층을 포함하는 인쇄회로 기판의 경우에, 종래기술에 따른 전해도금 방법에서는 도전성 페이스트 조성물에 의한 배선층상에 배선의 전기전도도를 향상시키기 위한 도금층을 형성할 수 없으나, 본 발명의 무전해 금속 도금층상에 추가로 무전해 금속 도금층이 형성되는 경우의 인쇄회로기판은 배선의 전기전도도를 향상시키기 위한 도금층을 별다른 어려움없이 형성할 수 있는 장점이 있다.
또한 본 발명에 의한 인쇄회로기판은 도전성 페이스트를 포함하는 배선의 전기전도도가 향상됨에 따라, 전극을 포함할 수 있는 다양한 회로기판에 응용될 수 있다.
또한, 본 발명은 상기 도전성 페이스트층상에 전해도금에 의해 금속층을 형성시키는 방법보다 도금층의 높이를 낮게 할 수 있고 배선간의 선폭을 좁게 할 수 있는 장점이 있다.
또한 본 발명은 페이스트의 직접 인쇄방식 회로형성시 페이스트 두께와 전해도금시의 도금두께, 최종 표면의 도금 두께들이 각 3~5um 수준으로서 배선층의 두께를 얇게 하면서도 전도성을 향상시켜 제조할 수 있어, 연성(flexible) 기판에 사용될 수 있는 FPC, COB, COF, RFID, LED, OLED, OTFT, NFC 안테나, NFC-Tag, 터치스크린, 쏠라셀, Wall-paper, E-paper, E-passport, Film battery, Film Memory 등의 전극이 있는 배선을 포함하는 모든 제품에 적용할 수 있다.
도 1a)는 종래 기술에 따른 연성 기판상에 도전성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성한 회로기판의 평면도이다.
도 1b)는 종래 기술에 따른 연성 기판상에 도전성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성한 회로기판의 전해도금층의 두께를 도시한 그림이다.
도 2는 종래 기술에 따른 기판상에 도전성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이를 전해도금한 기판의 단면을 나타낸 그림이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도를 나타낸 그림 이다.
도 4는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도를 나타낸 그림이다.
도 5a)는 본 발명의 일실시예에 따른 인쇄회로기판의 도전성 페이스트의 패턴을 도시한 그림이다.
5 b)는 본 발명의 일실시예에 따른 인쇄회로기판의 도전성 페이스트층상에 무전해 동도금을 형성하였을 때와, 상기 무전해 동도금층상에 전해 동도금을 형성하였을 때의 저항을 도시한 그림이다.
도 6a) 및 6b)는 본 발명의 일실시예에 따라 제조되는 인쇄회로기판을 도시한 그림이다.
이하, 첨부한 도면을 참조하여 본 발명의 인쇄회로기판 및 이의 제조방법을 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도를 나타낸 그림이고, 도 4는 상기 인쇄회로기판의 제조방법을 나타낸 순서도이다.
상기 도 3에서 볼 수 있듯이, 본 발명에 따른 인쇄회로기판은 기판(1)과, 상기 기판상에 도전성 페이스트 조성물의 프린팅 방법에 의해 패턴화된 배선층(2), 상기 패턴화된 배선층(2)상에 형성될 도금층의 균일한 두께 형성을 위해, 무전해 도금에 의해 상기 배선층상에 형성되는 무전해 금속 도금층(3); 및, 상기 패턴화된 배선층(2)과 무전해 금속 도금층(3)으로 이루어진 배선의 전기전도도를 향상하기 위해, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층(4) 또는 무전해 금속 도금층(4')을 포함하여 이루어진다.
본 발명은 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층(4) 또는 무전해 금속 도금층(4')상에 사용자의 필요에 따라 추가적으로 전해 금속 도금층(5) 또는 무전해 금속 도금층(5')이 형성될 수 있고, 또한 상기 전해 금속 도금층(5) 또는 무전해 금속 도금층(5') 상에 추가적으로 전해 금속 도금층(6) 또는 무전해 금속 도금층(6')이 형성될 수 있다.
본 발명에 있어서, 상기 기판은 세라믹, 유리, 실리콘 등의 경성기판 외에 이동 단말기용으로 응용가능하기 위한 다양한 연성기판이 사용될 수 있다. 연성기판의 예로는 종이, 고분자 필름 등이 가능하며, 보다 구체적으로는 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리에틸렌나프탈레이트, 아크릴 수지, 초산비닐수지(EVA), 부틸 고무수지, 폴리아릴레이트, 폴리이미드, FR-4 및 펄성분을 함유한 종이 중에서 선택되는 어느 하나일 수 있다.
본 발명의 무전해 도금에 의해 형성되는 배선층은 종래의 전해도금에 의한 배선층보다 더 얇게 층을 형성할 수 있고, 이를 통해 배선의 전기전도성을 향상시킬수 있어, 얇은 기판 두께를 요구하는 유연(flexible) 회로기판이 적용될 수 있는 FPC, COB, COF, RFID, LED, OLED, OTFT, NFC 안테나, NFC-Tag, 터치스크린, 쏠라셀, Wall-paper, E-paper, E-passport, Film battery, Film Memory 등의 분야에 적용 가능한 장점을 가지고 있다.
또한 본 발명에서 사용되는 도전성 페이스트는 전기 전도성이 있는 물질의 입자를 포함하며, 이는 도전성이 있는 금속, 비금속 또는 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 분말과 카본블랙과 흑연 등 탄소계 분말을 포함한다. 상기 도전성 페이스트 입자는 예를 들어 금, 알루미늄, 구리, 인듐, 안티몬, 마그네슘, 크롬, 주석, 니켈, 은, 철, 티탄 및 이들의 합금과 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 입자를 포함할 수 있다. 상기 입자의 형태는 특별히 제한되지 않으며, 예를 들면, 판형, 파이버 형과 나노 크기의 나노입자 나노튜브 등이 사용될 수 있다. 이러한 도전성 입자는 단독 또는 조합하여 사용될 수 있다.
또한 상기 도전성 페이스트는 잉크젯 프린팅 등 에서 사용되는 전도성 잉크와는 달리, 기판과의 접착성을 향상시키기 위해 바인더를 추가적으로 포함할 수 있으며, 일반적으로 에폭시 수지, 페놀수지(페놀+포롬알데하이드) 폴리우레탄수지, 폴리아미드수지, 아크릴수지, 우레아/멜라민수지, 실리콘 수지 등의 유기계 바인더를 사용할 수 있다.
또한, 상기 도전성 페이스트의 배선층 형성후에 화학 도금을 형성하는 경우 도금액이 침투하여 회로층이 박리되는 현상이 발생할 수 있고, 화학도금에 들어 있는 강염기성은 아크릴계 바인더를 녹일 수 있어, 이를 방지하기 위해 에폭시계 바인더를 사용할 수 있다.
상기 바인더의 함량은 일반적으로 총 페이스트 조성물의 함량대비 10 내지 80wt%의 범위를 가질수 있고 바람직하게는 20 내지 70wt%의 범위를 가질 수 있으나, 이에 국한되지는 않는다. 상기 바인더는 앞서 살펴본 바와 같이 도전성 페이스트를 포함하는 배선층의 전기전도성을 감소시키는 원인으로 작용하고 있다.
또한 본 발명에서 사용되는 도전성 페이스트 조성물의 점도는 23℃, 50rpm HAKKE RHeoscope 측정기준 10,000 cps ~ 100,000 cps 범위의 것을 사용할 수 있으나, 이에 국한되는 것은 아니다.
또한 추가적으로 그 밖의 첨가제로서 Ag파우더(안료), 천연 및 합성수지(바인더), 솔벤트, 분산제, 커플링제, 점도조절제 등을 포함할 수 있다.
본 발명에서의 상기 도전성 페이스트 조성물은 바람직하게는 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물일 수 있다.
상기 그라비아용 페이스트는 전도성 실버(Ag) 페이스트의 일종으로서 입자크기는 2~3um이며, 일 예로서 Ag 파우더 75%, 수지 10%, 솔벤트 13% 첨가제 2%의 구성으로 이루어 질 수 있다.
또한, 상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위일 수 있으며, 30 내지 100 nm 나노입자크기를 갖는 도전성 페이스트 또는 1 내지 7 um의 마이크로 입자 크기를 갖는 도전성 페이스트가 바람직하다.
일반적으로 상기 페이스트의 입자가 커질수록 형성되는 배선층의 전기전도도가 낮아지게 되어, 페이스트 입자가 마이크로 사이즈의 범위를 갖는 경우에 본 발명의 무전해 도금층을 통한 배선층의 형성에 의한 전도도 향상의 효과가 더 커질 수 있다.
본 발명에서 상기 도전성 페이스트는 기판상에 직접 인쇄방식에 의해 사용자가 원하는 형상의 패턴으로 패턴화된 배선층을 형성할 수 있다. 상기 직접 인쇄방식은 기판에 스크린 인쇄, 로타리 인쇄, 프렉소인쇄, 그라비아인쇄, 그라비아 옵셋인쇄, 리버스 옵셋, 패드 프린팅 또는 디스펜서 등의 인쇄 방법을 포함할 수 있고, 바람직하게는 스크린 인쇄, 로타리 인쇄, 그라비아 인쇄 또는 그라비아 옵셋 인쇄방법을 사용할 수 있다. 또한 각각의 인쇄법에 있어서는 종래 공지의 수단을 사용할 수 있다.
상기 패턴화된 배선층상에 형성된 무전해 금속 도금층의 두께는 0.3 um 내지 30 um 이며, 바람직하게는 1 내지 10 um, 더욱 바람직하게는 2 내지 8 um 로 형성할 수 있다.
또한 본 발명에서의 상기 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나 일 수 있으나 이에 한정되지는 않으나. 바람직하게는 Cu, Ag 또는 Ni을 사용할 수 있다.
한편, 본 발명에서 상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에는 무전해 금속도금층의 형성하기 위한 시드 금속층이 추가로 형성될 수 있다.
상기 시드 금속층은 상기 페이스트층상에 시드금속이 흡착되고 이에 상기 무전해 화학도금층을 형성하는 금속이온이 환원되게 함으로써 무전해 도금의 반응속도와 선택성을 개선시킬 수 있다.
상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택될 수 있고, 시드금속 성분의 할라이드, 설페이트, 아세테이트, 착염 등의 시드금속성분의 전이금속염이면 어느 성분이나 가능하다.
또한 본 발명은 상기 시드 금속층을 형성함에 있어서, 상기 시드 금속층에 시드 금속 성분이외의 다른 추가적인 전이금속 성분을 함유할 수 있다.
상기 시드금속이외의 추가의 전이금속 성분은 금속 할라이드, 금속 설페이트, 금속 아세테이트 등의 전이금속 염을 이용하여 함유시킬 수 있으며, 이를 위해 도전성 페이스트층상에 형성되는 상기 무전해 도금층의 성분과 동일한 금속성분의 염을 사용하는 것이 바람직하다.
상기 시드금속층을 사용하는 경우에, 무전해 도금층이 보다 신속히 형성될 수 있고, 또한 상기 무전해 도금층이 도전성 페이스트상의 배선층에만 무전해 도금층이 형성될 수 있도록 도와주는 역할을 한다.
한편, 본 발명은 도 3에서 보는 바와 같이 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층(4) 또는 무전해 금속 도금층(4')을 포함할 수 있다. 이 경우에 추가로 형성되는 무전해 금속 도금층(4')은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있고 앞서 설명한 무전해 금속 도금층(3)과 동일한 조건하에서 형성될 수 있다.
한편, 추가로 형성된 전해 금속 도금층(4)은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있고, 무전해 도금층상에 형성됨으로써, 상기 도전성 페이스트보다 전기전도도가 높은 배선층상에 전해도금됨에 따라서 배선층의 전도도가 더욱 향상될 수 있다.
한편, 본 발명은 기판상에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계와, 상기 패턴화된 배선층상에 형성될 도금층의 균일한 두께 형성을 위해, 상기 배선층 상에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및 상기 무전해 도금층을 형성하는 단계이후에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해, 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 인쇄회로기판의 제조 방법을 제공한다.
이를 도 4에 기재된 과정에 따라 구체적으로 설명하면 다음과 같다.
우선, 도전성 페이스트로의 회로를 구현하는 단계로서, 기판상에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 패드인쇄, 실크 스크린인쇄, 그라비아인쇄 등을 통하여 패턴화된 배선층을 형성하는 단계이다.
상기 도전성 페이스트 조성물의 입자크기는 앞서 살핀바와 같이, 10 nm 내지 10 um의 범위일 수 있으며, 바람직하게는 30 내지 100 nm 나노입자크기를 갖는 도전성 페이스트 또는 1 내지 7 um의 마이크로 입자 크기를 갖는 도전성 페이스트가 바람직하다.
이후에, 공정조건에 따라 상기 페이스트의 건조단계를 추가로 구비할 수 있다. 이 경우에 상기 건조방법은 사용되는 공정조건에 따라 당업자가 적절히 선택하여 적용할 정도에 해당하여 그 종류에 구애받지 않으나, 80도 내지 200도, 바람직하게는 100도 내지 160도에서 10 분내지 3시간 동안 열풍건조를 이용할 수 있다.
또한 상기 페이스트는 사용조건에 따라 경화단계를 거칠 수 있다.
다음 단계로서, 무전해 화학도금단계는 전이금속염, 환원제, 착제 등을 이용하여 상기 페이스트상에 무전해 도금층을 형성하는 단계이다.
상기 무전해 도금은 금속이온이 포함된 화합물과 환원제가 혼합된 도금액을 사용하여 기판 등에 금속을 환원 석출시키는 것으로 금속이온을 환원제에 의해 환원시킴으로써 진행될 수 있다.
주반응으로서 하기에 기재된 반응식에 의해 금속이온이 환원될 수 있다.
Metal ion + 2HCHO + 4OH- => Metal(0) + 2HCOO- + H2 + 2H2O
이 때, 무전해 도금에 사용되는 상기 금속의 비제한적인 예는 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 등이 될 수 있고, 이들 원소는 단독으로 사용되거나 또는 2종 이상이 혼합되어 사용될 수 있다.
상기 무전해 도금에 사용되는 도금액은 도금하고자 하는 금속의 염 및 환원제 등을 포함하는 것일 수 있으며, 이 때 환원제의 비제한적인 예는 포름알데히드, 히드라진 또는 그 염, 황산코발트(Ⅱ), 포르말린, 글루코오즈, 글리옥실산, 히드록시알킬술폰산 또는 그 염, 하이포 포스포러스산 또는 그 염, 수소화붕소화합물, 디알킬아민보란 등이 있으며, 이 이외에도 금속의 종류에 따라 다양한 환원제가 사용될 수 있다.
나아가, 상기의 무전해 도금액은 금속이온을 생성하는 금속 염, 금속이온과 리간드를 형성함으로써 금속이 액상에서 환원되어 용액이 불안정하게 되는 것을 방지하기 위한 착화제 및 상기 환원제가 산화되도록 무전해 도금액을 적당한 pH로 유지시키는 pH 조절제를 포함할 수 있다.
상기 무전해 금속 도금층의 두께는 0.3 um 내지 30 um, 바람직하게는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.
예를 들어, 동(구리) 도금층을 형성하고자 하는 경우에는, 황산구리, 포르마린, 수산화나트륨, EDTA(Ethylene Diamin Tera Acetic Acid) 및 촉진제로서 2.2-비피래딜을 첨가한 수용액을 이용하여 1 ∼ 10 ㎛의 두께로 무전해 도금층을 형성할 수 있다.
상기 무전해 동도금 단계는 바렐도금장치를 이용할 수 있다.
한편, 본 발명은 상기 도전성 페이스트의 배선층을 형성하는 단계와 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 도금층을 형성하는 단계 사이에, 상기 배선층의 상부에 무전해 금속 도금층을 형성하기 위한 시드 금속층을 형성시키는 단계를 추가로 포함할 수 있다.
상기 시드 금속층에는 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택될 수 있으며, 상기 시드 금속 성분이외의 다른 전이금속성분을 추가로 함유할 수 있다.
이후 상기 무전해 도금층을 형성한 후에 추가적으로 형성되는 도금은 전해도금 또는 무전해 도금에 의해 형성될 수 있다.
무전해도금의 경우는 앞서 살핀 바와 동일한 조건으로 공정이 진행될 수 있고, 전해도금의 경우에는 동도금의 경우, 황산구리(CuSO4), 황산(H2SO4) 및 광택제를 혼합한 수용액에 상기 무전해 도금층이 형성된 기판을 침지하여 원하는 두께로 전해동 도금층을 형성하고 표면을 수세함으로써, 전해 도금층이 형성될 수 있다.
이후에 추가적으로 진행되는 도금층의 형성은 앞서 살핀 바와 같은 무전해 도금 또는 전해도금을 이용하여 진행될 수 있다.
예를 들어, 상기 구리도금층상에 새로이 니켈층을 도금하고자 하는 경우에, 상기 전해 동도금 단계에서 도금한 구리 표면에 황산니켈, 염화니켈, 붕산을 혼합한 수용액을 이용하여 전해니켈을 도금한 후 수세하고, 이온 처리한 물로 초음파 세척를 한 후, 탈수과정을 거쳐 건조하여 요구하는 특성에 맞는 제품을 제조하게 된다.
본 발명에서는 상기 전해 도금층의 저항값이 낮으면 전기전도성이 높아지며, 더 낮은 저항을 필요로 한다면 전해 동도금의 시간을 늘려 도금되는 금속의 함량을 높여 주면 낮은 저항을 가질 수 있다.
이하, 실시예를 통하여 본 발명 과정의 세부사항을 설명하고자 한다. 이는 본 발명에 관련한 대표적 예시로서, 이것만으로 본 발명의 적용 범위를 결코 제한할 수 없음을 밝히는 바이다.
실시예)
본 발명에서 도금두께는 파괴검사를 통한 단면 촬영으로 금속현미경에 의해 방법에 의해 측정이 되었으며, 전극 또는 배선과 배선간의 저항은 Digital Hi 저항 Tester기로 인입선부와 출력부 Pad부에 전류 탐침 Probe를 접촉시키는 방법에 의해 측정하였다.
(인쇄회로기판의 제조)
두께 20 ㎛ 의 폴리이미드 기판 위에 스크린 인쇄방법을 이용하여 평균 입자 직경이 3-5 um 인 은(Ag) 페이스트(62 wt%의 솔벤트 및 경화제를 포함하는 조성물)을 이용하여 스크린 인쇄방식을 통하여 프린팅하여 선폭 1 mm, 길이 750 mm의 안테나 배선 패턴을 제조하였으며, 상기 패턴 형성된 기판을 150 도에서 30분내지 1시간 열풍 건조하였다.
상기의 패턴 형성된 기판을 Ag염, 환원제, 첨가제, 안정화물을 포함하는 도금액이 들어 있는 도금조에 담가 필요한 두께의 무전해 도금층이 상기 페이스트층상에 도금되도록 10분 내지 25분 동안 도금을 행하였다
이 때 사용된 무전해 도금액의 성분 및 도금조건은 아래와 같다.
본 실시예에 사용된 용액은 D/I Water 85%, 보충제 10~15%, 25%-NaOH 2~5%, 안정제 0.1~1%, 37%포르말린 0.5~2%의 성분으로 10~15분간 Air교반한 후 온도 40~500 ℃, pH 13 이상에서 25~30분간 도금하였다.
이때, 상기 은 페이스트층상에 시드층을 형성하기 위해 팔라듐 염을 사용하여 시드층을 형성하였다.
이 경우 시드층을 위하여 팔라듐성분이 500 ppm, 황산구리 0.1%, 안정제 1%의 성분으로 된 수용액을 사용하여 상기 수용액내에 은 페이스트가 형성된 기판을 3분 내지 5분 담그어 꺼낸 후 다음 공정을 진행한다.
이후 건조과정을 거쳐 상기 공정에 의해 무전해 화학동 도금을 진행하였다.
이후 황산 10 wt% 수용액에 황산구리 90g/L, 전기동 안정제 2ml/L, 전기동 광택제 5ml/L, HCI 0.16ml/L 를 온도 40~60 ℃ 조건의 단계에 의한 전해 동도금을 진행하였다.
도 5a에서는 본 발명에 의한 인쇄회로기판으로서 길이 750 mm 선폭 1mm의 안테나선을 포함하는 기판을 도시하였다.
상기 기판에서 도 1a)에서 도시한 바와 같은 우측 4개의 배선 라인의 무전해 동 도금두께를 측정하면, 좌측부터 3.6 um, 4.2 um, 3.5 um, 3.9 um를 보여줌으로써, 무전해 도금층이 배선 전역에 걸쳐 균일하게 형성된 것을 나타내고 있다.
또한 상기 도 5b에서는 본 발명에서 1) 페이스트 인쇄 후, 2) 무전해 동도금 공정이후, 3) 상기 무전해 동도금 공정이후에 전해 동도금의 진행후에 각각 도 5a의 패턴의 시작부분(201)과 마지막 부분(202)의 양단의 저항을 측정하였다.
그 결과, 은 페이스트층만을 형성한 경우의 저항을 측정하면 165 Ω 정도의 비교적 높은 저항을 보여주었으나, 본 발명의 무전해 동도금층 형성 이후 34 Ω으로 낮아짐을 보여주며, 전해 동도금층을 형성한 이후에는 0.77 Ω정도의 낮은 저항을 나타내어 전도성이 크게 향상된 것을 확인 할 수 있다.
한편, 무전해 도금층의 처리시간에 따른 두께변화와 저항변화를 측정하면, 도금시간이 각각 20분, 40분, 60분 도금을 한 경우에, 도금 두께는 각각 평균 2.5um, 4.7um, 5,3um이며 이때 각각의 선 저항은 각각 10.3 Ω, 6.2 Ω, 4.5 Ω의 값으로 측정되었다, 따라서, 도금시간이 증가함에 따라 도금 두께도 증가하는 경향을 가지며, 도금 두께가 증가할수록 배선의 저항이 감소하는 것으로 측정되었다.
도 6a) 및 6b)는 본 발명의 일실시예에 따라 제조되는 인쇄회로기판을 도시한 그림으로서, 상기 도 6a)는 은 페이스트 층만이 형성된 폴리이미드소재의 연성 인쇄회로기판을 나타낸 사진이며, 도 6b)는 상기 은 페이스트 층상에 무전해 동도금층이 형성된 폴리이미드소재의 연성 인쇄회로기판을 도시한 그림이다.
한편, 본 발명에서 상기 페이스트 인쇄 공정과 무전해 동도금 공정이후에 무전해 은도금 공정을 수행할 수 있다. 이 경우의 공정조건 또한 사용되는 금속염이 구리염이 아닌 은염(AgNO3)을 사용하는 점만이 차이가 있을 뿐 일반적인 은 도금 공정을 따른다.
일 예로서, Ag 도금전에 도금조의 오염방지를 위해서 predip 공정으로 질산을 포함하는 용액에서 세정한 후, Ag도금공정에서 DI 85.5%, silver B 10%(이미다졸 10% 수용액), 진한질산 2% (70% 시약등급), silver A 2.5%(질산 은 4.5%, 질산 3.5%의 수용액)에 50 ℃의 온도에 8분간 담그어(dipping)하여 은 도금을 진행을 함으로써 0.1 ~ 0.2 um 두께의 은 도금층을 형성한다.
일반적으로는 상기 도금층은 0.3 ~ 0.4 um의 두께를 올릴 수 있으며, 시간의 조절에 따라 0.1 ~ 1um까지 두께를 올릴 수 있다.
상기 페이스트 인쇄 공정과 무전해 동도금 공정이후에 무전해 은도금 공정을 수행하는 경우에 최종적으로 얻어지는 금속 배선의 저항을 측정해 보면, 도 5a에서 패턴의 시작부분(201)과 마지막 부분(202)의 양단의 저항 은 7 Ω으로 낮아지는 것으로 나타났다.
상기 결과를 토대로 살펴보면, 도 5a 에서와 같이 길이가 길고 복잡한 패턴에서 본 발명의 페이스트층상에 무전해 도금층을 형성하는 방법을 활용하게 되는 경우 배선의 전도성을 크게 향상시킬 수 있음을 알 수 있다.
이상 본 발명의 구성을 세부적으로 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명은 도전성 페이스트층 상에 형성된 무전해 도금층을 포함하는 인쇄회로기판에 관한 것으로, 상기 무전해 도금층을 포함하는 인쇄회로기판은 상기 도전성 페이스트층 상에 형성시키고자 하는 금속 도금층이 균일하게 형성될 수 있어 전극을 포함할 수 있는 다양한 회로기판에 응용될 수 있다.

Claims (17)

  1. 기판;
    상기 기판상에 도전성 페이스트 조성물의 프린팅 방법에 의해 패턴화된 배선층;
    상기 패턴화된 배선층상에 형성될 도금층의 균일한 두께 형성을 위해, 무전해 도금에 의해 상기 배선층상에 형성되는 무전해 금속 도금층; 및
    상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상시키기 위해, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층 또는 무전해 금속 도금층;을 포함하는 인쇄회로 기판
  2. 제1항에 있어서,
    상기 기판은 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 폴리에틸렌나프탈레이트, 아크릴 수지, 초산비닐수지(EVA), 부틸 고무수지, 내열성 에폭시(Epoxy), 유리, 실리콘, 폴리아릴레이트, 폴리이미드, 펄성분을 함유한 종이, 세라믹 및 FR-4 중에서 선택되는 어느 하나인 것을 특징으로 하는 인쇄회로 기판
  3. 제1항에 있어서,
    상기 패턴화된 배선층상에 형성된 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나 인 것을 특징으로 하는 인쇄회로 기판
  4. 제1항에 있어서,
    상기 무전해 금속 도금층상에 추가로 형성되는 전해 금속 도금층의 금속성분은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금이고, 추가로 형성되는 상기 무전해 금속 도금층의 금속성분은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나인 것을 특징으로 하는 인쇄회로 기판
  5. 제1항에 있어서,
    상기 도전성 페이스트 조성물은 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물인 것을 특징으로 하는 인쇄회로 기판
  6. 제5항에 있어서,
    상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위인 것을 특징으로 하는 인쇄회로 기판
  7. 제1항에 있어서,
    상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에는 무전해 금속도금층을 형성하기 위한 시드 금속층이 추가로 형성된 것을 특징으로 하는 인쇄회로 기판
  8. 제7항에 있어서,
    상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나인 것을 특징으로 하는 인쇄회로 기판
  9. 제8항에 있어서,
    상기 시드 금속층은 상기 시드 금속 성분이외의 다른 추가적인 전이금속성분을 함유하는 것을 특징으로 하는 인쇄회로 기판
  10. 제1항에 있어서,
    상기 도전성 페이스트층상에 형성되는 무전해 금속 도금층은 구리 도금층이며, 상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층, 또는 추가로 형성된 무전해 금속도금층은 구리 도금층이거나 은 도금층인 것을 특징으로 하는 인쇄회로 기판
  11. 인쇄회로기판의 제조 방법에 있어서.
    기판상에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계와,
    상기 패턴화된 배선층상에 형성될 도금층의 균일한 두께 형성을 위해, 상기 배선층 상에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및
    상기 무전해 도금층을 형성하는 단계이후에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해, 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  12. 제11항에 있어서,
    상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위인 것을 특징으로 하는 인쇄회로 기판의 제조 방법.
  13. 제11항에 있어서,
    상기 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나 인 것을 특징으로 하는 인쇄회로 기판의 제조 방법.
  14. 제11항에 있어서,
    상기 도전성 페이스트의 배선층을 형성하는 단계와 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 도금층을 형성하는 단계 사이에, 상기 배선층의 상부에 무전해 금속 도금층을 형성하기 위한 시드 금속층을 형성시키는 단계를 추가로 포함하는 것을 특징으로 하는 인쇄회로 기판의 제조 방법.
  15. 제14항에 있어서,
    상기 시드 금속층을 형성시키기 위해 사용되는 금속은 Pd, Au, Ag, Pt, Cu, Ni, Fe, Co 또는 이들의 합금에서 선택되는 어느 하나인 것을 특징으로 하는 인쇄회로 기판의 제조 방법.
  16. 제15항에 있어서,
    상기 시드 금속층에는 상기 시드 금속 성분이외의 다른 추가적인 전이금속성분을 함유하는 것을 특징으로 하는 인쇄회로 기판의 제조 방법.
  17. 제11항에 있어서,
    상기 도전성 페이스트층상에 형성되는 무전해 금속 도금층은 구리 도금층이며,
    상기 무전해 금속 도금층상에 추가로 형성된 전해 금속 도금층, 또는 추가로 형성된 무전해 금속도금층은 구리 도금층이거나 은 도금층인 것을 특징으로 하는 인쇄회로 기판의 제조 방법.
PCT/KR2013/009143 2012-10-17 2013-10-14 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법 WO2014061949A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120115477A KR20140049632A (ko) 2012-10-17 2012-10-17 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법
KR10-2012-0115477 2012-10-17

Publications (1)

Publication Number Publication Date
WO2014061949A1 true WO2014061949A1 (ko) 2014-04-24

Family

ID=50488460

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/009143 WO2014061949A1 (ko) 2012-10-17 2013-10-14 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR20140049632A (ko)
WO (1) WO2014061949A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101944784B1 (ko) 2017-01-16 2019-02-08 일진머티리얼즈 주식회사 캐리어박 부착 극박동박
KR101944783B1 (ko) 2017-01-16 2019-04-18 일진머티리얼즈 주식회사 캐리어박 부착 극박동박
KR101881287B1 (ko) 2017-01-16 2018-07-27 일진머티리얼즈 주식회사 캐리어박 부착 극박동박

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041765A (ja) * 2006-08-02 2008-02-21 Bridgestone Corp 電磁波シールド性光透過窓材及びその製造方法
KR20090076176A (ko) * 2008-01-08 2009-07-13 (주)플렉스라인 나노전자잉크를 이용한 연성인쇄회로기판 및 그 제조방법
KR20100038015A (ko) * 2008-10-02 2010-04-12 주식회사 잉크테크 양면 인쇄회로기판의 제조방법
KR20100110982A (ko) * 2009-04-06 2010-10-14 한국생산기술연구원 잉크젯 프린팅을 이용한 패턴 형성방법
KR20120061756A (ko) * 2010-12-03 2012-06-13 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041765A (ja) * 2006-08-02 2008-02-21 Bridgestone Corp 電磁波シールド性光透過窓材及びその製造方法
KR20090076176A (ko) * 2008-01-08 2009-07-13 (주)플렉스라인 나노전자잉크를 이용한 연성인쇄회로기판 및 그 제조방법
KR20100038015A (ko) * 2008-10-02 2010-04-12 주식회사 잉크테크 양면 인쇄회로기판의 제조방법
KR20100110982A (ko) * 2009-04-06 2010-10-14 한국생산기술연구원 잉크젯 프린팅을 이용한 패턴 형성방법
KR20120061756A (ko) * 2010-12-03 2012-06-13 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20140049632A (ko) 2014-04-28

Similar Documents

Publication Publication Date Title
US10852890B2 (en) Touch panel and manufacturing method thereof
US8070986B2 (en) Silver paste for forming conductive layers
JP4913663B2 (ja) 回路基板の製造方法
KR900003152B1 (ko) 기판상의 전기회로 형성방법
WO2010101418A2 (en) Composition for conductive paste containing nanometer-thick metal microplates
KR20100013033A (ko) 도금 층을 구비한 도전성 잉크 및 페이스트 인쇄회로기판및 그 제조 방법
WO2018084518A1 (ko) 코어-쉘 구조의 은 코팅된 구리 나노와이어를 포함하는 에폭시 페이스트 조성물 및 이를 포함하는 도전성 필름
WO2015178696A1 (ko) 전도성 조성물
WO2016163695A1 (ko) 전도성 구리 잉크 및 광소결을 이용한 다층인쇄 회로기판의 제조방법 및 이로부터 제조된 다층인쇄 회로기판
KR101489206B1 (ko) 도금층을 포함하는 양면 연성 인쇄회로기판 및 이의 제조방법
WO2014104559A1 (ko) 탄소 섬유 기판을 이용한 led용 방열 플렉서블 모듈 및 이의 제조 방법
WO2014061949A1 (ko) 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법
WO2015182881A1 (ko) 직접 도금에 의한 도전성 박막소재 및 이의 제조방법
WO2022227517A1 (zh) 一种增强型导电浆料及电子器件
US8911821B2 (en) Method for forming nanometer scale dot-shaped materials
KR101416579B1 (ko) 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법
CN100344445C (zh) 铜表面的对树脂粘接层
KR101520412B1 (ko) 레이저와 인쇄방식이 하이브리드된 플렉서블 기판 및 이의 제조 방법
CN210091132U (zh) 触控面板
CN104349585B (zh) 电路板及其制作方法
WO2020067601A1 (ko) 도금용 촉매 잉크 및 이를 이용한 무전해 도금 방법
JP2019085621A (ja) 高導電率卑金属厚膜導体ペーストの調製方法
WO2015056880A1 (ko) 회로기판의 제조방법
WO2010032937A2 (ko) 전도성 금속 전극 형성용 잉크조성물 및 그 제조방법
KR101399979B1 (ko) 인쇄전자 기술을 이용한 led용 방열 플렉시블 모듈 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13847831

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13847831

Country of ref document: EP

Kind code of ref document: A1