JPH06252311A - リードフレーム及びその製造方法、該リードフレームを使用した半導体装置 - Google Patents

リードフレーム及びその製造方法、該リードフレームを使用した半導体装置

Info

Publication number
JPH06252311A
JPH06252311A JP5039887A JP3988793A JPH06252311A JP H06252311 A JPH06252311 A JP H06252311A JP 5039887 A JP5039887 A JP 5039887A JP 3988793 A JP3988793 A JP 3988793A JP H06252311 A JPH06252311 A JP H06252311A
Authority
JP
Japan
Prior art keywords
copper
lead frame
plating
wire
alloy material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5039887A
Other languages
English (en)
Inventor
Kazuko Nakamura
和子 中村
Kenji Yamamoto
健司 山本
Kiyoaki Tsumura
清昭 津村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5039887A priority Critical patent/JPH06252311A/ja
Publication of JPH06252311A publication Critical patent/JPH06252311A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 金ワイヤの銅めっきへの接近が妨げられるこ
となく接触部全体にわたり金−銅合金層が生成し、良好
な接合部を得ることのできるリードフレーム及びその製
造方法、該リードフレームを用いた半導体装置を得る。 【構成】 合金材料を素材とする金属片の表面に銅めっ
き層１１の施されたリードフレームにおいて、めっき条
件として印加電波を単相半波にすることにより前記銅め
っき層１１の平坦度が０．２μｍ以下になるようにす
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は合金材料を素材とするリ
ードフレーム及びその製造方法、該リードフレームを使
用した半導体装置に関する。
【０００２】
【従来の技術】図６（ａ）及び図６（ｂ）は、従来のリ
ードフレームの平面図及び前記リードフレームを使用し
た半導体装置の断面図である。図６（ａ）において、１
は銅系の合金材料（銅−２％錫−０．２％ニッケル）を
素材とするリードフレーム、１１はリードフレーム１の
全表面上に形成された銅によるめっき層である。該リー
ドフレーム１は、矩形をしたダイパッド３と、該ダイパ
ッド３から放射状に配置されたインナーリード６とから
構成される。図６（ｂ）において、２はダイパッド３上
に接着剤９を介して取り付けられた半導体チップ、４は
半導体チップ２上に設けられたチップ電極、５はチップ
電極４とインナーリード６とを接合する金等のワイヤ、
６ａはインナーリード６とワイヤ５との接続面であるス
テッチ部である。
【０００３】ここで、前記めっき層１１のめっき方法及
び表面形状及びワイヤボンド性について述べる。図７
は、リードフレーム１の表面に銅めっきを施すのに用い
られるめっき装置の断面形状図である。図において、１
２はシアン化銅系のめっき液、１３はリードフレームを
搬送するためのローラーであり、電流印加時に陰極とし
て作用する。１４はめっき液１２を吸い上げるためのポ
ンプ、１５は電流印加時に陽極として作用するアノード
バックであり、アノードバック１５の中には金属銅の粒
が入っている。リードフレームはローラー１３で搬送さ
れる時に、ローラー１３と接触するため、ローラー１３
と同じ極性の陰極となる。めっき液１２中の銅イオンは
陽イオンであるから、陰極となったリードフレームに析
出し、リードフレーム表面に銅めっきが施される。めっ
き液１２中の銅イオンが減少すると、アノードバック１
５中から銅イオンが析出し、めっき液１２中に補給され
る。
【０００４】従来のめっき条件は、シアン化銅めっき浴
で、組成はシアン化銅５０ｇ／１−遊離シアン２０ｇ／
１、めっき液温度５０℃、印加電波は単相全波で電流密
度１．５Ａ／ｄｍ2 、めっき時間４分、めっき液ｐＨ１
２．５〜１３．０である。この方法でめっきを行ったと
きのめっき表面を走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ
Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：以後「Ｓ
ＥＭ」と記す。）で観察する。まず上面からめっき粒子
の形状を観察した場合、めっき粒子の粒径を表面粗度ｒ
と定めると、図８（ａ）に示すように表面粗度ｒは１μ
ｍ程度である。次にそのめっき表面を上面から５０°傾
斜させてめっき粒子の形状を観察した場合、めっき粒子
は円錐形でその高さを平坦度ｈと定めると、図８（ｂ）
に示すように平坦度ｈは１．５μｍ以上となる。
【０００５】更に、ワイヤとインナーリード部のめっき
との接合メカニズムを解明するために量産条件の範囲の
ワイヤボンド条件ＦＯＲＣＥ（荷重）８０ｇ ＰＯＷＥ
Ｒ（超音波）１００ｍＶ（図１２中の●印）でワイヤボ
ンドした半導体装置を２５％、７０℃の硝酸に数十秒浸
漬し、金ワイヤのステッチ裏面を金属顕微鏡にて観察し
た結果を図９に示す。同図の斜線部はワイヤの金とめっ
きの銅との合金層である。その接合部内に図８に示す円
錐形のめっき粒子（以後「突起」と記す。）の影響と考
えられるへこみ７が発生している。図１０は金ワイヤ５
とインナーリード６のめっきの接合部を拡大したモデル
である。従来のめっき仕様ではめっき表面に突起が生成
されるため、その突起部周辺ではワイヤボンド時に金ワ
イヤ５が銅めっきの表面に接近しにくくなり、そのため
銅めっき表面の酸化皮膜１１ａが破壊されず、金と銅と
が相互拡散できず、接合部全体にわたって合金層が形成
されなかった。
【０００６】また、上記ワイヤボンド条件でワイヤボン
ドした半導体装置において、金ワイヤとインナーリード
上の銅めっきのプルテストによって接合強度を調べた結
果を図１１に示す。図に示すように従来のワイヤボンド
条件では、規格を満足しない３．０ｇ未満の強度のもの
がテストを行った半導体装置全体の２５％近く発生し
た。
【０００７】また、従来の量産状況をワイヤボンド性の
観点から分析すると、図１２に示すように広範囲のＦＯ
ＲＣＥとＰＯＷＥＲの組み合わせのワイヤボンド条件に
わたって接合不良が発生するため、ワイヤボンド条件の
マージン域が狭いことがわかる。比較のために、銀めっ
きを施したリードフレームに同一の製造装置で同一のプ
ロセスによって量産を行った現状を図１３に示す。図１
２と図１３により明らかに従来の銅めっきでは銀めっき
に比較してワイヤボンド条件マージンが狭くなっている
ことがわかる。
【０００８】更に、他の従来例として、特開昭６４−５
７７４１号公報に示されるように、表面処理なし及び銅
合金材リードフレームにおいて、ワイヤボンディング部
の表面粗度ｒをｒ≦０．２μｍに仕上げたものがある。
前記公報では、めっきを施さないでも良好な接合強度を
有するリードフレームを得ることにより、リードフレー
ムのコストの低減及び製造上の安全性を確保することを
目的としている。
【０００９】
【発明が解決しようとする課題】従来のリードフレーム
は以上のように銅めっき表面に突起が発生し、突起部周
辺においては金ワイヤが接近しにくく銅めっき表面の酸
化皮膜が破壊されず、金と銅とが相互拡散できないた
め、接合部全面にわたり合金層が形成されず、金ワイヤ
と銅めっきの十分な接合強度が得られないという問題点
があった。また、めっきを施さない従来の銅合金リード
フレームにおいてはその表面粗度ｒをｒ≦０．２μｍに
仕上げたとしても、純銅に比べて銅合金は酸化を受けや
すいため銅合金リードフレーム表面は酸化の影響を受け
良好な接合状態が得られるとは考えられず、少なくとも
量産においては実現不可能という問題点があった。
【００１０】この発明は、上記のような問題点を解決す
るためになされたもので、金ワイヤの銅めっきへの接近
が妨げられることなく接触部全体にわたり金−銅合金層
が生成し、良好な接合部を得ることのできるリードフレ
ーム及びその製造方法、該リードフレームを用いた半導
体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】この発明に係るリードフ
レームは、表面に銅めっきの施された合金材料を素材と
する金属片からなり、前記銅めっきの平坦度が０．２μ
ｍ以下であることを特徴とする。
【００１２】また、前記合金材料は、銅系又は鉄・ニッ
ケル合金であることを特徴とする。
【００１３】更に、この発明に係るリードフレームの製
造方法は、合金材料を素材とする金属片にシアン化銅め
っき浴で印加電波として単相半波を用いて銅めっきを施
す工程を備えたことを特徴とする。
【００１４】更に、この発明に係るリードフレームの製
造方法は、合金材料を素材とする金属片にシアン化銅め
っき浴で添加剤を用いて銅めっきを施す工程を備えたこ
とを特徴とする。
【００１５】更に、この発明に係るリードフレームの製
造方法は、合金材料を素材とする金属片にシアン化銅め
っき浴で印加電波として単相半波を用いて、さらに添加
剤を用いて銅めっきを施す工程を備えたことを特徴とす
る。
【００１６】また、前記添加剤は濃度３００ｐｐｂ以下
のセレン、鉛、テルル、タリウム、ビスマス、鉄、ニッ
ケルのうちの１種又は２種以上を組み合わせたものであ
ることを特徴とする。
【００１７】更に、この発明に係る半導体装置は、リー
ドフレームのダイパッドにダイボンド材を介して取り付
けられた半導体素子と、前記半導体素子の電極と前記リ
ードフレームのインナーリードを結線するワイヤとを備
え、前記ワイヤと前記インナーリードとの接合部のワイ
ヤ裏面側の平坦部が０．２μｍ以下であることを特徴と
する。
【００１８】
【作用】この発明におけるリードフレームは、合金材料
を素材とする金属片に施された銅めっきの平坦度が０．
２μｍ以下であることにより、半導体素子の電極とリー
ドフレームのインナーリードを結線するワイヤの銅めっ
きへの接近が妨げられることなく接触部全体にわたり金
−銅合金層が生成し、良好な接合部を得ることができ
る。
【００１９】また、この発明によるリードフレームの製
造方法によると、合金材料を素材とする金属片にシアン
化銅めっき浴で印加電波として単相半波を用いて銅めっ
きを施すことにより、印加電流がゼロの間に電極界面で
低下していた金属イオン濃度が回復するとともに拡散層
が薄くなり次に電流が印加されるときに新たなめっき粒
子の成長が起きるので、凸凹が拡大することなくめっき
表面が平坦となる。
【００２０】また、この発明によるリードフレームの製
造方法によると、合金材料を素材とする金属片にシアン
化銅めっき浴で平滑材として作用を損なわない量の添加
剤を用いて銅めっきを施すことにより、添加剤が電極面
の凸部に吸着し銅イオンが凹部へより多くめっきされる
ようになり、めっき表面が平坦になる。
【００２１】
【実施例】実施例１．図１（ａ）はこの発明の一実施例
を示すリードフレームのめっき表面を上面からＳＥＭで
観察したものであり、表面粗度ｒはほぼ０．３μｍで表
面全体均一にめっきが施されていることがわかる。ま
た、図１（ｂ）はめっき表面を上面から５０°傾斜させ
てＳＥＭで観察したものであり、丸みを帯びためっき粒
子の平坦度ｈはほぼ０．２μｍに設定されていることが
わかる。
【００２２】図６（ｂ）の銅からなるめっき層１１を形
成するめっき条件は、シアン化銅めっき浴で液組成とし
てシアン化銅５０ｇ／１−遊離シアン２０ｇ／１、めっ
き液温度５０℃、電流密度１．５Ａ／ｄｍ2 、めっき時
間４分、めっき液ｐＨ１２．５〜１３．０、印加電波は
単相半波である。
【００２３】この発明によるめっき方法を用いたリード
フレームのインナーリード部とワイヤとの接合性を知る
ために量産条件の範囲のワイヤボンド条件ＦＯＲＣＥ８
０ｇＰＯＷＥＲ１００ｍＶでワイヤボンド工程まで終了
している半導体装置を２５％硝酸７０℃に数十秒浸漬
し、金ワイヤとインナーリード部のめっきとの接合部の
銅をエッチング後、金ワイヤの裏面を金属顕微鏡にて観
察したステッチ裏面を図２に示す。図において斜線部は
ワイヤの金とめっきの銅との合金層が形成されていた接
合部である。接合部の接合面積は広く又表面が平坦なこ
とにより従来みられたへこみは発生していない。この発
明によるリードフレームの接合部表面においては、表面
粗度ｒがほぼ０．３μｍで平坦度ｈがほぼ０．２μｍと
表面形状が滑らかであるため、図３の金ワイヤと銅めっ
き表面の接合モデル図に示すように、ワイヤボンド時に
金ワイヤが銅めっきに十分接近し銅めっき表面の酸化皮
膜を接合部全体で均一に破壊でき金と銅との相互拡散が
おこり、良好な接合状態となる。
【００２４】また図４に示すように、金ワイヤとインナ
ーリード上の銅めっきのプルテストによる接合強度を調
べた結果も、上記理由によりプル強度分布が規格３．０
ｇ以上と安定している。また同様に上記理由により接合
不良が減少し、ワイヤボンド条件のマージン域が図５に
示すように広くなる。
【００２５】以上のように、この発明によるめっき方法
を用いたリードフレームは、めっき表面が滑らかである
ため、ワイヤとの接合面を良好にすることができ、ワイ
ヤボンド条件のマージン域が広くなるので、量産に適し
たリードフレームである。
【００２６】なお本実施例においては、リードフレーム
の合金材料として銅系を用いたものを示したが、鉄−４
２％ニッケルを用いても差し支えない。また本実施例に
おいては、ワイヤとして金が主成分としたものを示した
が、銅を主成分としたものを用いても差し支えない。
【００２７】実施例２．また従来のめっき工程におい
て、濃度３００ｐｐｂ以下のセレン（Ｓｅ）、鉛（Ｐ
ｂ）、テルル（Ｔｅ）、タリウム（Ｔｌ）、ビスマス
（Ｂｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）のうちの１種
又は２種以上を組み合わせたものを添加剤として加える
ことによっても実施例１と同様に滑らかなめっき表面を
得ることができる。
【００２８】また実施例１のめっき工程において、濃度
３００ｐｐｂ以下のセレン（Ｓｅ）、鉛（Ｐｂ）、テル
ル（Ｔｅ）、タリウム（Ｔｌ）、ビスマス（Ｂｉ）、鉄
（Ｆｅ）、ニッケル（Ｎｉ）のうちの１種又は２種以上
を組み合わせたものを添加剤として加えると更に滑らか
なめっき表面を得ることができる。
【００２９】
【発明の効果】この発明は、以上説明したように構成さ
れているので以下に記載されるような効果を奏する。
【００３０】合金材料に銅めっきを施す条件として単相
半波を用いることにより、又は、添加剤を用いることに
より、銅めっきの平坦度が０．２μｍ以下の滑らかなめ
っき表面が得られる。
【００３１】また、めっき表面が滑らかなリードフレー
ムを使用してワイヤボンドするため、インナーリードと
ワイヤとの接合部のワイヤ裏面側の平坦度が０．２μｍ
以下でへこみがない半導体装置を得ることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施例におけるリードフレ
ームのめっき表面の上面ＳＥＭ観察図（５４００倍）、
（ｂ）は同めっき表面を上面から５０°傾斜させたとき
のＳＥＭ観察図（５４００倍）である。
【図２】本発明の一実施例における半導体装置のワイヤ
接合部の裏面の金属顕微鏡観察図である。
【図３】本発明の一実施例における半導体装置のワイヤ
とめっき表面の接合モデル図である。
【図４】本発明の一実施例における半導体装置のプル強
度分布図である。
【図５】本発明の一実施例における半導体装置のワイヤ
ボンド状態図である。
【図６】（ａ）は従来のリードフレームの平面図、
（ｂ）は同リードフレームの断面図である。
【図７】リードフレームの表面に銅めっきを施すための
めっき装置の断面形状図である。
【図８】（ａ）は従来例におけるリードフレームのめっ
き表面の上面ＳＥＭ観察図（５４００倍）、（ｂ）は同
めっき表面を上面から５０°傾斜させたときのＳＥＭ観
察図（５４００倍）である。
【図９】従来例における半導体装置のワイヤ接合部の裏
面の金属顕微鏡観察図である。
【図１０】従来例における半導体装置のワイヤとめっき
表面の接合モデル図である。
【図１１】従来例における半導体装置のプル強度分布図
である。
【図１２】従来例における半導体装置のワイヤボンド状
態図である。
【図１３】銀めっき仕様のリードフレームを用いた半導
体装置のワイヤボンド状態図である。
【符号の説明】
１ リードフレーム ２ 半導体チップ ３ ダイパッド ５ ワイヤ ６ インナーリード ６ａ ステッチ部 ７ へこみ １１ めっき層 １１ａ 酸化皮膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 表面に銅めっきの施された合金材料を素
    材とする金属片からなり、前記めっきの平坦度が０．２
    μｍ以下であることを特徴とするリードフレーム。
  2. 【請求項２】 前記合金材料が銅系又は鉄・ニッケル合
    金であることを特徴とする請求項第１項記載のリードフ
    レーム。
  3. 【請求項３】 合金材料を素材とする金属片にシアン化
    銅めっき浴で印加電波として単相半波を用いて銅めっき
    を施す工程を備えたことを特徴とするリードフレームの
    製造方法。
  4. 【請求項４】 合金材料を素材とする金属片にシアン化
    銅めっき浴で添加剤を用いて銅めっきを施す工程を備え
    たことを特徴とするリードフレームの製造方法。
  5. 【請求項５】 合金材料を素材とする金属片にシアン化
    銅めっき浴で印加電波として単相半波を用いて、さらに
    添加剤を用いて銅めっきを施す工程を備えたことを特徴
    とするリードフレームの製造方法。
  6. 【請求項６】 前記添加剤は濃度３００ｐｐｂ以下のセ
    レン、鉛、テルル、タリウム、ビスマス、鉄、ニッケル
    のうちの１種又は２種以上を組み合わせたものであるこ
    とを特徴とする請求項第４項又は請求項第５項記載のリ
    ードフレームの製造方法。
  7. 【請求項７】 リードフレームのダイパッドにダイボン
    ド材を介して取り付けられた半導体素子と、前記半導体
    素子の電極と前記リードフレームのインナーリードを結
    線するワイヤとを備え、前記ワイヤと前記インナーリー
    ドとの接合部のワイヤ裏面側の平坦度が０．２μｍ以下
    であることを特徴とする半導体装置。
JP5039887A 1993-03-01 1993-03-01 リードフレーム及びその製造方法、該リードフレームを使用した半導体装置 Pending JPH06252311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5039887A JPH06252311A (ja) 1993-03-01 1993-03-01 リードフレーム及びその製造方法、該リードフレームを使用した半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5039887A JPH06252311A (ja) 1993-03-01 1993-03-01 リードフレーム及びその製造方法、該リードフレームを使用した半導体装置

Publications (1)

Publication Number Publication Date
JPH06252311A true JPH06252311A (ja) 1994-09-09

Family

ID=12565491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5039887A Pending JPH06252311A (ja) 1993-03-01 1993-03-01 リードフレーム及びその製造方法、該リードフレームを使用した半導体装置

Country Status (1)

Country Link
JP (1) JPH06252311A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099637A (ja) * 2009-03-12 2014-05-29 Lg Innotek Co Ltd リードフレーム及びその製造方法
CN111557043A (zh) * 2018-03-23 2020-08-18 古河电气工业株式会社 引线框材料及其制造方法、以及使用其的半导体封装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099637A (ja) * 2009-03-12 2014-05-29 Lg Innotek Co Ltd リードフレーム及びその製造方法
CN111557043A (zh) * 2018-03-23 2020-08-18 古河电气工业株式会社 引线框材料及其制造方法、以及使用其的半导体封装体

Similar Documents

Publication Publication Date Title
US6518508B2 (en) Ag-pre-plated lead frame for semiconductor package
TWI353643B (en) Dual metal stud bumping for flip chip applications
TW447055B (en) Lead frame and method for plating the same
US6664175B2 (en) Method of forming ruthenium interconnect for an integrated circuit
CA2024012C (en) Thermocompression bonding in integrated circuit packaging
TW488052B (en) Manufacture process of bumps of double layers or more
US4055062A (en) Process for manufacturing strip lead frames
JPH06252311A (ja) リードフレーム及びその製造方法、該リードフレームを使用した半導体装置
WO2002062117A1 (fr) Procede d'assemblage de pieces electroniques
JPH0141028B2 (ja)
JPS6218744A (ja) リ−ドフレ−ム
TW517315B (en) Ag-pre-plated lead frame for semiconductor package
JPH0450741B2 (ja)
JPS60225455A (ja) リ−ドフレ−ム
CN208045487U (zh) 一种集成电路封装结构
JPS58191456A (ja) 半導体用リ−ドフレ−ム及びその製法
JPS61214454A (ja) 半導体装置用ボンデイングワイヤ
JPS60144943A (ja) 半導体装置の製造方法
JPH09116064A (ja) リードフレーム材
JP3311376B2 (ja) バンプ形成方法
JPH10284668A (ja) 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置
JPS6020931Y2 (ja) 半導体装置
JPS6369241A (ja) 半導体装置
JPH0645399A (ja) 実質的に表面の粗いボンド・パッドを有する半導体装置およびリード線を結合する方法
JP2000277570A (ja) 半導体装置用テープキャリア

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term