JPS58191456A - 半導体用リ−ドフレ−ム及びその製法 - Google Patents
半導体用リ−ドフレ−ム及びその製法Info
- Publication number
- JPS58191456A JPS58191456A JP7415882A JP7415882A JPS58191456A JP S58191456 A JPS58191456 A JP S58191456A JP 7415882 A JP7415882 A JP 7415882A JP 7415882 A JP7415882 A JP 7415882A JP S58191456 A JPS58191456 A JP S58191456A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- lead frame
- plastically processing
- thickness
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、集積回路(以下、ICと略記する)を形成
するリードフレームの材料特性の改良及びその製法に関
し、フレームの構成材料を特定して塑性加工・熱処理を
施すことにより、電気伝導特性、耐久性、耐蝕性及び加
工性を高め、かつコストダウンを図るようにしたもので
ある。
するリードフレームの材料特性の改良及びその製法に関
し、フレームの構成材料を特定して塑性加工・熱処理を
施すことにより、電気伝導特性、耐久性、耐蝕性及び加
工性を高め、かつコストダウンを図るようにしたもので
ある。
従来、この種の半導体用リードフレーム、所謂“ICフ
レーム”と称されるリードフレームにおいては、Fe−
N1−co金合金商標名:コ/J−ル)、42合金ある
いはOu系合金(FeまたはSn少量含有)等の単体を
フレーム素材として薄板化し、この薄板に工Cの各種・
母ターンをフオトレソ亥トを使用して形成するとともに
、エツチング装置により化学エツチングするか、まだは
プレス加工を施すことにより製造されている。
レーム”と称されるリードフレームにおいては、Fe−
N1−co金合金商標名:コ/J−ル)、42合金ある
いはOu系合金(FeまたはSn少量含有)等の単体を
フレーム素材として薄板化し、この薄板に工Cの各種・
母ターンをフオトレソ亥トを使用して形成するとともに
、エツチング装置により化学エツチングするか、まだは
プレス加工を施すことにより製造されている。
しかしながら、このような従来のリードフレームはコパ
ールあるいは42合金自体が高価で、しかも電気伝導性
が低く、耐蝕性も悪いなどの欠点を有し、またC1u系
合金にあっては、安価で電気伝導性が良い反面、強度的
に弱くリード部の折曲げに対する耐久性に劣るなど、種
々の不具合があった。
ールあるいは42合金自体が高価で、しかも電気伝導性
が低く、耐蝕性も悪いなどの欠点を有し、またC1u系
合金にあっては、安価で電気伝導性が良い反面、強度的
に弱くリード部の折曲げに対する耐久性に劣るなど、種
々の不具合があった。
この発明は、上記した従来の欠点を解消することを目的
としたもので、以下、図示の実施例に基づいて説明する
。
としたもので、以下、図示の実施例に基づいて説明する
。
第1図に示すように、図中1は後述する製造工程により
得られた工C用リードフレームである。
得られた工C用リードフレームである。
該リードフレーム1は、ステンレススチール(SUS)
からなる基板2の全表面にCuメッキ、層からなる表面
材3を被覆形成した好ましくは0.1〜0.5mの厚さ
からなっている。
からなる基板2の全表面にCuメッキ、層からなる表面
材3を被覆形成した好ましくは0.1〜0.5mの厚さ
からなっている。
すなわち、上記したこの発明に係るリードフレーム1を
製造するにおいては、まずSO8基板をエツチング装置
により化学エツチングするか、またはプレス加工を施す
ことにより、所望のフレーム形状に成形加工した後、該
フレームの全表面にCuメッキを施す(この際、Cuメ
ッキの下地処理としてN1ストライクは有っても無くて
も構わない)。
製造するにおいては、まずSO8基板をエツチング装置
により化学エツチングするか、またはプレス加工を施す
ことにより、所望のフレーム形状に成形加工した後、該
フレームの全表面にCuメッキを施す(この際、Cuメ
ッキの下地処理としてN1ストライクは有っても無くて
も構わない)。
次いで、該フレームを下記に列挙する工程のいずれか一
つを任意に選択して塑性加工または熱処理、あるいは塑
性加工・熱処理を施す; a)塑性加よ り)熱処理 C)塑性加工→熱処理 d)熱処理→塑性加工 ところで、上記実施例において使用されるステンレスス
チールは、どんな種類のものを用いても良く、またフレ
ームの全表面に被覆形成されるCuメッキ層の厚さは片
面側当り2μm以上、好ましくは5μm以上で全体の板
厚の25%迄とするもので、厚さが2μm以下では電気
伝導性が劣り、全体の板厚の25チ以上では強度的に弱
くなるからである。さらに、フレームを塑性加工する理
由は、表面のCuメッキ層の結晶が塑性加工されて密度
を高めることができ、IC製造工程、特にリード線によ
るボンディング工程における熱による変化(拡散)を減
少させるもので、その塑性加工量は2〜20%、好まし
くは5〜10%の範囲なら良く、2%以下では密度を高
めさせる効果がない。さらにまた、熱処理を施す理由は
、Cuメッキ層の加熱によって結晶の結合が強化され、
ICの製造工程における熱による変化(拡散)を減少さ
せることができるためで、使用ガスとしてはメッキ直後
のメッキ層はピンホール等の微小孔がおいているため、
SUS基板の表面の酸化を防ぐため、不活性ガスまたは
N2 々どの非酸化性ガスを用い、処理温度は350
〜95o0c1時間は10秒〜(資)分までである。ま
た、フレームを塑性加工した後、熱処理する手段では、
上記した塑性加工効果と熱処理効果とによる相乗効果を
図って々るもの干、この場合の熱処理条件は、塑性加工
τUメッキ層の密度が高くなっているため、300〜9
508Cで10秒〜加分までであり、また熱処理した後
に塑性加工する手段でも同様な相乗効果を得るもので、
その熱処理条件は熱処理における条件と同じである。
つを任意に選択して塑性加工または熱処理、あるいは塑
性加工・熱処理を施す; a)塑性加よ り)熱処理 C)塑性加工→熱処理 d)熱処理→塑性加工 ところで、上記実施例において使用されるステンレスス
チールは、どんな種類のものを用いても良く、またフレ
ームの全表面に被覆形成されるCuメッキ層の厚さは片
面側当り2μm以上、好ましくは5μm以上で全体の板
厚の25%迄とするもので、厚さが2μm以下では電気
伝導性が劣り、全体の板厚の25チ以上では強度的に弱
くなるからである。さらに、フレームを塑性加工する理
由は、表面のCuメッキ層の結晶が塑性加工されて密度
を高めることができ、IC製造工程、特にリード線によ
るボンディング工程における熱による変化(拡散)を減
少させるもので、その塑性加工量は2〜20%、好まし
くは5〜10%の範囲なら良く、2%以下では密度を高
めさせる効果がない。さらにまた、熱処理を施す理由は
、Cuメッキ層の加熱によって結晶の結合が強化され、
ICの製造工程における熱による変化(拡散)を減少さ
せることができるためで、使用ガスとしてはメッキ直後
のメッキ層はピンホール等の微小孔がおいているため、
SUS基板の表面の酸化を防ぐため、不活性ガスまたは
N2 々どの非酸化性ガスを用い、処理温度は350
〜95o0c1時間は10秒〜(資)分までである。ま
た、フレームを塑性加工した後、熱処理する手段では、
上記した塑性加工効果と熱処理効果とによる相乗効果を
図って々るもの干、この場合の熱処理条件は、塑性加工
τUメッキ層の密度が高くなっているため、300〜9
508Cで10秒〜加分までであり、また熱処理した後
に塑性加工する手段でも同様な相乗効果を得るもので、
その熱処理条件は熱処理における条件と同じである。
次に、この発明に係るIC用リードフレームの緒特性を
従来の試料1(42合金)、試料2(ステンレス単体)
、試料3 (2,4Fe −0,12−Zn −0−0
3P−残Cu)、試料4 (1,5Fe−0,8co−
0,68n−0、I P−残Cu )及び試料5 (1
,255n−0,75Fe−0,03F ) と比較
して下表に示す;(尚、ステンレススチール基板として
、Or:18%、Ni:8%、Mn : 2.0%、C
: 0.08%、Si : 1.0%、Fe:残の組成
のもの、所謂18−8ステンレスまたはSO827と称
されるものを使用した。) 以上説明したように、この発明に係るリードフレームに
よれば、SO6基板からなるクレームの全表面にOuメ
ッキを施して塑性加工または熱処理、あるいは塑性加工
・熱処理することにより得ることから、従来の42合金
と比較して安価で、電気伝導性、伸び、折曲げ性及び耐
蝕性にすぐれ、またCu 系のものと比較しても、引張
り強さ、伸び、硬度及び折曲げ性にすぐれ、ステンレス
とOuとの特性を含んだ強度的にかつ電気的に良好な作
用を及ぼすものであり、また基板の表面にCuメッキ層
を被覆形成するに際して、Cuメッキ層の塑性加工によ
シ微視的な凹凸面が平滑化され、メッキ層の結晶構造も
改善されるため、IC製造工程における熱による変化(
拡散)を減少させることができる。
従来の試料1(42合金)、試料2(ステンレス単体)
、試料3 (2,4Fe −0,12−Zn −0−0
3P−残Cu)、試料4 (1,5Fe−0,8co−
0,68n−0、I P−残Cu )及び試料5 (1
,255n−0,75Fe−0,03F ) と比較
して下表に示す;(尚、ステンレススチール基板として
、Or:18%、Ni:8%、Mn : 2.0%、C
: 0.08%、Si : 1.0%、Fe:残の組成
のもの、所謂18−8ステンレスまたはSO827と称
されるものを使用した。) 以上説明したように、この発明に係るリードフレームに
よれば、SO6基板からなるクレームの全表面にOuメ
ッキを施して塑性加工または熱処理、あるいは塑性加工
・熱処理することにより得ることから、従来の42合金
と比較して安価で、電気伝導性、伸び、折曲げ性及び耐
蝕性にすぐれ、またCu 系のものと比較しても、引張
り強さ、伸び、硬度及び折曲げ性にすぐれ、ステンレス
とOuとの特性を含んだ強度的にかつ電気的に良好な作
用を及ぼすものであり、また基板の表面にCuメッキ層
を被覆形成するに際して、Cuメッキ層の塑性加工によ
シ微視的な凹凸面が平滑化され、メッキ層の結晶構造も
改善されるため、IC製造工程における熱による変化(
拡散)を減少させることができる。
さらに、フレーム成形加工後にOuメッキを施しでなる
ことから、加工によシ基板の断面が露出状態にあっても
、メッキ処理で該断面を覆うために、この部分への半田
付特性が良いなど加工性にもすぐれた効果を奏するもの
である。
ことから、加工によシ基板の断面が露出状態にあっても
、メッキ処理で該断面を覆うために、この部分への半田
付特性が良いなど加工性にもすぐれた効果を奏するもの
である。
第1図はこの発明に係るIC用リードフレームの一実施
例を示す一部拡大断面図である。 1・・・・・・リードフレーム、 2・・・・・・ステンレススチール基板、3・・・・・
・ Cuメッキ層。
例を示す一部拡大断面図である。 1・・・・・・リードフレーム、 2・・・・・・ステンレススチール基板、3・・・・・
・ Cuメッキ層。
Claims (2)
- (1) ステンレススチール基板からなるフレームの
全表面にOuメッキ層を被覆形成した半導体用リードフ
レー”ム。 - (2) ステンレススチール基板をフレーム形状に成
形加工する第1工程と、 該第1工程で得られたフレームの全表面にCu メッ
キを施す第2工程と からなる半導体用リードフレームの製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7415882A JPS58191456A (ja) | 1982-04-30 | 1982-04-30 | 半導体用リ−ドフレ−ム及びその製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7415882A JPS58191456A (ja) | 1982-04-30 | 1982-04-30 | 半導体用リ−ドフレ−ム及びその製法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58191456A true JPS58191456A (ja) | 1983-11-08 |
Family
ID=13539064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7415882A Pending JPS58191456A (ja) | 1982-04-30 | 1982-04-30 | 半導体用リ−ドフレ−ム及びその製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58191456A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6180844A (ja) * | 1984-09-28 | 1986-04-24 | Furukawa Electric Co Ltd:The | 半導体リ−ドフレ−ム用条材 |
EP0219812A2 (en) * | 1985-10-25 | 1987-04-29 | Analog Devices, Inc. | Packaged semiconductor device having solderable external leads and process for its production |
JPS63107054A (ja) * | 1986-10-23 | 1988-05-12 | Mitsubishi Electric Corp | リ−ドフレ−ム材料 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49121746A (ja) * | 1973-03-26 | 1974-11-21 | ||
JPS5211865A (en) * | 1975-07-15 | 1977-01-29 | Allegheny Ludlum Ind Inc | Metal strips for lead frame and method of the same |
JPS5643747A (en) * | 1979-09-17 | 1981-04-22 | Mitsui Haitetsuku:Kk | Lead frame |
JPS5690546A (en) * | 1979-12-24 | 1981-07-22 | Sumitomo Electric Ind Ltd | Composite material for semiconductor part |
JPS56127792A (en) * | 1980-03-10 | 1981-10-06 | Furukawa Kinzoku Kogyo Kk | Production of partly coated composite bar |
JPS5649154B2 (ja) * | 1974-08-07 | 1981-11-19 |
-
1982
- 1982-04-30 JP JP7415882A patent/JPS58191456A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49121746A (ja) * | 1973-03-26 | 1974-11-21 | ||
JPS5649154B2 (ja) * | 1974-08-07 | 1981-11-19 | ||
JPS5211865A (en) * | 1975-07-15 | 1977-01-29 | Allegheny Ludlum Ind Inc | Metal strips for lead frame and method of the same |
JPS5643747A (en) * | 1979-09-17 | 1981-04-22 | Mitsui Haitetsuku:Kk | Lead frame |
JPS5690546A (en) * | 1979-12-24 | 1981-07-22 | Sumitomo Electric Ind Ltd | Composite material for semiconductor part |
JPS56127792A (en) * | 1980-03-10 | 1981-10-06 | Furukawa Kinzoku Kogyo Kk | Production of partly coated composite bar |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6180844A (ja) * | 1984-09-28 | 1986-04-24 | Furukawa Electric Co Ltd:The | 半導体リ−ドフレ−ム用条材 |
JPH0160948B2 (ja) * | 1984-09-28 | 1989-12-26 | Furukawa Electric Co Ltd | |
EP0219812A2 (en) * | 1985-10-25 | 1987-04-29 | Analog Devices, Inc. | Packaged semiconductor device having solderable external leads and process for its production |
EP0219812A3 (en) * | 1985-10-25 | 1987-09-30 | Analog Devices, Inc. | Packaged semiconductor device having solderable external leads and process for its production |
JPS63107054A (ja) * | 1986-10-23 | 1988-05-12 | Mitsubishi Electric Corp | リ−ドフレ−ム材料 |
JPH0582979B2 (ja) * | 1986-10-23 | 1993-11-24 | Mitsubishi Electric Corp |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9177833B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
JPH09331007A (ja) | 電子部品リード部材及びその製造方法 | |
JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
US4767049A (en) | Special surfaces for wire bonding | |
US7830001B2 (en) | Cu-Mo substrate and method for producing same | |
JPS58191456A (ja) | 半導体用リ−ドフレ−ム及びその製法 | |
JPH07326701A (ja) | 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路 | |
JPH01257356A (ja) | 半導体用リードフレーム | |
JPS58169947A (ja) | 半導体用リ−ドフレ−ム及びその製法 | |
JPS63169056A (ja) | リ−ドフレ−ム材料 | |
JPH0319702B2 (ja) | ||
JPS6142941A (ja) | 半導体用リ−ドフレ−ム | |
JPH10265973A (ja) | 良好な銀めっき性を有する電子部品用銅合金材の製造方法 | |
JP3716391B2 (ja) | バンプ形成用パラジウム被覆ワイヤ | |
JPH0674496B2 (ja) | リードフレーム材料の製造方法 | |
JPH05190725A (ja) | 半導体装置用リードフレーム及び半導体装置 | |
JPS63312935A (ja) | 半導体リ−ドフレ−ム用銅合金材料 | |
JP2537301B2 (ja) | 電子部品の製造方法 | |
JPH01135057A (ja) | リードフレーム材料の製造方法 | |
JPH11186483A (ja) | 半導体装置用リードフレーム | |
JP3311376B2 (ja) | バンプ形成方法 | |
JPH10242203A (ja) | 回路基板及びその製造方法 | |
JPH10189846A (ja) | 半導体装置用ヒートスラグ及び半導体装置 | |
JPH05209256A (ja) | リードフレーム材料及びその製造方法 |