CN105931972A - 半导体框架的内引线分层制作方法 - Google Patents
半导体框架的内引线分层制作方法 Download PDFInfo
- Publication number
- CN105931972A CN105931972A CN201610427150.XA CN201610427150A CN105931972A CN 105931972 A CN105931972 A CN 105931972A CN 201610427150 A CN201610427150 A CN 201610427150A CN 105931972 A CN105931972 A CN 105931972A
- Authority
- CN
- China
- Prior art keywords
- lead
- ultra
- hole
- framework
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000003475 lamination Methods 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 39
- 229910052802 copper Inorganic materials 0.000 claims description 36
- 239000010949 copper Substances 0.000 claims description 36
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 32
- 229910052709 silver Inorganic materials 0.000 claims description 32
- 239000004332 silver Substances 0.000 claims description 32
- 239000011248 coating agent Substances 0.000 claims description 27
- 238000000576 coating method Methods 0.000 claims description 27
- 238000007747 plating Methods 0.000 claims description 12
- 238000003079 width control Methods 0.000 claims description 2
- 239000005022 packaging material Substances 0.000 abstract description 17
- 238000009713 electroplating Methods 0.000 abstract 2
- 238000005096 rolling process Methods 0.000 abstract 2
- 238000003466 welding Methods 0.000 description 14
- 238000005538 encapsulation Methods 0.000 description 7
- 239000000956 alloy Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 208000037656 Respiratory Sounds Diseases 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明提供一种半导体框架的内引线分层制作方法，框架内引线的露铜表面内设置一个通孔，在通孔两侧或单侧滚镀超窄、超薄镀银区域。通孔可以加强框架内引线正反面跟包封塑封料的锁紧和锁定，超窄、超薄的镀银区域所采用的滚轮式电镀工艺大大突破现有电镀工艺的技术指标，可以极大地减少镀银区域，最大限度地增加框架内引线露铜表面区域。
Description
技术领域
本发明涉及半导体器件所用框架的制造技术领域，尤其涉及一种半导体框架的内引线分层制作方法。
背景技术
在半导体功率器件封装过程中，主要使用框架的载片台承接芯片，并通过高导热合金材料将芯片固定在载片台表面，使得框架载片台跟芯片之间实现热和电的有效传导。框架内引线作为芯片上引出铜线的第2焊接点区域，使得芯片和框架内引线之间实现有效电传导，以满足功率器件的封装要求。铜线键合后如图1所示，包括：用以散热和承载芯片4的框架载片台3； 用以将芯片4粘接在框架载片台3的高导热合金材料2；用以电连结的框架内引线1及表面镀银层6；用以连结芯片4与框架内引线1的铜线5。
终端市场对电子元器件的降本要求从来没有停止过，大部分功率器件中所用金丝已经被铜线所取代，但是铜线在封装过程中遇到的问题比较多，对封装条件和分层非常敏感。若铜线焊接在全露铜的框架内引线表面，需要封闭的键合轨道和混合保护气，对封装要求和过程控制非常严格，产品焊接质量风险较大，目前应用较少；若铜线焊接在镀银的框架内引线表面，对封装要求和过程控制相对较低，产品焊接质量风险较低，目前应用较多，所以焊接铜线的框架内引线焊接区域都有镀银层，而且目前镀银层宽度滚镀能力0.50mm以上，镀银层厚度滚镀能力2.0um以上。框架内引线过多的镀银层区域跟包封塑封料之间的结合力比较差，加上铜线的延展性比金丝等差很多，功率器件在可靠性试验中或者工作时其内部温度较高、有时再加上外部恶劣环境，框架内引线镀银区域跟包封塑封料之间的界面容易产生分层，分层容易将延展性差的铜线在其第2焊点的颈部拉出裂纹或拉断，从而导致产品的电参数、功能失效。针对此失效，业内虽然采用高粘接力的塑封料可以制作框架内引线镀银区域的分层，但是塑封料成本比较高，在塑封作业过程容易产生粘模情况，从而不得不降低清模周期而增加清模成本，所以针对铜线第2焊接点的镀银层与包封塑封料之间的分层制作，目前没有一个比较经济、可靠的实用方法。
发明内容：
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。本发明提供一种半导体框架内引线的分层制作方法。
在框架内引线露铜表面采用物理或化学方式形成毛糙表面，在所述框架内引线毛糙面中部采用物理或化学方式产生一个通孔，在所述框架内引线的通孔两侧或单侧采用滚镀方式电镀一块超窄和超薄的镀银区域，宽度控制在0.10~0.60mm区间，厚度控制在0.5~4.0um区间。使所述镀银区域在满足铜线第2焊接点有效区域的前提下极大地减小镀银区域宽度，使所述镀银区域在满足铜线第2焊接点焊接强度和可靠性的前提下尽量减小镀银厚度，通过专用滚镀夹具和滚镀银工艺达到超窄和超薄的镀银区域。所述镀银区域的长度需根据并排铜线的根数而确定最小长度。
本发明提供的上述方案，通过在框架内引线设置一个通孔，使包封的塑封料将框架内引线正反两方面锁紧、锁定，减少界面间的位移；在通孔两侧或单侧电镀一块超窄的镀银区域，可以最大限度地增加框架内引线的露铜区域，露铜表面相对于镀银表面跟包封塑封料之间的界面结合力更强，而毛糙化的露铜表面与包封塑封料之间的界面结合力达到超强水平；超薄镀银层不仅跟露铜表面之间有更好的结合力，而且使正面镀银层更趋近露铜表面的毛糙化。因此，综合采用此结构和方法。可以有效制作框架内引线跟包封塑封料之间的分层，防止铜线第2焊点颈部断裂，降低封装难度和成本，提升产品的质量、可靠性，扩大铜线品种应用到通信、汽车控制领域。
附图说明
参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
图1为现有技术的结构示意图；
图2为图1的A-A剖面图;
图3为实施本发明实施例提供的半导体框架内引线分层制作方法的加工过程示意图；
图4为实施本发明实施例提供的半导体框架内引线分层制作方法获得的半导体器件的示意图；
图 5为图4的B-B剖面图;
图6为本发明实施例提供的半导体框架内引线的通孔两侧分布超窄超薄镀银区的结构示意图；
图7为图6仰视图。
具体实施方式：
下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
如图3所示，本发明实施例提供的半导体框架内引线分层制作方法，在框架内引线1焊接区域内将露铜表面形成毛糙面2；在毛糙面2中部设置一个通孔3；在通孔3右侧通过专用滚镀夹具和滚镀银工艺形成一块超窄超薄镀银层4，根据焊接铜线数量设置最小镀银长度。
在本发明技术方案中，根据需要，通孔3可以设置一个或多个。超窄超薄镀银层4可以在通孔3右侧或左侧，或者左右两侧都有，具体根据焊接铜线配线方式和数量而确定一个最小镀银区域。
本发明提供的上述方案，通过在框架内引线1焊接区域形成超窄超薄镀银层4，使得框架内引线1内镀银层面积由100%下降到10%以内，有的镀银面积甚至可以达到5%左右，这样使框架内引线1区域内露铜表面面积由0%上升到90%，露铜表面相对镀银表面跟包封塑封料之间有更好的界面结合力。在形成窄超薄镀银层4之前，对框架内引线1露铜表面进行毛糙化处理，形成毛糙面2，毛糙面2相对普通露铜表面跟包封塑封料之间又有更好的界面结合力。在毛糙面2中部设置一个通孔3，使包封的塑封料将框架内引线正反两方面锁紧、锁定，减少界面间的位移。超薄镀银层4表面比正常厚度镀银层更接近毛糙面，从而跟铜线焊接、包封塑封料之间有更好的结合力。框架内引线1焊接区域内综合采用以上结构，可以有效预防和制作框架内引线跟包封塑封料之间的分层。
如图4、图5所示，采用本发明实施例提供的半导体器件的框架内引线分层制作方法获得的半导体器件，包括框架内引线1，焊接区域内超窄超薄镀银层4，芯片6通过高导热合金材料8粘接在框架载片台7表面，铜线5从芯片6焊接到超窄超薄镀银层4表面。当半导体器件包封后，包封塑封料与超窄超薄镀银层4周围的毛糙面2形成比较强的界面结合力，防止在可靠性试验中或恶劣使用环境中分层从应力集中的框架内引线1边缘向超窄超薄镀银区延伸，同时通孔3中包封的塑封料也将阻止分层验收，从而有效保护铜线5在超窄超薄镀银区表面第2焊点的焊接质量。
实际使用中，该半导体器件例如但不限于功率器件，功率器件包括框架内引线1，框架载片台7，铜线5、芯片6、高导热合金材料8等。芯片6通过高导热合金材料8粘接在框架载片台7表面，铜线5从芯片6焊接到镀银层4表面。
另外，需要指出的是，在使用超窄超薄镀银层前提下，根据半导体器件可靠性条件和应用领域的苛刻程度不同，毛糙面2和通孔3两者可以全用、或用其一、或全不用，以合适的质量水平满足对应产品要求，达到最佳性价比。
进一步地，毛糙面2和通孔3可以通过物理方式或化学方式产生，其中毛糙面2通过化学方式产生比物理方式产生的效果更好，但是成本更高；通孔3通过化学方式或物理方式都可以产生，效果一样，但是物理方式成本更低。毛糙面2和通孔3的具体产生方式根据产品的要求、产品所处的研发阶段、成本、效率、进度等因素决定。
通孔3可以是一个或多个，形状可以圆形、椭圆形、方形或其它形状，具体根据框架内引线1区域面积、焊接铜线数量、产品质量和可靠性要求的等级等因素决定。
另外，需要指出的是，本文中所描述的超窄超薄镀银层4相对于现有滚镀银工艺所应用的标准镀银层宽度、厚度。
进一步地，本文以超窄超薄镀银层4表面焊接的铜线5为例，并不代表其它焊接的导线不适用。而是因为铜线5相对其它焊接的导线（如金丝、银合金线等）在延展性方面更差，对分层比较敏感，常常出现分层将铜线第2焊点颈部拉出裂纹或拉断。
如图6所示，超窄超薄镀银层4可以水平排布，也可以跟水平线之间呈一定的角度排布；超窄超薄镀银层4可以在通孔2左右或上下两侧排布等。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种半导体框架的内引线分层制作方法，其特征在于：在框架内引线的露铜表面形成毛糙面；在所述框架内引线毛糙面中部产生一个通孔，在所述通孔单侧或两侧采用滚镀方式电镀一块超窄和超薄的镀银区域。
2.根据权利要求1所述的半导体框架的内引线分层制作方法，其特征在于，所述框架内引线的毛糙表面采用滚镀方式电镀一块超窄超薄镀银层，镀银层宽度控制在0.10~0.60mm区间，镀银层厚度控制在0.5~4.0um区间。
3.根据权利要求1所述的半导体框架的内引线分层制作方法，其特征在于，所述框架内引线的毛糙露铜面，可以采用物理或化学方式形成毛糙表面，也可以综合物理和化学两种方法。
4.根据权利要求1所述的半导体框架的内引线分层制作方法，其特征在于，所述框架内引线的通孔，可以是一个或多个，形状可以是圆形、椭圆形、方形或其它形状。
5.根据权利要求1所述的半导体框架的内引线分层制作方法，其特征在于，所述框架内引线的通孔，形状可以采用物理或化学方式形成，毛糙表面采用物理方式形成。
6.根据权利要求4或5所述的半导体框架的内引线分层制作方法内引线的通孔，一个或多个通孔需均匀分布在框架内引线中部区域。
7.根据权利要求2所述的半导体框架的内引线分层制作方法，其特征在于，所述框架内引线的超窄和超薄的镀银区域需紧靠通孔边缘，分布在通孔单侧或两侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610427150.XA CN105931972A (zh) | 2016-06-17 | 2016-06-17 | 半导体框架的内引线分层制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610427150.XA CN105931972A (zh) | 2016-06-17 | 2016-06-17 | 半导体框架的内引线分层制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105931972A true CN105931972A (zh) | 2016-09-07 |
Family
ID=56831358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610427150.XA Pending CN105931972A (zh) | 2016-06-17 | 2016-06-17 | 半导体框架的内引线分层制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105931972A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114121694A (zh) * | 2021-11-19 | 2022-03-01 | 深圳市鼎华芯泰科技有限公司 | 一种改善ic封装密封性的封装方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071797A (zh) * | 2007-04-29 | 2007-11-14 | 江苏长电科技股份有限公司 | 改善半导体塑料封装体内元器件分层的有效封装方法 |
| CN201069770Y (zh) * | 2007-05-25 | 2008-06-04 | 宁波康强电子股份有限公司 | 三极管引线框架 |
| CN201084728Y (zh) * | 2007-08-28 | 2008-07-09 | 捷敏电子（上海）有限公司 | 半导体引线框架 |
| CN101866901A (zh) * | 2009-04-09 | 2010-10-20 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN201904328U (zh) * | 2010-12-02 | 2011-07-20 | 宁波康强电子股份有限公司 | 集成电路引线框架 |
| CN102349153A (zh) * | 2009-03-12 | 2012-02-08 | Lg伊诺特有限公司 | 引线框架及其制造方法 |
| CN104051398A (zh) * | 2013-03-11 | 2014-09-17 | Mds株式会社 | 引线框架、其制造方法以及包括引线框架的半导体封装件 |
| CN204857714U (zh) * | 2015-08-24 | 2015-12-09 | 四川金湾电子有限责任公司 | 一种新型引线框架 |
-
2016
- 2016-06-17 CN CN201610427150.XA patent/CN105931972A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071797A (zh) * | 2007-04-29 | 2007-11-14 | 江苏长电科技股份有限公司 | 改善半导体塑料封装体内元器件分层的有效封装方法 |
| CN201069770Y (zh) * | 2007-05-25 | 2008-06-04 | 宁波康强电子股份有限公司 | 三极管引线框架 |
| CN201084728Y (zh) * | 2007-08-28 | 2008-07-09 | 捷敏电子（上海）有限公司 | 半导体引线框架 |
| CN102349153A (zh) * | 2009-03-12 | 2012-02-08 | Lg伊诺特有限公司 | 引线框架及其制造方法 |
| CN101866901A (zh) * | 2009-04-09 | 2010-10-20 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN201904328U (zh) * | 2010-12-02 | 2011-07-20 | 宁波康强电子股份有限公司 | 集成电路引线框架 |
| CN104051398A (zh) * | 2013-03-11 | 2014-09-17 | Mds株式会社 | 引线框架、其制造方法以及包括引线框架的半导体封装件 |
| CN204857714U (zh) * | 2015-08-24 | 2015-12-09 | 四川金湾电子有限责任公司 | 一种新型引线框架 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114121694A (zh) * | 2021-11-19 | 2022-03-01 | 深圳市鼎华芯泰科技有限公司 | 一种改善ic封装密封性的封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103022321B (zh) | 一种chip-led的制作方法及chip-led | |
| CN106653977B (zh) | 一种倒装芯片封装结构及成型方法 | |
| CN104112730A (zh) | 智能功率模块及其制造方法 | |
| CN102610585B (zh) | 一种封装硅芯片的方法及其形成的电子元件 | |
| CN105931972A (zh) | 半导体框架的内引线分层制作方法 | |
| CN104576407B (zh) | 一种引线框架管脚端面镀锡的封装方法及封装结构 | |
| CN104254190B (zh) | 电路板的制作方法 | |
| CN104392941B (zh) | 形成倒装芯片半导体封装的方法 | |
| TW201401399A (zh) | 封裝體及其形成方法 | |
| CN103826386A (zh) | 电子电路及其制造方法以及电子部件 | |
| CN104254202B (zh) | 具有内埋电子元件的电路板及其制作方法 | |
| CN204905252U (zh) | 整流器件 | |
| CN205944077U (zh) | 一种半导体器件 | |
| CN105355567B (zh) | 双面蚀刻水滴凸点式封装结构及其工艺方法 | |
| CN106098649A (zh) | 大功率贴片元件及其加工工装、制作方法 | |
| CN101399246A (zh) | 封装基板结构及其制法 | |
| CN203312284U (zh) | 智能功率模块 | |
| CN201681829U (zh) | 一种通过镀镍键合铜丝连接的半导体封装件 | |
| CN105206594B (zh) | 单面蚀刻水滴凸点式封装结构及其工艺方法 | |
| CN108364920A (zh) | 倒装芯片组件、倒装芯片封装结构及制备方法 | |
| CN108110459B (zh) | 一种大功率ipm模块端子连接结构 | |
| CN105609483A (zh) | 共阳极肖特基半导体的封装工艺 | |
| CN105097742B (zh) | 引线键合结构及引线键合方法 | |
| CN102142421B (zh) | 免用焊料的金属柱芯片连接构造 | |
| CN103887183B (zh) | 金/硅共晶芯片焊接方法及晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160907 |