CN104051398A - 引线框架、其制造方法以及包括引线框架的半导体封装件 - Google Patents

引线框架、其制造方法以及包括引线框架的半导体封装件 Download PDF

Info

Publication number
CN104051398A
CN104051398A CN201310728495.5A CN201310728495A CN104051398A CN 104051398 A CN104051398 A CN 104051398A CN 201310728495 A CN201310728495 A CN 201310728495A CN 104051398 A CN104051398 A CN 104051398A
Authority
CN
China
Prior art keywords
layer
lead frame
coating
ground floor
basis material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310728495.5A
Other languages
English (en)
Inventor
申东逸
裴仁燮
朴世喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haesung DS Co Ltd
Original Assignee
Haesung DS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haesung DS Co Ltd filed Critical Haesung DS Co Ltd
Publication of CN104051398A publication Critical patent/CN104051398A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

提供了一种引线框架、一种包括引线框架的半导体封装件以及一种制造引线框架的方法，所述引线框架包括形成在含有金属的基体材料的上表面和下表面上的多个镀层，其中，引线框架的上部的最上层镀层是含有银的镀银层，引线框架的下部的最下层镀层是含有金的镀金层。

Description

引线框架、其制造方法以及包括引线框架的半导体封装件
本申请要求于2013年3月11日提交到韩国知识产权局的第10-2013-0025742号韩国专利申请的优先权，该韩国专利申请的公开通过引用其全部内容被包含于此。
技术领域
与示例性实施例一致的设备和方法涉及一种引线框架、一种包括该引线框架的半导体封装件及一种制造引线框架的方法。
背景技术
引线框架用来将半导体芯片电连接到外部装置，引线框架还在结构上支撑半导体芯片。通过将半导体芯片附着到引线框架的上表面、使用结合线将半导体芯片结合到引线框架的上表面，然后利用成型树脂（mold resin）密封引线框架的上表面来制造半导体封装件。
按照这种方式制造的半导体封装件被安装在外部装置上。在这种情况下，通过在引线框架的下表面上设置焊球将半导体封装件连接到外部装置，例如，印刷电路板。
然而，在相关技术中，引线框架的两个表面层用由相同材料组成的镀层形成，从而引线框架的上表面和下表面具有相同的特性。
发明内容
一个或多个示例性实施例提供了一种上表面和下表面具有不同特性的引线框架、一种包括该引线框架的半导体封装件以及一种制造该引线框架的方法。
根据示例性实施例的一方面，提供了一种引线框架，所述引线框架包括形成在含有金属的基体材料的上表面和下表面上的多个镀层，其中，引线框架上部的最上层镀层是含有银的镀银层，引线框架下部的最下层镀层是含有金的镀金层。
所述多个镀层还可以包括：上部第一层和上部第二层，顺序地形成在基体材料的上表面与镀银层之间，其中，上部第一层含有镍，上部第二层含有钯；下部第一层和下部第二层，顺序地形成在基体材料的下表面与镀金层之间，其中，下部第一层含有镍，下部第二层含有钯。
所述引线框架还可以包括形成在上部第二层和镀银层之间的上部第三层，其中，上部第三层含有金。
所述引线框架还可以包括形成在下部第二层和镀金层之间的下部第三层，其中，下部第三层含有银。
基体材料的上表面和上部第一层的上表面中的至少一个表面形成为比基体材料的下表面和下部第一层的下表面中的至少一个表面粗糙。
根据另一示例性实施例的一方面，提供了一种半导体封装件，所述半导体封装件包括：上述引线框架，所述引线框架还包括芯片焊盘和引线部分；半导体芯片，对应于芯片焊盘接触镀银层；至少一条结合线，连接到半导体芯片以及连接到与引线部分对应的镀银层。
所述多个镀层还可以包括：上部第一层和上部第二层，顺序地形成在基体材料的上表面与镀银层之间，其中，上部第一层含有镍，上部第二层含有钯；下部第一层和下部第二层，顺序地形成在基体材料的下表面与镀金层之间，其中，下部第一层含有镍，下部第二层含有钯。
所述半导体封装件还可以包括形成在上部第二层和镀银层之间的上部第三层，其中，上部第三层含有金。
所述半导体封装件还可以包括形成在下部第二层和镀金层之间的下部第三层，其中，下部第三层含有银。
基体材料的上表面和上部第一层的上表面中的至少一个表面形成为比基体材料的下表面和下部第一层的下表面中的至少一个表面粗糙。
所述半导体封装件还可以包括覆盖半导体芯片、结合线和镀银层的成型树脂。
根据另一示例性实施例的一方面，提供了一种制造引线框架的方法，所述方法包括：准备含有金属的基体材料；在使基体材料顺序地经过多个镀覆室的同时在基体材料的上表面和下表面上形成多个镀层，其中，所述多个镀覆室包括第一选择镀覆室和第二选择镀覆室，其中，在第一选择镀覆室中，在基体材料的上表面上形成含有银的镀银层，其中，在第二选择镀覆室中，在基体材料的下表面上形成含有金的镀金层。
形成多个镀层的步骤可以包括：在镀镍室中分别在基体材料的上表面上和基体材料的下表面上同时形成上部第一层和下部第一层，其中，上部第一层和下部第一层含有镍；在镀钯室中分别在上部第一层的上表面上和下部第一层的下表面上同时形成上部第二层和下部第二层，其中，上部第二层和下部第二层含有钯。
所述方法还可以包括在镀金室中在上部第二层和镀银层之间形成上部第三层，其中，上部第三层含有金。
所述方法还可以包括在镀银室中在下部第二层和镀金层之间形成下部第三层，其中，下部第三层含有银。
在上述方法中，基体材料的上表面和上部第一层的上表面中的至少一个表面可以形成为比基体材料的下表面和下部第一层的下表面中的至少一个表面粗糙。
形成镀银层的步骤可以包括，通过包括在第一选择镀覆室中的第一遮蔽带遮蔽形成在基体材料的下表面上的最下层镀层的下表面，并且在形成在基体材料的上表面上的最上层镀层的上表面上形成镀银层，形成镀金层的步骤可以包括，通过包括在第二选择镀覆室中的第二遮蔽带遮蔽形成在基体材料的上表面上的最上层镀层的上表面，并且在形成在基体材料的下表面上的最下层镀层的下表面上形成镀金层。
第一遮蔽带和第二遮蔽带可以在一组驱动辊的作用下沿一个方向旋转。
引线框架可以直接接触第一遮蔽带和第二遮蔽带，并可以通过第一遮蔽带的旋转力和第二遮蔽带的旋转力沿所述一个方向移动。
可以在引线框架的直立状态下执行形成镀银层的步骤和形成镀金层的步骤，从而引线框架的上表面或下表面的平面矢量与重力的方向相交。
根据上述实施例，引线框架的上表面和下表面具有不同的特性。为此，将含有不同材料的镀层形成为引线框架的最上层的表面层和最下层的表面层。
详细地说，引线框架上部的最外层镀层形成为含有银。因此，引线框架相对于结合线和成型树脂的粘合强度增强，而在芯片附着工艺期间有效地抑制环氧树脂流迹（EBO）现象。
引线框架下部的最外层镀层形成为含有金。因此，防止引线框架的褪色，改善焊料润湿性和可焊性，并且增强抗渗透性。结果，提高了引线框架的安装可靠性。
附图说明
通过参照附图对示例性实施例进行详细描述，上述和其它方面将变得更加明显，在附图中：
图1是根据示例性实施例的通过使用引线框架制造的半导体封装件的示意性剖视图；
图2是根据示例性实施例的引线框架的平面图；
图3是根据示例性实施例的引线框架的一部分的截面图；
图4是根据另一示例性实施例的引线框架的一部分的截面图；
图5是根据另一示例性实施例的引线框架的一部分的截面图；
图6是根据另一示例性实施例的引线框架的一部分的截面图；
图7是根据另一示例性实施例的引线框架的一部分的截面图；
图8示出了根据对比例和示例性实施例的引线框架的环氧树脂流迹（EBO）测试结果；
图9A和图9B是示出了根据示例性实施例的引线框架的褪色结果的示图；
图10是示出了根据示例性实施例的制造引线框架的方法的示意性框图；
图11到图15是示出了根据示例性实施例的图10中的Ⅰ、Ⅱ、Ⅲ、Ⅳ、Ⅴ部分的处理状态的示意性截面图；
图16是根据示例性实施例的在图10的方法中所使用的选择镀覆室的示意性透视图；
图17是根据示例性实施例的图16中的选择镀覆室的示意性平面图。
具体实施方式
现在，将参照附图更加全面地描述发明构思，示例性实施例在附图中示出。
在附图中，为了清楚的解释，简单地描绘或者不描绘与示例性实施例不相关的部分，简单地描述或省略了与示例性实施例不相关的部分。另外，为了清晰起见，可能会夸大层和区域的厚度和面积。
在整个说明书中，相同的标号用于相同或相似的元件。可以在说明书中使用术语“第一”、“第二”、“第三”等来描述不同的元件，但是这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开来。当层、膜、区域或面板被称作在另一元件“上”时，它可以是直接位于另一层或基板上，或者也可以存在中间层。
在本说明书中，“上表面”和“下表面”或者“上部”和“下部”表示相对的概念，基于重力的方向位于相对上侧的表面或部分被称作“上表面”或者“上部”。另外，基于重力的方向位于相对下侧的表面或部分被称作“下表面”或者“下部”。在每幅图中，重力的方向被标记为“D1”。
在本说明书中，在制造引线框架的过程中使用的术语“堆叠主体”指的是至少一个镀层形成在基体材料上的金属板。在完成堆叠主体的镀覆的情况下，引线框架的制造完成。
图1是根据示例性实施例的通过使用引线框架制造的半导体封装件1000的示意性剖视图。
根据实施例的半导体封装件1000包括引线框架101、附着到引线框架101的半导体芯片200、用于将半导体芯片200与引线框架101连接的结合线300以及用于覆盖并包封结合线300、半导体芯片200和引线框架101的上表面的成型树脂400。
首先，描述包括在半导体封装件1000中的引线框架101。
图2是根据示例性实施例的引线框架101的平面图。
参照图2，引线框架101包括芯片焊盘（die pad）11和引线部分12。图1中的半导体芯片200附着在引线框架101的与芯片焊盘11对应的上表面上。引线部分12包括多条引线，对应于引线的引线框架101的上表面通过图1中的结合线300连接到半导体芯片200。虽然未示出，但是对应于引线的引线框架101的下表面可以通过焊球（未示出）连接到外部装置（未示出）。
从图1中的半导体芯片200输出的电信号可以通过引线部分12传输到外部装置，从外部装置输入到引线部分12的电信号可以被传输到图1中的半导体芯片200。
图3是根据示例性实施例的引线框架101的一部分的截面图。
参照图3，引线框架101包括基体材料10和形成在基体材料10的上表面上和下表面上的多个镀层。
在引线框架101中，最上层的镀层由与最下层的镀层的材料不同的材料形成。例如，引线框架101的最上层的镀层是含有银（Ag）的镀银层32。然而，引线框架101的最下层的镀层是含有金（Au）的镀金层35。
基体材料10是在其上形成多个镀层的基体材料，并且由金属板形成。基体材料10包括用于平放式地支撑多个镀层的刚性材料。然而，基体材料10可以根据用户的需要包括可弯曲的柔性材料。例如，基体材料10可以包括铜（Cu）或Cu合金。如图3中所示，基体材料10的上下表面可以形成为是光滑的。
然而，本发明构思不限于此。引线框架101的上下表面可以具有不同的特性。如图4中所示，基体材料10的上表面可以形成为是粗糙的。图4是根据另一示例性实施例的引线框架102的一部分的截面图。为了使基体材料10的上表面如图4中所示形成为是粗糙的，可以对基体材料10的上表面执行机械或化学表面处理、等离子体处理或电解抛光处理。
在基体材料10的上表面形成为是粗糙的情况下，基体材料10的上表面的粗糙度被反映在顺序地形成在基体材料10的上表面上的第一层1a、第二层2a和镀银层32中，因此第一层1a的表面、第二层2a的表面和镀银层32的表面被形成为是粗糙的。因此，顺序地形成在基体材料10的上表面上的第一层1a、第二层2a和镀银层32中的每个之间的粘合强度可以提高。
如上所述，为了制造如图1中所示的半导体封装件1000，图1中的结合线300结合到引线框架101的上表面，图1中的半导体芯片200附着到引线框架101的上表面，图1中的成型树脂400应紧密地粘合到引线框架101的上表面。
在图4中的引线框架102中，由于引线框架102的上表面的粗糙度，使得镀银层32的接触面积比图3中的引线框架101的镀银层32的接触面积大，因此，图1中的结合到镀银层32的结合线300的结合强度可以进一步提高。另外，为了将图1的半导体芯片200附着在镀银层32上而涂覆的环氧树脂的粘合强度以及为了环氧胶合和密封而涂覆的成型树脂400的粘合强度可以被加强。
第一层1a和第一层1b分别形成在基体材料10的上表面上和基体材料10的下表面上。第一层1a和第一层1b可以由镍（Ni）或Ni合金形成。在第一层1a和第一层1b由Ni合金形成的情况下，可以将诸如钯（Pa）、铜（Cu）、钴（Co）、钼（Mo）、钌（Ru）、锡（Sn）、铟（In）、金（Au）和银（Ag）的金属中的至少一种金属添加到Ni中来制造Ni合金。优选但不必须的是，添加到Ni中的至少一种金属的原子百分数不超过总的Ni合金的大约40%。第一层1a和第一层1b的厚度优选地但不必须形成为大约0.05μm到大约1μm。如果第一层1a和第一层1b均具有上述材料和厚度，则将镀层粘合为形成在第一层1a上方的粘合力以及将镀层粘合为形成在第一层1b下方的粘合力可以增加。
第一层1a和第一层1b分别防止用作基体材料10的Cu或Cu合金扩散到第二层2a和第二层2b中并防止用作基体材料10的Cu或Cu合金生成氧化铜或硫化铜。第一层1a和第一层1b的表面可以形成为如图3中所示的是光滑的。然而，如上面参照图4所描述的，由于基体材料10的上表面的粗糙度，使得第一层1a的表面可以形成为是粗糙的。
然而，本发明构思不限于此。引线框架的上下表面具有不同的特性。如图5中所示，基体材料10的上表面可以形成为是光滑的，而第一层1a的上表面可以形成为是粗糙的。已经参照图4中的引线框架102描述了这种情形的效果，因此下面不再重复描述。
图5是根据另一示例性实施例的引线框架103的一部分的截面图。
在图5中的引线框架103中，第一层1a可以包括镀镍层和较粗糙镀镍层。镀镍层包括镍或镍合金，并且具有光滑的表面。较粗糙镀镍层包括镍或镍合金，并且具有粗糙的表面。
总地来讲，较粗糙镀镍层的表面粗糙度（Ra）可以为大约0.1μm到大约0.5μm。如果较粗糙镀镍层的Ra小于0.1μm，则较粗糙镀镍层的表面的凹凸程度太小，因此，顺序地形成在较粗糙镀镍层上的镀层的平坦度进一步降低。因此，在镀层和稍后形成的成型树脂（例如，图1中的成型树脂400）之间的粘合强度会劣化。另一方面，如果较粗糙镀镍层的Ra大于0.5μm，则较粗糙镀镍层不稳定，并因此发生较粗糙镀镍层的一部分剥落的剥离现象或脱落现象。
第一层1a可以包括具有顺序地形成在基体材料10的上表面上的镀镍层和较粗糙镀镍层的结构，或者可以包括具有顺序地形成在基体材料10的上表面上的较粗糙镀镍层和镀镍层的结构。另外，第一层1a可以包括具有顺序地形成在基体材料10的上表面上的第一镀镍层、较粗糙镀镍层和第二镀镍层的结构，或者可以包括仅具有形成在基体材料10的上表面上的较粗糙镀镍层的结构。
通过使用在30g/L的硫酸镍、30g/L的硫酸铵、50g/L的硫酸钠、20g/L的氯化钠和25g/L的硼酸的基础上形成的化学试剂，并施加10安培每一百平方厘米（ASD：安培/100cm2）或更大的相对高的电流密度来通过快速生长形成具有粗糙表面的较粗糙镀镍层。镀镍层可以通过使用施加与较粗糙镀镍层所施加的电流密度相比相对低的电流密度的低速电解镀覆方法来形成。
当镀镍层和较粗糙镀镍层由相同的材料形成时，镀镍层和较粗糙镀镍层之间的粘合强度优异。另外，镀镍层和较粗糙镀镍层的制造过程简单，因此，可以快速形成第一层1a。然而，本发明构思不限于此，镀镍层和较粗糙镀镍层可以由不同的材料形成。
第二层2a形成在第一层1a上，第二层2b形成在第一层1b下方。第二层2a和第二层2b可以由Pd或Pd合金形成。如果第二层2a和第二层2b由Pd合金形成，则可以将诸如Ni、Cu、Co、Mo、Sn、In、Au和Ag的金属中的至少一种金属添加到Pd中来形成Pd合金。添加到Pd的所述至少一种金属的原子百分比优选地但不是必须地不超过总的Pd合金的大约40%。第二层2a和第二层2b的厚度优选地但不是必须地形成为大约0.002μm到大约0.03μm。如果第二层2a和第二层2b的厚度相对大，则由于高熔点导致焊球的可焊性劣化。因此，为了防止可焊性的劣化，第二层2a和第二层2b形成为具有大约0.002μm到大约0.03μm范围的厚度。
第二层2a和第二层2b防止诸如用作第一层1a和第一层1b的材料之类的材料扩散到引线框架101的表面。第二层2a的表面和第二层2b的表面可以如图3中所示形成为是光滑的。然而，如上面参照图4所描述的，由于基体材料10的上表面的粗糙度，使得第二层2a的表面可以形成为是粗糙的。另外，如上面参照图5所描述的，由于第一层1a的上表面的粗糙度，使得第二层2a的表面可以形成为是粗糙的。
如上所述，引线框架101的最上层的镀层是含有银（Ag）的镀银层32。然而，引线框架101的最下层的镀层是含有金（Au）的镀金层35。
镀银层32形成在第二层2a上。镀银层32可以由Ag或Ag合金形成。如果镀银层32由Ag合金形成，则可以将诸如Ni、Cu、Co、Mo、Ru、Sn、In、Au和Pd的金属中的至少一种金属添加到Ag中以形成Ag合金。添加到Ag的所述至少一种金属的原子百分比优选地但不是必须地不超过总的Ag合金的大约40%。镀银层32的厚度优选地但不是必须地形成为大约0.005μm到大约0.5μm。如果镀银层32的厚度不在大约0.005μm到大约0.5μm的范围内，则结合线（例如，图1中的结合线300）的结合性能劣化。
镀银层32的表面可以如图3中所示形成为是光滑的。然而，如上面参照图4所描述的，由于基体材料10的上表面的粗糙度，使得镀银层32的表面可以形成为是粗糙的。另外，如上面参照图5所描述的，由于第一层1a的上表面的粗糙度，使得镀银层32的表面可以形成为是粗糙的。
镀金层35形成在第二层2b下方。镀金层35可以由Au或Au合金形成。如果镀金层35由Au合金形成，则可以将诸如Ni、Cu、Co、Mo、Ru、Sn、In、Ag和Pd的金属中的至少一种金属添加到Au中以制得Au合金。添加到Au中的至少一种金属的原子百分比优选地但不是必须地不超过总的Au合金的大约40%。镀金层35的厚度优选地但不是必须地形成为大约0.002μm到大约0.03μm。如果镀金层35的厚度小于大约0.002μm，则难以防止抗氧化性相对弱的第二层2a和第二层2b的氧化。如果镀金层35的厚度为大约0.03μm或更大，则经济可行性降低。因此，镀金层35形成为具有大约0.002μm到大约0.03μm的范围的厚度。
镀金层35的表面可以如图3中所示形成为是光滑的。
返回参照图1，半导体芯片200安装在引线框架101的上表面的对应于图2中的芯片焊盘11的部分上。详细地说，半导体芯片200通过含有环氧树脂的粘合材料附着到引线框架101的最外层的镀层的上表面，即，引线框架101的上部的最外层的镀层。在这种情况下，镀银层32防止或最小化环氧树脂流迹（EBO）现象。
就这一点而言，在通过使用环氧树脂附着半导体芯片200时发生EBO现象。具体地说，如果对表面执行粗糙化处理，则由于表面积的增加导致EBO现象严重发生。引线框架的上表面可以涂覆有抗EBO材料，以防止EBO现象。然而，EBO现象的效应的减小根据引线框架的最外层的镀层的上表面的材料变化。
图8示出了根据对比例的引线框架的EBO测试结果和根据当前实施例的引线框架的EBO测试结果。
在对比例中，当引线框架的最外层的镀层的上表面（即，最上层的表面层）是镀金层或镀钯层时，如图8中的对比例所示，EBO现象严重发生。例如，在实验1和实验2中，EBO现象测得的半径最大为0.7mm。图8中的对比例的情况示出了通过测量在下述情况下发生EBO现象的半径而获得的结果：引线框架的最上层的表面层是含有金合金的镀层、执行了粗糙化处理以及环氧树脂E滴落在涂覆有抗EBO材料的样品上。在对比例中，为了减少EBO现象，应有意地减小Ra或者应使用产生较少EBO现象的特定的粘合材料。
然而，如果图3中的引线框架的最上层的表面层像当前实施例中一样是镀银层32，则EBO现象如图8中的实施例中所示地快速减少或不发生。图8中的实施例的情况示出了通过测量在下述情况下发生EBO现象的半径而获得的结果：引线框架的最上层的表面层是含有银合金的镀层32、执行粗糙化处理以及环氧树脂E滴落在涂覆有抗EBO材料的样品上。
根据上述实施例，EBO现象可以减少，因此，可以改善半导体封装件1000的可靠性。
返回参照图1，含有Au或Cu的结合线300结合到在引线框架101的上表面中的与图2中的引线部分12对应的部分。结合线300应该牢固地结合到引线框架101，以免在信号传输期间发生断开。
根据上述实施例，由于与含有Au或Cu的结合线300相比，引线框架101的最上层的表面层是具有优异结合性能的含有Ag的镀银层32，因此包括引线框架101的半导体封装件产品的可靠性可以提高。另外，在图4的引线框架102和图5的引线框架103中，由于镀银层32被改良成粗糙的，所以镀银层32的表面积增加，因此，可以提高与结合线300的粘合力。
返回参照图1，在将半导体芯片200安装在引线框架101的上表面上并将结合线300结合到引线框架101之后，利用成型树脂400（诸如环氧树脂成型化合物）包封引线框架101的上表面，以覆盖引线框架101和结合线300。成型树脂400是与引线框架101的材料不同的异质树脂。因此，成型树脂400和引线框架101之间的粘合强度会劣化，并且外部空气会渗入，由此造成氧化。
然而，根据实施例，由于与环氧树脂成型化合物具有优异的粘合力的镀银层32设置在引线框架101的顶部，因此未发生这种问题。另外，由于引线框架101的上表面被改良为是粗糙的，因此引线框架101和成型树脂400彼此牢固地粘合，由此有效地执行包封。
引线框架101的下表面暴露于外部空气下直到它连接到外部装置。因此，引线框架101的下表面应该镀覆有具有优良耐蚀性、耐氧化性和耐褪色性的材料。
根据实施例，镀金层35设置在引线框架101的底部，并且与Ag和Pd相比，镀金层35具有高的耐蚀性和耐褪色性。
图9A和图9B是示出了根据实施例的引线框架的褪色结果的示图。图9A示出了引线框架101的最下层的表面层是镀金层35的情况。在图9A的情况下，表明未发生褪色。图9B是对比例并且示出了引线框架101的最下层的表面层是镀银层的情况。在图9B的情况下，表明发生了如“m”所指示的褪色。
多个焊球（未示出）设置在引线框架101的下表面上，以将引线框架101电连接到外部装置。多个焊球通过通孔线（未示出）电连接到结合线300，用来将图2中的引线部分12的上部电连接到引线部分12的下部。多个焊球可以将电信号传输到半导体芯片200或接收来自半导体芯片200的电信号。
如果引线框架101的最下层的表面层是镀银层，则容易产生迁移现象。在这种情况下，因迁移现象导致的桥形成在焊球之间，从而产生短路。然而，如果引线框架101的最下层的表面层由镀金层35形成，则几乎不产生迁移现象而产生短路。
另外，由于镀金层35具有优异的焊料润湿性和可焊性，因此当利用焊球将引线框架101连接到外部装置时，安装可靠性提高。
以此方式，引线框架101的最上层的表面层所需的沉积环境和质量特性与引线框架101的最下层的表面层所需的沉积环境和质量特性不同。因此，如果引线框架101最上层的表面层包括由与引线框架101的最下层的表面层的材料相同的材料形成的镀层，则发生一些问题。例如，如果引线框架101的最上层的表面层和最下层的表面层都包括镀银层，则引线框架101的耐褪色性和耐蚀性劣化并且容易产生迁移现象从而引起短路。另外，如果引线框架101的最上层的表面层和最下层的表面层都包括镀金层，则在引线框架101的上表面中发生EBO现象，并且结合线和成型树脂的粘合强度劣化。
然而，根据实施例，引线框架101的最上层的表面层包括可以增加相对于诸如环氧树脂、成型树脂和结合线的异质物质的粘合强度的镀银层32。引线框架101的最下层的表面层包括具有高的耐蚀性和耐褪色性并且在其中不会产生迁移现象的镀金层35。因此，引线框架101可以满足自身情况和所需质量。
图6是根据另一示例性实施例的引线框架104的一部分的截面图，图7是根据另一示例性实施例的引线框架105的一部分的截面图。
参照图6，引线框架104具有在图3的引线框架101中的第二层2a和镀银层32之间还包括由Au或Au合金形成的第一附加层31的结构。
参照图7，引线框架105具有在图3的引线框架101中的第二层2b和镀金层35之间还包括由Ag或Ag合金形成的第二附加层34的结构。
为了像在图4和图5中一样在图6的引线框架104和图7的引线框架105的上表面中反映粗糙度，可以将基体材料10的上表面和第一层1a的上表面改良成粗糙的。
图10是示出了根据示例性实施例的制造引线框架的方法的示意性框图。图11到图15是示出了图10中的Ⅰ、Ⅱ、Ⅲ、Ⅳ、Ⅴ部分的处理状态的示意性截面图。图16是示出了在图10中的方法中所使用的选择镀覆室的示意性透视图。图17是示出了图16中的选择镀覆室的示意性平面图。
参照图10，示意性地示出了用于制造图3中的引线框架101的步骤。在制造引线框架101时，通过顺序地放入室C1、C2、S1和S2并顺序地从室C1、C2、S1和S2取出来执行镀覆，由此提高产品良率并提供高的经济可行性。
首先，准备如图11所示的基体材料10。
将基体材料10放入作为镀镍室C1的室C1，在镀镍室C1中，如图12所示，分别在基体材料10的上表面和基体材料10的下表面上同时形成第一层1a和第一层1b。
可以通过使用电解镀覆方法形成第一层1a和第一层1b。例如，可以通过将基体材料10浸在含有镍离子的金属离子化学浴中并向金属离子化学浴施加高的电流密度，在短时间内通过电镀同时形成第一层1a和第一层1b。
接下来，将图12中的堆叠主体20放入到作为镀钯室C2的室C2，在镀钯室C2中，如图13所示，分别在第一层1a的上表面和第一层1b的下表面上同时形成包括Pd的第二层2a和第二层2b。
可以通过使用电解镀覆方法形成第二层2a和第二层2b。例如，通过将堆叠主体20浸在含有钯离子的金属离子化学浴中并向金属离子化学浴施加高的电流密度，可以在短时间内通过蒸镀同时形成第二层2a和第二层2b。
接下来，将图13中的堆叠主体30放入到作为第一选择镀覆S1的室S1，在第一选择镀覆室S1中，如图14所示，仅在第二层2a的上表面上形成含有Ag的镀银层32。
可以通过使用电解镀覆方法形成镀银层32。例如，通过将堆叠主体30浸在含有银离子的金属离子化学浴中并向金属离子化学浴施加高的电流密度，可以在短时间内通过蒸镀形成镀银层32。在这种情况下，第二层2b被遮蔽，以仅在第二层2a的上表面上形成镀银层32。下面参照图16和图17对细节进行描述。
接下来，将图14中的堆叠主体40放入到作为第二选择镀覆室S2的室S2，在第二选择镀覆室S2中，如图15所示，仅在第二层2b的下表面上形成含有Au的镀金层35。
可以通过使用电解镀覆方法形成镀金层35。例如，通过将堆叠主体40浸在含有金离子的金属离子化学浴中并向金属离子化学浴施加高的电流密度，可以在短时间内通过蒸镀形成镀金层35。在这种情况下，镀银层32被遮蔽，以仅在第二层2b的下表面上形成镀金层35。
第一选择镀覆室S1和第二选择镀覆室S2均不对放入的堆叠主体的两侧进行镀覆，而是仅对放入的堆叠主体的一侧进行镀覆。在下面，参照图16和图17描述第一选择镀覆室S1的结构。除了第二选择镀覆室S2和第一选择镀覆室S1对放入的同一堆叠主体的不同侧进行镀覆外，第二选择镀覆室S2具有与第一选择镀覆室S1相同的结构。
第一选择镀覆室S1包括遮蔽图13中的堆叠主体30的一侧的第一遮蔽带带550、使第一遮蔽带550沿一个方向（例如，沿顺时针方向）旋转的一组驱动辊511和512、使第一遮蔽带550接触图13中的堆叠主体30的一组接触辊（osculation roller）521、522和523以及容纳含有银离子的金属离子溶液的镀覆浴570。
为了执行镀覆，图13中的堆叠主体30被直立地放入第一选择镀覆室S1中以及从第一选择镀覆室S1直立地取出。详细地说，为了执行镀覆，图13中的堆叠主体30在下述状态下被运送到第一选择镀覆室S1中并从第一选择镀覆室S1返回：图13中的堆叠主体30的上表面或下表面的平面矢量与重力的方向D1相交，例如，与重力的方向D1垂直。在图13中的堆叠主体30在其处于直立状态下被处理的情况下，与堆叠主体20在其处于平放状态下被处理的情况相比，遮蔽操作稳定执行。因此，第一选择镀覆室S1适于仅对图13中的堆叠主体30的一侧进行镀覆。
第一遮蔽带550遮蔽作为图13中的堆叠主体30的底层的第二层2b。即，第一遮蔽带550的外表面接触堆叠主体30的第二层2b的下表面，从而不使第二层2b的下表面暴露于金属离子溶液。
第一遮蔽带550在一组驱动辊511和512的作用下沿一个方向旋转。图13中的堆叠主体30凭借一组接触辊521、522和523保持与第一遮蔽带550的接触。
另外，图13中的堆叠主体30的诸如运送和返回的移动通过第一遮蔽带550的旋转力来执行。由于堆叠主体30凭借一组接触辊521、522和523直接接触第一遮蔽带550，因此第一遮蔽带550的旋转力可以被传递到堆叠主体30，从而堆叠主体30可以沿第一遮蔽带550的旋转方向被运送到例如右侧。
以此方式，根据当前实施例，图13中的堆叠主体30在第一遮蔽带550的作用下移动，而不需要用于使堆叠主体30移动的动力设备。因此，不需要使堆叠主体30的移动速度和第一遮蔽带550的旋转速度同步，并且不需要用于使堆叠主体30移动的驱动工具。
在当前实施例中，形成镀金层35和镀银层32的顺序不限于上述顺序，可以首先形成镀金层35和镀银层32中的任意一个。
为了形成如图6中所示的引线框架104，应在镀钯室C2之后设置第二选择镀覆室S2，并且应在第二选择镀覆室S2之后设置第一选择镀覆室S1。在第二选择镀覆室S2中，应在第二层2a的上表面和第二层2b的下表面上都形成镀金层，而无需使用对应于第一遮蔽带的第二遮蔽带（未示出）。
为了形成如图7中所示的引线框架105，应在镀钯室C2之后连续地设置第一选择镀覆室S1和第二选择镀覆室S2，如图10中所示。然而，在第一选择镀覆室S1中，应在第二层2a的上表面和第二层2b的下表面上都形成镀金层，而无需使用第一遮蔽带550。
虽然在图10中未示出，但是为了制造如图4中所示的引线框架102，准备基体材料10的步骤还可以包括将基体材料10的上表面形成为是粗糙的。另外，为了制造如图5中所示的引线框架103，将第一层1a的表面形成为是粗糙的步骤可以在镀镍室C1中执行。
尽管已经参照发明构思的示例性实施例具体地示出并描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以在此在形式和细节上进行各种改变。示例性实施例应该仅以描述性意义进行考虑，而不出于限制的目的。因此，本发明构思的范围不受这里具体实施方式的限定，而是受权利要求的限定，并且在该范围内的所有差异将被解释为被包括在本发明构思内。

Claims (20)

1.一种引线框架，所述引线框架包括形成在含有金属的基体材料的上表面和下表面上的多个镀层，
其中，所述多个镀层中的设置在引线框架的上部上的最上层镀层是含有银的镀银层，而所述多个镀层中的设置在引线框架的下部上的最下层镀层是含有金的镀金层。
2.如权利要求1所述的引线框架，其中，所述多个镀层还包括：
上部第一层和上部第二层，顺序地形成在基体材料的上表面与镀银层之间，其中，上部第一层含有镍，上部第二层含有钯；
下部第一层和下部第二层，顺序地形成在基体材料的下表面与镀金层之间，其中，下部第一层含有镍，下部第二层含有钯。
3.如权利要求2所述的引线框架，所述引线框架还包括形成在上部第二层和镀银层之间的上部第三层，其中，上部第三层含有金。
4.如权利要求2所述的引线框架，所述引线框架还包括形成在下部第二层和镀金层之间的下部第三层，其中，下部第三层含有银。
5.如权利要求2所述的引线框架，其中，基体材料的上表面和上部第一层的上表面中的至少一个表面形成为比基体材料的下表面和下部第一层的下表面中的至少一个表面粗糙。
6.一种半导体封装件，所述半导体封装件包括：
如权利要求1所述的引线框架，所述引线框架还包括芯片焊盘和引线部分；
半导体芯片，对应于芯片焊盘接触镀银层；
至少一条结合线，连接到半导体芯片以及连接到与引线部分对应的镀银层。
7.如权利要求6所述的半导体封装件，其中，所述多个镀层还包括：
上部第一层和上部第二层，顺序地形成在基体材料的上表面与镀银层之间，其中，上部第一层含有镍，上部第二层含有钯；
下部第一层和下部第二层，顺序地形成在基体材料的下表面与镀金层之间，其中，下部第一层含有镍，下部第二层含有钯。
8.如权利要求7所述的半导体封装件，其中，所述引线框架还包括形成在上部第二层和镀银层之间的上部第三层，其中，上部第三层含有金。
9.如权利要求7所述的半导体封装件，其中，所述引线框架还包括形成在下部第二层和镀金层之间的下部第三层，其中，下部第三层含有银。
10.如权利要求7所述的半导体封装件，其中，基体材料的上表面和上部第一层的上表面中的至少一个表面形成为比基体材料的下表面和下部第一层的下表面中的至少一个表面粗糙。
11.如权利要求6所述的半导体封装件，所述半导体封装件还包括成型树脂，所述成型树脂覆盖半导体芯片、结合线和镀银层。
12.一种制造引线框架的方法，所述方法包括：
准备含有金属的基体材料；
在使基体材料顺序地经过多个镀覆室的同时在基体材料的上表面上和下表面上形成多个镀层，
其中，所述多个镀覆室包括第一选择镀覆室和第二选择镀覆室，
其中，在第一选择镀覆室中，在基体材料的上表面上形成含有银的镀银层，
其中，在第二选择镀覆室中，在基体材料的下表面上形成含有金的镀金层。
13.如权利要求12所述的方法，其中，形成多个镀层的步骤包括：
在镀镍室中分别在基体材料的上表面和基体材料的下表面上同时形成上部第一层和下部第一层，其中，上部第一层和下部第一层含有镍；
在镀钯室中分别在上部第一层的上表面和下部第一层的下表面上同时形成上部第二层和下部第二层，其中，上部第二层和下部第二层含有钯。
14.如权利要求13所述的方法，其中，所述方法还包括在镀金室中在上部第二层和镀银层之间形成上部第三层，
其中，上部第三层含有金。
15.如权利要求13所述的方法，其中，所述方法还包括在镀银室中在下部第二层和镀金层之间形成下部第三层，
其中，下部第三层含有银。
16.如权利要求12所述的方法，其中，基体材料的上表面和上部第一层的上表面中的至少一个表面形成为比基体材料的下表面和下部第一层的下表面中的至少一个表面粗糙。
17.如权利要求12所述的方法，其中，形成镀银层的步骤包括：通过包括在第一选择镀覆室中的第一遮蔽带遮蔽形成在基体材料的下表面上的最下层镀层的下表面，并且在形成在基体材料的上表面上的最上层镀层的上表面上形成镀银层，
形成镀金层的步骤包括：通过包括在第二选择镀覆室中的第二遮蔽带遮蔽形成在基体材料的上表面上的最上层镀层的上表面，并且在形成在基体材料的下表面上的最下层镀层的下表面上形成镀金层。
18.如权利要求17所述的方法，其中，第一遮蔽带和第二遮蔽带在一组驱动辊的作用下沿一个方向旋转。
19.如权利要求18所述的方法，其中，引线框架直接接触第一遮蔽带和第二遮蔽带，并通过第一遮蔽带的旋转力和第二遮蔽带的旋转力沿所述一个方向移动。
20.如权利要求18所述的方法，其中，在引线框架的直立状态下执行形成镀银层的步骤和形成镀金层的步骤，从而引线框架的上表面或下表面的平面矢量与重力的方向相交。
CN201310728495.5A 2013-03-11 2013-12-25 引线框架、其制造方法以及包括引线框架的半导体封装件 Pending CN104051398A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0025742 2013-03-11
KR1020130025742A KR101802851B1 (ko) 2013-03-11 2013-03-11 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법

Publications (1)

Publication Number Publication Date
CN104051398A true CN104051398A (zh) 2014-09-17

Family

ID=51486843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310728495.5A Pending CN104051398A (zh) 2013-03-11 2013-12-25 引线框架、其制造方法以及包括引线框架的半导体封装件

Country Status (4)

Country Link
US (1) US9171789B2 (zh)
KR (1) KR101802851B1 (zh)
CN (1) CN104051398A (zh)
MY (1) MY165666A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931972A (zh) * 2016-06-17 2016-09-07 泰兴市永志电子器件有限公司 半导体框架的内引线分层制作方法
CN106400070A (zh) * 2016-11-03 2017-02-15 宁波埃斯科光电有限公司 一种铁基材引线框架局部镀银的电镀方法
CN107557827A (zh) * 2017-08-29 2018-01-09 群茂国际贸易（上海）有限公司 选择性电镀rfid天线镀金层的导电掩模和导电掩模组
CN111785701A (zh) * 2020-07-24 2020-10-16 宁波康强电子股份有限公司 一种预电镀镍钯金引线框架及其制备方法
CN111863764A (zh) * 2020-07-24 2020-10-30 宁波康强电子股份有限公司 一种预电镀引线框架及其制备方法
CN112151489A (zh) * 2020-09-01 2020-12-29 通富微电子股份有限公司技术研发分公司 引线框架、引线框架的形成方法及引线框架封装体
TWI820313B (zh) * 2019-03-22 2023-11-01 日商大口電材股份有限公司 導線架
TWI826671B (zh) * 2019-03-28 2023-12-21 長華科技股份有限公司 半導體元件搭載用零件、引線框和半導體元件搭載用基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575671B (zh) * 2014-02-14 2017-03-21 南茂科技股份有限公司 半導體封裝及其方法
US10727085B2 (en) * 2015-12-30 2020-07-28 Texas Instruments Incorporated Printed adhesion deposition to mitigate integrated circuit package delamination
JP2022133486A (ja) * 2019-07-30 2022-09-14 株式会社デンソー 半導体パッケージおよび半導体装置
KR20210092073A (ko) 2020-01-15 2021-07-23 해성디에스 주식회사 회로기판의 제조 방법
KR102689528B1 (ko) * 2022-07-11 2024-07-30 해성디에스 주식회사 반도체 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
JPH0714962A (ja) * 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
TW448204B (en) * 1997-04-09 2001-08-01 Jeng Wu Shuen A method for catalytic depolymerization of polyethylene terephthalate
KR100371567B1 (ko) 2000-12-08 2003-02-07 삼성테크윈 주식회사 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
WO2004064154A1 (en) * 2003-01-16 2004-07-29 Matsushita Electric Industrial Co., Ltd. Lead frame for a semiconductor device
KR100673951B1 (ko) 2004-06-23 2007-01-24 삼성테크윈 주식회사 반도체 팩키지용 리드 프레임
KR100819800B1 (ko) 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
US7256481B2 (en) 2005-11-30 2007-08-14 Texas Instruments Incorporated Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
KR20100050640A (ko) 2008-11-06 2010-05-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
JP2011014890A (ja) * 2009-06-02 2011-01-20 Mitsubishi Chemicals Corp 金属基板及び光源装置
JP5762081B2 (ja) * 2011-03-29 2015-08-12 新光電気工業株式会社 リードフレーム及び半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931972A (zh) * 2016-06-17 2016-09-07 泰兴市永志电子器件有限公司 半导体框架的内引线分层制作方法
CN106400070A (zh) * 2016-11-03 2017-02-15 宁波埃斯科光电有限公司 一种铁基材引线框架局部镀银的电镀方法
CN107557827A (zh) * 2017-08-29 2018-01-09 群茂国际贸易（上海）有限公司 选择性电镀rfid天线镀金层的导电掩模和导电掩模组
CN107557827B (zh) * 2017-08-29 2019-10-22 群茂国际贸易（上海）有限公司 选择性电镀rfid天线镀金层的导电掩模和导电掩模组
TWI820313B (zh) * 2019-03-22 2023-11-01 日商大口電材股份有限公司 導線架
TWI826671B (zh) * 2019-03-28 2023-12-21 長華科技股份有限公司 半導體元件搭載用零件、引線框和半導體元件搭載用基板
CN111785701A (zh) * 2020-07-24 2020-10-16 宁波康强电子股份有限公司 一种预电镀镍钯金引线框架及其制备方法
CN111863764A (zh) * 2020-07-24 2020-10-30 宁波康强电子股份有限公司 一种预电镀引线框架及其制备方法
CN112151489A (zh) * 2020-09-01 2020-12-29 通富微电子股份有限公司技术研发分公司 引线框架、引线框架的形成方法及引线框架封装体

Also Published As

Publication number Publication date
MY165666A (en) 2018-04-18
KR20140111506A (ko) 2014-09-19
US9171789B2 (en) 2015-10-27
KR101802851B1 (ko) 2017-11-29
US20140252580A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
CN104051398A (zh) 引线框架、其制造方法以及包括引线框架的半导体封装件
CN207781575U (zh) 经封装的电子装置
CN102349153B (zh) 引线框架及其制造方法
CN103377957B (zh) 芯片封装及形成芯片封装的方法
CN209626210U (zh) 半导体器件和集成电路系统
US7459345B2 (en) Packaging method for an electronic element
CN102723284B (zh) 芯片正装单面三维线路先蚀后封制造方法及其封装结构
US9171741B2 (en) Packaging substrate and fabrication method thereof
JP6414669B2 (ja) リードフレーム及びその製造方法
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
CN103988301B (zh) 引线框架和使用该引线框架制造的半导体封装件
CN100392850C (zh) 一种引线框架以及具有所述引线框架的半导体器件
CN111278232A (zh) Pcb板多种表面处理工艺
CN107342354B (zh) 一种ic封装工艺
CN103596358A (zh) Smt加法高密度封装多层线路板结构及其制作方法
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
CN105355567A (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法
CN109714903A (zh) 一种ic载板表面处理方法
CN201336772Y (zh) 多层布线板
CN203608451U (zh) Smt加法高密度封装多层线路板结构
KR20130061516A (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
KR102623540B1 (ko) 반도체 패키지 기판, 이를 포함하는 반도체 패키지, 및 반도체 패키지 기판의 제조방법
CN209843700U (zh) 高密着性导线架
CN102856291B (zh) 多芯片正装先蚀刻后封装无基岛封装结构及其制造方法
CN102723292B (zh) 芯片倒装双面三维线路先蚀后封制造方法及其封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: Gyeongnam Changwon City, South Korea

Applicant after: Marine origin Supreme Being Ace Co., Ltd.

Address before: Gyeongnam Changwon City, South Korea

Applicant before: MDS Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM:

Free format text: CORRECT: APPLICANT; FROM: MDS CO., LTD. TO: HAICHEDIACE CO., LTD.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140917