KR101802851B1 - 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법 - Google Patents

리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법 Download PDF

Info

Publication number
KR101802851B1
KR101802851B1 KR1020130025742A KR20130025742A KR101802851B1 KR 101802851 B1 KR101802851 B1 KR 101802851B1 KR 1020130025742 A KR1020130025742 A KR 1020130025742A KR 20130025742 A KR20130025742 A KR 20130025742A KR 101802851 B1 KR101802851 B1 KR 101802851B1
Authority
KR
South Korea
Prior art keywords
layer
plating
base material
lead frame
silver
Prior art date
Application number
KR1020130025742A
Other languages
English (en)
Other versions
KR20140111506A (ko
Inventor
신동일
배인섭
박세철
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020130025742A priority Critical patent/KR101802851B1/ko
Priority to US13/958,980 priority patent/US9171789B2/en
Priority to MYPI2013003671A priority patent/MY165666A/en
Priority to CN201310728495.5A priority patent/CN104051398A/zh
Publication of KR20140111506A publication Critical patent/KR20140111506A/ko
Application granted granted Critical
Publication of KR101802851B1 publication Critical patent/KR101802851B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 금속의 기저 소재의 상면 및 하면에 형성된 복수의 도금층들을 포함하는 리드 프레임에 있어서, 상기 리드 프레임의 상부의 최외곽 도금층은 은을 포함하는 은 도금층이며, 상기 리드 프레임의 하부의 최외곽 도금층은 금을 포함하는 금 도금층인, 리드 프레임을 제공한다.

Description

리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법 {Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame}
본 발명의 일 실시예는 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법에 관한 것이다.
리드 프레임(lead frame)은 반도체 칩을 외부 장치와 전기적으로 연결시켜줄 뿐만 아니라 반도체 칩(chip)을 지지해주는 역할을 한다. 반도체 칩을 리드 프레임의 상면에 접착하고, 본딩 와이어(bonding wire)를 이용하여 반도체 칩을 리드 프레임의 상면을 본딩한 후 몰드(mold) 수지로 리드 프레임의 상면을 밀봉함으로써, 반도체 패키지(semiconductor package)가 제조된다. 한편, 이렇게 제조된 반도체 패키지는 외부 장치에 실장되는데 이 때 리드 프레임의 하면에 솔더 볼(solder ball)을 배치하여 외부 장치, 예를 들어 인쇄 회로 기판(Printed circuit board),과 연결한다.
이와 같이 리드 프레임의 상면에는 반도체 칩을 접착하기 위한 접착 물질의 블리드 아웃(bleed out) 현상이 방지하고, 와이어의 본딩성이 좋으며, 몰드 수지와 접합력이 좋은 재료로 이루어진 도금층이 최외곽에 형성되어야 한다.
또한, 리드 프레임의 하면은 외부 장치에 실장되기 전까지 외부에 노출되므로 내변색성, 내식성 및 내산화성이 좋은 재료로 이루어진 도금층이 형성되어야 한다.
그런데, 종래에는 리드 프레임의 양면을 동일한 재료로 이루어진 도금층으로 형성하게 된다. 따라서, 리드 프레임의 상면 및 하면이 동일한 특성을 가져 상기 조건을 모두 만족할 수 없는 문제가 있다.
본 발명의 실시예는 상면 및 하면이 서로 다른 특성을 가지는 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위한 본 발명의 일실시예는, 금속의 기저 소재의 상면 및 하면에 형성된 복수의 도금층들을 포함하는 리드 프레임에 있어서, 상기 리드 프레임의 상부의 최외곽 도금층은 은을 포함하는 은 도금층이며, 상기 리드 프레임의 하부의 최외곽 도금층은 금을 포함하는 금 도금층인, 리드 프레임을 제공한다.
상기 복수의 도금층들은 상기 기저 소재의 상면과 상기 은 도금층 사이에 형성되며, 상기 기저 소재의 상면으로부터 니켈을 포함하는 제1a층, 및 팔라듐을 포함하는 제2a층을 포함하고, 상기 기저 소재의 하면과 상기 금 도금층 사이에 형성되며, 상기 기저 소재의 하면으로부터 니켈을 포함하는 제1b층, 및 팔라듐을 포함하는 제2b층을 포함한다.
상기 제2a층과 상기 은 도금층의 사이에 형성되며 금을 포함하는 제3a층;을 더 포함한다.
상기 제2b층과 상기 금 도금층의 사이에 형성되며 은을 포함하는 제3b층;을 더 포함한다.
상기 기저 소재의 상면 또는, 상기 제1a층은 거칠게 개질된다.
상술한 과제를 해결하기 위한 본 발명의 일실시예는, 금속의 기저 소재의 상면 및 하면에 형성된 복수의 도금층들을 포함하며 다이 패드와 리드부를 구비하는 리드 프레임에 있어서, 상기 리드 프레임의 상부의 최외곽 도금층은 은을 포함하는 은 도금층이며, 상기 리드 프레임의 하부의 최외곽 도금층은 금을 포함하는 금 도금층인, 리드 프레임; 상기 다이 패드에 대응하는 상기 은 도금층과 접착되는 반도체 칩; 및 상기 반도체 칩과 상기 리드부에 대응하는 상기 은 도금층에 연결된 본딩 와이어; 를 포함하는, 반도체 패키지를 제공한다.
상기 복수의 도금층들은 상기 기저 소재의 상면과 상기 은 도금층 사이에 형성되며, 상기 기저 소재의 상면으로부터 니켈을 포함하는 제1a층, 및 팔라듐을 포함하는 제2a층을 포함하고, 상기 기저 소재의 하면과 상기 금 도금층 사이에 형성되며, 상기 기저 소재의 하면으로부터 니켈을 포함하는 제1b층, 및 팔라듐을 포함하는 제2b층을 포함한다.
상기 제2a층과 상기 은 도금층의 사이에 형성되며 금을 포함하는 제3a층; 을 더 포함한다.
상기 제2b층과 상기 금 도금층의 사이에 형성되며 은을 포함하는 제3b층; 을 더 포함한다.
상기 기저 소재의 상면 또는, 상기 제1a층이 거칠게 개질된다.
상기 반도체 칩, 상기 본딩 와이어 및 상기 은 도금층을 덮는 몰드 수지; 를 더 포함한다.
상술한 과제를 해결하기 위한 본 발명의 일실시예는, 금속의 기저 소재를 준비하는 단계; 복수의 도금 챔버를 순차적으로 거치면서 상기 기저 소재의 상면 및 하면에 복수의 도금층들을 형성하는 단계; 제1선택 도금 챔버에서 상기 기저 소재의 상기 상면 쪽에 형성된 최외곽 도금층의 상면에 은을 포함하는 은 도금층을 형성하는 단계; 및 제2 선택 도금 챔버에서 상기 기저 소재의 상기 하면 쪽에 형성된 최외곽 도금층의 하면에 금을 포함하는 금 도금층을 형성하는 단계; 를 포함하는, 리드 프레임의 제조 방법을 제공한다.
상기 복수의 도금층들을 형성하는 단계는 니켈 도금 챔버에서 상기 기저 소재의 상면 및 하면에 각각 니켈을 포함하는 제1a층 및 제1b층을 동시에 형성하는 단계; 및 팔라듐 도금 챔버에서 상기 제1a층의 상면 및 상기 제1b층의 하면에 각각 팔라듐을 포함하는 제2a층 및 제2b층을 동시에 형성하는 단계;을 포함한다.
금 도금 챔버에서 상기 제2a층과 상기 은 도금층의 사이에 금을 포함하는 제3a층을 형성하는 단계; 을 더 포함한다.
은 도금 챔버에서 상기 제2b층과 상기 금 도금층의 사이에 은을 포함하는 제3b층을 형성하는 단계; 을 더 포함한다.
상기 기저 소재의 상면 또는, 상기 제1a층을 거칠게 개질하는 단계; 를 더 포함한다.
상기 은 도금층을 형성하는 단계는 상기 제1선택 도금 챔버에 포함된 제1 마스킹 벨트를 통해 상기 기저 소재의 상기 하면 쪽에 형성된 최외곽 도금층의 하면을 마스킹하며 상기 기저 소재의 상기 상면 쪽에 형성된 최외곽 도금층의 상면에 은을 포함하는 은 도금층을 형성하며, 상기 금 도금층을 형성하는 단계는 상기 제2 선택 도금 챔버에 포함된 제2 마스킹 벨트를 통해 상기 기저 소재의 상기 상면 쪽에 형성된 최외곽 도금층의 상면을 마스킹하여 상기 기저 소재의 상기 하면 쪽에 형성된 최외곽 도금층의 하면에 금을 포함하는 금 도금층을 형성한다.
상기 제1 마스킹 벨트 및 상기 제2 마스킹 벨트는 구동 롤러 세트에 의해 일 방향으로 회전한다.
상기 리드 프레임은 상기 제1 마스킹 벨트 및 상기 제2 마스킹 벨트와 직접 접촉하며, 상기 제1 마스킹 벨트 및 상기 제2 마스킹 벨트가 회전하는 힘에 의해 상기일 방향으로 이동한다.
상기 은 도금층을 형성하는 단계 및 상기 금 도금층을 형성하는 단계는, 기 리드 프레임의 상면 또는 하면의 면벡터가 중력의 방향과 교차하도록 세워진 상태로 수행된다.
본 발명의 일 실시예에 의하면, 리드 프레임의 상면 및 하면이 서로 다른 특성을 가지도록 한다. 이를 위하여, 리드 프레임의 상면 및 하면에 서로 다른 재료를 포함하는 도금층을 형성함으로써 상술한 문제를 해결한다.
상세히, 리드 프레임의 상면의 최외곽 도금층은 은을 포함하도록 형성한다. 이로써, 리드 프레임과 본딩 와이어 및 몰드 수지의 접착력을 강화하고, 다이 어태치(die attach) 공정 시에 에폭시의 블리드 아웃 현상을 효과적으로 억제시킨다.
한편, 리드 프레임의 하면의 최외곽 도금층은 금을 포함하도록 형성한다. 이로써, 리드 프레임의 변색을 막고, 솔더 젖음성 및 납땜성을 개선되며, 마이그레이션(migration) 저항성이 강화되어 실장 신뢰성을 개선하는 장점이 있다.
도 1은 본 발명의 일 실시예에 의한 리드 프레임을 이용하여 제조된 반도체 패키지의 개략적인 단면도이다.
도 2는 본 발명이 적용될 수 있는 리드 프레임의 일 예의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 리드 프레임의 일부분의 단면도이다.
도 4 내지 도 7은 본 발명의 다른 실시예에 따른 리드 프레임의 일부분의 단면도이다.
도 8은 본 발명의 일 실시예에 의한 리드 프레임의 에폭시 블리드 아웃 테스트 결과를 나타낸 것이다.
도 9는 본 발명의 일 실시예에 의한 리드 프레임의 변색 결과를 나타낸 것이다.
도 10은 본 발명의 일 실시예에 의한 리드 프레임의 제조 방법을 개략적으로 나타낸 블록도이다.
도 11 내지 도 15는 도 10의 Ⅰ, Ⅱ, Ⅲ, Ⅳ 및 Ⅴ 부분에서 리드 프레임의 제조 단계별 상태를 개략적으로 나타내는 단면도이다.
도 16은 본 발명의 일 실시예에 의한 리드 프레임의 제조 방법에 사용되는 선택 도금 챔버를 개략적으로 나타낸 사시도이다.
도 17는 도 11의 선택 도금 챔버를 개략적으로 나타낸 평면도이다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
본 명세서에서는 본 발명을 명확하게 설명하기 위하여 본 발명과 관계없는 부분은 도시 및 기재를 생략하거나, 간략히 기재하거나 도시하였다. 또한, 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께 및 넓이를 확대하거나, 과장되게 도시하였다.
본 명세서에서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 도면 부호를 붙였다. 본 명세서에서 “제1”, “제2” 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 “위에” 또는 “상에” 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서, “상면”과 “하면”또는 “상부”와 “하부”는 상대적인 개념으로, 중력의 방향을 기준으로 상대적으로 위쪽에 위치하는 면 또는 부분은 상면 또는 상부라고 지칭한다. 또한, 중력의 방향을 기준으로 상대적으로 아래쪽에 위치하는 면 또는 부분은 하면 또는 하부라고 지칭한다. 각 도면에서는 중력의 방향을 “D1”으로 표시하였다.
본 명세서에서, 리드 프레임의 제조 과정에서 사용되는 “적층체”라는 용어는, 기저 소재(10) 상에 적어도 하나 이상의 도금층이 형성된 상태의 금속판을 지칭한다. 적층체의 도금이 모두 완성되면 리드 프레임이 제조되는 것이다.
도 1은 본 발명의 일 실시예에 의한 리드 프레임을 이용하여 제조된 반도체 패키지의 개략적인 단면도이다. 도 2는 본 발명이 적용될 수 있는 리드 프레임의 일 예의 평면도이다. 도 3은 본 발명의 일 실시예에 따른 리드 프레임의 일부분의 단면도이다. 도 4 및 도 5은 본 발명의 다른 실시예에 따른 리드 프레임의 일부분의 단면도이다.
본 발명의 일 실시예에 의한 반도체 패키지(1000)는 리드 프레임(101), 리드 프레임(101)에 접착된 반도체 칩(200), 반도체 칩(200)과 리드 프레임(101)을 연결하는 본딩 와이어(300)들, 및 리드 프레임(101)의 상면, 반도체 칩(200) 및 본딩 와이어(300)들을 덮어 밀봉(encapsulation)하는 몰드 수지(400)를 포함한다.
먼저, 반도체 패키지(1000)에 포함된 리드 프레임(101)에 대하여 알아본다.
도 2를 참조하면, 리드 프레임(101)은 다이 패드(die pad)(11)와 리드부(12)를 구비한다. 다이 패드(11)에 대응하는 리드 프레임(101)의 상면에는 반도체 칩(도 1의 200)이 부착된다. 리드부(12)는 복수개의 리드들로 이루어지며, 리드들에 대응하는 리드 프레임(101)의 상면은 본딩 와이어(도 1의 300)들에 의해 반도체 칩(도 1의 200)과 연결된다. 도시되지 않았으나 리드들에 대응하는 리드 프레임(101)의 하면은 외부 장치(미도시)와 솔더 볼(미도시)을 통해 연결될 수 있다.
따라서, 반도체 칩(도 1의 200)에서 출력되는 전기 신호는 리드부(12)를 통해서 외부 장치로 전달되고, 상기 외부 장치로부터 리드부(12)로 입력되는 전기 신호는 반도체 칩(도 1의 200)으로 전달될 수 있다.
도 3을 참조하면, 리드 프레임(101)은 기저 소재(10), 기저 소재(10)의 상면 및 하면에 형성된 복수의 도금층들을 포함한다.
본 발명의 일 실시예에 의한 리드 프레임(101)은 상부의 전체 영역을 덮는 최외곽 도금층과 하부의 전체 영역을 덮는 최외곽 도금층이 서로 다른 재료로 이루어진 것을 특징으로 한다. 예를 들어, 리드 프레임(101)의 상부의 전체 영역을 덮는 최외곽 도금층은 은(Ag)을 포함하는 은 도금층(32)이다. 그러나, 리드 프레임(101)의 하부의 전체 영역을 덮는 최외곽 도금층은 금(Au)을 포함하는 금 도금층(35)이다.
기저 소재(10)는 복수의 도금층들이 형성되는 베이스 소재로써 금속판으로 구성된다. 기저 소재(10)는 복수의 도금층들을 평평하게 지지하는 경성(rigid) 소재로 구성된다. 그러나, 사용자의 요구에 따라 기저 소재(10)는 구부릴 수 있는 연성(flexible) 소재로 구성될 수 있다. 기저 소재(10)는 구리(Cu) 또는 구리 합금(Cu alloy) 소재로 구성될 수 있다. 기저 소재(10)의 상면 및 하면은 도 3와 같이 매끄럽게 형성될 수 있다.
그러나 본 발명은 이에 한정되지 않으며, 리드 프레임의 상면 및 하면이 서로 다른 특성을 가지게 하기 위하여, 본 발명의 다른 실시예에 의한 도 4의 리드 프레임(102)과 같이 기저 소재(10)의 상면은 거칠게 형성될 수 있다. 도 4와 같이 기저 소재(10)의 상면을 거칠게 형성하기 위해 기계적 또는 화학적인 표면 처리를 하거나, 플라즈마 처리를 하거나, 전해 연마 처리를 수행할 수 있다.
이렇게 기저 소재(10)의 상면을 거칠게 개질한 경우 기저 소재(10)의 상면 쪽에 형성된 제1a층(1a), 제2a층(2a) 및 은 도금층(32)에도 거칠기가 반영되어 각 도금층의 표면이 거칠게 형성된다. 따라서, 기저 소재(10)의 상면에 형성된 도금층들 간의 밀착력을 향상시킬 수 있다.
상술한 바와 같이 도 1과 같은 반도체 패키지(1000)를 제조하기 위하여 리드 프레임의 상면에는 본딩 와이어(도 1의 300)가 본딩되고, 반도체 칩(도 1의200)이 접착되며, 몰드 수지(도 1의 400)가 밀착되어야 한다.
도 4의 리드 프레임(102)은 상면이 표면 거칠기를 가져 은 도금층(32)의 접촉 면적이 넓어지기 때문에, 은 도금층(32)에 본딩되는 본딩 와이어(도 1의 300)의 본딩력을 더욱 향상시킬 수 있다. 또한, 은 도금층(32) 상에 반도체 칩(도 1의 200) 접착을 위해 도포되는 에폭시 및 밀봉을 위해 도포되는 몰드 수지(400)의 밀착력도 강화시킬 수 있다.
<제1a층 및 제1b층>
제1a층(1a) 및 제1b층(1b)은 각각 기저 소재(10)의 상면 및 하면에 형성된다. 제1a층(1a) 및 제1b층(1b)은 모두 니켈(Ni) 또는 니켈 합금(Ni alloy)으로 형성될 수 있다. 제1a층(1a) 및 제1b층(1b)이 니켈 합금으로 이루어지는 경우, 니켈에 첨가될 수 있는 금속으로는 팔라듐(Pd), 구리(Cu), 코발트(Co), 몰리브덴(Mo), 루테늄(Ru), 주석(Sn), 인듐(In), 금(Au) 및 은(Ag) 중 적어도 하나가 있으며, 이들의 분율의 합은 전체의 약 40[%]를 초과하지 않는 것이 바람직하다. 제1a층(1a) 및 제1b층(1b) 각각의 두께는 약 0.05∼1[um](마이크로미터)로 형성되는 것이 바람직하다. 상기 재료 및 상기 두께로 제조할 경우 제1a층(1a)의 상부 및 제1b층(1b)의 하부에 형성될 도금층과 밀착력을 최대화 할 수 있다.
이러한 제1a층(1a) 및 제1b층(1b) 각각은 기저 소재(10)로 사용된 구리 또는 구리 합금 등이 제2a층(2a) 또는 제2b층(2b) 으로 확산되어 구리산화물 또는 구리황화물을 생성하는 것을 방지한다. 제1a층(1a) 및 제1b층(1a) 각각은 표면이 도 3와 같이 매끄럽게 형성될 수 있다. 그러나, 도 4에서 설명한 바와 같이 제1a층(1a) 의 표면은 기저 소재(10) 상면의 거칠기가 반영되어 거칠게 형성될 수 있다.
그러나 본 발명은 이에 한정되지 않으며, 리드 프레임의 상면 및 하면이 서로 다른 특성을 가지게 하기 위하여, 본 발명의 다른 실시예에 의한 도 5의 리드 프레임(103)와 같이 기저 소재(10)의 상면은 매끄럽게 형성되나, 제1a층(1a)의 상면은 거칠게 형성될 수 있다. 이 경우 나타나는 효과는 도 4의 리드 프레임(102) 부분에서 이미 설명하였으므로 중복되는 기재는 생략한다.
도 5의 리드 프레임의 경우, 제1a층(1a)은 니켈 도금층 및 러퍼(rougher) 니켈 도금층을 포함할 수 있다. 여기서 니켈 도금층은 니켈 또는 니켈 합금을 포함하며 표면이 매끄럽게 형성된 층이며, 러퍼 니켈 도금층은 니켈 또는 니켈 합금을 포함하며 표면이 거칠게 형성된 층을 의미한다.
러퍼 니켈 도금층이 가지는 표면 거칠기(surface roughness: Ra)는 평균적으로 0.1∼0.5[um](마이크로미터)인 것이 바람직하다. 러퍼 니켈 도금층의 표면 거칠기가 0.1[um]보다 작으면 표면의 요철이 너무 작아 러퍼 니켈 도금층의 상면에 후속적으로 형성되는 도금층들의 요철이 작아지기 때문에 이 후 몰드 수지(도 1의 400)과의 밀착력이 저하될 수 있다. 반면, 러퍼 니켈 도금층의 표면 거칠기가 0.5[um]보다 클 경우 러퍼 니켈 도금층이 불안정하여 일부가 벗겨지는 필링(peeling)현상 또는 탈락 현상이 발생한다.
제1a층(1a)은 기저 소재(10)의 상면로부터 니켈 도금층 및 러퍼 니켈 도금층이 순차적으로 형성되거나, 기저 소재(10)의 상면으로부터 러퍼 니켈 도금층 및 니켈 도금층이 순차적으로 형성되거나, 기저 소재(10)의 상면으로부터 니켈 도금층, 러퍼 니켈 도금층 및 니켈 도금층이 순차적으로 형성되거나, 러퍼 니켈 도금층만 구비되는 구조를 포함할 수 있다.
예를 들어, 러퍼 니켈 도금층은 니켈 설페이트(Nickel sulfate) 30g/l, 암모늄 설페이트(Ammonium sulfate) 30g/l, 나트륨 설페이트(Sodium sulfate) 50g/l, 염화나트륨(Sodium chloride) 20g/l, 붕산(Boric acid) 25g/l을 기본으로 하는 약품을 사용하여, 10 ASD(Ampere/100㎠) 이상 고전류 밀도를 인가하여 급속한 성장을 통해 표면이 거친 러퍼 니켈 도금층을 형성한다. 한편, 니켈 도금층은 러퍼 니켈 도금층에 비해 저전류 밀도를 인가하는 저속의 전해 도금법으로 형성할 수 있다.
이와 같이, 니켈 도금층과 러퍼 니켈 도금층을 동일한 금속 소재로 형성할 경우, 니켈 도금층과 러퍼 니켈 도금층 사이의 결합력이 우수하며, 제조 공정이 단순하여 신속하게 제1a층(1a)을 형성할 수 있다. 한편 본 발명은 이에 한정되지 않고 니켈 도금층은 러퍼 니켈 도금층을 서로 다른 금속으로 구성할 수도 있을 것이다.
<제2a층 및 제2b층>
제2a층(2a) 및 제2b층(2b)은 각각 제1a층(1a)의 상부 및 제1b층(1b)의 하부에 형성된다. 제2a층(2a) 및 제2b층(2b)은 모두 팔라듐(Pd) 또는 팔라듐 합금(Pd alloy)으로 형성될 수 있다. 제2a층(2a) 및 제2b층(2b)이 팔라듐 합금으로 이루어지는 경우, 팔라듐에 첨가될 수 있는 금속으로는 니켈(Ni), 구리(Cu), 코발트(Co), 몰리브덴(Mo), 루테늄(Ru), 주석(Sn), 인듐(In), 금(Au) 및 은(Ag) 중 적어도 하나가 있으며, 이들의 분율의 합은 전체의 약 40[%]를 초과하지 않는 것이 바람직하다제2a층(2a) 및 제2b층(2b) 각각의 두께는 약 0.002∼0.03[um](마이크로미터)로 형성되는 것이 바람직하다. 제2a층(2a) 및 제2b층(2b)의 두께가 두꺼운 경우 고융점으로 인해 솔더의 납땜성이 저하되는 문제가 있어, 상기 범위 내에서 제2a층(2a) 및 제2b층(2b)을 형성한다.
이러한 제2a층(2a) 및 제2b층(2b) 각각은 제1a층(1a) 및 제1b층(1b)으로 사용된 니켈 등의 소재가 리드 프레임(101)의 표면으로 확산되는 것을 방지한다. 제2a층(2a) 및 제2b층(2b) 각각은 표면이 도 3와 같이 매끄럽게 형성될 수 있다. 그러나, 도 4에서 설명한 바와 같이 제2a층(2a)의 표면은 기저 소재(10) 상면의 거칠기가 반영되어 거칠게 형성될 수 있다. 또한 도 5에서 설명한 바와 같이 제2a층(2a)의 표면은 제1a층(1a) 상면의 거칠기가 반영되어 거칠게 형성될 수 있다.
전술한 바와 같이 본 발명의 일 실시예에 의한 리드 프레임(101)은 상부 최외곽 도금층은 은(Ag)을 포함하는 은 도금층(32)이나, 리드 프레임(101)의 하부 최외곽 도금층은 금(Au)을 포함하는 금 도금층(35)인 것을 특징으로 한다.
<은 도금층>
은 도금층(32)은 제2a층(2a)의 상부의 전체 영역을 덮도록 형성된다. 은 도금층(32)은 은(Ag) 또는 은 합금(Ag alloy)으로 형성될 수 있다. 은 도금층(32)이 은 합금으로 이루어지는 경우, 은에 첨가될 수 있는 금속으로는 니켈(Ni), 구리(Cu), 코발트(Co), 몰리브덴(Mo), 루테늄(Ru), 주석(Sn), 인듐(In), 금(Au) 및 팔라듐(Pd) 중 적어도 하나가 있으며, 이들의 분율의 합은 전체의 약 40[%]를 초과하지 않는 것이 바람직하다. 은 도금층(32)의 두께는 약 0.005∼0.5[um](마이크로미터)로 형성되는 것이 바람직하다. 은 도금층(32)의 두께가 상기 범위 밖이면, 본딩 와이어(도 1의 300)들의 본딩성이 저하되는 문제가 있다.
은 도금층(32)은 표면이 도 3와 같이 매끄럽게 형성될 수 있다. 그러나, 도 4에서 설명한 바와 같이 은 도금층(23)의 표면은 기저 소재(10) 상면의 거칠기가 반영되어 거칠게 형성될 수 있다. 또한 도 5에서 설명한 바와 같이 은 도금층(32)의 표면은 제1a층(1a) 상면의 거칠기가 반영되어 거칠게 형성될 수 있다.
<금 도금층>
금 도금층(35)은 제2b층(2b)의 하부의 전체 영역을 덮도록 형성된다. 금 도금층(35)은 금(Au) 또는 금 합금(Au alloy)으로 형성될 수 있다. 금 도금층(35)이 금 합금으로 이루어지는 경우, 금에 첨가될 수 있는 금속으로는 니켈(Ni), 구리(Cu), 코발트(Co), 몰리브덴(Mo), 루테늄(Ru), 주석(Sn), 인듐(In), 은(Ag) 및 팔라듐(Pd) 중 적어도 하나가 있으며, 이들의 분율의 합은 전체의 약 40[%]를 초과하지 않는 것이 바람직하다. 금 도금층(35)의 두께는 약 0.002∼0.03[um](마이크로미터)로 형성되는 것이 바람직하다. 금 도금층(35)의 두께가 약 0.002 마이크로미터 미만이면, 내산화성이 상대적으로 약한 제2a층(2a) 및 제2b층(2b)의 산화 방지가 어렵고, 금 도금층(35)의 두께가 약 0.03 마이크로미터 초과이면, 경제성이 저하되므로 상기 범위 내에서 형성한다.
금 도금층(35)은 표면이 도 3와 같이 매끄럽게 형성될 수 있다.
<반도체 패키지 및 효과>
다시 도 1을 참조하면, 리드 프레임(101)의 상면 중 다이 패드(도 2의 11)에 대응하는 부분에는 반도체 칩(200)이 실장된다. 상세히, 반도체 칩(200)은 에폭시를 포함하는 접착 물질을 통해 리드 프레임(101)의 상면 최외곽 도금층에 접합한다. 이 경우, 은 도금층(32)은 에폭시의 블리드 아웃 현상을 막거나 최소화한다.
이렇게 에폭시를 사용하여 반도체 칩(200)을 접합할 때 에폭시 블리드 아웃 (epoxy bleed out; EBO)현상이 발생한다. 특히, 표면에 거칠기 처리를 한 경우 표면적 상승 효과로 EBO 현상이 심하게 발생한다. 이러한 EBO 현상을 막기 위하여 리드 프레임의 상면을 안티 EBO(Anti-EBO) 물질로 코팅할 수 있으나, 리드 프레임 상면의 도금층의 재료에 따라 EBO 현상의 저감 효과가 달라진다.
비교예로, 리드 프레임의 상면 최외곽 도금층을 금 도금층 또는 팔라듐 도금층으로 형성하는 경우, 도 8(a)에 도시된 바와 같이 EBO 현상이 심하게 발생하는 것을 확인할 수 있다. 도 8(a)의 경우 리드 프레임 상면이 금 합금으로 이루어진 도금층이며, 거칠기 처리를 하고, 안티 EBO 코팅을 한 샘플에 에폭시(E)를 떨어뜨리고 EBO가 일어난 반경을 측정한 것이다. 결국 비교예에서는 EBO 현상을 줄이기 위하여 표면 거칠기를 의도적으로 줄이거나, EBO 현상이 적게 발생하는 특정 접착 물질만 사용해야 하는 등 공정상 제약이 발생하는 문제가 있다.
그러나, 본 발명의 실시예와 같이 리드 프레임(101)의 상면 최외곽 층을 은 도금층(32)으로 구현하는 경우, 도 8(b)에 나타난 실험 결과와 같이 EBO 현상이 급격히 줄어들거나 발생하지 않은 것을 확인할 수 있다. 도 8(b)의 경우 리드 프레임(101) 상면이 은 합금으로 이루어진 은 도금층(32)이며, 거칠기 처리를 하고, 안티 EBO 코팅을 한 샘플에 에폭시(E)를 떨어뜨리고 EBO가 일어난 반경을 측정한 것이다.
따라서, 본 발명의 실시예에 의하면, EBO 현상을 줄여 반도체 패키지(1000)의 신뢰성을 향상시킬 수 있는 특징이 있다.
다시 도 1을 참조하면, 리드 프레임(101)의 상면 중 리드부(도 2의 12)에 대응하는 부분에는 금 또는 구리 성분의 본딩 와이어(300)가 본딩된다. 본딩 와이어(300)는 리드 프레임과 견고하게 접합하여야 이후 신호 전달시 단선의 문제가 발생하지 않는다.
본 발명의 일 실시예에 의하면, 리드 프레임(101)의 상면의 전체 영역이 은 도금층(32)으로 이루어져, 은 소재 자체가 금 또는 구리 성분의 본딩 와이어(300)와 본딩성이 뛰어나기 때문에 제품의 신뢰성을 향상시킬 수 있다. 또한, 도 4 및 도 5의 리드 프레임(102, 103)의 경우 은 도금층(32)은 거칠게 개질되었으므로 표면적 상승 효과로 본딩 와이어(300)와의 접합성을 보다 향상시킬 수 있다.
다시 도 1을 참조하면, 리드 프레임(101)의 상면에 반도체 칩(200)을 실장하고, 본딩 와이어(300)를 본딩한 이후에 이들을 덮도록 에폭시 몰딩 컴파운드(Epoxy Mold Compound)와 같은 몰드 수지(400)로 리드 프레임(101)의 상면의 인캡슐레이션을 수행한다. 몰드 수지(400)는 리드 프레임(101) 소재와 전혀 다른 이종 수지이므로, 양자간 밀착성이 저하되어 외기가 침투하여 산화 등이 발생할 위험이 있다.
그러나, 본 발명의 일 실시예에 의하면, 에폭시 몰딩 컴파운드와 밀착성이 뛰어난 은 도금층(32)을 리드 프레임(101) 상면에 배치하므로, 이와 같은 문제가 발생하지 않는다. 또한, 리드 프레임(101)의 상면을 거칠게 개질하므로 리드 프레임(101)과 몰드 수지(400)가 보다 견고하여 접착하여 인캡슐레이션이 효과적으로 수행되는 특징이 있다.
한편, 리드 프레임(101)의 하면은 외부 장치에 연결되기 전까지 외기에 노출된다. 따라서, 리드 프레임의 하면은 내식성, 내산화성 및 내변색성이 좋은 재료로 도금해야 한다.
본 발명의 일 실시예에 의하면, 리드 프레임(101)의 하면의 전체 영역을 덮도록 금 도금층(35)이 배치되어 은이나 팔라듐 소재에 비해 내식성 및 내변색성이 강하다. 도 9 (a)는 리드 프레임(101)의 하면을 금 도금층(35)으로 형성한 경우인데, 변색이 일어나지 않은 것을 확인할 수 있다. 그러나 비교예인 도 9(b)의 경우 리드 프레임(101)의 하면을 은 도금층으로 형성한 경우인데, m부분으로 표시된 바와 같이 변색이 일어난 것을 확인할 수 있다.
또한, 리드 프레임(101)을 외부 장치에 전기적으로 연결하기 위해 리드 프레임(101)의 하면에는 복수개의 솔더 볼(미도시)들이 배치된다. 복수개의 솔더 볼들은 리드부(도 2의 12)의 상하부를 전기적으로 연결하는 비어 라인(via line)(미도시)들을 통하여 본딩 와이어(300)들과 전기적으로 연결된다. 결과적으로 복수개의 솔더볼 들은 반도체 칩(200)과 전기적인 신호를 주고 받을 수 있다.
그런데, 리드 프레임(101) 하면을 예컨대 은 도금층으로 형성하는 경우, 마이그레이션(migration)이 발생하기 쉬워 솔더 볼들 간에 마이그레이션에 의한 브리지가 형성되어 쇼트가 발생하는 문제가 있다. 그러나, 금의 경우 마이그레이션이 잘 발생하지 않기 때문에 이와 같은 문제가 발생하지 않는다.
그 외에도 금 도금층(35)은 솔더 젖음성 및 납땜성이 좋기 때문에 외부 장치와 리드 프레임을 솔더 볼로 연결할 때 실장 신뢰성이 향상되는 장점이 있다.
이와 같이 리드 프레임(101)은 상면 및 하면이 배치되는 환경 및 요구되는 품질의 특성이 전혀 상이하다. 따라서, 리드 프레임(101)의 상면 및 하면이 같은 소재의 도금층을 포함하는 경우 문제가 발생한다. 예를 들어, 상면 및 하면이 모두 은 도금층을 포함하는 경우, 하면의 내변색성, 내식성이 저하되고, 마이그레이션이 쉽게 발생하여 쇼트 현상이 발생하는 문제가 있다. 또한 상면 및 하면이 모두 금 도금층을 포함하는 경우, 상면에서 EBO 현상이 심각하고, 와이어 본딩 및 몰드 수지의 접착력이 저하되는 문제가 발생한다.
그러나, 본 발명의 일 실시예에 의하면, 리드 프레임(101)의 상면은 에폭시, 몰드 수지 및 본딩 와이어와 같은 이종 물질과의 접착력을 최대화 할 수 있는 은 도금층(32)의 구조를 채용하고, 리드 프레임의(101) 하면은 내식성, 내변색성이 강하고 마이그레이션이 발생하지 않는 금 도금층(35)을 채용한다. 따라서, 리드 프레임이 처한 환경 및 요구되는 품질에 맞는 리드 프레임(101)을 제공할 수 있다.
< 또 다른 실시예>
도 6 및 도 7은 본 발명의 다른 실시예에 따른 리드 프레임의 일부분의 단면도이다.
도 6을 참조하면, 도 3의 리드 프레임(101)에서 제2a층(2a)과 은 도금층(32) 사이에 금 또는 금 합금을 이루어진 제1추가층(31)이 더 포함된 구조를 개시한다.
도 7을 참조하면, 도 3의 리드 프레임(101)에서 제2b층(2b)과 금 도금층(35) 사이에 은 또는 은 합금으로 이루어진 제2추가층(34)이 더 포함된 구조를 개시한다.
물론, 도 6 및 도 7의 리드 프레임 구조에 도 4 및 도 5와 같이 리드 프레임의 상면에 거칠기가 반영되도록 기저 소재(10)의 상면 및 제1a층(1a)이 거칠게 개질된 구조를 더 적용할 수도 있다.
<제조 방법 및 장치>
도 10은 본 발명의 일 실시예에 의한 리드 프레임의 제조 방법을 개략적으로 나타낸 블록도이다. 도 11 내지 도 15는 도 10의 Ⅰ, Ⅱ, Ⅲ, Ⅳ 및 Ⅴ 부분에서 리드 프레임의 제조 단계별 상태를 개략적으로 나타내는 단면도이다. 도 16은 본 발명의 일 실시예에 의한 리드 프레임의 제조 방법에 사용되는 선택 도금 챔버를 개략적으로 나타낸 사시도이다. 도 17는 도 11의 선택 도금 챔버를 개략적으로 나타낸 평면도이다.
도 10을 참조하면, 도 3의 리드 프레임(101)을 제조하기 위한 단계를 개략적으로 도시하고 있다. 리드 프레임(10)의 제조시 도시된 챔버들(C1, C2, S1, S2)에 연속적으로 투입 및 반출되는 방식으로 도금을 수행하기 때문에, 생산 수율이 좋고 경제성이 뛰어난 특징이 있다.
먼저, 도 11과 같은 기저 소재(10)를 준비한다.
기저 소재(10)는 니켈 도금 챔버(C1)로 투입되며, 니켈 도금 챔버(C1)에서 도 12에 도시된 바와 같이 기저 소재(10)의 상면 및 하면에 제1a층(1a) 및 제1b층(1b)이 동시에 형성된다.
제1a층(1a) 및 제1b층(1b)은 전해 도금법에 의해 형성될 수 있다. 예컨대, 기저 소재(10)를 니켈 이온이 포함된 금속 이온 용액조에 침지하여 고전류 밀도를 인가하여 단시간에 전해 도금함으로써 제1a층(1a) 및 제1b층(1b)을 동시에 형성할 수 있다
다음으로 도 12의 적층체(20)를 팔라듐 도금 챔버(C2)에 투입하여, 팔라듐 도금 챔버(C2)에서 도 13에 도시된 바와 같이 제1a층(1a)의 상면 및 제1b층(ab)의 하면에 각각 팔라듐을 포함하는 제2a층(2a) 및 제2b층(2b)을 동시에 형성한다.
제2a층(2a) 및 제2b층(2b) 각각은 전해 도금법에 의해 형성될 수 있다. 예컨대, 제1a층(1a) 및 제1b층(1b)이 형성된 기저 소재(10)를 팔라듐 이온이 포함된 금속 이온 용액조에 침지하고 고전류 밀도를 인가하여 단시간에 전해 도금함으로써 제2a층(2a) 및 제2b층(2b)을 동시에 형성한다.
다음으로 도 13의 적층체(30)를 제1 선택 도금 챔버(S1)로 투입하여, 제1 선택 도금 챔버(S1)에서 도 14에 도시된 바와 같이 제2a층(2a)의 상면에만 제2a층(2a)의 상면의 전체 영역을 덮도록 은을 포함하는 은 도금층(32)을 형성한다.
은 도금층(32)은 전해 도금법에 의해 형성될 수 있다. 예컨대, 제2a층(2a) 및 제2b층(2b)까지 형성된 기저 소재(10)를 은 이온이 포함된 금속 이온 용액조에 침지하고 고전류 밀도를 인가하여 단시간에 전해 도금한다. 이 때, 제2a층(2a) 상면에만 은 도금층(32)을 형성하기 위하여, 제2b층(2b)은 마스킹할 수 있다. 상세한 내용은 도 16 및 도 17을 참조하여 설명한다.
다음으로 도 14의 적층체(40)를 제2 선택 도금 챔버(S2)로 투입하여, 제2 선택 도금 챔버(S2)에서 도 15에 도시된 바와 같이 제2b층(2b)의 하면에만 제2b층(2b)의 하면의 전체 영역을 덮도록 금을 포함하는 금 도금층(35)을 형성한다.
금 도금층(35)은 전해 도금법에 의해 형성될 수 있다. 예컨대, 은 도금층(32)까지 형성된 기저 소재(10)를 금 이온이 포함된 금속 이온 용액조에 침지하고 고전류 밀도를 인가하여 단시간에 전해 도금한다. 이 때, 제2b층(2b) 하면에만 금 도금층(35)을 형성하기 위하여, 제2a층(2a)은 마스킹할 수 있다.
제1 선택 도금 챔버(S1) 및 제2 선택 도금 챔버(S2)는 적층체의 단면만 도금하는 것을 특징으로 한다. 이하에서는 도 16 및 도 17을 참조하여 제1 선택 도금 챔버(S1)의 구조에 대해 상세히 알아본다. 제2 선택 도금 챔버(S2)는 제1 선택 도금 챔버(S1)와 적층체의 서로 다른 단면만을 도금시키는 점을 제외하고는, 제1 선택 도금 챔버(S1)와 동일한 구조를 가지므로 중복되는 설명은 생략하도록 한다.
제1 선택 도금 챔버(S1)는 도 13의 적층체(30)의 단면을 마스킹하는 제1 마스킹 벨트(550), 제1 마스킹 벨트(550)를 일 방향으로, 예를 들어 시계 방향으로, 회전시키는 구동 롤러 세트(511, 512), 제1 마스킹 벨트(550)와 도 13의 적층체(30)를 밀착 시키는 밀착 롤러 세트(521, 522, 523) 및 은 이온을 포함하는 금속 이온 용액을 담고 있는 도금조(570)를 포함한다.
제1 선택 도금 챔버(S1)는 도 13의 적층체(30)를 세운 상태로 투입 및 반출하고, 도금이 수행되도록 한다. 상세히, 도 13의 적층체(30)의 상면 또는 하면의 면벡터가 중력의 방향(D1)과 교차, 예를 들어 수직, 하는 상태에서 이송 및 반송되고 도금이 수행되도록 한다. 이렇게 도 13의 적층체(30)를 세운 상태로 작업하는 경우, 눕힌 상태로 작업하는 경우에 비하여 마스킹이 안정적으로 수행된다. 따라서, 도 13의 적층체(30)의 단면만 도금하는데 유리하다.
제1 마스킹 벨트(550)는 도 13의 적층체(30)의 하면인 제2b층(2b)을 마스킹한다. 즉, 제1 마스킹 벨트(550)의 외면은 도 13의 적층체(30)의 제2b층(2b)의 하면과 접촉하여 제2b층(2b)의 하면은 금속 이온 용액에 노출되지 않도록 한다.
제1 마스킹 벨트(550)는 구동 롤러 세트(511, 512)에 의하여 일 방향으로 회전한다. 한편, 도 13의 적층체(30)은 제1 마스킹 벨트(550)와 밀착 롤러 세트(521, 522, 523)에 의해 접촉을 유지하게 된다.
또한 도 13의 적층체(30)의 이송 및 반송과 같은 이동은 제1 마스킹 벨트(550)가 회전하는 힘에 의해 이루어진다. 밀착 롤러 세트(521, 522, 523)에 의해 도 13의 적층체(30)는 제1 마스킹 벨트(500)와 직접 접촉하므로 제1 마스킹 벨트(550)가 회전하는 동력은 도 13의 적층체(30)로 전달되고, 도 13의 적층체(30)는 제1 마스킹 벨트(550)가 회전하는 일 방향, 예를 들어 우측, 으로 이송될 수 있다.
이와 같이 본 발명의 일 실시예에 의하면, 도 13의 적층체(30)을 이동시키는 별도의 동력 장치를 배치하지 않고 제1 마스킹 벨트(500)에 의해 도 13의 적층체(30)를 이동시킨다. 따라서, 도 13의 적층체(30)의 이동 속도 및 제1 마스킹 벨트(550)의 회전 속도를 별도로 동기화할 필요가 없고 도 13의 적층체(30)을 이동시키기 위한 별도의 구동 수단이 요구되지 않는 장점이 있다.
본 발명의 실시예에 있어서, 금 도금층(35)과 상술한 은 도금층(32)을 형성하는 순서는 기재된 순서에 한정되는 것은 아니며 어느 것을 먼저 형성하더라도 무방하다. 따라서, 제1 선택 챔버(S1)와 제2 선택 챔버(S2)의 순서는 바뀔 수 있다.
그러나, 도 6과 같은 리드 프레임(104)을 준비하기 위해서는 팔라듐 챔버(C2) 다음에 제2 선택 챔버(S2)가 배치되어야 하며, 제2 선택 챔버(S2) 다음에 제1 선택 챔버(S1)가 배치되어야 한다. 그리고 제2 선택 챔버(S2)에서는 제1 마스킹 벨트에 대응하는 제2 마스킹 벨트(미도시)를 사용하지 않고, 제2a층(2a)의 상면 및 제2b층(2b)의 하면 모두에 금 도금층들(31, 35)을 형성하여야 한다.
도 7과 같은 리드 프레임(105)을 준비하기 위해서는 도 10과 같이 팔라듐 챔버(C2) 다음에 제1 선택 챔버(S1) 및 제2 선택 챔버(S2)가 순차적으로 배치되어야 한다. 그러나 제1 선택 챔버(S1)에서는 제1 마스킹 벨트(550)를 사용하지 않고, 제2a층(2a)의 상면 및 제2b층(2b)의 하면 모두에 은 도금층(32,24)을 형성하여야 한다.
한편, 도 10에는 도시되지 않았으나, 도 4와 같은 리드 프레임(102)을 제조하기 위하여 기저 소재(10)의 상면을 거칠게 개질하는 단계가 기저 소재를 준비하는 단계에 더 포함될 수 있다. 또한, 도 5와 같은 리드 프레임(103)을 제조하기 위하여 제1a층(1a)의 표면을 거칠게 개질하기 위한 단계가 니켈 도금 챔버(C1)에서 수행될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 기저 소재
1a, 1b: 제1a층, 제1b층
2a, 2b: 제2a층, 제2b층
32: 은 도금층
35: 금 도금층

Claims (20)

  1. 금속의 기저 소재의 상면 및 하면에 형성된 복수의 도금층들을 포함하는 리드 프레임에 있어서,
    상기 리드 프레임의 상부의 전체 영역을 덮는 최외곽 도금층은 은을 포함하는 은 도금층이며,
    상기 리드 프레임의 하부의 전체 영역을 덮는 최외곽 도금층은 금을 포함하는 금 도금층이고,
    상기 복수의 도금층들은 상기 기저 소재의 상면과 상기 은 도금층 사이에 형성되며 상기 기저 소재의 상면으로부터 니켈을 포함하는 제1a층 및 팔라듐을 포함하는 제2a층을 포함하고, 상기 기저 소재의 하면과 상기 금 도금층 사이에 형성되며 상기 기저 소재의 하면으로부터 니켈을 포함하는 제1b층 및 팔라듐을 포함하는 제2b층을 포함하며,
    상기 기저 소재의 상면은 거칠게 개질되고,
    상기 제1a층은 니켈을 포함하는 니켈 도금층 및 니켈을 포함하며 표면이 거칠게 형성되어 0.1 내지 0.5 마이크로 미터의 표면 거칠기를 갖는 러퍼 니켈 도금층을 포함하는, 리드 프레임.
  2. 삭제
  3. 제1항에 있어서,
    상기 제2a층과 상기 은 도금층의 사이에 형성되며 금을 포함하는 제3a층;을 더 포함하는, 리드 프레임.
  4. 제1항에 있어서,
    상기 제2b층과 상기 금 도금층의 사이에 형성되며 은을 포함하는 제3b층;을 더 포함하는, 리드 프레임.
  5. 삭제
  6. 금속의 기저 소재의 상면 및 하면에 형성된 복수의 도금층들을 포함하며 다이 패드와 리드부를 구비하는 리드 프레임에 있어서, 상기 리드 프레임의 상부의 전체 영역을 덮는 최외곽 도금층은 은을 포함하는 은 도금층이며, 상기 리드 프레임의 하부의 전체 영역을 덮는 최외곽 도금층은 금을 포함하는 금 도금층인, 리드 프레임;
    상기 다이 패드에 대응하는 상기 은 도금층과 접착되는 반도체 칩; 및
    상기 반도체 칩과 상기 리드부에 대응하는 상기 은 도금층에 연결된 본딩 와이어;를 포함하고,
    상기 복수의 도금층들은 상기 기저 소재의 상면과 상기 은 도금층 사이에 형성되며 상기 기저 소재의 상면으로부터 니켈을 포함하는 제1a층, 및 팔라듐을 포함하는 제2a층을 포함하고, 상기 기저 소재의 하면과 상기 금 도금층 사이에 형성되며 상기 기저 소재의 하면으로부터 니켈을 포함하는 제1b층, 및 팔라듐을 포함하는 제2b층을 포함하며,
    상기 기저 소재의 상면은 거칠게 개질되고,
    상기 제1a층은 니켈을 포함하는 니켈 도금층 및 니켈을 포함하며 표면이 거칠게 형성되어 0.1 내지 0.5 마이크로 미터의 표면 거칠기를 갖는 러퍼 니켈 도금층을 포함하는, 반도체 패키지.
  7. 삭제
  8. 제6항에 있어서,
    상기 제2a층과 상기 은 도금층의 사이에 형성되며 금을 포함하는 제3a층;을 더 포함하는, 반도체 패키지.
  9. 제6항에 있어서,
    상기 제2b층과 상기 금 도금층의 사이에 형성되며 은을 포함하는 제3b층;을 더 포함하는, 반도체 패키지.
  10. 삭제
  11. 제6항에 있어서,
    상기 반도체 칩, 상기 본딩 와이어 및 상기 은 도금층을 덮는 몰드 수지;
    를 더 포함하는, 반도체 패키지.
  12. 금속의 기저 소재를 준비하는 단계;
    상기 기저 소재의 상면을 거칠게 개질하는 단계;
    복수의 도금 챔버를 순차적으로 거치면서 상기 기저 소재의 상면 및 하면에 복수의 도금층들을 형성하는 단계;
    제1선택 도금 챔버에서 상기 기저 소재의 상기 상면 쪽에 형성된 최외곽 도금층의 상면의 전체 영역을 덮도록 은을 포함하는 은 도금층을 형성하는 단계; 및
    제2 선택 도금 챔버에서 상기 기저 소재의 상기 하면 쪽에 형성된 최외곽 도금층의 하면의 전체 영역을 덮도록 금을 포함하는 금 도금층을 형성하는 단계;를 포함하고,
    상기 복수의 도금층들을 형성하는 단계는 니켈 도금 챔버에서 상기 기저 소재의 상면 및 하면에 각각 니켈을 포함하는 제1a층 및 제1b층을 동시에 형성하는 단계와, 팔라듐 도금 챔버에서 상기 제1a층의 상면 및 상기 제1b층의 하면에 각각 팔라듐을 포함하는 제2a층 및 제2b층을 동시에 형성하는 단계를 포함하고,
    상기 제1a층은 니켈을 포함하는 니켈 도금층 및 니켈을 포함하며 표면이 거칠게 형성되어 0.1 내지 0.5 마이크로 미터의 표면 거칠기를 갖는 러퍼 니켈 도금층을 포함하는, 리드 프레임의 제조 방법.
  13. 삭제
  14. 제12항에 있어서,
    금 도금 챔버에서 상기 제2a층과 상기 은 도금층의 사이에 금을 포함하는 제3a층을 형성하는 단계;를 더 포함하는, 리드 프레임의 제조 방법.
  15. 제12항에 있어서,
    은 도금 챔버에서 상기 제2b층과 상기 금 도금층의 사이에 은을 포함하는 제3b층을 형성하는 단계;를 더 포함하는, 리드 프레임의 제조 방법.
  16. 삭제
  17. 제12항에 있어서,
    상기 은 도금층을 형성하는 단계는
    상기 제1선택 도금 챔버에 포함된 제1 마스킹 벨트를 통해 상기 기저 소재의 상기 하면 쪽에 형성된 최외곽 도금층의 하면을 마스킹하며 상기 기저 소재의 상기 상면 쪽에 형성된 최외곽 도금층의 상면의 전체 영역을 덮도록 은을 포함하는 은 도금층을 형성하며,
    상기 금 도금층을 형성하는 단계는
    상기 제2 선택 도금 챔버에 포함된 제2 마스킹 벨트를 통해 상기 기저 소재의 상기 상면 쪽에 형성된 최외곽 도금층의 상면을 마스킹하여 상기 기저 소재의 상기 하면 쪽에 형성된 최외곽 도금층의 하면의 전체 영역을 덮도록 금을 포함하는 금 도금층을 형성하는, 리드 프레임의 제조 방법.
  18. 제17항에 있어서,
    상기 제1 마스킹 벨트 및 상기 제2 마스킹 벨트는 구동 롤러 세트에 의해 일 방향으로 회전하는, 리드 프레임의 제조 방법.
  19. 제18항에 있어서,
    상기 리드 프레임은 상기 제1 마스킹 벨트 및 상기 제2 마스킹 벨트와 직접 접촉하며,
    상기 제1 마스킹 벨트 및 상기 제2 마스킹 벨트가 회전하는 힘에 의해 상기일 방향으로 이동하는, 리드 프레임의 제조 방법.
  20. 제18항에 있어서,
    상기 은 도금층을 형성하는 단계 및 상기 금 도금층을 형성하는 단계는,
    상기 리드 프레임의 상면 또는 하면의 면벡터가 중력의 방향과 교차하도록 세워진 상태로 수행되는, 리드 프레임의 제조 방법.
KR1020130025742A 2013-03-11 2013-03-11 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법 KR101802851B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130025742A KR101802851B1 (ko) 2013-03-11 2013-03-11 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법
US13/958,980 US9171789B2 (en) 2013-03-11 2013-08-05 Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame
MYPI2013003671A MY165666A (en) 2013-03-11 2013-10-07 Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame
CN201310728495.5A CN104051398A (zh) 2013-03-11 2013-12-25 引线框架、其制造方法以及包括引线框架的半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130025742A KR101802851B1 (ko) 2013-03-11 2013-03-11 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140111506A KR20140111506A (ko) 2014-09-19
KR101802851B1 true KR101802851B1 (ko) 2017-11-29

Family

ID=51486843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130025742A KR101802851B1 (ko) 2013-03-11 2013-03-11 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법

Country Status (4)

Country Link
US (1) US9171789B2 (ko)
KR (1) KR101802851B1 (ko)
CN (1) CN104051398A (ko)
MY (1) MY165666A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575671B (zh) * 2014-02-14 2017-03-21 南茂科技股份有限公司 半導體封裝及其方法
US10727085B2 (en) * 2015-12-30 2020-07-28 Texas Instruments Incorporated Printed adhesion deposition to mitigate integrated circuit package delamination
CN105931972A (zh) * 2016-06-17 2016-09-07 泰兴市永志电子器件有限公司 半导体框架的内引线分层制作方法
CN106400070A (zh) * 2016-11-03 2017-02-15 宁波埃斯科光电有限公司 一种铁基材引线框架局部镀银的电镀方法
CN107557827B (zh) * 2017-08-29 2019-10-22 群茂国际贸易（上海）有限公司 选择性电镀rfid天线镀金层的导电掩模和导电掩模组
JP6744020B1 (ja) * 2019-03-22 2020-08-19 大口マテリアル株式会社 リードフレーム
JP6736719B1 (ja) * 2019-03-28 2020-08-05 大口マテリアル株式会社 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板
JP2022133486A (ja) * 2019-07-30 2022-09-14 株式会社デンソー 半導体パッケージおよび半導体装置
KR20210092073A (ko) 2020-01-15 2021-07-23 해성디에스 주식회사 회로기판의 제조 방법
CN111863764B (zh) * 2020-07-24 2024-07-09 宁波康强电子股份有限公司 一种预电镀引线框架及其制备方法
CN111785701A (zh) * 2020-07-24 2020-10-16 宁波康强电子股份有限公司 一种预电镀镍钯金引线框架及其制备方法
CN112151489B (zh) * 2020-09-01 2023-06-06 通富微电科技(南通)有限公司 引线框架、引线框架的形成方法及引线框架封装体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
JPH0714962A (ja) * 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
TW448204B (en) * 1997-04-09 2001-08-01 Jeng Wu Shuen A method for catalytic depolymerization of polyethylene terephthalate
KR100371567B1 (ko) 2000-12-08 2003-02-07 삼성테크윈 주식회사 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
WO2004064154A1 (en) 2003-01-16 2004-07-29 Matsushita Electric Industrial Co., Ltd. Lead frame for a semiconductor device
KR100673951B1 (ko) 2004-06-23 2007-01-24 삼성테크윈 주식회사 반도체 팩키지용 리드 프레임
KR100819800B1 (ko) 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
US7256481B2 (en) 2005-11-30 2007-08-14 Texas Instruments Incorporated Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
KR20100050640A (ko) 2008-11-06 2010-05-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
JP2011014890A (ja) * 2009-06-02 2011-01-20 Mitsubishi Chemicals Corp 金属基板及び光源装置
JP5762081B2 (ja) * 2011-03-29 2015-08-12 新光電気工業株式会社 リードフレーム及び半導体装置

Also Published As

Publication number Publication date
US9171789B2 (en) 2015-10-27
US20140252580A1 (en) 2014-09-11
MY165666A (en) 2018-04-18
KR20140111506A (ko) 2014-09-19
CN104051398A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
KR101802851B1 (ko) 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법
JP5893826B2 (ja) リードフレーム及びその製造方法
CN101536183B (zh) 引线框条带、半导体装置以及用于制造该引线框的方法
US7148085B2 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
CN101162712A (zh) 半导体装置及其制造方法
CN102349153A (zh) 引线框架及其制造方法
WO2015017959A1 (en) First-packaged and later-etched three-dimensional flip-chip system-in-package structure and processing method therefor
CN110265377B (zh) 引线框架表面精整
CN101361181A (zh) 用于半导体器件的改良湿度可靠性和增强可焊性的引线框架
TWI751150B (zh) 引線框架材及其製造方法
US20190295934A1 (en) Leadframe package using selectively pre-plated leadframe
KR101646094B1 (ko) 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
KR101802850B1 (ko) 반도체 패키지
TW201108363A (en) Semiconductor device and method of manufacturing the same
US8125060B2 (en) Electronic component with layered frame
KR20050054826A (ko) 반도체 장치를 위한 전기 도금법
KR101330780B1 (ko) 회로기판, 이를 이용한 반도체 패키지 및 그 제조방법
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR101663695B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
KR20130061516A (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
KR102623540B1 (ko) 반도체 패키지 기판, 이를 포함하는 반도체 패키지, 및 반도체 패키지 기판의 제조방법
KR100544274B1 (ko) 스터드 범프용 기판의 금속 적층구조
CN209626202U (zh) 一种芯片封装结构
KR100203333B1 (ko) 다층 도금 리드프레임
CN115692362A (zh) 不锈钢封装衬底及其制造工艺

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant