CN209626210U - 半导体器件和集成电路系统 - Google Patents

半导体器件和集成电路系统 Download PDF

Info

Publication number
CN209626210U
CN209626210U CN201920310954.0U CN201920310954U CN209626210U CN 209626210 U CN209626210 U CN 209626210U CN 201920310954 U CN201920310954 U CN 201920310954U CN 209626210 U CN209626210 U CN 209626210U
Authority
CN
China
Prior art keywords
coating
lead frame
copper
hardness
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920310954.0U
Other languages
English (en)
Inventor
P·克雷马
J·巴泰莫斯
D-G·梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMICROELECTRONICS INTERNATIONAL NV
STMicroelectronics SRL
Original Assignee
STMICROELECTRONICS INTERNATIONAL NV
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMICROELECTRONICS INTERNATIONAL NV, STMicroelectronics SRL filed Critical STMICROELECTRONICS INTERNATIONAL NV
Application granted granted Critical
Publication of CN209626210U publication Critical patent/CN209626210U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开涉及一种半导体器件和集成电路系统。引线框架设计包括涂覆有电镀铜层、贵金属以及粘合促进化合物的铜合金基材。这些层补偿在基材中的划痕或者表面不平整部，同时促进从引线框架到导电连接件的粘合，并且通过将它们耦合到引线框架上的多层涂层的不同层来促进从引线框架到包封剂的粘合。多层涂层的第一层是软电镀铜，其用于使基材的表面平滑。多层涂层的第二层是薄的贵金属，其用于促进引线框架的引线和导电连接件之间的机械耦合。多层涂层的第三层是粘合促进化合物，其用于促进与引线框架周围的包封剂的机械耦合。

Description

半导体器件和集成电路系统
技术领域
本公开涉及半导体器件和集成电路系统，并且特别地涉及引线框架涂层，该引线框架涂层使表面缺陷平滑以用于进行引线框架接线接合。
背景技术
半导体封装件可以包括半导体裸片和引线框架，引线框架提供穿过引线框架的、在外部触点与半导体裸片之间的接口。半导体封装件具有围绕半导体封装件中的各个元件的包封剂，以将所有元件固定到单个分立单元中。半导体裸片通常被放置在引线框架上，并且该组合在应用室中被包封剂覆盖，其中包封剂通常以高压或高温被施加，然后包封剂被允许在封装元件周围冷却和固化。
半导体封装件的引线框架为半导体裸片提供了具有最小的电信号退化的更容易集成的硬件接口。此外，半导体封装件的包封剂提供了用于保护半导体裸片的环境屏障，而且提供了对从半导体裸片延伸的引线的结构支撑。不是所有类型的引线框架都为半导体裸片提供具有最小的电信号退化的足够的硬件接口，同时也保持半导体封装件所需的环境保护和结构支撑特性。特别地，一种类型的引线框架具有涂覆有至少3微米(μm)的银的铜引线框架点，因为接线弱接合裸铜。银引线框架涂层使引线框架的表面平滑，以改善接线与引线框架的引线的接线接合。然而，3微米的银引线框架涂层遭受高成本以及与包封剂的弱机械接合。另外，点涂是耗时的过程。因此，需要能够以最小的环境保护和结构支撑的牺牲来支持更高质量的电连接的装置。
实用新型内容
本公开的目的是提供一种半导体器件和集成电路系统，以至少部分地解决现有技术中存在的上述问题。
根据本公开的一个方面，提供了一种半导体器件，包括：
引线框架，包括：
基板，具有主体以及多个引线；
第一涂层，位于所述基板的所述主体上，所述第一涂层是铜；
第二涂层，位于所述第一涂层上，所述第二涂层是贵金属；以及
第三涂层，位于所述第二涂层的第一部分上，所述第三涂层是包括所述贵金属的粘合促进化合物；以及
树脂化合物，位于所述引线框架的所述第三涂层上。
在一个实施例中，所述基板是铜或铜合金，所述第一涂层是铜，所述第二涂层是银，并且所述第三涂层是氧化银。
在一个实施例中，所述基板具有第一硬度并且所述第一涂层具有第二硬度，所述第二硬度小于所述第一硬度。
在一个实施例中，所述第一硬度在100至200HV之间，并且所述第二硬度在100至120HV之间。
在一个实施例中，所述第一涂层邻接所述第二涂层，并且所述第二涂层邻接所述第三涂层。
在一个实施例中，所述第三涂层是所述贵金属的氧化物。
在一个实施例中，所述第一涂层的厚度大于所述第二涂层的厚度。
在一个实施例中，所述第一涂层的所述厚度在从0.2微米到2.0微米的范围内，并且所述第二涂层的所述厚度在从0.01微米到0.3微米的范围内。
在一个实施例中，所述基板的表面包括表面划痕，所述第一涂层的第一表面位于所述表面划痕中，并且所述第一涂层的与所述第一表面相对的第二表面是平面的。
在一个实施例中，所述半导体器件进一步包括：金属接线，直接接合到所述第二涂层的第二部分。
在一个实施例中，所述金属接线包括铜、金、银或铝。
根据本公开的另一方面，提供了一种集成电路系统，包括：
引线框架，包括：
基板，具有主体；
铜涂层，位于所述基板的所述主体上；
贵金属涂层，位于所述铜涂层上；以及
粘合促进化合物，位于所述贵金属涂层的第一部分上，所述粘合促进化合物包括所述贵金属；
芯片，穿过所述粘合促进化合物接合到所述贵金属涂层的第二部分；
金属接线，穿过所述粘合促进化合物接合到所述贵金属涂层的第三部分，并且接合到所述芯片；以及
树脂化合物，位于所述引线框架上并且直接附着到所述粘合促进化合物，所述树脂化合物包封所述芯片。
在一个实施例中，所述铜涂层的厚度在0.2微米到2.0微米之间，并且所述贵金属涂层的厚度在0.01微米到0.3微米之间。
在一个实施例中，所述基板具有在从100HV到200HV的范围内的第一硬度，并且所述铜涂层具有在从100HV到120HV的范围内的第二硬度，所述第二硬度小于所述第一硬度。
本公开涉及具有引线框架的半导体封装件及其制造方法，引线框架包括由多层涂层包围的铜合金基材。多层涂层包括铜(例如，电镀铜)的第一涂层、贵金属的第二涂层以及粘合促进化合物的第三涂层。半导体封装件通过将接线附接到引线框架的引线并且用包封剂至少部分地包封引线框架而形成。在一些实施例中，半导体封装件包括附接到引线框架的第二涂层的半导体裸片或者芯片。
在一些实施例中，引线框架通过用轧辊压制基材片而形成。轧制的引线框架基材包括通过第一涂层的施加而平滑的划痕。第一涂层提供光滑表面，第二涂层被施加在该表面上。为了促进平滑，引线框架基材具有在100-200HV之间的典型的硬度，该硬度大于第一涂层的硬度，第一涂层具有在100-120HV之间的典型的硬度。划痕深度通常小于0.05微米。接线被接合到第二涂层，第三涂层覆盖第二涂层的暴露区域。第三涂层是粘合促进剂，以增加包封剂与引线框架的机械耦合的强度。在一些实施例中，第三涂层通过第二涂层的暴露表面和反应性物质之间的反应形成，并且包封剂是树脂。
在一些实施例中，第一涂层是铜(例如，纯铜)，第二涂层是银，并且第三涂层是氧化银。第一涂层的厚度大于0.1微米，并且在一些实施例中是在0.2微米和2.0微米之间。第二涂层厚度小于0.1微米，并且在一些实施例中是在0.01微米和0.3微米之间。此外，接线包括铜、金、银和铝中的一种。
在根据本公开的实施例中，减少了贵金属的使用，同时增加了连接导体到引线框架以及包封剂到引线框架的接合强度。
附图说明
图1是示例性半导体封装件的截面图。
图2A是示例性引线框架卷的平面图。
图2B是引线框架卷的截面图。
图3A-3D是图2B中示出的在放大视图区域BB处截取的引线框架的截面图，示出了制造引线框架的各个步骤。
图4是在放大视图区域处截取的引线框架的另一实施例的截面图。
图5是示例性半导体封装件的截面图。
图6是本公开的说明性方法的流程图。
具体实施方式
在以下描述中，阐述了某些具体细节以便提供本公开的各个实施例的透彻理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践本公开。在其它实例中，没有详细描述与电子部件和制造技术相关联的公知结构，以避免不必要地模糊本公开的实施例的描述。
除非上下文另有要求，否则贯穿说明书和随后的权利要求，词语“包括”及其变体，例如“含有”和“包含”应以开放的、包含性的意义解释，即“包括，但不限于”。
贯穿本说明书对“一个实施例”或者“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，在贯穿本说明书的各个地方中出现的短语“在一个实施例中”或者“在实施例中”不一定都指的是同一个实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。
如在本说明书和所附权利要求中所使用的，单数形式“一”、“一个”和“该”包括复数指示物，除非内容另有明确说明。还应该注意，术语“或者”通常以包括“和/或者”的含义被使用，除非内容另有明确说明。
如在说明书和所附权利要求中所使用的，“对应”、“对应于”和“相应的”的使用旨在描述引用的对象之间的比率或者相似性。“对应”或者它的形式之一的使用不应该被解释为意指确切的形状或者尺寸。
贯穿本说明书，术语“层”以其最广泛的含义被使用，包括薄膜、帽等等，并且一层可以由多个子层组成。
本文描述了半导体封装件的具体实施例；然而，本公开和对某些材料、尺寸以及处理步骤的细节和排序的引用是示例性的，并且不应该限于示出的那些。
图1是示出了在处理期间的封装件100的截面图的本公开的示例性实施例，封装件100包括引线框架105。在实施例中，引线框架105包括与裸片焊盘115间隔开的多个引线110。裸片140耦合到引线框架105的裸片焊盘115。接线150将裸片耦合到引线110。
裸片焊盘115和引线110被若干层覆盖，这些层包括与引线框架相邻的第一涂层165。在第一涂层165上存在第二涂层120，并且在第二涂层120上存在第三涂层135。在裸片140、引线框架105和部分引线110周围形成包封剂(例如，模制化合物)155。包封剂155可以被形成为完全包封裸片焊盘155。备选地，可以暴露引线框架105的后表面和裸片焊盘。
裸片焊盘115可以具有矩形形状。然而，本领域技术人员将理解，裸片焊盘115和引线框架105可以形成为具有交替的形状，例如圆形或矩形。
在一些实施例中，多个引线110包括彼此等距地间隔开的偶数个引线110，在引线框架105的每个边缘上具有相同数目的引线110。然而，其它实施例可包括具有不同的间距和布置的更少或更多的引线110，以便满足特定的封装要求。
在各种实施例中，引线框架105由铜或铜合金制成，但是也可以使用其它已知金属、其它导电材料或非导电材料。
第一涂层165是导电材料并且形成在引线框架105的表面上。在实施例中，第一涂层165是铜或铜合金。可以使用任何合适的方法形成第一涂层165。例如，第一涂层165可以通过电解沉积、化学气相沉积(CVD)、溅射、化学镀、喷涂等沉积。在某些实施例中，第一涂层165通过电解沉积而被沉积在引线框架105的表面上。在一些实施例中，选择性地沉积第一涂层165(例如，使用机械掩模或一些其它掩模技术)，以便仅在某些区域之上选择性地延伸。在实施例中，第一涂层165具有至少约1微米的厚度。在一些实施例中，第一涂层165具有在从约1微米至约2微米的范围内的厚度。
在一些实施例中，可以在施加第一涂层165之前处理引线框架。这种处理可包括电清洗，其可以用于从引线框架的表面去除氧化物、杂质、有机材料等。可以使用的其它处理步骤包括活化处理。在一些实施例中，活化处理包括使用酸性蚀刻剂溶液(例如，Descabase(Atotech Deutschland GmbH)，硫酸溶液等)。可以使用活化处理来去除氧化物并活化引线框架105，以便改善第一涂层165的粘附性和均匀性。可以在处理步骤之前，在处理步骤之间，在处理步骤之后并且在施加第一涂层165之前，在施加第一涂层165之后，或其任何组合期间，采用清洗步骤。
第二涂层120形成在第一涂层165的至少一部分表面上。如图1所示，第二涂层120形成在引线框架105的所有表面上。在各种实施例中，第二涂层120可以形成在引线框架105的第一表面上。在一些实施例中，第二涂层120形成在第二表面上。在其它实施例中，第二涂层120形成在多个引线110中的一个或多个引线的表面上。
在各种实施例中，第二涂层120包括至少一种过渡金属。在一些实施例中，第二涂层120包括贵金属。在进一步的实施例中，第二涂层120包括第10族或第11族金属。在一些实施例中，第二涂层120包括第10族金属。在其它实施例中，第二涂层120包括第11族金属。在某些实施例中，第二涂层120包括镍、金、银或其组合。在特定实施例中，第二涂层120包括银。在实施例中，第二涂层120具有至少约0.1微米的厚度。在一些实施例中，第二涂层120具有在从约0.1微米至约0.3微米的范围内的厚度。
裸片140耦合到第二涂层120的表面。在实施例中，裸片140可以用胶水或带145耦合到裸片焊盘115。然后，将多个接线150接合在裸片140上的柱或凸块与多个引线110上的接触焊盘之间。接线150和裸片140之间的耦合可以通过一个或多个电触点来实现，电触点可以是从裸片140延伸的接触焊盘、柱或焊料凸块，并且可以是引线110上的一个或多个接触焊盘或焊区。
在第二涂层120上形成第三涂层135。第三涂层135是粘合促进化合物(例如，金属氧化物层)。因此，本公开的实施例包括一种器件，该器件包括铜引线框架，在铜引线框架的至少一部分上的第一涂层，在第一涂层上的第二涂层，以及在第二涂层上的第三涂层。在一些实施例中，第一涂层165、第二涂层120和第三涂层135至少形成在引线框架105的引线110上。
例如，如果第三涂层135是金属氧化物层，则第三涂层135可以包括与第二涂层120相同的金属。因此，第三涂层135可包括至少一种过渡金属。在一些实施例中，第三涂层135包括贵金属。在一些实施例中，第三涂层135包括第10族或第11族金属。在某些实施例中，第三涂层135包括氧化镍、氧化金、氧化银或其组合。在特定实施例中，第三涂层135包括氧化银。在特定实施例中，第二涂层120是银层，并且第三涂层135是氧化银。
在实施例中，第三涂层135具有至少约1纳米(nm)的厚度。在一些实施例中，第三涂层135具有在从约1nm至约3nm的范围内的厚度。
包封剂155沉积在多个接线150、引线框架105、引线110、裸片焊盘115和第三涂层135之上，以形成封装件100。在封装件100中，包封剂155可以完全围绕第三涂层135。备选地，包封剂155可以部分地围绕第三涂层135，如图1所示。在一些实施例中，包封剂155形成在多个接线150、引线框架105、引线110、裸片焊盘115以及第三涂层135的表面上。
图2A是示例性引线框架卷的平面图。在引线框架的制造过程中，可以通过采用铜合金材料卷并且将引线框架的图案轧制成铜合金材料卷来形成多个引线框架。
本公开总体涉及引线框架的制造，例如图2A中示出的示例性引线框架。诸如铜或铜合金的基材(或者基板)100被形成为引线框架卷101。铜合金可以被掺杂有任何数量的材料，并且在一个实施例中被掺杂有增加基材100的硬度的材料。一些铜合金的例子包括弹壳黄铜(铜70wt.％、锌30wt.％)、铝青铜(铜92wt.％、铝8wt.％)、铍铜(铜98wt.％、铍2wt.％)、镍黄铜(铜78wt.％、镍12wt.％、铅10wt.％)、白铜(铜70wt.％、镍30wt.％)以及炮铜(铜90wt.％、锡10wt.％)。用作基材的其它铜合金包括统一编号系统C19400、C70250和C19210。可以使用其它基材100，例如铝基引线框架。引线框架卷101的形成可以通过冲压、切割、压制、轧制、印刷或者本领域已知的任何其它引线框架形成方法。在形成引线框架卷之后，基材100被成形为包括引线框架102a、102b、102c的多个引线框架102。在制造过程期间，引线框架102a、102b、102c将彼此分开。分离可以发生在引线框架102的初始形成期间，或者如图2A中描绘的，可以在形成引线框架102之后的某个时间点处发生分离。
在一些实施例中，引线框架卷101是铜或铜合金，其可以包括任何数量的任何数目种附加元素。在一些实施例中，附加元素与铜结合以将引线框架卷101的硬度增加到大于纯铜硬度的硬度。可以被实现的示例性硬度包括在100HV(维氏硬度值)至200HV之间的硬度，一些实施例包括180HV至200HV的硬度。在其它实施例中，引线框架卷101由不同的材料形成，例如金属、塑料、半导体、合金、复合材料或者具有不同硬度等级的其它材料。
引线框架102的引线框架102a、102b、102c通过卷馈送引导件104连接在一起。在描绘的实施例中，第一卷馈送引导件104a位于引线框架102的第一侧上，并且第二卷馈送引导件104b位于引线框架102的第二侧上。在这种配置中，卷馈送引导件104帮助制造机器沿着组装线物理地引导引线框架102，以接收下游制造步骤。
每个引线框架102包括裸片焊盘(或主体)106以及多个引线108，包括第一引线108a和第二引线108b。关于引线框架102b，裸片焊盘106被放置在引线框架102b的中心部分附近，引线108朝向引线框架102b的侧部向外辐射。在引线框架卷101的形成期间，两个或者更多个引线108可以被接合在一起。在制造工艺的后续步骤期间，这些引线中的任何一个可以与引线108的其它引线电隔离。引线108与裸片焊盘106由相同的基材100形成。在其它实施例中，引线108与裸片焊盘106由不同的材料形成。引线108提供用于接合接线的焊区，以将引线108耦合到位于引线框架102b的裸片焊盘106上的半导体裸片的各个输入。
图2B描绘了在一个实施例中在形成引线框架102b的各个部件的初始形成步骤之后的引线框架102b。在其它实施例中，图2B描绘了在制造工艺的中间或者末端步骤处的引线框架102b，其中引线框架102b的各个部件在其它制造步骤之后形成。截面图包括第一卷馈送引导件104a、第一引线108a、裸片焊盘106、第二引线108b以及第二卷馈送引导件104b。
图2B包括突出显示的视图区域BB，其指示从图2B的截面图放大的区域。突出显示的视图区域BB包括在第二引线108b处的引线框架102b的表面。图3A-3D描绘了图2B中示出的突出显示的视图区域BB的截面图，每个图描绘了引线框架102b的各个制造步骤。尽管图3A-3D描绘了第二引线108b的层，但是相同的层和基材被用于引线108、裸片焊盘106以及卷馈送引导件104中的一些或者全部。
图3A-3D是在图2B中所示的突出显示的视图区域BB处截取的引线框架102b的截面图，示出了制造引线框架的各个步骤。具体地，图3A描绘了引线框架102b的第二引线108b。如前面所讨论的，引线框架102b的基材100可以由许多不同制造方法中的任何一种形成。在形成期间，引线框架102b的基材100的表面302可能会被刮擦或者以其它方式形成有表面不平整部。例如，对引线框架卷101的轧制压力可以引起表面302形成有多个表面划痕，这些划痕可能会防止成功地接线接合到表面302。在一些实施例中，表面划痕可以沿着表面302的第一方向而不是沿着垂直于第一方向的第二方向被形成。在其它实施例中，表面划痕或者表面不平整部位于表面302上的任何方向上。另外，表面302上的划痕可以仅在引线框架102b的第一侧上、引线框架102b的多个侧部上或者引线框架102b的所有侧部上，包括内表面。划痕或者表面不平整部可以是任何深度，并且在一些实施例中具有小于0.05微米的平均深度或者最大深度。
图3B描绘了涂有第一涂层304的第二引线108b。第一涂层304可以仅涂覆引线框架102b的第一侧、引线框架102b的多个侧部或者引线框架102b的所有侧部，包括内表面。完全涂覆引线框架102b的所有侧部允许在不使用掩模的情况下完成涂层施加，从而降低了涂层施加的成本、时间和复杂性。在一些实施例中，第一涂层304是铜材料。在特定实施例中，第一涂层304是纯铜。在其它实施例中，第一涂层304是引线框架卷101中的任何一种材料。在其它实施例中，第一涂层304是在引线框架卷101制造过程期间使用的任何材料。可以使用任何已知的施加技术将第一涂层304施加到表面302，包括化学气相沉积(CVD)、物理气相沉积(PVD)、旋涂，并且在一个实施例中，通过将第一涂层304电镀到引线框架102b的表面302来施加第一涂层304。
在一些实施例中，第一涂层304具有大于表面302的划痕或者表面不平整部的深度的厚度。在这些实施例中，第一涂层304具有在划痕或者表面不平整部上的不平整的第一侧，以及与第一侧相对的平面的第二侧。平面的第二侧因此平滑表面302的划痕或者表面不平整部的表面。在其它实施例中，第一涂层304的厚度与表面302的划痕或者表面不平整部的深度无关。在一些实施例中，第一涂层304具有至少0.1微米的厚度，并且在一些实施例中，第一涂层304的平均厚度或者最大厚度在0.2微米和2.0微米之间。在其它实施例中，第一涂层304的平均厚度或者最大厚度大于2.0微米。
第一涂层304可以具有任何等级的硬度。在一些实施例中，第一涂层304具有比引线框架卷101的硬度小的硬度，例如100-120HV的硬度。在一个实施例中使用软纯铜以增加接线接合到引线框架102b的可靠性。
图3C描绘了涂覆有第二涂层306的第二引线108b以及耦合到第二涂层306的导电连接件308。第二涂层306可以仅涂覆引线框架102b的第一侧、引线框架102b的多个侧部或者引线框架102b的所有侧部，包括内表面。完全涂覆引线框架102b的所有侧部允许在不使用掩模的情况下完成涂层施加，从而降低了涂层施加的成本、时间和复杂性。在一些实施例中，第二涂层306是银。在其它实施例中，第二涂层306是任何贵金属。在其它实施例中，第二涂层306是在半导体封装件的制造过程期间使用的任何材料。可以使用任何已知的施加技术将第二涂层306施加到第一涂层304，包括CVD、PVD、旋涂和电镀。
在一些实施例中，第二涂层306具有比第一涂层304的厚度小的厚度。例如，第二涂层306的厚度可以小于0.1微米，并且在一些实施例中，第二涂层306的平均厚度或者最大厚度在0.01微米和0.1微米之间。
图3C也包括耦合到第二涂层306的部分的导电连接件308。导电连接件308是用于将引线框架102b耦合到引线框架102b上的半导体裸片的任何连接件。在一些实施例中，导电连接件308是接合接线。在一些实施例中，导电连接件是金属，例如铜、金、银和铝。如在图3C中描述的，薄导电连接件308被耦合到第二涂层306，以改善导电连接件308和引线框架102b之间的机械接合强度。改进的机械接合可以通过第二涂层306的优良化学性质(因为它与导电连接件308有关)以及下面的第一涂层304的柔软度和水平面来实现。例如，第二涂层306的施加可以帮助防止第一涂层的氧化。因为在第一涂层304中使用的材料(例如，电镀的纯铜)的氧化可能会对导电连接件308与引线框架102b的接合强度有害，所以薄的第二涂层306的施加以防止第一涂层304的氧化可以增加与导电连接件308的机械接合的强度。改进的机械接合可以涉及增加的拉伸强度、增加的剪切应力抗性或者两者。
图3D描绘了涂覆有第三涂层310的第二引线108b。第一、第二和第三涂层一起包括在第二引线108b的基材100上的多层涂层312。第三涂层310可以仅涂覆引线框架102b的第一侧、引线框架102b的多个侧部或者引线框架102b的所有暴露的侧部，包括内表面。完全涂覆引线框架102b的所有侧部允许在不使用掩模的情况下完成涂层施加，从而降低了涂层施加的成本、时间和复杂性。在其它实施例中，引线框架102b的所有侧部被涂覆有第三涂层，包括内表面，然后移除第三涂层的一部分以允许导电连接件308被耦合到第二涂层306。
可以使用任何已知的施加技术将第三涂层310施加或固定到第二涂层306，包括CVD、PVD、旋涂和电镀。在一些实施例中，第三涂层310通过第二涂层306和反应性物质之间的反应形成。特别地，在一个实施例中，第二涂层306是银并且使用湿法工艺与包括氧的反应性物质反应，以形成氧化银的第三涂层310。
第三涂层310是用于包封剂的粘合促进化合物。虽然第二涂层306具有与导电连接件308的优良接合特性，第二涂层306可以未被优化用于与包封剂的机械接合。相反，第三涂层310提供对包封剂的改进的粘合性。例如，第三涂层310可以是氧化物或者氢氧化物，其改善与诸如模制化合物的包封剂的机械接合。
改进的机械接合可以通过第三涂层310的优异的化学性质被实现，因为它与包封剂有关。例如，第三涂层310的施加可以帮助防止第二涂层306的硫化。因为在第二涂层306中使用的材料(例如，银)的硫化可能对包封剂与引线框架102b的接合强度有害，所以用于防止第二涂层306的硫化的第三涂层310的施加可以增加与包封剂的机械接合强度。改进的机械接合可以涉及增加的拉伸强度、增加的剪切应力抗性或者两者。
图4描绘了涂覆有第一涂层305(例如铜材料)的基板100的主体。基板100是引线框架，例如铜引线框架。在特定实施例中，第一涂层305是纯铜。在一些实施例中，第一涂层305的厚度大于表面302的划痕或表面不平整部(例如不平整部301)的深度。如在图4中可见，第一涂层305具有在基板100的划痕或表面不平整部上的不平整的第一侧，以及与第一侧相对的不平整的第二侧。然而，第二侧的不平整度(例如，表面粗糙度)小于第一侧的不平整度。换句话说，第二侧使表面302的划痕或表面不平整部的表面平滑。在其他实施例中，第一涂层305的厚度与表面302中的划痕或表面不平整部的深度无关。
基板100的表面不平整度大于第二层306的表面不平整度，从而提供更光滑的表面用于接合。第三层310的表面不平整度小于基板和第二层306的表面不平整度。
图5是包括引线框架102b的示例性半导体封装件400的截面图。半导体封装件400包括具有裸片焊盘106以及第一和第二引线108a、108b的引线框架102。裸片焊盘106以及第一和第二引线108a、108b各自涂覆有多层涂层312。第一和第二导电连接件308分别被耦合到第一和第二引线108a、108b，并且被耦合到半导体裸片402。半导体裸片402是多个集成电路中的任何一个，其输入/输出端口耦合到引线108。此外，半导体裸片402通过粘合剂404被机械地耦合到引线框架102b的裸片焊盘106。在一些实施例中，粘合剂404被直接耦合到第二涂层306。在其它实施例中，粘合剂404被直接耦合到裸片焊盘106、第一涂层304或者第三涂层310。半导体裸片402可以通过粘合剂404和/或其它材料被热耦合或者被电耦合到裸片焊盘106。
围绕半导体裸片402的是包封剂406，例如模制化合物或者树脂。包封剂406可以为半导体封装件400提供结构支撑以及环境保护。在一个实施例中，包封剂406在引线框架102b的第三涂层310上或者附着到引线框架102b的第三涂层310。在其它实施例中，包封剂406在多层涂层312的另一层上或者在下面的基材上。引线框架102b的部件可以具有与包封剂406的表面齐平的表面。在其它实施例中，引线框架102b的一个或者多个部件从包封剂406的表面突出。包封剂406部分地或者完全地包封半导体裸片402。
另外，在图5中描绘的是接合球408。在一个实施例中，接合球408是焊球，并且在其它实施例中可以是用于将半导体封装件400耦合到外部电路的任何导电连接件。接合球408被耦合到引线108的末端。因此，半导体裸片402的输入或者输出端口可以依次通过导电连接件308、引线108以及接合球408中的相应的一个被耦合到在半导体封装件400外部的电路。
图6中示出了本公开的说明性方法的流程图。在初始电清洗步骤1000之后，引线框架可以经历活化步骤1002，然后在步骤1004中沉积第一涂层。然后，在步骤1006中，引线框架可以进行第二活化步骤。然后在步骤1008中将第二涂层沉积到第一涂层的表面上。
接下来，在步骤1010中，将有机涂层(例如，防EBO(环氧树脂溢出)涂层)施加到第二涂层的表面上。这种有机涂层可以减少或消除在裸片附着期间的环氧树脂溢出。随后，在步骤1012中，将裸片附着到第二涂层的表面上。然后执行第三活化步骤1013，接着在步骤1014中形成第三涂层。可以在所公开的方法中在任何合适的点处采用一个或多个清洗步骤，例如步骤1016。
然后，在步骤1018中，在裸片、接线和引线框架上形成包封剂(例如模制化合物)以形成封装件。在组装封装件之后，可以采用修边步骤去除来自包封工艺的树脂毛刺。然后，可以采用电清洗步骤、清洗步骤或两者。
在一些实施例中，所得到的封装结构包括裸铜引线框架上的铜第一涂层、铜第一涂层上的银层和银层上的氧化银层。裸片通过接合线接合到银层，并且氧化银层邻接裸片和接线的侧面。包封剂围绕至少一部分氧化银层。因此，在一些实施例中，没有暴露出氧化银层的任何部分。换句话说，包封剂完全覆盖氧化银层。在特定实施例中，裸铜引线框架上的一系列层包括范围从约1微米到约2微米厚的铜第一涂层、范围从约0.1微米到约0.3微米厚的银第二涂层、以及范围从约1nm至约3nm的氧化银第三层。
在本公开的替代方法中，在已经形成第三涂层之后，将裸片附接到第二涂层的表面。在这样的方法中，在附接裸片以及组装最终封装结构(例如，接线接合，形成包封剂等)之前，去除第三涂层的一部分(例如，对应于裸片所附接至的位置)。在接线被接合到第二涂层的表面的实施例中，去除第三涂层的与接线接合所至的位置相对应的部分。
简而言之，替代方法可选地包括初始电清洗步骤和活化步骤。然后，沉积第一涂层(例如，通过电沉积、CVD等)。然后，引线框架可以经历第二活化步骤，以及然后将第二涂层沉积(例如，通过电沉积、CVD等)到第一涂层的表面上。然后可以执行可选的第三活化步骤。然后在第二涂层上形成第三涂层(例如，通过使第二涂层与反应性物质(如氧气)反应，通过CVD等)。然后除去第三涂层的一部分，暴露第二涂层的一个或多个区域。
接下来，将有机涂层(例如，防EBO涂层)施加到第二涂层的暴露表面上，并将裸片附接到第二涂层的表面上。在附接裸片之后，最终的组装步骤(包括接线接合以及在裸片、接线和引线框架上形成包封剂(例如模制化合物))继续进行，以形成封装件。在组装封装件之后，可以采用修边步骤去除来自包封工艺的树脂毛刺。在所公开的方法中，可以在任何合适的点处采用电清洗步骤、清洗步骤或两者。
上述特征描述了一些实施例，其中减少了贵金属的使用，同时增加了连接导体到引线框架以及包封剂到引线框架的接合强度。本领域技术人员还将明白其它益处。
可以组合上述各个实施例以提供进一步的实施例。如果必要的话，可以修改实施例的各方面以采用各个专利、申请以及出版物的概念来提供进一步的实施例。
根据以上详细描述，可以对实施例进行这些和其它改变。通常，在以下权利要求中，所使用的术语不应该被解释为将权利要求限制于说明书和权利要求中公开的特定的实施例，而是应该被解释为包括所有可能的实施例连同这些权利要求所赋予的等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (14)

1.一种半导体器件，其特征在于，包括：
引线框架，包括：
基板，具有主体以及多个引线；
第一涂层，位于所述基板的所述主体上，所述第一涂层是铜；
第二涂层，位于所述第一涂层上，所述第二涂层是贵金属；以及
第三涂层，位于所述第二涂层的第一部分上，所述第三涂层是包括所述贵金属的粘合促进化合物；以及
树脂化合物，位于所述引线框架的所述第三涂层上。
2.根据权利要求1所述的半导体器件，其特征在于，所述基板是铜或铜合金，所述第一涂层是铜，所述第二涂层是银，并且所述第三涂层是氧化银。
3.根据权利要求1所述的半导体器件，其特征在于，所述基板具有第一硬度并且所述第一涂层具有第二硬度，所述第二硬度小于所述第一硬度。
4.根据权利要求3所述的半导体器件，其特征在于，所述第一硬度在100至200HV之间，并且所述第二硬度在100至120HV之间。
5.根据权利要求1所述的半导体器件，其特征在于，所述第一涂层邻接所述第二涂层，并且所述第二涂层邻接所述第三涂层。
6.根据权利要求1所述的半导体器件，其特征在于，所述第三涂层是所述贵金属的氧化物。
7.根据权利要求1所述的半导体器件，其特征在于，所述第一涂层的厚度大于所述第二涂层的厚度。
8.根据权利要求7所述的半导体器件，其特征在于，所述第一涂层的所述厚度在从0.2微米到2.0微米的范围内，并且所述第二涂层的所述厚度在从0.01微米到0.3微米的范围内。
9.根据权利要求1所述的半导体器件，其特征在于，所述基板的表面包括表面划痕，所述第一涂层的第一表面位于所述表面划痕中，并且所述第一涂层的与所述第一表面相对的第二表面是平面的。
10.根据权利要求1所述的半导体器件，其特征在于，进一步包括：
金属接线，直接接合到所述第二涂层的第二部分。
11.根据权利要求10所述的半导体器件，其特征在于，所述金属接线包括铜、金、银或铝。
12.一种集成电路系统，其特征在于，包括：
引线框架，包括：
基板，具有主体；
铜涂层，位于所述基板的所述主体上；
贵金属涂层，位于所述铜涂层上；以及
粘合促进化合物，位于所述贵金属涂层的第一部分上，所述粘合促进化合物包括所述贵金属；
芯片，穿过所述粘合促进化合物接合到所述贵金属涂层的第二部分；
金属接线，穿过所述粘合促进化合物接合到所述贵金属涂层的第三部分，并且接合到所述芯片；以及
树脂化合物，位于所述引线框架上并且直接附着到所述粘合促进化合物，所述树脂化合物包封所述芯片。
13.根据权利要求12所述的集成电路系统，其特征在于，所述铜涂层的厚度在0.2微米到2.0微米之间，并且所述贵金属涂层的厚度在0.01微米到0.3微米之间。
14.根据权利要求12所述的集成电路系统，其特征在于，所述基板具有在从100HV到200HV的范围内的第一硬度，并且所述铜涂层具有在从100HV到120HV的范围内的第二硬度，所述第二硬度小于所述第一硬度。
CN201920310954.0U 2018-03-12 2019-03-12 半导体器件和集成电路系统 Active CN209626210U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862641923P 2018-03-12 2018-03-12
US62/641,923 2018-03-12
US16/299,085 2019-03-11
US16/299,085 US11011476B2 (en) 2018-03-12 2019-03-11 Lead frame surface finishing

Publications (1)

Publication Number Publication Date
CN209626210U true CN209626210U (zh) 2019-11-12

Family

ID=67842036

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910125463.3A Pending CN110265376A (zh) 2018-03-12 2019-02-20 引线框架表面精整
CN201920310954.0U Active CN209626210U (zh) 2018-03-12 2019-03-12 半导体器件和集成电路系统
CN201910186241.2A Pending CN110265377A (zh) 2018-03-12 2019-03-12 引线框架表面精整

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910125463.3A Pending CN110265376A (zh) 2018-03-12 2019-02-20 引线框架表面精整

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910186241.2A Pending CN110265377A (zh) 2018-03-12 2019-03-12 引线框架表面精整

Country Status (2)

Country Link
US (2) US11011476B2 (zh)
CN (3) CN110265376A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265377A (zh) * 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735512B2 (en) 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same
CN211787168U (zh) * 2019-12-10 2020-10-27 兰克森控股公司 用于芯片卡模块的电路
EP3971958A1 (en) * 2020-09-16 2022-03-23 Nexperia B.V. A semiconductor package and a method for manufacturing of a semiconductor package
US11848258B2 (en) 2020-12-31 2023-12-19 Texas Instruments Incorporated Semiconductor package with nickel-silver pre-plated leadframe

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57122554A (en) 1981-01-22 1982-07-30 Toshiba Corp Lead frame for semiconductor device
JPS57184244A (en) 1981-05-08 1982-11-12 Shinko Electric Ind Co Ltd Metallic member for electronic parts
JPS59231844A (ja) 1983-06-14 1984-12-26 Nec Corp 半導体装置用リ−ドフレ−ム
JPS6024045A (ja) 1983-07-19 1985-02-06 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPH0742596B2 (ja) 1984-12-04 1995-05-10 段谷産業株式会社 リードフレームのメッキ方法
JPS61139050A (ja) 1984-12-12 1986-06-26 Hitachi Ltd リ−ドフレ−ム
JPS61150284A (ja) 1984-12-24 1986-07-08 Toshiba Corp 光半導体装置
US4800178A (en) 1987-09-16 1989-01-24 National Semiconductor Corporation Method of electroplating a copper lead frame with copper
EP0335608B1 (en) * 1988-03-28 1995-06-14 Texas Instruments Incorporated Lead frame with reduced corrosion
US4946518A (en) * 1989-03-14 1990-08-07 Motorola, Inc. Method for improving the adhesion of a plastic encapsulant to copper containing leadframes
DE69119952T2 (de) 1990-03-23 1997-01-02 Motorola Inc Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen
JPH04137552A (ja) 1990-09-27 1992-05-12 Sharp Corp リードフレーム
JPH05109958A (ja) 1991-10-17 1993-04-30 Shinko Electric Ind Co Ltd リードフレーム
JP3250018B2 (ja) 1992-06-22 2002-01-28 キョーラク株式会社 薬液用プラスチック容器
JPH06214452A (ja) 1993-01-14 1994-08-05 Toshiba Corp 現像装置及び画像形成装置
JPH06334087A (ja) 1993-05-21 1994-12-02 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
US5728285A (en) 1993-12-27 1998-03-17 National Semiconductor Corporation Protective coating combination for lead frames
US5436082A (en) 1993-12-27 1995-07-25 National Semiconductor Corporation Protective coating combination for lead frames
JPH07231060A (ja) 1994-02-18 1995-08-29 Rohm Co Ltd 電子部品およびその製造方法
JPH08296050A (ja) 1995-04-27 1996-11-12 Ishihara Chem Co Ltd ホイスカー防止用スズメッキ浴、及びスズメッキのホイスカー防止方法
JPH0955464A (ja) * 1995-06-09 1997-02-25 Mitsubishi Electric Corp 表面実装型半導体装置、半導体実装部品、及びそれらの製造方法
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
JP2004282103A (ja) 1995-09-29 2004-10-07 Dainippon Printing Co Ltd リードフレームの部分貴金属めっき方法
JPH09116064A (ja) 1995-10-19 1997-05-02 Kobe Steel Ltd リードフレーム材
KR100231828B1 (ko) 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US6037653A (en) 1997-03-25 2000-03-14 Samsung Aerospace Industries, Ltd. Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer
US5994767A (en) * 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
US6046075A (en) 1997-12-23 2000-04-04 Vlsi Technology, Inc. Oxide wire bond insulation in semiconductor assemblies
JPH11350188A (ja) 1998-06-03 1999-12-21 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
JP2002076229A (ja) 2000-07-13 2002-03-15 Texas Instruments Inc 銀めっきを含む半導体のリードフレームおよびその製造方法
JP3417395B2 (ja) 2000-09-21 2003-06-16 松下電器産業株式会社 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
KR20020073434A (ko) 2001-03-16 2002-09-26 쉬플리 캄파니, 엘.엘.씨. 주석 도금
JP2003155395A (ja) 2001-11-20 2003-05-27 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
US6727587B2 (en) * 2002-04-30 2004-04-27 Infineon Technologies Ag Connection device and method for producing the same
JP2004082103A (ja) 2002-08-27 2004-03-18 Asahi Glass Co Ltd Ｓｏ２を含有するガスの処理方法
WO2004064154A1 (en) 2003-01-16 2004-07-29 Matsushita Electric Industrial Co., Ltd. Lead frame for a semiconductor device
JP3841768B2 (ja) 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US7391116B2 (en) 2003-10-14 2008-06-24 Gbc Metals, Llc Fretting and whisker resistant coating system and method
US7368326B2 (en) 2004-01-12 2008-05-06 Agere Systems Inc. Methods and apparatus to reduce growth formations on plated conductive leads
US7507605B2 (en) * 2004-12-30 2009-03-24 Texas Instruments Incorporated Low cost lead-free preplated leadframe having improved adhesion and solderability
US7946022B2 (en) 2005-07-05 2011-05-24 The Furukawa Electric Co., Ltd. Copper alloy for electronic machinery and tools and method of producing the same
US7309909B2 (en) * 2005-09-21 2007-12-18 Texas Instruments Incorporated Leadframes for improved moisture reliability of semiconductor devices
KR100729019B1 (ko) * 2005-10-12 2007-06-14 주식회사 케이이씨 반도체 디바이스용 리드프레임 및 그 제조 방법
US7364428B2 (en) 2006-06-07 2008-04-29 3M Innovative Properties Company Orthodontic indirect bonding tray with moisture control
JP2008098478A (ja) * 2006-10-13 2008-04-24 Renesas Technology Corp 半導体装置及びその製造方法
JP2009108339A (ja) 2007-10-26 2009-05-21 Renesas Technology Corp 半導体装置およびその製造方法
CN101314832B (zh) 2008-07-15 2010-08-04 科威（肇庆）半导体有限公司 铁合金材料、由铁合金材料制成的半导体引线框架及其制备方法
KR100972982B1 (ko) 2008-10-08 2010-08-03 삼성엘이디 주식회사 Ｌｅｄ 패키지용 리드프레임
ES2365186T3 (es) 2008-10-13 2011-09-26 Atotech Deutschland Gmbh Procedimiento para mejorar la adherencia entre superficies de plata y materiales de resina.
JP5156658B2 (ja) * 2009-01-30 2013-03-06 株式会社日立製作所 Ｌｓｉ用電子部材
KR20100103015A (ko) 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
KR101113891B1 (ko) 2009-10-01 2012-02-29 삼성테크윈 주식회사 리드 프레임 및 리드 프레임 제조 방법
TWI480993B (zh) * 2009-10-20 2015-04-11 Rohm Co Ltd Semiconductor device and method for manufacturing semiconductor device
JP5762081B2 (ja) * 2011-03-29 2015-08-12 新光電気工業株式会社 リードフレーム及び半導体装置
KR101217308B1 (ko) 2011-05-27 2012-12-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 리드 프레임
JP2014084476A (ja) 2012-10-19 2014-05-12 Jx Nippon Mining & Metals Corp 表面処理めっき材およびその製造方法、並びに電子部品
JP2014192310A (ja) 2013-03-27 2014-10-06 Toppan Printing Co Ltd Ｌｅｄ素子用リードフレームおよびｌｅｄ素子用リードフレーム基板
US9059185B2 (en) 2013-07-11 2015-06-16 Texas Instruments Incorporated Copper leadframe finish for copper wire bonding
JP2015103615A (ja) 2013-11-22 2015-06-04 Ｓｈマテリアル株式会社 リードフレームの製造方法
CN103928302B (zh) 2014-04-28 2016-08-24 四川金湾电子有限责任公司 一种半导体引线框架制造工艺
JP5922702B2 (ja) 2014-05-07 2016-05-24 アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド Ｓｎ膜におけるウイスカの軽減
CN104851866A (zh) * 2015-04-24 2015-08-19 郭秋卫 一种利用金属硬度差优化管脚排布的封装件及其制造方法
CN107154392B (zh) * 2016-03-02 2019-11-26 顺德工业股份有限公司 导线架
TWI660068B (zh) 2016-03-11 2019-05-21 Atotech Deutschland Gmbh 引線框結構，引線框，表面黏著型電子裝置及其製造方法
US9653385B1 (en) 2016-05-26 2017-05-16 Sdi Corporation Lead frame
US9679832B1 (en) * 2016-07-20 2017-06-13 Stmicroelectronics Sdn Bhd Rough leadframe with a nanolayer of silver
JP7016677B2 (ja) 2017-11-21 2022-02-07 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法
CN110265376A (zh) * 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US11735512B2 (en) 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265377A (zh) * 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整

Also Published As

Publication number Publication date
US11756899B2 (en) 2023-09-12
US20190279942A1 (en) 2019-09-12
US11011476B2 (en) 2021-05-18
CN110265376A (zh) 2019-09-20
US20210375787A1 (en) 2021-12-02
CN110265377A (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
CN209626210U (zh) 半导体器件和集成电路系统
CN103824836B (zh) 半导体承载元件及半导体封装件
KR101802851B1 (ko) 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법
US10475761B2 (en) Method for producing electronic device with multi-layer contact
US7788800B2 (en) Method for fabricating a leadframe
KR20040101038A (ko) 패키지 부품 및 반도체 패키지
KR20010052602A (ko) 반도체 장치용 리드 프레임
US10211131B1 (en) Systems and methods for improved adhesion between a leadframe and molding compound in a semiconductor device
TWI751150B (zh) 引線框架材及其製造方法
KR20170048351A (ko) 리드 프레임 및 그 제조방법
CN105304601B (zh) 引线框及其制造方法
US6403457B2 (en) Selectively coating bond pads
US20040155321A1 (en) Method for fabricating preplated nickel/palladium and tin leadframes
TW201320276A (zh) 封裝基板及其製法
JP4715772B2 (ja) 半導体装置
KR100203333B1 (ko) 다층 도금 리드프레임
KR20030063835A (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
US11990394B2 (en) Semiconductor package and a method for manufacturing of a semiconductor package
KR100203334B1 (ko) 다층도금 리드프레임
KR100209264B1 (ko) 반도체 리드 프레임
JP2002184926A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPS62154657A (ja) 半導体装置用リ−ドフレ−ムの製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant