JP4715772B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4715772B2 JP4715772B2 JP2007049701A JP2007049701A JP4715772B2 JP 4715772 B2 JP4715772 B2 JP 4715772B2 JP 2007049701 A JP2007049701 A JP 2007049701A JP 2007049701 A JP2007049701 A JP 2007049701A JP 4715772 B2 JP4715772 B2 JP 4715772B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- thin film
- gold thin
- gold
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
図1は、本発明の第1実施形態に係る樹脂封止型半導体装置100の概略断面構成を示す図であり、この半導体装置100をプリント基板200にはんだ210を介して実装した状態を示す。
図4は、本発明の第2実施形態に係る樹脂封止型半導体装置101の概略断面構成を示す図であり、プリント基板200への実装した状態を示す。なお、この図4においても、上記図1と同様に、リード12における金薄膜の膜厚の相違を考慮したデフォルメを行っている。上記第1実施形態との相違を中心に述べる。
図5は、本発明の第3実施形態に係る樹脂封止型半導体装置をプリント基板200への実装した状態にて示す概略断面図であり、(a)は第1の例を示し、(b)は第2の例を示す。なお、この図5においても、上記図1と同様に、リード12における金薄膜の膜厚の相違を考慮したデフォルメを行っている。
図6は、本発明の第4実施形態に係る樹脂封止型半導体装置をプリント基板200への実装した状態にて示す概略断面図であり、(a)は第1の例を示し、(b)は第2の例を示す。なお、この図6においても、上記図1と同様に、リード12における金薄膜の膜厚の相違を考慮したデフォルメを行っている。
図7は、本発明の第5実施形態に係る樹脂封止型半導体装置をプリント基板200への実装した状態にて示す概略断面図であり、(a)は第1の例を示し、(b)は第2の例を示す。なお、この図7においても、上記図1と同様に、リード12における金薄膜の膜厚の相違を考慮したデフォルメを行っている。
図8は、本発明の第6実施形態に係る樹脂封止型半導体装置の概略断面構成を示す図であり、プリント基板200への実装した状態を示す。なお、この図8においても、上記図1と同様に、リード12における金薄膜の膜厚の相違を考慮したデフォルメを行っている。上記第1実施形態との相違を中心に述べる。
図9は、本発明の第7実施形態に係る樹脂封止型半導体装置の概略断面構成を示す図であり、プリント基板200への実装した状態を示す。なお、この図9においても、上記図1と同様に、リード12における金薄膜の膜厚の相違を考慮したデフォルメを行っている。上記第1実施形態との相違を中心に述べる。
図10は、本発明の第8実施形態に係る樹脂封止型半導体装置の概略断面構成を示す図であり、プリント基板200への実装した状態を示す。なお、この図10においても、上記図1と同様に、リード12における金薄膜の膜厚の相違を考慮したデフォルメを行っている。
図11は、本発明の第9実施形態に係るリードフレーム10における金薄膜の製造方法を示す工程図である。
図12は、本発明の第10実施形態に係るリードフレーム10における金薄膜の製造方法を示す工程図である。本実施形態は、リード12の金薄膜10dの膜厚が部分的に異なるリードフレーム10を製造する別の方法を提供するものである。
なお、モールド樹脂40内における半導体チップ20とリード12とのボンディングワイヤ30を介した電気的な接続形態は、上記した各図に限定されるものではなく、種々の形態が可能である。
10b…ニッケル膜、10c…パラジウム膜、10d…金薄膜、
11…素子搭載部としてのダイパッド、12…リード、
12a…インナーリード、12b…アウターリード、
14…素子搭載部としてのヒートシンク、20…半導体素子としての半導体チップ、
30…ボンディングワイヤ、40…モールド樹脂。
Claims (11)
- 半導体素子(20)と、
前記半導体素子(20)を搭載する素子搭載部(11、14)と、
前記半導体素子(20)とボンディングワイヤ(30)を介して電気的に接続されたリード(12)と、
前記半導体素子(20)、前記素子搭載部(11)、前記リード(12)および前記ボンディングワイヤ(30)を包み込むように封止するモールド樹脂(40)とを備え、
前記リード(12)の表面には、金よりなる膜である金薄膜(10d)が形成されており、
前記リード(12)の一部は、前記モールド樹脂(40)から露出して外部と接続される部位であるアウターリード(12b)として構成されている半導体装置において、
前記リード(12)のうち前記モールド樹脂(40)で被覆されている部位であるインナーリード(12a)の表面に形成されている前記金薄膜(10d)の方が、前記アウターリード(12b)の表面に形成されている前記金薄膜(10d)よりも膜厚が大きいものであり、
前記インナーリード(12a)の表面全体に形成されている前記金薄膜(10d)が、前記アウターリード(12b)の表面に形成されている前記金薄膜(10d)よりも膜厚が大きいことを特徴とする半導体装置。 - 半導体素子(20)と、
前記半導体素子(20)を搭載する素子搭載部(11、14)と、
前記半導体素子(20)とボンディングワイヤ(30)を介して電気的に接続されたリード(12)と、
前記半導体素子(20)、前記素子搭載部(11)、前記リード(12)および前記ボンディングワイヤ(30)を包み込むように封止するモールド樹脂(40)とを備え、
前記リード(12)の表面には、金よりなる膜である金薄膜(10d)が形成されており、
前記リード(12)の一部は、前記モールド樹脂(40)から露出して外部と接続される部位であるアウターリード(12b)として構成されている半導体装置において、
前記リード(12)のうち前記モールド樹脂(40)で被覆されている部位であるインナーリード(12a)の表面に形成されている前記金薄膜(10d)の方が、前記アウターリード(12b)の表面に形成されている前記金薄膜(10d)よりも膜厚が大きいものであり、
前記インナーリード(12a)の表面の一部に形成されている前記金薄膜(10d)が、前記アウターリード(12b)の表面に形成されている前記金薄膜(10d)よりも膜厚が大きいものであり、
前記インナーリード(12a)の表面の一部とは、前記インナーリード(12a)のうち前記モールド樹脂(40)の端面寄りの部位であり、前記ボンディングワイヤ(30)との接続部寄りの部位は、当該表面の一部から除かれることを特徴とする半導体装置。 - 半導体素子(20)と、
前記半導体素子(20)を搭載する素子搭載部(11、14)と、
前記半導体素子(20)とボンディングワイヤ(30)を介して電気的に接続されたリード(12)と、
前記半導体素子(20)、前記素子搭載部(11)、前記リード(12)および前記ボンディングワイヤ(30)を包み込むように封止するモールド樹脂(40)とを備え、
前記リード(12)の表面には、金よりなる膜である金薄膜(10d)が形成されており、
前記リード(12)の一部は、前記モールド樹脂(40)から露出して外部と接続される部位であるアウターリード(12b)として構成されている半導体装置において、
前記リード(12)のうち前記モールド樹脂(40)で被覆されている部位であるインナーリード(12a)の表面に形成されている前記金薄膜(10d)の方が、前記アウターリード(12b)の表面に形成されている前記金薄膜(10d)よりも膜厚が大きいものであり、
前記インナーリード(12a)の表面の一部に形成されている前記金薄膜(10d)が、前記アウターリード(12b)の表面に形成されている前記金薄膜(10d)よりも膜厚が大きいものであり、
前記インナーリード(12a)の表面の一部とは、前記インナーリード(12a)のうち前記モールド樹脂(40)の端面寄りの部位および前記ボンディングワイヤ(30)との接続部寄りの部位であり、これら両部位の中間に位置する部位は、当該表面の一部から除かれることを特徴とする半導体装置。 - 前記素子搭載部(11)の表面のうち前記半導体素子(20)が搭載される部位を除く部位に形成されている前記金薄膜(10d)が、前記アウターリード(12b)の表面に形成されている前記金薄膜(10d)よりも膜厚が大きいことを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
- 半導体素子(20)と、
前記半導体素子(20)を搭載する素子搭載部(11、14)と、
前記半導体素子(20)とボンディングワイヤ(30)を介して電気的に接続されたリード(12)と、
前記半導体素子(20)、前記素子搭載部(11)、前記リード(12)および前記ボンディングワイヤ(30)を包み込むように封止するモールド樹脂(40)とを備え、
前記リード(12)の表面には、金よりなる膜である金薄膜(10d)が形成されており、
前記リード(12)の一部は、前記モールド樹脂(40)から露出して外部と接続される部位であるアウターリード(12b)として構成されている半導体装置において、
前記リード(12)のうち前記モールド樹脂(40)で被覆されている部位であるインナーリード(12a)の表面に形成されている前記金薄膜(10d)の方が、前記アウターリード(12b)の表面に形成されている前記金薄膜(10d)よりも膜厚が大きいものであり、
前記素子搭載部(11)の表面のうち前記半導体素子(20)が搭載される部位を除く部位に形成されている前記金薄膜(10d)が、前記アウターリード(12b)の表面に形成されている前記金薄膜(10d)よりも膜厚が大きいことを特徴とする半導体装置。 - 前記インナーリード(12a)の表面の一部に形成されている前記金薄膜(10d)が、前記アウターリード(12b)の表面に形成されている前記金薄膜(10d)よりも膜厚が大きいことを特徴とする請求項5に記載の半導体装置。
- 前記インナーリード(12a)の表面の一部とは、前記インナーリード(12a)のうち前記ボンディングワイヤ(30)との接続部寄りの部位であり、前記モールド樹脂(40)の端面寄りの部位は、当該表面の一部から除かれることを特徴とする請求項6に記載の半導体装置。
- 前記インナーリード(12a)の表面に形成されている前記金薄膜(10d)の膜厚は0.05μm〜0.2μmであり、前記アウターリード(12b)の表面に形成されている前記金薄膜(10d)の膜厚は0.002μm〜0.02μmであることを特徴とする請求項1ないし7のいずれか1つに記載の半導体装置。
- 前記インナーリード(12a)の表面に形成されている前記金薄膜(10d)の膜厚は0.1μm〜0.2μmであることを特徴とする請求項8に記載の半導体装置。
- 前記リード(12)は、母材(10a)の上にニッケルよりなる膜(10b)、パラジウムよりなる膜(10c)が順次形成され、前記パラジウムよりなる膜(10c)の上に最表面層として前記金薄膜(10d)が形成されてなるものであることを特徴とする請求項1ないし9のいずれか1つに記載の半導体装置。
- 前記素子搭載部は、前記半導体素子(20)の熱を放熱するためのヒートシンク(14)であり、
前記ヒートシンク(14)のうち前記モールド樹脂(40)で被覆されている部位の表面には、前記アウターリード(12b)の表面に形成されている前記金薄膜(10d)よりも膜厚が大きい金薄膜(10d)が形成されていることを特徴とする請求項1ないし10のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049701A JP4715772B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049701A JP4715772B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008218472A JP2008218472A (ja) | 2008-09-18 |
JP4715772B2 true JP4715772B2 (ja) | 2011-07-06 |
Family
ID=39838219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007049701A Expired - Fee Related JP4715772B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4715772B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5368394B2 (ja) * | 2010-08-11 | 2013-12-18 | 信越化学工業株式会社 | 新規オルガノポリシロキサン化合物およびそれを含む化粧料 |
JP5762081B2 (ja) * | 2011-03-29 | 2015-08-12 | 新光電気工業株式会社 | リードフレーム及び半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199655A (ja) * | 1995-09-29 | 1997-07-31 | Dainippon Printing Co Ltd | リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置 |
JPH1084064A (ja) * | 1996-07-15 | 1998-03-31 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JPH10261749A (ja) * | 1997-03-19 | 1998-09-29 | Mitsui High Tec Inc | 半導体装置 |
JP2000277679A (ja) * | 1999-03-25 | 2000-10-06 | Denso Corp | 半導体装置 |
JP2001308254A (ja) * | 2000-04-26 | 2001-11-02 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2001313361A (ja) * | 2000-04-28 | 2001-11-09 | Azuma Denka:Kk | 半導体集積回路用リードフレーム |
-
2007
- 2007-02-28 JP JP2007049701A patent/JP4715772B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199655A (ja) * | 1995-09-29 | 1997-07-31 | Dainippon Printing Co Ltd | リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置 |
JPH1084064A (ja) * | 1996-07-15 | 1998-03-31 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JPH10261749A (ja) * | 1997-03-19 | 1998-09-29 | Mitsui High Tec Inc | 半導体装置 |
JP2000277679A (ja) * | 1999-03-25 | 2000-10-06 | Denso Corp | 半導体装置 |
JP2001308254A (ja) * | 2000-04-26 | 2001-11-02 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2001313361A (ja) * | 2000-04-28 | 2001-11-09 | Azuma Denka:Kk | 半導体集積回路用リードフレーム |
Also Published As
Publication number | Publication date |
---|---|
JP2008218472A (ja) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7608916B2 (en) | Aluminum leadframes for semiconductor QFN/SON devices | |
US6291274B1 (en) | Resin molded semiconductor device and method for manufacturing the same | |
US7371616B2 (en) | Clipless and wireless semiconductor die package and method for making the same | |
US8319340B2 (en) | Lead frame and method of manufacturing the same | |
US7309909B2 (en) | Leadframes for improved moisture reliability of semiconductor devices | |
US11810881B2 (en) | Semiconductor device | |
US8703544B2 (en) | Electronic component employing a layered frame | |
US7125750B2 (en) | Leadframe with enhanced encapsulation adhesion | |
JP5103731B2 (ja) | モールドパッケージ | |
US20040262719A1 (en) | Lead frame for semiconductor packages | |
JP4715772B2 (ja) | 半導体装置 | |
CN102339762B (zh) | 无载具的半导体封装件及其制造方法 | |
JP2015153987A (ja) | モールドパッケージ | |
JP2002064173A (ja) | 半導体の外形の小さなノーリード・リードフレームの予備めっき | |
JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
US20070205493A1 (en) | Semiconductor package structure and method for manufacturing the same | |
KR100544274B1 (ko) | 스터드 범프용 기판의 금속 적층구조 | |
JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
JP2002184926A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
JPH06326227A (ja) | 多層リードフレームの製造方法及び構造 | |
JP2000277679A (ja) | 半導体装置 | |
JPS61152049A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
JPH08321577A (ja) | 多層リードフレームおよびその製造方法 | |
KR970030743A (ko) | 반도체 패키지의 리드프레임 제작방법 및 이를 이용한 반도체 패키지의 제조공정과 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110314 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |