JPS61152049A - リ−ドフレ−ムおよびそれを用いた半導体装置 - Google Patents

リ−ドフレ−ムおよびそれを用いた半導体装置

Info

Publication number
JPS61152049A
JPS61152049A JP59272811A JP27281184A JPS61152049A JP S61152049 A JPS61152049 A JP S61152049A JP 59272811 A JP59272811 A JP 59272811A JP 27281184 A JP27281184 A JP 27281184A JP S61152049 A JPS61152049 A JP S61152049A
Authority
JP
Japan
Prior art keywords
lead
lead frame
gold
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59272811A
Other languages
English (en)
Inventor
Kunihiko Nishi
邦彦 西
Shunji Koike
俊二 小池
Hajime Murakami
元 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59272811A priority Critical patent/JPS61152049A/ja
Publication of JPS61152049A publication Critical patent/JPS61152049A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、リードフレームおよび該リードフレームを用
いて形成される樹脂モールド型半導体装置に適用して有
効な技術に関するものである。
〔背景技術〕
近年、半導体集積回路技術の進歩に伴い、半導体集積回
路の集積度は、著しく大きくなってきている。それに伴
い、必要とされる半導体ペレットの面積は益々大きくな
ってきている。
他方、半導体装置のパッケージのサイズは、半導体装置
の高実装密度の要請から、小さいことが必要とされてい
る。
したがって、大きいサイズの半導体ペレットを小さいサ
イズのパフケージ内に収容することが必要とされてきて
いる。
樹脂モールド型半導体装置において、半導体ベレットは
、良く知られているように半導体ベレット取り付は部で
あるタブに取り付けられ、半導体ペレットのポンディン
グパッドは、金もしくはアルミニウムからなるようなコ
ネクタ線を介してリード線に電気的に接続される。半導
体ペレット、タブおよびリード線は、いわゆるパッケー
ジを構成する樹脂によってモールドされ、一体化される
リードは、良く知られているように、予めリードフレー
ムの形態をもってタブおよびタイバーとともに一体化さ
れている。リードフレームのフレーム部は樹脂モールド
が実行された後に切断除去される。
樹脂モールド型半導体装置において、半導体ペレットの
サイズが増大されると、それに応じてタブのサイズも増
大される。パッケージのサイズが前述のように制限され
ている場合、半導体ペレットのサイズが増大されると、
それに応じて内部リード部、すなわちリード線のうちの
樹脂モールドされるべき部分の長さもしくは面積が制限
されるようになる。
この場合、内部リード部とパッケージ樹脂との接着面積
が減少される結果として、かかる内部リード部とパッケ
ージ樹脂との接着強度が低下する。
接着強度の低下の結果として、リードに切断応力や曲げ
応力などの外力が与えられたとき、リードと該樹脂との
剥がれが生しやすくなり、パンケージの耐湿性が低下す
る。
リードフレームは一般的に言うと、4270イやコバー
ル等の鉄系材料から構成される。この場合、これら材料
自体は金もしくはアルミニウム等からなるボンディング
ワイヤとのボンディング性がほとんど無い、そこで、ボ
ンディング性が良い材料、たとえば金が内部リード部に
被着される。
前記のボンディング性向上のために金を被着する方法と
しては、たとえば目的の部分のみが露出するマスクを使
用して行う部分めっき法がある。
このマスクは、通常所定の寸法からなる四角形の窓を設
けたプラスチック板等で形成される。この窓の内側にリ
ード内端部が位置するようにリードフレームを該マスク
で表裏2面より挟持して、通常のめっきを施すことによ
って、前記被着が達成されるものである。
前記の如き方法によって部分めっきを行う場合は、タブ
周端より所定の範囲内のリード全体がめっきされること
になるため、前記のように内部リード部が短い場合、か
なりの部分が場合によっては樹脂埋設部を越えた部分ま
でが、金めっきされる場合がある。
ところが、エポキシ樹脂等のバフケージ形成樹脂は金と
の接着性が十分でない、このため、金の被着面ば他のリ
ード面に比べ接着性が悪く、それ故リードに金を被着す
ると耐湿性が更に低下するという問題がある。
この問題は、内部リード部の大部分に金が被着されるこ
ともあり得るため極めて重大であることが本発明者によ
り見い出された。
なお、ボンディング性向上を目的にリードのボンディン
グ部へ金属層を被着する技術については、特願昭56−
157523号に記載されている。
〔発明の目的〕
本発明の目的は、リードフレームおよび該リードフレー
ムを用いて形成される半導体装置の信頼性向上に適用し
て有効な技術を提供することにある。
本発明の他の目的は、半導体装置の大巾なコスト低減に
適用して有効な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、リードフレームとして内部リード部の内端部
がタブ側端に沿って延在形成され、その延在形成部の先
端部にボンディング用金属層が被着されてなるものが用
いられ、これにより、パッケージ樹脂と接着性の良いリ
ード表面を内部リード部に広く確保できることより、タ
ブ周端部より所定の範囲内のリード表面全体に前記金属
層が被着される場合に比べ、大巾に樹脂との接着性を向
上させることができ、その結果パッケージの耐湿性向上
を達成できる。
また、ボンディング用金属層を金、銀等の貴金属で形成
する場合、前記の如く金属の被着が極めて限られた部分
に行われるため、リードフレームひいては半導体装置の
大巾なコスト低減が達成されるものである。
〔実施例〕
第1図は、本発明による一実施例であるリードフレーム
の平面図である。
この実施例のリードフレームは、図示のパターンおよび
次の説明から明らかとなるように、いわゆるデュアルイ
ンライン型(以下DIL型と称する)の樹脂封止半導体
装置に適する構成とされている。この実施例のリードフ
レームは、特に制限されないが、半導体メモリに適する
構成にされている。
第2図は、第1図のリードフレームを用いて形成された
本発明の一実施例の半導体装置を断面図で示すものであ
る。
第2図の半導体装置において、第1図に示されるリード
フレーム1の一単位のほぼ中央に設けられたタブ2に半
導体ベレット3が金−シリコン共晶4をもって取り付け
られ、該ペレット3はそのボンディングパソド5が金か
らなるようなワイヤ7を介してリード6の内端部に電気
的に接続され、これらペレット3、ワイヤ7等およびリ
ード6の一部、すなわち内部リード部6aはノボラック
、エポキシ等の樹脂8でパッケージ9のモールド形成と
同時に封止されている。モールド形成後パンケージ外の
リード、すなわち外部リード6bを切断、折曲等の成形
を行って、前記半導体装置は完成されるものである。
本実施例の半導体装置の特徴は、リードすなわち該半導
体装置の製造に用いられるリードフレーム1にある。
第1図において、リードフレームlは、その一単位が外
枠10と仕切枠11とからなる方形の枠体で形成されて
おり、該単位が図中上下方向に複数個連結(図示しない
)されてなるものであり、主に鉄−ニッケルの合金のう
ちの4270イと称される材料からなるものである。
そして、前記外枠10にはタイバー12が連結°されて
おり、かかるタイバー12によって仕切枠11からタブ
2の周囲に延在されてなるリード6の途中が支持されて
いる。また、タブ2は外枠1より延在されているタブ吊
りリード13に連結されて固定されている。
タブ2の形状は、その上に取り付けられる半導体ベレッ
ト(第2図参照)のそれと実質的に等しいような形状と
されている。
DIL型樹脂封止半導体装置において、そのバフケージ
では、良く知られているように、長方形の平面パターン
を持つようにされる。半導体ベレットは、それに形成さ
れる回路素子の高集積化に伴って大きい面積を持つこと
が必要とされる。半導体ペレットは、パフケージサイズ
の制約からもたらされる制約にかかわらずにその面積を
増大させるために、長方形とされるパフケージの平面パ
ターンに応じて、正方形でなく、長方形にされる。
それに応じてタブ2は図示のように長方形にされる。
前記リードフレームlを用いて第2図のような本実施例
の半導体装置を製造する場合は1.第1図に二点鎖線で
示すように、タイバー122と12bとによって挟まれ
た部分と実質的に等しい大きさでバフケージ9が樹脂モ
ールドにより形成される。
これにより、リード6において前記タイバー12aと1
2bとによって挟まれた部分における内側リード部6a
がほぼパッケージ樹脂8に埋設される。したがって、タ
イバー122と12bとによって挟まれた部分のリード
部によって、実質的に内部リード部が構成されるとみな
される。外側リード部はタイバー123と12bから外
側に向かって垂直に延びるリード部から構成されている
本実施例になるリードフレームlは、タブ2が前述のよ
うに長方形でかつ大型とされている。また、半導体装置
のパッケージ9は比較的小型にされる。これに応じて、
それぞれの内部リード部6aの長さ、もしくは面積は大
きく制限される。特に、リード6aのようなそれぞれの
主要部(もしくは外部リード部)の延長線上にタブ2の
長片が存在するリード、言い換えると、それぞれの主要
部の延長線上にあるそれぞれの内部リード部が、タブ2
の長片とタイバー12とによって挟まれた平行空間に位
置されたリード(以下、このようなリードを短リードと
称する)は、かかる長片とタイバー12との距離がタブ
2の大型化に伴って大きく制限されるので、その内部リ
ード部の長さもしくは面積が大きく制限される。
これに応じて、樹脂モールドされたときの短す−゛ドロ
cとパンケージ樹脂との接着力が特に小さくなる。その
結果として、パッケージ形成後にリードを折曲成形する
際に短リード6Cとパッケージ樹脂との界面に剥がれが
生じ易くなる。また完成後においても温度変化等により
前記剥がれが生じ易くなる。
この実施例に従うと、各短リード6Cにおいて、内部リ
ード部の内端部に、図示のようなT字状またはL字状の
延在形成部15が形成されている。
内部リード部の主要部14と延在形成部15は、主要部
14の幅よりも狭くされた結合部をもって結合されてい
る。
これによって、樹脂モールドされたときの短リード6c
とパッケージ樹脂との接着力が向上される。
内部リード6aには、ワイヤボンディングを可能とする
ために金が被着される。
この実施例に従うと、金からなるボンディング用金属層
13は、内部リード6aの一表面の全面でなく、第1図
に斜線を付した部分のように、上記延在形成部の先端部
のみに選択的に被着される。
このような金の選択的被着は、次のような部分めっき法
によって行われる。
すなわち、プレス加工もしくはエツチング加工によって
成形されたリードフレームlが用意され、そのリードフ
レームlが、第3図および第4図に示されるたように、
フッ素樹脂のような絶縁材からなる2つのめっきマスク
体2oおよび22によって挟まれる。
マスク体20は、めっきすべき部分のみに対応された貫
通孔21を持つ。これに対し、マスク体22は、特に制
限されないが、平坦な板体から構成される。これによっ
て、リードフレームlは実質的にその一表面の上記貫通
孔21の部分のみが露出される。
マスク体20および22によって挟まれた状態で、電気
めっき処理が行われる。
その結果、リードフレームlの一表面のうち貫通孔21
によって露出されている部分、すなわち前記延在形成部
の先端部およびタブ2に金がめっきされる。リードフレ
ームlの裏面は、それにマスク体22が密着されている
ので何のめっきもされない。
なお、かかる部分めっき法による場合、めっき液はリー
ド側に廻り込む。これに応じて、リード側面が若干めっ
きされてしまう。このリード側面への金の被着は無いほ
うが望ましい。
この実施例に従うと、表裏面ともにマスクによって挟ま
れている部分のリード側面は、マスク間に存在する極め
てわずかのめっき液が作用されるに過ぎない。加えてめ
っき処理時にかかる部分に浸入するめっき液はそれの流
動がマスク体によって制限されるので、新鮮なめっき液
とほとんど交換されない。その結果、この実施例に従う
と、リード側面へのめっき量を著しく制限することがで
きる。
なお、上記のようなマスク体でなく、タブ2周端から所
定範囲に窓を有するマスク体、すなわちタブ部および延
在形成部を同時に露出させる単純な長方形状の窓もしく
は貫通孔を持つマスクを用いる場合、リード側面は、そ
れに対するめっき液の交換が実質的に制限されなくなる
ので、かなりの厚さをもって金でめっきされることにな
る。
第1図のリードフレームは、特に制限されないが、半導
体メモリに適するような構成にされている。
すなわち、半導体メモリが構成される半導体ペレットに
おいては、その主面にメモリアレイ、アドレスデコーダ
、入出力回路、タイミング制御回路等の回路を構成する
種々の回路素子が形成される。半導体ベレットの主面の
ほぼ中央部には、メモリアレイを構成する回路素子が規
則的に配列される。入出力回路やタイミング制御回路の
ような周辺回路は、長方形の半導体ペレットの4辺のう
ちの2つの短辺に近い部分に形成される。ポンディング
パッドは、これに応じて、2つの相対向する長辺に沿う
部分ではなく、2つの短辺に沿う部分に配置される(以
下、2辺配置ともいう)。
半導体ペレットのポンディングパッドとリードフレーム
のリードとを電気的に結合させるワイヤ7の長さが長く
なる場合、ワイヤ7のループの異常変形などによってワ
イヤと半導体ベレットの不所望部分とのショートが生じ
易くなる。
そこで、この実施例のリードフレームにおいては、2辺
配置の半導体ベレットに対するワイヤの長さを短くでき
るようにするために、ボンディング用金属層13は、延
在形成部の先端部のうちの半導体ベレットの短辺に近い
部分、言い換えるとタブ2の短辺に近い部分に形成され
ている。
本実施例の半導体装置の製造に用いられるリードフレー
ム1においては、前述のように、内部リードの延在形成
部の先端部にボンディング用金属層13として金を被着
したことに、その特徴があるものである。
このように極めて限られた部分にボンディング用の金を
被着することにより、金よりも樹脂との接着性に勝る4
2アロイからなる短リードの表面を可能な限り広く確保
できることより、前述のような接着強度を充分に大きく
することができる。
樹脂モールド型半導体装置において、その特性劣化の原
因となる水分等の汚染物は、リードと樹脂との界面およ
びワイヤと樹脂との界面を介して半導体ベレットに到達
し易い。
この実施例に従うと、樹脂との接着力を確保するのが比
較的困難なボンディング用命i層13が前述のように内
部リードの延在形成部の先端部のみに制限される。これ
に応じて汚染物の浸入に対する抵抗作用を充分に大きく
できるので、一段と耐湿性の高い半導体装置を製造でき
るものである。
本発明者による、いわゆるプレッシャークンカーテスト
によれば、リードの樹脂埋設郡全体(裏′面を除く)に
金が被着しであるものは耐湿時間(所定条件において、
リード先端部まで水分が到達するに要した時間)が約2
0時間であったが、本実施例に示す半導体装置は200
時間経過時においても、大きな変化がなく、10倍を超
える耐湿性を備えていることが認められた。
本実施例のリードフレームlでは、ワイヤボンディング
に必要な限られた部分のみへ金を被着するだけでよいた
め、金の使用量が少なくてすむ利点がある。
また、リード側面へのめっき量は、前述のとおり少なく
できる。それだけ金の被着量を減らすことができ、結果
として金の使用量を更に削減できるという利点もある。
〔効果〕
(1)、短リードの内端部がタブ側端に沿って延在形成
され、その延在形成部の先端部のみにボンディング用金
属層が被着されてなるリードフレームを提供することに
より、またそのリードフレームを用いて樹脂封止型半導
体装置を製造することにより、もともとパッケージ樹脂
との接着強度が小さい短す−1において小部分のみに前
記金属層が形成されているだけなので、該短リードの内
部リード部とパッケージ樹脂との接着強度の低下を防止
できる。
(2)、前記(1)により、短リードの内部リード部と
パッケージ樹脂との剥がれの発生を防止できるので、半
導体装置の信輔性向上を達成できる。
(3)、前記(11に記載するボンディング用金属層を
金、銀、アルミニウムまたは銅で形成することにより十
分なワイヤボンディング性を確保できる。
(4)、前記(11に記載するボンディング用金属層を
、部分めっき法で行う場合には、金属の使用量を低減す
ることができるので、リードフレームのコスト低減ひい
ては半導体装置のコスト低減を達成できる。
(5)、前記(4)に記載する部分めっきを、所定形状
の窓を有するマスクを用いて行うことにより、リード側
面への金属の被着量を減少させることができるので、さ
らなるリードフレームのコスト低減ひいては半導体装置
のコスト低減を達成できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、タブが長方形のリードフレームについて説明
してきたが、これに限るものでなく正方形等のものにも
適用できることは言うまでもない。
また、ボンディング用金属として金について説明したが
、これに限らず銀または銅であってもよく、被着方法も
めっき法に限らず蒸着等によることもできる。蒸着法に
よればアルミニウムを容易に被着することが可能である
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である、いわゆるDIP型
の樹脂封止型半導体装置に適用した場合について説明し
たが、それに限定されるものではなく、たとえば、樹脂
封止型半導体装置であれば、フラットパッケージ型環如
何なるものについても適用して有効な技術である。
【図面の簡単な説明】
第1図は、本発明による一実施例であるリードフレーム
を示す平面図、 第2図は、第1図に示すリードフレームを用いて製造さ
れた本発明の半導体装置の一実施例を示す断面図、 第3図は、めっき用マスク体およびこれに挟まれた状態
のリードフレームの平面図、 第4図は、第3図のA−A’視断面を示す断面図である
。 1・・・リードフレーム、2・・・タブ、3・・・ペレ
ット、4・・・金−シリコン共晶、5・・・ポンディン
グパッド、6・・・リード、6a・・・内部リード部、
6b・・・外部リード部、6c・・・短リード、7・・
・ワイヤ、8・・・樹脂、9・・・パッケージ、10・
・・外枠、l■・・・仕切枠、12・・・タイバー、1
3・・・ボンディング用金属層、20.22・・・めっ
き用マスク体。 第  1  図 第2図

Claims (1)

  1. 【特許請求の範囲】 1、その内端部がタブ側端に沿って延在形成されたリー
    ドを持ち、その延在形成部の先端部にボンディング用金
    属層が被着されてなるリードフレーム。 2、上記ボンディング用金属層が金、銀、アルミニウム
    または銅で形成されていることを特徴とする特許請求の
    範囲第1項記載のリードフレーム。 3、その内端部がタブ側端に沿って延在形成され、その
    延在形成部の先端部にボンディング用金属層が被着され
    ているリード部を持つリードフレームを用いて形成され
    てなる半導体装置。 4、上記ボンディング用金属層が金、銀、アルミニウム
    または銅で形成されていることを特徴とする特許請求の
    範囲第3項記載の半導体装置。 5、半導体装置が樹脂モールド型半導体装置からなるこ
    とを特徴とする特許請求の範囲第3項記載の半導体装置
JP59272811A 1984-12-26 1984-12-26 リ−ドフレ−ムおよびそれを用いた半導体装置 Pending JPS61152049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59272811A JPS61152049A (ja) 1984-12-26 1984-12-26 リ−ドフレ−ムおよびそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59272811A JPS61152049A (ja) 1984-12-26 1984-12-26 リ−ドフレ−ムおよびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPS61152049A true JPS61152049A (ja) 1986-07-10

Family

ID=17519081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59272811A Pending JPS61152049A (ja) 1984-12-26 1984-12-26 リ−ドフレ−ムおよびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPS61152049A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177053A (ja) * 2007-01-18 2008-07-31 Yazaki Corp 制御回路内蔵ユニット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177053A (ja) * 2007-01-18 2008-07-31 Yazaki Corp 制御回路内蔵ユニット

Similar Documents

Publication Publication Date Title
US4984059A (en) Semiconductor device and a method for fabricating the same
US5521432A (en) Semiconductor device having improved leads comprising palladium plated nickel
KR100299384B1 (ko) 볼 그리드 어레이 패키지
JPH0612796B2 (ja) 半導体装置
US20070090497A1 (en) Leadframes for improved moisture reliability of semiconductor devices
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
US6661081B2 (en) Semiconductor device and its manufacturing method
JP4547086B2 (ja) 半導体装置
US6344687B1 (en) Dual-chip packaging
US20020113304A1 (en) Dual die package and manufacturing method thereof
JP2005019922A (ja) 半導体パッケージ用リードフレーム
JP3614738B2 (ja) 樹脂封止型半導体装置
JPS61152049A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
US11735512B2 (en) Leadframe with a metal oxide coating and method of forming the same
JPH0590465A (ja) 半導体装置
JP4715772B2 (ja) 半導体装置
JP2596542B2 (ja) リードフレームおよびそれを用いた半導体装置
JPS6035552A (ja) 半導体装置
JPS63104457A (ja) リ−ドフレ−ム
KR100333386B1 (ko) 칩 스캐일 패키지
WO2023228898A1 (ja) リードフレーム及びその製造方法
JPS61139050A (ja) リ−ドフレ−ム
JP2664232B2 (ja) 樹脂封止型半導体装置
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JPS60119765A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム