JP2001313361A - 半導体集積回路用リードフレーム - Google Patents
半導体集積回路用リードフレームInfo
- Publication number
- JP2001313361A JP2001313361A JP2000168248A JP2000168248A JP2001313361A JP 2001313361 A JP2001313361 A JP 2001313361A JP 2000168248 A JP2000168248 A JP 2000168248A JP 2000168248 A JP2000168248 A JP 2000168248A JP 2001313361 A JP2001313361 A JP 2001313361A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- lead frame
- integrated circuit
- semiconductor integrated
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Abstract
(57)【要約】
【課題】半導体集積回路用リードフレーム用に供するＰ
ＰＦ（Ｐａｌｌａｄｉｕｍ Ｐｒｅ Ｐｌａｔｉｎｇ
Ｌｅａｄ Ｆｒａｍｅ）において使用されるパラジウム
の価格高騰に伴うコスト低減を目的にした代替めっき構
成を提供する。 【解決手段】下地ニッケルめっきを全面に施した銅合金
等のリードフレームにおいて、少なくともアウターリー
ド部表面に極薄の金を全面にめっきし、インナーリード
一部（接合部）にのみ選択的に金めっきする構造とし
た。
ＰＦ（Ｐａｌｌａｄｉｕｍ Ｐｒｅ Ｐｌａｔｉｎｇ
Ｌｅａｄ Ｆｒａｍｅ）において使用されるパラジウム
の価格高騰に伴うコスト低減を目的にした代替めっき構
成を提供する。 【解決手段】下地ニッケルめっきを全面に施した銅合金
等のリードフレームにおいて、少なくともアウターリー
ド部表面に極薄の金を全面にめっきし、インナーリード
一部（接合部）にのみ選択的に金めっきする構造とし
た。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路用リ
ードフレームに関する。
ードフレームに関する。
【０００２】
【従来の技術】半導体集積回路用リードフレームには、
集積回路を組立る際に半導体チップとの接合性、半導体
チップとインナーリードを接続するワイヤーボンディン
グ性、更にはアウターリードと印刷回路基板の端子との
半田付け性に優れていることが要求される。このため、
従来より主としてリードフレームの半導体チップ搭載部
とインナーリード部に厚さ２〜５μｍの部分Ａｇめっき
を施したものを集積回路を組立後、アウターリード部に
外装半田めっきして使用してきた。しかしながら、近
年、半導体集積回路の小型高性能化が進むに連れ、リー
ド間隔の微小化により、これら従来品はしばしばインナ
ーリード部のＡｇが封止樹脂壁を伝わって拡散析出し隣
接のアウターリード端子と短絡する、所謂マイグレーシ
ョン現象を生ずる欠点がある。そのため、最近ではＡｇ
めっきの代わりに下地にＮｉめっきを施しその上にＰｄ
めっき、または更にそのＰｄの上にＡｕめっきしたリー
ドフレームが使用されている。このものはマイグレーシ
ョン現象を生ずることもなく、またアウターリード部に
外装半田めっきをしなくとも良好な半田付け性を有する
利点がある。
集積回路を組立る際に半導体チップとの接合性、半導体
チップとインナーリードを接続するワイヤーボンディン
グ性、更にはアウターリードと印刷回路基板の端子との
半田付け性に優れていることが要求される。このため、
従来より主としてリードフレームの半導体チップ搭載部
とインナーリード部に厚さ２〜５μｍの部分Ａｇめっき
を施したものを集積回路を組立後、アウターリード部に
外装半田めっきして使用してきた。しかしながら、近
年、半導体集積回路の小型高性能化が進むに連れ、リー
ド間隔の微小化により、これら従来品はしばしばインナ
ーリード部のＡｇが封止樹脂壁を伝わって拡散析出し隣
接のアウターリード端子と短絡する、所謂マイグレーシ
ョン現象を生ずる欠点がある。そのため、最近ではＡｇ
めっきの代わりに下地にＮｉめっきを施しその上にＰｄ
めっき、または更にそのＰｄの上にＡｕめっきしたリー
ドフレームが使用されている。このものはマイグレーシ
ョン現象を生ずることもなく、またアウターリード部に
外装半田めっきをしなくとも良好な半田付け性を有する
利点がある。
【０００３】
【本発明が解決しようとする課題】しかしながら、上記
下地にＮｉめっきを施しその上にＰｄめっき、または更
にそのＰｄの上にＡｕめっきしたリードフレームは価格
変動の激しいＰｄを使用していることから、特に表面積
の大きい６０ピン以上のＱＦＰなどの多ピンリードフレ
ームではＰｄの価格高騰によりコストが著しく高い問題
がある。本発明はこの問題を解決し、製造コストが従来
品に比し２０％以上安い新しい半導体集積回路用リード
フレームを提供することを目的として開発したものであ
る。
下地にＮｉめっきを施しその上にＰｄめっき、または更
にそのＰｄの上にＡｕめっきしたリードフレームは価格
変動の激しいＰｄを使用していることから、特に表面積
の大きい６０ピン以上のＱＦＰなどの多ピンリードフレ
ームではＰｄの価格高騰によりコストが著しく高い問題
がある。本発明はこの問題を解決し、製造コストが従来
品に比し２０％以上安い新しい半導体集積回路用リード
フレームを提供することを目的として開発したものであ
る。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、エッチング加工またはプレス
打ち抜き加工により成形されたリードフレーム素材表面
に厚さ０．３〜１．５μｍの可尭性に優れた下地Ｎｉめ
っきを施した後、ワイヤーボンディングされる全てのイ
ンナーリードの先端部にリング状に０．０１〜０．５μ
ｍの比較的厚いＡｕめっきを、更にアウターリード部に
は０．００３〜０．０２μｍの極薄Ａｕめっき、または
０．０１〜３重量％のＮｉ、Ｃｏのいずれかもしくは両
方を含有する極薄硬質Ａｕ合金めっきを施こすことによ
り、集積回路を組立る際の半導体チップとの接合性、半
導体チップとインナーリードを接続するワイヤーボンデ
ィング性、更にはアウターリードと印刷回路基板の端子
との半田付け性に優れ、かつコストの安いリードフレー
ムを実現した。
めに、本発明においては、エッチング加工またはプレス
打ち抜き加工により成形されたリードフレーム素材表面
に厚さ０．３〜１．５μｍの可尭性に優れた下地Ｎｉめ
っきを施した後、ワイヤーボンディングされる全てのイ
ンナーリードの先端部にリング状に０．０１〜０．５μ
ｍの比較的厚いＡｕめっきを、更にアウターリード部に
は０．００３〜０．０２μｍの極薄Ａｕめっき、または
０．０１〜３重量％のＮｉ、Ｃｏのいずれかもしくは両
方を含有する極薄硬質Ａｕ合金めっきを施こすことによ
り、集積回路を組立る際の半導体チップとの接合性、半
導体チップとインナーリードを接続するワイヤーボンデ
ィング性、更にはアウターリードと印刷回路基板の端子
との半田付け性に優れ、かつコストの安いリードフレー
ムを実現した。
【０００５】
【実施例】以下に本発明の最適な実施例を添付図面に基
づいて詳細に説明する。第１図に示すリードフレーム１
において、２は半導体チップが搭載されるアイランド、
３はインナーリード、４はアウターリード、５はダムバ
ーである。リードフレーム １には後述する所定の金属
めっき皮膜が形成された後、アイランド部２に半導体チ
ップが搭載され、この半導体チップとインナーリード３
とが細いＡｕワイヤーでワイヤーボンディングにより接
続され、半導体チップ、Ａｕワイヤーおよびインナーリ
ードが封止樹脂により封止されて半導体集積回路が完成
される。この半導体集積回路を印刷回路基板に実装する
ときに該半導体集積回路のアウターリード４が所定位置
に半田付けされる。
づいて詳細に説明する。第１図に示すリードフレーム１
において、２は半導体チップが搭載されるアイランド、
３はインナーリード、４はアウターリード、５はダムバ
ーである。リードフレーム １には後述する所定の金属
めっき皮膜が形成された後、アイランド部２に半導体チ
ップが搭載され、この半導体チップとインナーリード３
とが細いＡｕワイヤーでワイヤーボンディングにより接
続され、半導体チップ、Ａｕワイヤーおよびインナーリ
ードが封止樹脂により封止されて半導体集積回路が完成
される。この半導体集積回路を印刷回路基板に実装する
ときに該半導体集積回路のアウターリード４が所定位置
に半田付けされる。
【０００６】本発明では１４４ピンのＱＦＰリードフレ
ームの素材上の全面に０．６μｍの下地Ｎｉめっき皮膜
を形成した後、インナーリードの先端部にリング状に厚
さ０．２μｍのＡｕめっきを、アウターリードには厚さ
０．０１μｍのＮｉ含有率０．３重量％のＡｕ−Ｎｉ合
金めっきを施した。
ームの素材上の全面に０．６μｍの下地Ｎｉめっき皮膜
を形成した後、インナーリードの先端部にリング状に厚
さ０．２μｍのＡｕめっきを、アウターリードには厚さ
０．０１μｍのＮｉ含有率０．３重量％のＡｕ−Ｎｉ合
金めっきを施した。
【０００７】ここで、下地Ｎｉめっきの厚さは０．３μ
ｍ以下では耐食性の点で劣り、１．５μｍを超えるとア
ウターリードを曲げ加工した際に微小な割れを生じやす
い。また、Ｎｉめっきは可尭性に優れたスルファミン酸
ニッケル液を用いるとよい。
ｍ以下では耐食性の点で劣り、１．５μｍを超えるとア
ウターリードを曲げ加工した際に微小な割れを生じやす
い。また、Ｎｉめっきは可尭性に優れたスルファミン酸
ニッケル液を用いるとよい。
【０００８】インナーリードのＡｕめっき厚さはワイヤ
ーボンディングの強度安定度ならびに経済性の点から
０．０１〜０．５μｍが適切である。また、アウターリ
ードのＡｕめっきは樹脂封止加工の際に金型により削ら
れる可能性があるので、軟質の純金めっき被膜より０．
０１〜３重量％のＮｉ、Ｃｏのいずれかもしくは両方を
含有せしめた耐摩耗性に優れた硬質金合金めっきが望ま
しい。
ーボンディングの強度安定度ならびに経済性の点から
０．０１〜０．５μｍが適切である。また、アウターリ
ードのＡｕめっきは樹脂封止加工の際に金型により削ら
れる可能性があるので、軟質の純金めっき被膜より０．
０１〜３重量％のＮｉ、Ｃｏのいずれかもしくは両方を
含有せしめた耐摩耗性に優れた硬質金合金めっきが望ま
しい。
【０００９】
【発明の効果】本発明の半導体集積回路用リードフレー
ムは、以下に記載される様に優れた特性を有すると共に
経済的に極めて有利なものであり、工業的に有利なもの
である。
ムは、以下に記載される様に優れた特性を有すると共に
経済的に極めて有利なものであり、工業的に有利なもの
である。
【００１０】このものの半導体チップとの接合性、半導
体チップとインナーリードを接続するワイヤーボンディ
ング性、更にはアウターリードと印刷回路基板の端子と
の半田付け性について、従来品である０．５μｍＮｉ全
面めっき上に０．０２μｍＰｄ全面めっきされ更にその
上に０．００８μｍ全面Ａｕめっきされた１４４ピンＱ
ＦＰリードフレーム品（比較例１）と性能ならびにコス
トを比較した結果、第１表の如く、本発明品は従来品と
同等以上の特性を有し、かつコスト的に従来品より優れ
ていることが確認された。
体チップとインナーリードを接続するワイヤーボンディ
ング性、更にはアウターリードと印刷回路基板の端子と
の半田付け性について、従来品である０．５μｍＮｉ全
面めっき上に０．０２μｍＰｄ全面めっきされ更にその
上に０．００８μｍ全面Ａｕめっきされた１４４ピンＱ
ＦＰリードフレーム品（比較例１）と性能ならびにコス
トを比較した結果、第１表の如く、本発明品は従来品と
同等以上の特性を有し、かつコスト的に従来品より優れ
ていることが確認された。
【図１】半導体集積回路用リードフレームの説明図であ
る。
る。
【図２】インナーリード部ならびにアウターリード部断
面図である。
面図である。
１・・・・リードフレーム ６・・・・素材 ２・・・・アイランド ７・・・・インナーリー
ド先端部部分Ａｕめっき ３・・・・インナーリード ８・・・・Ｎｉめっき ４・・・・アウターリード ９・・・・アウターリー
ド部Ａｕめっき ５・・・・ダムバー
ド先端部部分Ａｕめっき ３・・・・インナーリード ８・・・・Ｎｉめっき ４・・・・アウターリード ９・・・・アウターリー
ド部Ａｕめっき ５・・・・ダムバー
Claims (1)
- 【請求項１】 半導体集積回路に用いるリードフレーム
において、素材表面に厚さ０．３〜１．５μｍの可尭性
に優れた下地Ｎｉめっきを施した後、ワイヤーボンディ
ングされる全てのインナーリードの先端部にリング状に
０．０１〜０．５μｍの比較的厚いＡｕめっきを、また
すくなくともアウターリード部には０．００３〜０．０
２μｍの極薄Ａｕめっき、または０．０１〜３重量％の
Ｎｉ、Ｃｏのいずれかもしくは両方を含有する極薄硬質
Ａｕ合金めっきを施したことを特徴とする半導体集積回
路用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000168248A JP2001313361A (ja) | 2000-04-28 | 2000-04-28 | 半導体集積回路用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000168248A JP2001313361A (ja) | 2000-04-28 | 2000-04-28 | 半導体集積回路用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001313361A true JP2001313361A (ja) | 2001-11-09 |
Family
ID=18671280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000168248A Pending JP2001313361A (ja) | 2000-04-28 | 2000-04-28 | 半導体集積回路用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001313361A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641512B1 (ko) | 2002-12-30 | 2006-10-31 | 동부일렉트로닉스 주식회사 | 반도체 패키지 공정에서의 리드 프레임 구조 |
| JP2008218472A (ja) * | 2007-02-28 | 2008-09-18 | Denso Corp | 半導体装置 |
-
2000
- 2000-04-28 JP JP2000168248A patent/JP2001313361A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641512B1 (ko) | 2002-12-30 | 2006-10-31 | 동부일렉트로닉스 주식회사 | 반도체 패키지 공정에서의 리드 프레임 구조 |
| JP2008218472A (ja) * | 2007-02-28 | 2008-09-18 | Denso Corp | 半導体装置 |
| JP4715772B2 (ja) * | 2007-02-28 | 2011-07-06 | 株式会社デンソー | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368328B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US6150711A (en) | Multi-layer plated lead frame | |
| US6713852B2 (en) | Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin | |
| JP2543619B2 (ja) | 半導体装置用リ―ドフレ―ム | |
| US9059185B2 (en) | Copper leadframe finish for copper wire bonding | |
| US6828660B2 (en) | Semiconductor device with double nickel-plated leadframe | |
| JP2009517869A (ja) | 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム | |
| US20030011048A1 (en) | Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered | |
| JP2009526381A (ja) | 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム | |
| US6706561B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
| JP5634149B2 (ja) | 半導体装置 | |
| JP2000269398A (ja) | 半導体デバイスのアルミニウム製リードフレームおよび製造方法 | |
| JP2001313361A (ja) | 半導体集積回路用リードフレーム | |
| KR100378489B1 (ko) | 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법 | |
| JP2001326312A (ja) | 半導体集積回路用リードフレーム | |
| JPS63304654A (ja) | リ−ドフレ−ム | |
| KR20080086754A (ko) | 은 또는 은 합금 와이어를 이용한 반도체 패키지 | |
| JPH05211261A (ja) | 半導体装置 | |
| JPS6244817B2 (ja) | ||
| JPS60149155A (ja) | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム | |
| KR100962305B1 (ko) | 반도체 팩키지용 리드프레임의 선도금 방법 | |
| JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
| KR100998036B1 (ko) | 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법 | |
| KR20050003226A (ko) | 반도체 팩키지용 리드프레임의 선도금 방법 |