JP5634149B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5634149B2
JP5634149B2 JP2010161699A JP2010161699A JP5634149B2 JP 5634149 B2 JP5634149 B2 JP 5634149B2 JP 2010161699 A JP2010161699 A JP 2010161699A JP 2010161699 A JP2010161699 A JP 2010161699A JP 5634149 B2 JP5634149 B2 JP 5634149B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
plating
free plating
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010161699A
Other languages
English (en)
Other versions
JP2012023286A (ja
Inventor
智博 村上
智博 村上
隆彦 加藤
隆彦 加藤
中村　真人
真人 中村
健 寺崎
健 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010161699A priority Critical patent/JP5634149B2/ja
Priority to US13/181,856 priority patent/US8319330B2/en
Priority to CN201110204593.XA priority patent/CN102339804B/zh
Priority to KR1020110070266A priority patent/KR101807878B1/ko
Publication of JP2012023286A publication Critical patent/JP2012023286A/ja
Application granted granted Critical
Publication of JP5634149B2 publication Critical patent/JP5634149B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置技術に関し、特に、鉛フリーめっきのウイスカ耐性向上に適用して有効な技術に関する。
半導体集積回路装置において、錫−鉛共晶はんだよりも融点が高く主要構成金属として鉛を含まない合金層が樹脂によって封止される部分より外の部分に設けられた構造が記載されている（例えば、特許文献１参照）。
近年、環境への配慮から鉛の使用の低減化が図られ、鉛を使用しない鉛フリーめっきの適用が増加しており、半導体装置等の外部端子の表面処理として鉛フリーめっきが広く使われるようになってきている。
しかしながら、鉛フリーめっきにおいては、錫のウイスカ成長が潜在的な問題として存在している。錫ウイスカはその抑制が容易でない自然現象であり、その発生は自然放置によるもの、温度サイクルによるもの、高温高湿環境における腐食によるものと考えられている。特に、温度サイクルにおけるウイスカは、めっき種によらず錫を含む場合には共通的に発生する。
錫ウイスカが発生する原因としては、その要因はさまざまであるが、めっき皮膜に圧縮応力が印加されることで、めっき膜が押し出されることによるものと考えられている。錫ウイスカを改善する為の対策は、ベーク処理やリフロー処理をするような対処的手法が殆どであり、外装処理における有効な改善対策は見出せていない。
一方、コネクタ製品等の嵌合によって生じるウイスカに対しては、異種金属による複層めっきや異種めっきによる複層めっきが改善対策の１つとして示されている。
本発明は、上述の潜在的に存在する鉛フリーめっきの錫ウイスカ成長を抑制改善するという技術的背景の下で検討・考案されたものである。
特開２００６−３５２１７５号公報
リードフレームを用いた半導体装置の組み立て工程は、主に、半導体チップをリードフレームのダイパッドに搭載するダイボンディング、半導体チップの電極パッドとインナリードとを電気的に接続するワイヤボンディング、半導体チップやワイヤを封止するパッケージング（封止）、アウタリードをリードフレームから切断分離する個片化から成る。
さらに、パッケージング後、個片化の前に、各アウタリードに外装めっき処理を施す外装めっき工程がある。前記外装めっき工程では、半導体装置をプリント基板等の実装基板に取り付けるため、封止体から露出したアウタリードに外装めっきを形成する。
外装めっきとしては、前述のように環境問題への対策が求められているため、鉛フリーめっきが多く用いられている。鉛フリーめっきとしては、例えば、錫−銅、錫−ビスマス、錫−銀、純錫等が多く用いられている。
ところが、半導体装置の試験において温度サイクル試験を行うと、アウタリードの表面に、前述のようにウイスカと呼ばれる金属のヒゲ状の結晶生成物が形成されることがある。
温度サイクル試験でウイスカが生成されるメカニズムは、アウタリードの基材（例えば、鉄−ニッケル合金）と鉛フリーめっき（例えば、錫−銅めっき）とで、線膨張係数が異なるため、温度サイクルによる両者の熱収縮で歪みが発生し、鉛フリーめっきの中で次第に溜まっていった歪みが最終的にウイスカとなって外部に突出するものと考えられている。この温度サイクル起因のウイスカは、鉄−ニッケル系合金素材と鉛フリーめっきの場合では線膨張係数差が大きい為に顕著であるが、銅合金素材と鉛フリーめっきの場合でも線膨張係数差は小さいながらに存在する為に、ウイスカ発生のポテンシャルは有していると考えられる。
図３１、図３２は本発明者が検討したウイスカ発生の原理を示す図であり、一般的な外装めっき析出の形態を模式的に示したものである。
外装めっきは、図３１に示すように、まずアウタリードなどのフレーム素材５４上には、（１１１）配向方向５０の向きに配向を持った粒径の小さい結晶５２（粒子）が析出する。さらに、その上部には、図３２に示すように幾何学的な成長によって粒径の大きな結晶５３（粒子）の析出が起こるが、始めに析出した（１１１）配向方向５０を持った結晶５２に沿った析出となる。このような配向の結晶５３（粒子）は、フレーム素材５４に水平な方向（Ｃ軸方向５１）に結晶のＣ軸が向くために、線膨張係数が大きい、つまりフレーム素材５４との線膨張係数差が大きな粒子となる。この大きな粒子がウイスカ生成に繋がる。
上述のような原理によって半導体装置のアウタリードにウイスカが生成されると、半導体装置が電気的ショートを引き起こし、半導体装置の動作不良を引き起こすことが課題である。
本発明は、上記課題に鑑みてなされたものであり、その目的は、ウイスカ耐性の向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
代表的な実施の形態による半導体装置は、複数の表面電極が設けられた半導体チップと、前記半導体チップが搭載されたダイパッドと、前記半導体チップの周囲に配置された複数のインナリードと、前記半導体チップの前記複数の表面電極と前記複数のインナリードとをそれぞれ電気的に接続する複数のワイヤと、前記半導体チップ、前記複数のインナリード及び前記複数のワイヤを封止する封止体と、前記複数のインナリードそれぞれと一体で繋がり、前記封止体から露出する複数のアウタリードと、前記複数のアウタリードそれぞれの表面に形成された外装めっきと、を有し、前記外装めっきは、その厚み方向の中心からリードに近い界面側と前記外装めっきの表面に近い表面側とで、前記界面側に存在する直径１μｍ以下の粒子が、前記表面側に存在する直径１μｍ以下の粒子より多いものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
リード上の外装めっきにおいて、リードの線膨張係数と外装めっきの線膨張係数の差による圧縮応力を低減してめっき膜にかかる圧縮応力の蓄積を生じにくくし、ウイスカの成長を抑制することで、外装めっきにおけるウイスカ耐性の向上を図ることができる。
本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す平面図である。 図１に示すＡ−Ａ線に沿って切断した構造を示す断面図である。 図２に示すＡ部におけるめっき構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立て手順の一例を示す製造フロー図である。 図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す拡大部分平面図である。 図１に示す半導体装置の組み立てのダイボンディング後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てのワイヤボンディング後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立ての樹脂モールディング後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立ての切断・成形後の構造の一例を示す部分断面図である。 図３のＢ部に示す外装めっきの改善前の構造を示す部分断面図である。 図３のＢ部に示す外装めっきの改善後（本実施の形態）構造の一例を示す部分断面図である。 図１０の外装めっきにおける粒径ごとの含有量を示す図である。 図１１の外装めっきにおける粒径ごとの含有量の一例を示す図である。 図１０の構造の一部を拡大して示す部分拡大断面図である。 図１１の構造の一部を拡大して示す部分拡大断面図である。 図１２と図１３に示す改善前後の外装めっきの粒径分布を示すデータ図である。 図１４と図１５に示す改善前後の外装めっきの全粒子の平均断面積を示すデータ図である。 外装めっきの各結晶の配向ごとの線膨張係数の一例を示すデータ図である。 改善前後の外装めっきにおけるリードとの線膨張係数の差の平均値を示すデータ図である。 図１０の改善前の外装めっきのリードに対して水平方向から眺めた際の結晶配向性を示すデータ図である。 図１１の改善後（本実施の形態）の外装めっきのリードに対して水平方向から眺めた際の結晶配向性を示すデータ図である。 図１０の改善前の外装めっきのリードに対して垂直方向から眺めた際の結晶配向性を示すデータ図である。 図１１の改善後（本実施の形態）の外装めっきのリードに対して垂直方向から眺めた際の結晶配向性を示すデータ図である。 図１０の改善前の外装めっき（温度サイクル後）のリードに対して水平方向から眺めた際の結晶配向性を示すデータ図である。 図１１の改善後（本実施の形態）の外装めっき（温度サイクル後）のリードに対して水平方向から眺めた際の結晶配向性を示すデータ図である。 図１０の改善前の外装めっき（温度サイクル後）のリードに対して垂直方向から眺めた際の結晶配向性を示すデータ図である。 図１１の改善後（本実施の形態）の外装めっき（温度サイクル後）のリードに対して垂直方向から眺めた際の結晶配向性を示すデータ図である。 図１１に示す改善後（本実施の形態）の外装めっきのウイスカ抑制効果を示すデータ図である。 改善後の外装めっきの析出推定原理の第１ステップを示す模式図である。 改善後の外装めっきの析出推定原理の第２ステップを示す模式図である。 比較例の無光沢めっき（外装めっき）の析出推定原理の第１ステップを示す模式図である。 比較例の無光沢めっき（外装めっき）の析出推定原理の第２ステップを示す模式図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態）
図１は本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す平面図、図２は図１に示すＡ−Ａ線に沿って切断した構造を示す断面図、図３は図２に示すＡ部におけるめっき構造の一例を示す部分断面図である。
本実施の形態の半導体装置は、リードフレームを用いて組み立てられる樹脂封止型の半導体パッケージであり、本実施の形態では前記半導体装置の一例として、図１に示すような多ピンのＱＦＰ（Quad Flat Package)１を取り上げて説明する。
図１、図２に示すＱＦＰ１の構成について説明すると、半導体集積回路が形成された半導体チップ４と、半導体チップ４の周囲に放射状に配置された複数のインナリード２ａと、インナリード２ａと一体に形成された複数のアウタリード２ｂと、半導体チップ４の主面４ａに形成された表面電極である電極パッド４ｃとこれに対応するインナリード２ａとを電気的に接続する金線等の複数のワイヤ５とを有している。
さらに、ＱＦＰ１は、銀ペースト等のダイボンディング材７を介して半導体チップ４が固定されたチップ搭載部であるタブ（ダイパッド）２ｃと、樹脂モールディングによって封止用樹脂等から形成され、かつ半導体チップ４とタブ２ｃと複数のワイヤ５と複数のインナリード２ａを封止する封止体３とを有している。ＱＦＰ１であるため、複数のインナリード２ａそれぞれと一体に形成された複数のアウタリード２ｂは、封止体３の４辺それぞれから外部に向かって突出しており、各アウタリード２ｂは、ガルウィング状に曲げ成形されている。
ＱＦＰ１に搭載された半導体チップ４は、その主面４ａに形成された複数の電極パッド４ｃが、例えば、５０μｍ以下の狭パッドピッチで設けられている。これにより、ワイヤ５に、例えば、ワイヤ径が２０μｍ以下の金線を採用することができ、多ピン化も図ることができる。
また、インナリード２ａ、アウタリード２ｂ及びタブ２ｃは、鉄−ニッケル合金、あるいは銅合金等の薄板状の部材によって形成され、さらに、封止体３は、例えば、熱硬化性のエポキシ系樹脂等から成り、樹脂モールディングによって形成されたものである。
また、半導体チップ４は、例えば、シリコン等によって形成され、その主面４ａには半導体集積回路が形成されているとともに、タブ２ｃの主面２ｈ上にダイボンディング材７によって固着されている。すなわち、半導体チップ４の裏面４ｂとタブ２ｃの主面２ｈとがダイボンディング材７を介して接合されている。
また、図３に示すように、複数のインナリード２ａのそれぞれの端部付近のワイヤ接合部２ｉには、銀めっき９が形成されており、金線等のワイヤ５との接続信頼性を高めている。銀めっき９は、インナリード２ａの表面に形成された下地銅めっき９ａ上に形成されている。
ここで、本実施の形態１のＱＦＰ１では、封止体３から突出する複数のアウタリード２ｂのそれぞれの表面に、図２に示すように、鉛フリーめっきから成る外装めっき８が形成されている。
ただし、図３に示すように各アウタリード２ｂの先端部の切断面２ｊは、外装めっき形成後にリード切断により形成された面であるため、外装めっき８は形成されていない。
この外装めっき８は、種々の鉛フリーめっきの中で、錫（Ｓｎ）−銅（Ｃｕ）めっき、錫（Ｓｎ）−銀（Ａｇ）めっき、錫（Ｓｎ）−ビスマス（Ｂｉ）めっきもしくは純錫（Ｓｎ）等のうちの何れであってもよい。
次に、本実施の形態の半導体装置（ＱＦＰ１）の製造方法を、図４に示す製造フロー図に沿って説明する。
図４は図１に示す半導体装置の組み立て手順の一例を示す製造フロー図、図５は図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す拡大部分平面図、図６は図１に示す半導体装置の組み立てのダイボンディング後の構造の一例を示す部分断面図である。さらに、図７は図１に示す半導体装置の組み立てのワイヤボンディング後の構造の一例を示す部分断面図、図８は図１に示す半導体装置の組み立ての樹脂モールディング後の構造の一例を示す部分断面図、図９は図１に示す半導体装置の組み立ての切断・成形後の構造の一例を示す部分断面図である。
まず、図４のステップＳ１に示すリードフレーム準備を行う。ここでは、図５に示すリードフレームの一例であるマトリクスフレーム２を準備する。マトリクスフレーム２には、半導体チップ４が搭載されるデバイス領域２ｄが複数個並んで形成されているとともに、それぞれのデバイス領域２ｄに複数のインナリード２ａやアウタリード２ｂが設けられている。
本実施の形態で用いられる図５に示すマトリクスフレーム２には、１つのＱＦＰ１を形成するための領域であるデバイス領域２ｄが複数行×複数列（例えば、図５では２行×２列）に亘ってマトリクス配置で複数個形成されており、各デバイス領域２ｄに、１つのタブ（ダイパッド）２ｃ、タブ２ｃの周囲に配置された複数のインナリード２ａ及び複数のアウタリード２ｂ等が形成されている。
また、マトリクスフレーム２は、例えば、鉄−ニッケル合金または銅合金等によって形成された長方形の薄板材であり、タブ２ｃ、複数のインナリード２ａ及びアウタリード２ｂが一体に繋がって形成されている。図５に示すマトリクスフレーム２では、Ｘ方向が長方形の長手方向であり、Ｙ方向が長方形の幅方向である。
また、マトリクスフレーム２の幅方向の両端部の枠部２ｅには、処理の際の位置決め用の長孔２ｇやガイド用のスプロケットホール２ｆが複数個設けられている。
なお、図５に示すマトリクスフレーム２における１つのデバイス領域２ｄのインナリード２ａの本数は、図１に示すＱＦＰ１におけるアウタリード２ｂの本数と異なっているが、これはマトリクスフレーム２のリード部分の形状をわかり易く示すためのものであり、ＱＦＰ１を組み立てるために用いられるマトリクスフレーム２の１つのデバイス領域２ｄのインナリード２ａの本数は、ＱＦＰ１のアウタリード２ｂの本数と同じであることは言うまでもない。
その後、図４のステップＳ２に示すダイボンディングを行う。ここでは、マトリクスフレーム２の複数のデバイス領域２ｄのタブ２ｃに、ダイボンディング材７を介して図６に示すように半導体チップ４を搭載する。すなわち、図２に示すように半導体チップ４の裏面４ｂとタブ２ｃの主面２ｈとをダイボンディング材７によって接合する。
その後、図４のステップＳ３に示すワイヤボンディングを行う。すなわち、図７に示すように、半導体チップ４の主面４ａの電極パッド４ｃとこれに対応する複数のインナリード２ａのそれぞれとをワイヤ５によって電気的に接続する。なお、ワイヤ５は、例えば、金線である。
ワイヤボンディング後、図４のステップＳ４に示す樹脂モールディングを行う。ここでは、図示しない樹脂成形金型を用いてマトリクスフレーム２のデバイス領域２ｄにおける図８に示すタブ２ｃ、半導体チップ４、複数のインナリード２ａ及び複数のワイヤ５を封止用樹脂を用いて樹脂封止し、封止体３を形成する。なお、前記封止用樹脂は、例えば、熱硬化性のエポキシ樹脂等である。
その後、図４のステップＳ５に示す鉛フリーめっき形成を行う。この鉛フリーめっきが、図２に示す外装めっき８である。
その後、図４のステップＳ６に示す切断・成形を行う。図５に示すマトリクスフレーム２の枠部２ｅから図９に示すように各アウタリード２ｂを切断分離し、かつガルウィング状に曲げ成形してＱＦＰ１の組み立て完了となる。
次に、本実施の形態のＱＦＰ１のアウタリード２ｂの表面に形成される鉛フリーめっきである外装めっき８について説明する。
図１０は図３のＢ部に示す外装めっきの改善前の構造を示す部分断面図、図１１は図３のＢ部に示す外装めっきの改善後（本実施の形態）構造の一例を示す部分断面図、図１２は図１０の外装めっきにおける粒径ごとの含有量を示す図、図１３は図１１の外装めっきにおける粒径ごとの含有量の一例を示す図、図１４は図１０の構造の一部を拡大して示す部分拡大断面図、図１５は図１１の構造の一部を拡大して示す部分拡大断面図である。さらに、図１６は図１２と図１３に示す改善前後の外装めっきの粒径分布を示すデータ図、図１７は図１４と図１５に示す改善前後の外装めっきの全粒子の平均断面積を示すデータ図、図１８は外装めっきの各結晶の配向ごとの線膨張係数の一例を示すデータ図、図１９は改善前後の外装めっきにおけるリードとの線膨張係数の差の平均値を示すデータ図である。
本実施の形態では、外装めっき８の特徴を、ウイスカの生成において改善が成されていない図１０に示す改善前の一般的な外装めっき５５と、改善が成された図１１に示す改善後の本実施の形態の外装めっき８とを比較しながら説明する。また、ここでは、前記外装めっき８，５５が錫−銅の鉛フリーめっきである場合を一例として取り上げて説明する。さらに、本実施の形態では、外装めっき８の特徴を、めっきの粒径、線膨張係数、配向性の観点で改善前（外装めっき５５）と改善後（外装めっき８）で比較して説明する。
まず、図１０と図１１は、改善前（図１０）と改善後（図１１）で、めっきの厚さ方向における粒径ごとの分布を調べたデータであり、それぞれの図において、色の濃い領域ほど粒径の小さな粒子が多く存在していることを示している。
図１０の改善前の外装めっき５５と図１１の改善後の外装めっき８では、それぞれのめっき内に粒径の異なった複数のめっきの粒子が含まれていることが判るが、改善前に比較して改善後の方が、粒径が小さくなっていることが判る。それぞれの図において、最も濃い色（黒色）の領域が直径１μｍ以下のめっき粒子が存在している領域である。
さらに、図１１に示す改善後では、外装めっき８の厚みＴに対して直径１μｍ以下の粒子を有する粒子層（微細結晶層）８ａの厚みｔが、おおよそ前記Ｔの１／１０となっている。
また、図１２及び図１３は、改善前（図１２）と改善後（図１３）のそれぞれの外装めっき８，５５におけるめっき粒の粒径と含有数の関係を示すものであるが、それぞれの外装めっき８，５５において、粒径（直径）１μｍ以下の大きさの粒子が多く含まれていることがわかる。
図１４は、改善前（図１０）の構造の一部を抜き出して拡大したものであり、粒径１μｍ以下の粒子が存在するエリアを求めた結果である。この場合の粒径１μｍ以下の粒子が存在するエリアはアウタリード２ｂとの界面から厚さＰのところであり、Ｐは１．５μｍ程度となっている。
一方、図１５は、改善後（図１１）の構造の一部を抜き出して拡大したものであり、粒径１μｍ以下の粒子が存在するエリアを求めた結果である。この場合の粒径１μｍ以下の粒子が存在するエリアはアウタリード２ｂとの界面から厚さＱのところであり、Ｑは３．０μｍ程度となっている。したがって、改善前（図１４）と比べ、直径１μｍ以下の粒子が、およそ２倍に増加していることがわかる。
すなわち、粒径が１μｍ以下の図１１に示す粒子層８ａが１．５μｍ以上存在することによって錫ウイスカの抑制改善効果を得ることができる。なお、この粒子層８ａは、めっき膜内のどの位置に存在してもよく、粒径が１μｍ以下の図１１に示す粒子層８ａが１．５μｍ以上存在すればよい。
なお、図１５に示されるように、改善後の外装めっき８は、その厚み方向の中心８ｂからリードであるアウタリード２ｂに近い界面側８ｃと、外装めっき８の表面に近い表面側８ｄとで、界面側８ｃに存在する直径１μｍ以下の粒子が、表面側８ｄに存在する直径１μｍ以下の粒子より多く存在している。
これは、リードと外装めっき８の線膨張係数差が大きいと、前述のようにウイスカが生成され易くなるため、外装めっき８のリードに近い界面側８ｃに粒径の小さなめっき粒子を多く存在させることで、リードとの線膨張係数差を小さくしてウイスカ生成を抑制させるものである。
次に、図１６は、図１０及び図１１それぞれに示す外装めっき構造の、粒径について調べた結果である。改善後（図１１）は改善前（図１０）に比べると、めっき後の状態で粒径１μｍ以下の粒子が存在する割合が高くなっていることがわかり、外装めっき膜全体では４５％以上、リード（フレーム素材）と外装めっき８の界面近傍では５０％以上、外装めっき８の表面近傍では３５％以上であることが特徴である。
また、温度サイクル環境試験後の状態でも、粒径１μｍ以下の粒子が４５％以上残存していることが特徴である。
以上により、図１６から、粒径が１μｍ以下の粒子が外装めっき膜全体で見ると４５％以上存在することが好ましく、さらに鉄−ニッケル合金素材や銅合金素材等のリードとめっきの界面近傍、すなわち図１５に示す外装めっき８の厚み方向の中心８ｂからアウタリード２ｂに近い界面側８ｃの位置では５０％以上、また外装めっき表面近傍、すなわち外装めっき８の厚み方向の中心８ｂから外装めっき８の表面に近い表面側８ｄの位置では３５％以上存在することが好ましい。
さらに、錫ウイスカの成長が顕著である温度サイクル環境試験後にて、粒径１μｍ以下の粒子が４５％以上残存（存在）していることが好ましい。
図１６に示す改善後の場合にはそのいずれにおいても、ウイスカ生成を抑制することができる。
また、図１７は、図１０及び図１１それぞれに示す外装めっき構造におけるめっき粒子１粒々々の平均断面積を求めた結果である。改善後（図１１）は改善前（図１０）に比べ、全体的に平均断面積が小さくなっていることがわかる。これは、前述の粒径の小さい粒子の割合が増加したことと同様である。
外装めっき膜に含まれる複数のめっき粒子の平均断面積については、外装めっき膜全体では２．５μｍ2 以下、リード（フレーム素材）と外装めっき８の界面近傍（界面側８ｃ）で１．６μｍ2 以下、表面近傍（表面側８ｄ）で２．４μｍ2 以下であることが特徴である。
以上により、図１７から、外装めっき膜に含まれる複数のめっき粒子の平均断面積において、外装めっき膜全体では２．５μｍ2 以下、表面近傍（図１５に示す表面側８ｄ）では２．４μｍ2 以下、鉄−ニッケル系合金素材や銅合金素材と外装めっき８の界面近傍（図１５に示す界面側８ｃ）では１．６μｍ2 以下であることが好ましい。
図１７に示す改善後の場合にはそのいずれにおいても、ウイスカ生成を抑制することができる。
次に、本実施の形態の外装めっき８の配向性及び線膨張係数についての特徴を説明する。
外装めっき８の各粒子は配向性を有しており、その配向性によって線膨張係数に差異があることが知られている。図１８は、錫の各配向に対する線膨張係数を示している。配向によって粒子そのものの持つ線膨張係数に違いがあることがわかり、１５ｐｐｍ〜２３ｐｐｍ程度に分布していることがわかる。一般的な錫の線膨張係数は１６ｐｐｍ〜２２ｐｐｍ（２３ｐｐｍでもよい）と言われており、各配向に対する線膨張係数の分布の大きめの範囲に相当している。
ここで、アウタリード２ｂを含むリード材が、鉄−ニッケル系合金素材から成る場合、その線膨張係数は、５ｐｐｍ程度であり、銅合金素材から成る場合には、その線膨張係数は１７ｐｐｍ程度である。
錫のウイスカの生成を低減するためには、外装めっき８のリード（フレーム素材）との線膨張係数差を小さくする必要があり、したがって、外装めっき８が、線膨張係数の小さい粒子の集合体であることが望ましい。
その結果、錫の線膨張係数が２１ｐｐｍ以下の配向性の粒子で構成されることが好ましい。これにより、錫のウイスカの生成を低減することができる。
また、図１９は、改善前（図１０）の外装めっき５５と、改善後（図１１）の外装めっき８の構造から、平均線膨張係数差を求めた結果である。改善後（図１１）は１５．９ｐｐｍであり、改善前（図１０）の１６．５ｐｐｍに比べ、平均線膨張係数差が小さくなっていることが判った。
これにより、外装めっき８の改善前後のめっき膜解析から得られた配向性によって求めた平均線膨張係数差（リードとめっきの線膨張係数差）は、１６．３ｐｐｍ以下であることが好ましい。
次に、図２０は図１０の改善前の外装めっきのリードに対して水平方向から眺めた際の結晶配向性を示すデータ図、図２１は図１１の改善後（本実施の形態）の外装めっきのリードに対して水平方向から眺めた際の結晶配向性を示すデータ図、図２２は図１０の改善前の外装めっきのリードに対して垂直方向から眺めた際の結晶配向性を示すデータ図、図２３は図１１の改善後（本実施の形態）の外装めっきのリードに対して垂直方向から眺めた際の結晶配向性を示すデータ図である。さらに、図２４は図１０の改善前の外装めっき（温度サイクル後）のリードに対して水平方向から眺めた際の結晶配向性を示すデータ図、図２５は図１１の改善後（本実施の形態）の外装めっき（温度サイクル後）のリードに対して水平方向から眺めた際の結晶配向性を示すデータ図、図２６は図１０の改善前の外装めっき（温度サイクル後）のリードに対して垂直方向から眺めた際の結晶配向性を示すデータ図、図２７は図１１の改善後（本実施の形態）の外装めっき（温度サイクル後）のリードに対して垂直方向から眺めた際の結晶配向性を示すデータ図である。
また、図２８は図１１に示す改善後（本実施の形態）の外装めっきのウイスカ抑制効果を示すデータ図、図２９は改善後の外装めっきの析出推定原理の第１ステップを示す模式図、図３０は改善後の外装めっきの析出推定原理の第２ステップを示す模式図である。
ここで、図２０〜図２７は全てＩＰＦプロットによる配向性ごとの分布量を示すデータ図であり、各図において、白地の領域が分布量「ゼロ（０）」の領域であり、斜め線によるハッチングの領域が分布量が最も高い領域である。
図２０と図２１はそれぞれめっき処理後のリード（フレーム素材）に対して水平方向の解析結果を示したものであり、図２０の改善前と図２１の改善後を比較すると、改善前（図２０）に分布量が０で、かつ改善後（図２１）に分布量が０ではなくなった（増えた）配向は、（１０３），（１１０），（２０１），（４１１），（４２１），（４４１），（５１２），（５４１）及び（９９１）である。
したがって、このような配向性を有した構造を持つ外装めっき８とすることで、ウイスカの生成を抑制することができる。また、改善前に比べて改善後に分布量が減少した配向は、（１１１），（２１０），（３２３），（３３２），（４３２）及び（９５１）であり、このような配向的な特徴を有するめっき構造が錫ウイスカの抑制に有効な効果を持っている。
また、図２２と図２３はそれぞれめっき処理後のリード（フレーム素材）に対して垂直方向の解析結果を示したものであり、図２２の改善前と図２３の改善後を比較すると、改善前（図２２）に分布量が０で、かつ改善後（図２３）に分布量が０ではなくなった（増えた）配向は、（３１０），（３３２），（４１０）及び（９３１）である。
したがって、このような配向性を有した構造を持つ外装めっき８とすることで、ウイスカの生成を抑制することができる。
さらに、改善前に比べて改善後に分布量が減少した配向は、（１１０）であり、加えて（３１０），（４１０），（９３１）近傍の配向が増加しており、このような配向的な特徴を有するめっき構造が錫ウイスカの抑制に有効な効果を持っている。
図２４と図２５はそれぞれめっき処理後で、かつ錫ウイスカの成長が顕著な温度サイクル環境試験後のリード（フレーム素材）に対して水平方向の解析結果を示したものであり、図２４の改善前と図２５の改善後を比較すると、改善前（図２４）に分布量が０で、かつ改善後（図２５）に分布量が０ではなくなった（増えた）配向は、（１００），（２１１），（３０１），（３３２），（４０１），（４３２），（５３２）及び（９１０）である。
したがって、このような配向性を有した構造を持つ外装めっき８とすることで、ウイスカの生成を抑制することができる。
また、（１０３），（２１０），（３２０），（４１３），（４３１），（４４１），（５２１），（５４１），（６３１），（９５１），（９７１）及び（９９１）の配向が温度サイクル環境試験中に減少し、（４３２），（５３２），（２１１）及び（３１２）の配向が試験中に増加しており、このような配向的な特徴を有するめっき構造が錫ウイスカの抑制に有効な効果を持っている。
図２６と図２７はそれぞれめっき処理後で、かつ錫ウイスカの成長が顕著な温度サイクル環境試験後のリード（フレーム素材）に対して垂直方向の解析結果を示したものであり、図２６の改善前と図２７の改善後を比較すると、改善前（図２６）に分布量が０で、かつ改善後（図２７）に分布量が０ではなくなった（増えた）配向は、（１１１），（２１１），（３１２），（３３２）及び（４３２）である。
したがって、このような配向性を有した構造を持つ外装めっき８とすることで、ウイスカの生成を抑制することができる。
また、（１１０），（４３０）及び（２２１）の配向が温度サイクル環境試験中に減少し、（６３１），（４２１），（３２１），（４３２），（３３２），（５３２）及び（２１１）の配向が温度サイクル環境試験中に増加しており、このような配向的な特徴を有するめっき構造が錫ウイスカの抑制に有効な効果を持っている。
次に、前述した外装めっき８における結晶粒径や粒子の分布、低い平均線膨張係数、配向性等の特徴を有するめっき構造の実現方法（形成方法）について説明する。
本実施の形態の外装めっき８の形成方法の一例としては、めっき処理中に電流密度を変化させることによって複層めっきを得る方法が考えられる。
具体的一例としては、第１〜第５のステージを有する図示しないめっき槽において、このめっき槽の第１のステージで、例えば、３０Ａ／ｄｍ2 ：１０秒の条件で第１鉛フリーめっき（条件変更層）を外装めっき８のリード側（界面側）に形成する。その後、前記めっき槽の第２〜第５のステージの各ステージで、例えば、２０Ａ／ｄｍ2 ：１０秒の条件で第２鉛フリーめっきを前記第１鉛フリーめっき上のめっき表面側に形成する。ここで、２０Ａ／ｄｍ2 ：１０秒の条件は、鉛フリーめっきを形成する上での標準的な条件である。この場合、条件変更層である界面側の前記第１鉛フリーめっきは、大きな電流密度で先に形成して短めの時間（１０秒）で形成完了とし、標準的な電流密度（２０Ａ／ｄｍ2 ）による前記第２鉛フリーめっきは、後から時間を掛けて（１０秒×４回）じっくりと形成する。このようにめっき処理中に電流密度を変化させることで外装めっき８を２層構造に形成することができる。
この形成方法を適用して本実施の形態の外装めっき８を形成する場合には、例えば、リードとの界面側を条件変更層とすると、まず、前記条件変更層となる第１鉛フリーめっきを直径１μｍ以下の粒径の粒子が集まった図１１に示す粒子層８ａとなるような条件（電流密度や印加時間等）で形成し、その上層に標準的な電流密度等の条件による第２鉛フリーめっきから成る層を形成することで実現できる。
ただし、本実施の形態に記載の結晶粒径や分布、低い平均線膨張係数、配向性等の特徴を有するめっき構造を実現できる手法であれば、前述のめっき処理中に電流密度を変化させて複層めっきを得る方法に限定されるものではない。
なお、一般的に無光沢めっきにおいては、（１１１）の配向を持った比較的小さい結晶が析出し、その上部に幾何学的な大きな粒径が析出するものと考えられるが、この場合も下部の配向を継承し（１１１）に配向した析出となる。
前述のめっき処理中に電流密度を変化させて複層めっきを得る方法では、電流密度に変化を与えることによって、例えば、リード（フレーム素材）と外装めっき８の界面近傍の条件を変えた場合には、図２９に示すように、まず、粒径の小さいランダムな（１１１）配向方向８ｅを持った結晶８ｇの析出が起こる。この場合、Ｃ軸方向８ｆがアウタリード（フレーム素材）２ｂに水平な方向となり、この水平の線膨張係数が大きな結晶の析出が削減される。
その後、結晶８ｇの上部に、図３０に示すように前述と同様に粒径の小さい結晶８ｈの析出が生じるが、下部の配向に沿ったランダムな（１１１）配向方向８ｅの結晶８ｈとなり、さらに図示はしないが、その上部にも幾何学的な粒径の大きな析出が発生し、この幾何学的な粒径の大きな析出もランダムな配向を持った析出となる。
なお、結晶学的には、（１１１）の配向は線膨張係数が大きい向きとなるため、ランダムな配向を有した析出が線膨張係数を軽減する効果があるとされている。
ここで、図２８は本実施の形態の外装めっき８のウイスカ試験結果を示したものである。前述のめっき処理中に電流密度を変化させて複層めっきを得る方法によって、ウイスカ成長抑制に効果的なめっき構造の外装めっき８を得た場合の試験結果を示しており、改善前と比べたウイスカ長さの割合が示されている。
図２８では、マイナス（−）はウイスカ長さが減少したことを示しており、いずれも改善前に比べるとウイスカ長さが低減していることが示されている。すなわち、本実施の形態で得られた特徴的な外装めっき８の構造を実現することによって、ウイスカ成長の抑制に効果的であることがわかる。
なお、錫の線膨張係数を、例えば、２３ｐｐｍとし、銅の線膨張係数を、例えば、１７ｐｐｍとし、鉄−ニッケル合金の線膨張係数を、例えば、５ｐｐｍとすると、錫と、鉄−ニッケルとの合金間では、１８ｐｐｍの線膨張係数差があるため、温度変化が生じた場合には、歪み（応力）は大きくなる。
しかしながら、本実施の形態のＱＦＰ１では、アウタリード２ｂの表面に形成された外装めっき８中の粒径の小さい粒子（直径１μｍ以下の粒子）の存在率を高めることや、線膨張係数の小さい配向を持った結晶析出とすることによって、ウイスカが発生するポテンシャルを低減してウイスカ耐性の向上を図ることができる。また、錫−銅間では、６ｐｐｍの線膨張係数差があるが、その差が比較的小さいため、温度変化が生じても歪み（応力）が小さいため、ウイスカ発生までには至らない。
本実施の形態の半導体装置によれば、アウタリード２ｂ上に形成された外装めっき８においてアウタリード２ｂに近い界面側８ｃと表面に近い表面側８ｄとで、界面側８ｃに存在する直径１μｍ以下の粒子が、表面側８ｄに存在する直径１μｍ以下の粒子より多いことで、アウタリード２ｂとの界面側８ｃに粒径の小さな粒子が増えるため、配向性にランダム性が生じ、その結果、外装めっき８の膜全体の平均線膨張係数を低減することができる。
これにより、外装めっき８のアウタリード２ｂ（フレーム素材）の線膨張係数との差が小さくなるため、アウタリード２ｂの線膨張係数と外装めっき８の線膨張係数の差による圧縮応力を低減することができる。
したがって、外装めっき８のめっき膜にかかる圧縮応力の蓄積が生じにくくなり、ウイスカの成長を抑制することができる。その結果、外装めっき８におけるウイスカ耐性の向上を図ることができる。
また、外装めっき８のウイスカ耐性の向上を図ることができるため、電気的なショートによって半導体装置（ＱＦＰ１）が動作不良を引き起こすことを低減化することができる。
さらに、外装めっき８において粒径の小さい粒子が増えることによって、粒界を伝播する錫原子の移動距離が延びる。これにより、表面までに到達する錫原子を抑制することができ、ウイスカを発生しにくくすることができる。ここでは、小さい粒径が集合した層が、応力を緩和する緩衝層の役目を果たしている可能性もある。
また、これらの相乗効果によって、ウイスカの発生に不利な鉄−ニッケル系合金素材と鉛フリーめっきの組み合わせにおいても、温度サイクル試験環境におけるウイスカの成長を抑制することができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、半導体装置がＱＦＰ１の場合について説明したが、前記半導体装置は、外部端子としてアウタリードを有し、かつこのアウタリード上に外装めっきが形成されるものであれば、特に限定されるものではなく、ＳＯＰ（Small Outline Package)やＱＦＪ（Quad Flat J-leaded Package) 若しくはＳＯＪ（Small Outline J-leaded Package) 等の他の半導体装置であってもよい。
本発明は、鉛フリーめっきが形成される電子装置の組み立てに好適であり、錫ウイスカ成長の抑制を実現する。
１ ＱＦＰ（半導体装置）
２ マトリクスフレーム
２ａ インナリード
２ｂ アウタリード
２ｃ タブ（ダイパッド）
２ｄ デバイス領域
２ｅ 枠部
２ｆ スプロケットホール
２ｇ 長孔
２ｈ 主面
２ｉ ワイヤ接合部
２ｊ 切断面
３ 封止体
４ 半導体チップ
４ａ 主面
４ｂ 裏面
４ｃ 電極パッド（表面電極）
５ ワイヤ
７ ダイボンディング材
８ 外装めっき
８ａ 粒子層
８ｂ 中心
８ｃ 界面側
８ｄ 表面側
８ｅ （１１１）配向方向
８ｆ Ｃ軸方向
８ｇ，８ｈ 結晶
９ 銀めっき
９ａ 下地銅めっき
５０ （１１１）配向方向
５１ Ｃ軸方向
５２，５３ 結晶
５４ フレーム素材
５５ 外装めっき

Claims (16)

  1. 複数の表面電極が設けられた半導体チップと、
    前記半導体チップが搭載されたダイパッドと、
    前記半導体チップの周囲に配置された複数のリードと、
    前記半導体チップの前記複数の表面電極と前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、
    前記半導体チップ及び前記複数のワイヤを封止する封止体と、
    前記複数のリードのそれぞれのうちの前記封止体から露出する表面に形成された鉛フリーめっきと、
    を有し、
    前記鉛フリーめっきは、（２１１）、（３３２）または（４３２）の配向を持った粒子を有し、
    前記鉛フリーめっきの前記配向は、温度サイクル環境試験後の前記鉛フリーめっきの前記リードに対する垂直方向の解析における配向であり、
    前記鉛フリーめっきは、その厚み方向の中心から前記リードに近い界面側と前記鉛フリーめっきの表面に近い表面側とで、前記界面側に存在する直径１μｍ以下の粒子の数が、前記表面側に存在する直径１μｍ以下の粒子の数より多い、半導体装置。
  2. 請求項１記載の半導体装置において、前記複数のリードのそれぞれは、鉄−ニッケル合金または銅合金から成る、半導体装置。
  3. 請求項２記載の半導体装置において、前記鉛フリーめっきは、錫を主材とするめっきであることを特徴とする、半導体装置。
  4. 請求項３記載の半導体装置において、前記複数のリードのそれぞれのワイヤ接合部に銀めっきが形成されている、半導体装置。
  5. 請求項１記載の半導体装置において、前記鉛フリーめっきの厚みに対して直径１μｍ以下の粒子を有する粒子層の厚みが１／１０である、半導体装置。
  6. 請求項１記載の半導体装置において、前記鉛フリーめっきには、直径１μｍ以下の粒子が４５％以上存在する、半導体装置。
  7. 請求項１記載の半導体装置において、前記鉛フリーめっきの厚み方向の中心から前記リードに近い前記界面側には、直径１μｍ以下の粒子が５０％以上存在する、半導体装置。
  8. 請求項１記載の半導体装置において、前記鉛フリーめっきの厚み方向の中心から前記鉛フリーめっきの表面に近い前記表面側には、直径１μｍ以下の粒子が３５％以上存在する、半導体装置。
  9. 請求項１記載の半導体装置において、温度サイクル環境試験後に、前記鉛フリーめっきには、直径１μｍ以下の粒子が４５％以上存在する、半導体装置。
  10. 請求項１記載の半導体装置において、前記鉛フリーめっき内には、直径１μｍ以下の複数の粒子から成る層を有し、
    前記層の厚みが１．５μｍ以上である、半導体装置。
  11. 請求項１記載の半導体装置において、前記鉛フリーめっきには、複数の異なる直径の粒子が含まれており、前記複数の異なる直径の粒子の平均断面積が２．５μｍ2以下である、半導体装置。
  12. 請求項１記載の半導体装置において、前記鉛フリーめっきには、複数の異なる直径の粒子が含まれており、前記鉛フリーめっきの厚み方向の中心から前記鉛フリーめっきの表面に近い前記表面側において、前記複数の異なる直径の粒子の平均断面積が２．４μｍ2以下である、半導体装置。
  13. 請求項１記載の半導体装置において、前記鉛フリーめっきには、複数の異なる直径の粒子が含まれており、前記鉛フリーめっきの厚み方向の中心から前記リードに近い前記界面側において、前記複数の異なる直径の粒子の平均断面積が１．６μｍ2以下である、半導体装置。
  14. 請求項１記載の半導体装置において、前記鉛フリーめっきには、複数の異なる直径の粒子が含まれており、前記鉛フリーめっきの前記複数の異なる直径の粒子の持つ線膨張係数が２１ｐｐｍ以下である、半導体装置。
  15. 請求項１記載の半導体装置において、前記鉛フリーめっきには、複数の異なる直径の粒子が含まれており、前記鉛フリーめっきの前記複数の異なる直径の粒子と前記リードとの線膨張係数差の平均値が１６．３ｐｐｍ以下である、半導体装置。
  16. 請求項１記載の半導体装置において、前記鉛フリーめっきの前記配向は、温度サイクル環境試験後の前記鉛フリーめっきの前記リードに対する前記垂直方向および水平方向の解析における配向である、半導体装置。
JP2010161699A 2010-07-16 2010-07-16 半導体装置 Active JP5634149B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010161699A JP5634149B2 (ja) 2010-07-16 2010-07-16 半導体装置
US13/181,856 US8319330B2 (en) 2010-07-16 2011-07-13 Semiconductor package having exterior plating films formed over surfaces of outer leads
CN201110204593.XA CN102339804B (zh) 2010-07-16 2011-07-15 半导体器件
KR1020110070266A KR101807878B1 (ko) 2010-07-16 2011-07-15 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010161699A JP5634149B2 (ja) 2010-07-16 2010-07-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2012023286A JP2012023286A (ja) 2012-02-02
JP5634149B2 true JP5634149B2 (ja) 2014-12-03

Family

ID=45466311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010161699A Active JP5634149B2 (ja) 2010-07-16 2010-07-16 半導体装置

Country Status (4)

Country Link
US (1) US8319330B2 (ja)
JP (1) JP5634149B2 (ja)
KR (1) KR101807878B1 (ja)
CN (1) CN102339804B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
JP2015056540A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
US10147697B1 (en) * 2017-12-15 2018-12-04 Nxp Usa, Inc. Bond pad structure for semiconductor device packaging
JP6733940B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 リードフレーム
JP6733941B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 半導体素子搭載用基板
JP6744020B1 (ja) * 2019-03-22 2020-08-19 大口マテリアル株式会社 リードフレーム
JP6741356B1 (ja) * 2019-03-22 2020-08-19 大口マテリアル株式会社 リードフレーム
JP6736716B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 リードフレーム
JP6736719B1 (ja) * 2019-03-28 2020-08-05 大口マテリアル株式会社 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板
DE102020108114A1 (de) * 2020-03-24 2021-09-30 Infineon Technologies Ag Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JP3378717B2 (ja) * 1995-01-19 2003-02-17 古河電気工業株式会社 リフローめっき部材の製造方法
WO2000062341A1 (fr) * 1999-04-08 2000-10-19 Shinko Electric Industries Co., Ltd. Grille de connexion pour dispositif semi-conducteur
JP2001230360A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3986265B2 (ja) * 2001-03-13 2007-10-03 株式会社神戸製鋼所 電子・電気部品用銅合金材料
JP3649169B2 (ja) * 2001-08-08 2005-05-18 松下電器産業株式会社 半導体装置
JP4016637B2 (ja) * 2001-10-24 2007-12-05 松下電器産業株式会社 錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法
JP4897187B2 (ja) * 2002-03-05 2012-03-14 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． スズメッキ方法
US6860981B2 (en) * 2002-04-30 2005-03-01 Technic, Inc. Minimizing whisker growth in tin electrodeposits
JP2005105307A (ja) * 2003-09-29 2005-04-21 Furukawa Electric Co Ltd:The リフローＳｎめっき部材、前記部材の製造方法、および前記部材が用いられた電気電子機器用部品
JP4639701B2 (ja) * 2004-09-03 2011-02-23 パナソニック株式会社 錫めっき皮膜を有する金属板及びそれを備えた電子部品並びに錫めっき皮膜の製造方法
JP2006073763A (ja) 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP4185480B2 (ja) * 2004-09-28 2008-11-26 富士通マイクロエレクトロニクス株式会社 積層無鉛めっきを用いた半導体装置及びその製造方法
KR20060030356A (ko) * 2004-10-05 2006-04-10 삼성테크윈 주식회사 반도체 리이드 프레임과, 이를 포함하는 반도체 패키지와,이를 도금하는 방법
JP5059292B2 (ja) * 2005-03-08 2012-10-24 株式会社神戸製鋼所 ウイスカー発生抑制に優れたＳｎ合金めっき
KR20080013865A (ko) * 2005-06-06 2008-02-13 로무 가부시키가이샤 반도체 장치, 기판 및 반도체 장치의 제조 방법
JP2007073763A (ja) * 2005-09-07 2007-03-22 Renesas Technology Corp 半導体装置およびその製造方法
JP2007284762A (ja) 2006-04-18 2007-11-01 Sumitomo Metal Mining Co Ltd スズめっき皮膜の形成方法および半導体装置
JP2006352175A (ja) 2006-10-02 2006-12-28 Renesas Technology Corp 半導体集積回路装置
JP4895827B2 (ja) * 2007-01-04 2012-03-14 トヨタ自動車株式会社 めっき部材およびその製造方法
JP2009024194A (ja) * 2007-07-17 2009-02-05 Toyota Motor Corp めっき部材

Also Published As

Publication number Publication date
US8319330B2 (en) 2012-11-27
CN102339804B (zh) 2016-01-20
US20120012992A1 (en) 2012-01-19
KR20120008462A (ko) 2012-01-30
JP2012023286A (ja) 2012-02-02
CN102339804A (zh) 2012-02-01
KR101807878B1 (ko) 2017-12-11

Similar Documents

Publication Publication Date Title
JP5634149B2 (ja) 半導体装置
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US7541667B2 (en) Semiconductor device and method of manufacturing the same
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US6828660B2 (en) Semiconductor device with double nickel-plated leadframe
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JP2009517869A (ja) 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム
JP2002124533A (ja) 電極材料、半導体装置及び実装装置
US20110309483A1 (en) Semiconductor Device
JPH0216580B2 (ja)
US20040183166A1 (en) Preplated leadframe without precious metal
US20140367859A1 (en) Tin-based wirebond structures
JP2002064173A (ja) 半導体の外形の小さなノーリード・リードフレームの予備めっき
KR102222146B1 (ko) 저비용 전도성 금속 구조체를 이용한 반도체 패키지
CN104078437B (zh) 引线框架及半导体装置的制造方法
US20070205493A1 (en) Semiconductor package structure and method for manufacturing the same
WO2013081306A1 (en) Lead frame and semiconductor package including the same
US20230411258A1 (en) Semiconductor device and corresponding method
JP2006352175A (ja) 半導体集積回路装置
JP2000223611A (ja) Ｂｇａ用リードフレーム
KR20080086754A (ko) 은 또는 은 합금 와이어를 이용한 반도체 패키지
JP2001313361A (ja) 半導体集積回路用リードフレーム
JPH05211261A (ja) 半導体装置
TWI250628B (en) Leadframe, semiconductor package and method for manufacturing the same
JP2005203815A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141014

R150 Certificate of patent or registration of utility model

Ref document number: 5634149

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350