KR20170048351A - 리드 프레임 및 그 제조방법 - Google Patents

리드 프레임 및 그 제조방법 Download PDF

Info

Publication number
KR20170048351A
KR20170048351A KR1020177005014A KR20177005014A KR20170048351A KR 20170048351 A KR20170048351 A KR 20170048351A KR 1020177005014 A KR1020177005014 A KR 1020177005014A KR 20177005014 A KR20177005014 A KR 20177005014A KR 20170048351 A KR20170048351 A KR 20170048351A
Authority
KR
South Korea
Prior art keywords
plating
lead frame
alloy
metals
etching
Prior art date
Application number
KR1020177005014A
Other languages
English (en)
Other versions
KR102333434B1 (ko
Inventor
카오루 히시키
야스오 토요시
Original Assignee
에스에이치 메테리얼스 코퍼레이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스에이치 메테리얼스 코퍼레이션 리미티드 filed Critical 에스에이치 메테리얼스 코퍼레이션 리미티드
Publication of KR20170048351A publication Critical patent/KR20170048351A/ko
Application granted granted Critical
Publication of KR102333434B1 publication Critical patent/KR102333434B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Led Device Packages (AREA)

Abstract

리드 프레임이 되는 금속판(1)은 그 측면 및 하프 에칭면(6)에만 Sn, Zn 도금 또는 이들 금속을 포함하는 각종 합금 도금이 형성되어 있고, 반도체 소자가 탑재되는 면이 되는 표면에는 귀금속 도금층이 형성되어 있다.

Description

리드 프레임 및 그 제조방법 {LEAD FRAME AND PRODUCTION METHOD THEREFOR}
본 발명은 리드 프레임 및 그 제조방법에 관한 것이며, 특히, 수지와의 밀착성이 우수한 리드 프레임에 관한 것이다.
반도체 패키지는, 금속제의 리드 프레임과 봉지용 수지가 주로 사용되고 있고, 리드 프레임은 구리합금이 많이 사용되며, 봉지용 수지는 에폭시 수지 등이 주류를 차지하고 있다.
또, 반도체 패키지의 방열용으로서 히트스프레더로 불리는 부품의 재료는 구리판 혹은 구리합금판이 사용되는 경우가 있고, 리드 프레임과 히트스프레더는 봉지용 수지로 고정되고 있다.
이와 같이, 구리 및 구리합금을 사용한 금속재료와 수지가 접합하고 있는 제품에서는, 그 밀착성이 자주 문제가 되고, 수지 밀착성을 양호하게 하는 방안으로서, 앵커 효과를 얻기 위해 리드 프레임 및 히트스프레더의 표면을 조화(粗化) 처리하는 방법이 채용되고 있다.
그러나, 이러한 방법의 문제점으로서는, 예를 들면 QFN(Quad Flat Non－Lead) 타입의 반도체 패키지에서는, 봉지용 수지의 하면에 접속 단자가 노출하고 있고, 금속재료의 하면을 조화하면 수지 누출을 유발하는 경우가 있고, 그 누출된 수지는 조화에 의해 박리가 어려워진다고 하는 딜레마를 가지고 있다. 때문에, 종래, 부분적으로 조화 처리를 하는 방법이 제안되고 있지만, 이러한 처리 방법은 비용 상승을 초래하는 문제점을 갖고 있다.
또, 구리재의 조화 처리는, 구리재를 고온 가열함으로써 조화면의 산화구리가 진행되어 산화막의 박리가 일어나기 쉬워지고, 그리고 가열 전보다 수지 밀착성이 저하하게 되기 때문에, 반도체 패키지로서의 충분한 신뢰성을 얻을 수 없었다.
이러한 조화 처리를 대신하는 방안으로서, 종래 특허 문헌 1, 특허 문헌 2 및 특허 문헌 3에 나타내는 기술이 개시되어 있다.
특허 문헌 1에는, 반도체 장치 등의 전자 부품의 방열판에 있어서, 방열판과 수지계 접착제의 접착성을 향상시키는 방법으로서, 아미노실란 화합물을 0.001%이상 포함하는 용액 중에 Ni 또는 Ni합금이 도금된 금속판 또는 봉재(BAR MATERIAL)를 침지하고, 접착제로 수지와 접착하는 부분의 가장 표면에 아미노실란 화합물 피막을 형성하는 것이 개시되어 있다.
특허 문헌 2에는, 구리판을 기판으로서 니켈 도금층을 형성시키고, 그 위에 실란커플링제 도포층 또는 폴리아크릴산의 피막을 형성시켜 반도체용 방열판으로 하고, 이것에 반도체 소자 및 프린트 기판을 접착하고, 트랜스퍼 몰드 수지로 반도체 소자를 봉지하고, 접착 수지와의 밀착성이 뛰어난 반도체용 방열판을 얻는 것이 개시되어 있다.
특허 문헌 3에는, 가장 표면에 Si환산 부착량으로 0.5 mg/m2 이상의 실란 화합물 피막이 형성되고, 그 아래층에 두께 1000 ~ 2000Å의 산화 피막이 형성된 구리 또는 구리합금판 또는 봉재이며, 40℃ ~ 60℃의 실란커플링제 수용액을 구리 또는 구리합금판 또는 봉재의 표면에 도포하여 이 표면에 실란 화합물 피막을 형성한 후 이것을 가열 처리하고, 상기 실란 화합물 피막의 하층에 상기 구리 또는 구리합금판 또는 봉 형상의 산화 피막을 두께 1000 ~ 2000Å로 형성하고, 수지와의 밀착성이 뛰어난 구리합금판 또는 봉재를 얻는 것이 개시되어 있다.
이러한 종래의 구리 및 구리합금 봉재의 화확적 방법에 의한 표면 처리에서는 수지와의 밀착성을 충분히 향상시키는 것은 곤란하여, 여전히 리드 프레임과 수지의 밀착성을 향상시키는 기술이 요구되고 있다.
특허 문헌 1：일본특허공개 2001－342580호 공보 특허 문헌 2：일본특허공개 2002－270740호 공보 특허 문헌 3：일본특허공개 2005－226096호 공보
그러나, 수지와의 밀착성을 향상시키기 위한 기타 방안으로서, 소재로 되는 구리 재료 표면을 Sn 또는 그 합금 도금, Zn 또는 그 합금 도금 처리하는 방법이 있다.
이 경우, 우선 재료 표면 전체를 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리를 하고, 그 후, 도금면을 DFR에 의해 마스킹한 후 에칭을 하는 것에 의해 원하는 리드 프레임을 제조한다. 그리고, 결과적으로, 에칭 용해되지 않는 재료면은 Sn, Zn 또는 이들 금속을 포함하는 각종 합금의 도금 처리가 이루어지고, 에칭된 용해면에 대해서는 Sn, Zn 또는 이들 금속을 포함하는 각종 합금의 도금 처리되어 있지 않은 리드 프레임이 성형된다.
또는, 에칭, 혹은 프레스로 성형된 리드 프레임에 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리를 실시하고, 프레임 전체를 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리하는 방법도 있다. 이 경우는, 에칭 용해면이나 프레스의 절단면에 대해서도 모두 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리가 되게 된다.
이와 같이, 어느 방법에 있어서도, 원래의 재료 표면은, Sn, Zn 또는 이들 금속을 포함하는 각종 합금의 도금이 이루어지기 때문에, 예를 들면 재료 표면에 광택이 필요한 LED 등의 조명 용도의 리드 프레임의 경우는, 재료 표면을 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금을 하는 것에 의해 재료 표면에 빛의 확산이 일어기 때문에, 필요한 광택도를 확보할 수 없게 된다.
때문에 LED 등의 조명 용도의 리드 프레임의 경우는, 수지의 밀착성을 향상시키고 싶어도, Sn, Zn 또는 이들 금속을 포함하는 각종 합금의 도금 처리를 할 수 없었다.
또, Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리에 의해, 리드 프레임의 수지 밀착성은 향상하지만, Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리하지 않는 리드 프레임의 재료 표면에 비해, 와이어 본딩성이 현저하게 저하해 버린다.
때문에, 본래는 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리를 실시하는 것이 바람직한 리드 프레임이어도, Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리를 할 수 없는 리드 프레임도 존재하고 있다.
상기 실정을 감안하여, 본 발명은, 예를 들면 소재면의 광택이 필요한 LED 용도의 리드 프레임의 경우에 있어서, Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 가공을 실시해도 표면 광택을 손상주지 않으면서, 와이어 본딩성을 저하시키지 않고, 수지와의 밀착성을 향상시킬 수 있는 리드 프레임과 그 제조 방법을 제공하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해, 본 발명의 리드 프레임은 리드 프레임의 측면 및 하프 에칭면에만 Sn, Zn 또는 이들 금속을 포함하는 ZnNi, SnBi, SnCu 또는 SnB와 같은 각종 합금 도금층이 형성되어 있는 것을 특징으로 한다.
이 경우, Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금층의 두께는 0.02 ~ 2.0μm인 것을 특징으로 한다.
또, 본 발명에 의하면, 반도체 소자 또는 LED 소자가 탑재되는 면이 되는 리드 프레임의 표면에는 귀금속 도금층이 형성되고, 그 이외의 면에는 금속판이 노출하고 있는 것을 특징으로 한다.
이 경우, 귀금속 도금층은, Ni(또는 Ni합금)/Pd(또는 Pd합금), Ni(또는 Ni합금)/Pd(또는 Pd합금)/Au(또는 Au합금), Ni(또는 Ni합금)/Pd(또는 Pd합금)/Au(또는 Au합금)/Ag(또는 Ag합금), Ni(또는 Ni합금)/Pd(또는 Pd합금)/Ag(또는 Ag합금)/Au(또는 Au합금), Cu(또는 Cu합금)/Ag(또는 Ag합금)의 순서대로 적층되어 있는 것을 특징으로 한다.
또, 본 발명에 따른 리드 프레임의 제조 방법은, 리드 프레임 재료인 금속판에 레지스트에 의한 도금용 마스크를 형성하는 공정과, 도금용 마스크로부터 노출하고 있는 금속판 부분에 도금을 형성하는 공정과, 레지스트에 의해 형성된 도금 부분을 가리고, 요구되는 리드 프레임 형상을 얻기 위한 에칭용 마스크를 형성하는 공정과, 에칭 가공에 의해 금속판에 관통 가공 및 하프 에칭 가공을 하는 공정과, 에칭 가공을 한 관통면 및 하프 에칭면에 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금을 하는 공정을 포함하는 것을 특징으로 한다.
더욱이, 본 발명에 의하면, Sn, Zn 도금 또는 Sn, Zn을 포함하는 각종 합금 도금은 전기 도금이 바람직하지만, 그 외에, 화학 도금이나 진공 증착 등의 피막이 생기는 도금이면 어떤 도금이어도 좋으며, 또, 본 발명의 리드 프레임에 있어서는, 도금 두께는 0.02 ~ 2.0μm정도가 적당하다. 도금의 두께가 0.02μm 이하의 경우에는 효과가 불충분하고, 반대로, 2.0μm 이상의 경우에는 도금의 효과가 증대하지 않기 때문이다.
본 발명에 의하면, 에칭 용해면(제품 측면 및 하프 에칭 부분)에만 한정하여, 부분적으로 Sn, Zn 또는 이들 금속을 포함하는 각종 합금에 의한 도금 처리를 실시하도록 했기 때문에, 리드 프레임과 수지의 밀착성을 한층 향상시킬 수 있다.
즉, 종래, 표면 광택이 필요한 리드 프레임에 있어서는, 재료 표면의 전면에 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금을 실시한 경우는, Sn, Zn 또는 이들 금속을 포함하는 각종 합금을 도금한 것에 의한 영향으로, 도금 후의 표면 광택도를 확보할 수 없기 때문에, 또 와이어 본딩성이 현저하게 저하하기 때문에, Sn, Zn 또는 이들 금속을 포함하는 각종 합금의 도금 처리를 실시할 수 없었지만, 본 발명에 의한 부분적 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금법을 적용함으로써, LED 등의 조명 용도의 리드 프레임이어도, Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금이 되는 것은 에칭 용해면뿐이므로, 도금 후의 광택도에 영향을 주는 일이 없이, 리드 프레임과 반사 수지의 밀착성을 향상시키는 것이 가능해진다.
더욱이, QFN 타입의 리드 프레임이나 기타 IC용 리드 프레임에 있어서도, 부분적인 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금에 의한 수지 밀착성의 향상은 가능하고, 에칭 용해면인 제품 측면에의 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금은 물론이거니와, 표면에 하프 에칭면을 추가하거나 기존의 하프 에칭면의 면적을 증가시킴으로써, Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 면적은 증가하고 수지 밀착성을 향상시킬 수 있다. 테이프리스 QFN에 대해서도, 단자 측면이 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리되기 때문에, 수지 밀착성을 향상시킬 수 있다.
또, 종래, 구리면의 조화 처리 등에 의해 수지 밀착성의 향상을 도모한 경우에는, 경시 변화나 어셈블리에 의한 가열 처리 등에 의해, 조화면의 산화구리가 진행되어 산화막 박리가 일어나기 쉬워지고, 수지 밀착성이 열화하는 케이스가 적지 않지만, 본 발명 방법에 의한 경우는, 경시 변화나 가열 처리 등에 의해 형성되는 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 산화막이 수지와의 밀착성을 향상시키고, 또, 이러한 산화막은 가열 등으로 수지 밀착성이 열화하지 않는다.
더욱이, 부분적인 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금을 실시하기 위해서는, Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금용 마스크가 필요하게 되지만, 본 발명에서는, 에칭용 마스크를 그대로 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금용 마스크로서 사용하기 때문에, 에칭 가공으로부터 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리를 동일 장치에 의해 연속적으로 실시하는 것이 가능해지고, 부분적으로 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리를 하는 리드 프레임의 경우여도 저비용으로 생산하는 것이 가능해진다.
또, 본 발명 방법에 의해, 리드 프레임의 형상이나 디자인에 있어서, 그 용도(LED용, IC용)에 상관이, 부분적으로 하프 에칭 부분을 추가하거나 기존의 하프 에칭 면적을 늘리는 것에 의해, Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리 면적은 증대하여, 수지 밀착성을 더욱 향상시키는 것이 가능해진다.
도 1은 본 발명에 따른 리드 프레임 제조 방법의 실시예 1의 공정을 나타내는 도로서, (1)은 금속판에 레지스트층을 형성한 도, (2)는 도금 마스크를 형성한 도, (3)은 도금층을 형성한 도, (4)는 도금 마스크를 박리한 도, (5)는 도금이 형성된 금속판의 양면에 레지스트층을 형성한 도, (6)는 에칭 마스크를 형성한 도, (7)는 에칭 후의 도, (8)는 에칭 마스크를 이용하여 부분적으로 Sn, Zn 또는 이들 금속을 포함하는 각종 합금 도금 처리를 실시한 도, (9)는 에칭 마스크를 박리한 도이다.
도 2는 실시예 및 비교예에서 제작한 시험편의 수지 밀착 강도의 평가 결과를 나타내는 표이다.
이하, 도 1을 참조하여 본 발명에 따른 리드 프레임의 제조 방법을 설명한다.
최초의 공정은, 리드 프레임 소재가 되어야 할 금속판(1)의 안팎면에 포토레지스트(photoresist)를 라미네이트하여 포토레지스트(photoresist)층(2)을 설치하고, 그 위에 도금 패턴이 형성된 도금 마스크(3)를 씌워 포토리소그래피 공정(노광 및 현상)으로 레지스트에 전사하여, 도금 패턴을 그리는 공정이다.
그 공정은, 금속판(1) 상에 포토레지스트(예를 들면, 드라이 필름 레지스트)를 라미네이트하고(1), 도금 패턴이 형성된 유리 마스크를 포토리소그래피 공정(노광 및 현상)으로 레지스트에 전사하고, 도금 패턴을 금속판(1) 상에 그리고(2), 그 다음, 전해 도금법에 따라 Ni/Pd/Au 혹은 Ag 도금(4)을 실시하고, Ni/Pd/Au 혹은 Ag 피막을 형성한다(3).
그 다음, 금속판(1)의 양면에 형성되어 있는 도금 마스크(3)를 수산화 나트륨 수용액에 의해 박리하고(4), 그 후, 다시 금속판(1) 상에 포토레지스트를 라미네이트 하고(5), 리드 프레임 패턴이 형성된 유리 마스크를 포토리소그래피 공정으로 레지스트에 전사하고(6), 염화제2철액을 사용한 에칭으로 여분의 금속 부분을 제거하여 리드 프레임 형상을 형성한다(7).
그 다음, 전해 도금법에 의해 Sn 또는 Zn 도금 처리를 실시한다(8). 이것에 의해, 에칭 용해면(금속판(1)의 측면 및 하프 에칭 부분)에만 한정하여, Sn 또는 Zn 도금이 0.02 ~ 2.0μm의 두께로 실시된다.
마지막으로, 금속판(1)의 양면에 형성되어 있는 에칭 마스크를 수산화 나트륨 수용액에 의해 박리함으로써, 본 발명에 의한 리드 프레임(9)이 형성된다.
그리하여, 본 발명에 의하면, 봉지 수지와의 밀착성이 향상하고,더욱이, 와이어 본딩성도 종래와 동등한 리드 프레임을 제공할 수 있다. 또한, 본 발명에서는 금속판(1)의 재료로서는 구리계의 재료가 적합하지만, 이것에 한정되는 것은 아니다.
실시예 1
금속판(1)으로서 두께가 0.150 mm의 구리재를 이용하여, 양면에 드라이 필름 레지스트(아사히카세이 이머티리얼스 주식회사：AQ-2058)을 부착하여 레지스트층을 형성했다. 그 다음, 도금을 형성하기 위한 패턴이 형성된 상면측용과 안쪽면측의 유리 마스크를 이용하여, 노광 및 현상을 실시함으로써, 도금을 형성하는 부분의 레지스트를 제거하고, 부분적으로 금속판 표면을 노출시킨 도금 마스크를 형성했다.
그 다음, 도금 가공을 하여 금속판 표면의 노출 부분에 도금을 형성했다. 본 실시예에서는, 금속판측으로부터 차례로 설정값 1.0μm의 Ni도금, 설정값 0.02μm의 Pd도금, 설정값 0.007μm의 Au도금을 실시하여 3층의 도금을 형성했다.
그 다음, 금속판의 양면에 형성되어 있는 도금 마스크를 3%의 수산화 나트륨 수용액에 의해 박리하고, 더욱이 3%의 황산에 의한 세정 처리도 했다.
그 다음, 도금이 형성된 금속판의 양면에 드라이 필름 레지스트(아사히카세이 이머티리얼스 주식회사：AQ-44096)을 부착하여 레지스트층을 형성하고, 리드 프레임의 형상이 형성된 유리 마스크를 이용하여 양면을 노광하고 현상하여 에칭 마스크를 형성했다.
그 다음, 염화제2철액을 이용해 스프레이 에칭 가공을 실시하고, 리드 프레임을 형성했다. 에칭 가공은, 액체의 온도 70℃, 비중 1.47의 염화제2철액을 이용하고, 요동하는 스프레이 노즐에 의해 0.3MPa의 설정압력으로 분사시켜, 약 160초간 처리했다.
그 다음, 에칭 용해면에 부착한 구리 결정을 스프레이 분사에 의한 황산 세정으로 제거한 후, 전해 도금법에 의해 Zn 도금 처리를 실시했다. 이 전기 Zn 도금욕은 NaOH 5g/l, NaCN 35g/l, 및, Zn(CN) 230g/l로 구성되고, 전류 밀도를 3A/dm2로 전기 Zn 도금하여, 막 두께 1μm의 Zn 도금층을 얻었다.
그 다음, Zn 도금면에 부착한 Zn 도금 처리액의 잔사물을 스프레이 분사에 의한 염산 세정으로 제거하고, 그 후, 수산화 나트륨 수용액을 사용하여 에칭 마스크를 박리했다. 그 다음, 황산에 의한 산처리를 하고, 표면을 건조시키고, 제품 측면 및 에칭 용해면이 부분적으로 Zn 도금된, 실시예 1의 리드 프레임을 얻었다.
실시예 2
전지 Zn 도금의 막 두께를 0.2μm로 한 것을 제외하고, 실시예 1과 동일한 방법으로 실시예 2의 리드 프레임을 얻었다.
실시예 3
Zn 대신에 Sn도금을 적용하는 것을 제외하고, 실시예 1과 동일한 방법으로 실시예 3의 리드 프레임을 얻었다. 이 전기 Sn도금욕은 황산 제1주석 55g/l, 황산 100g/l, 크레졸술폰산 60g/l, 젤라틴 2g/l, 및 β나프톨 1g/l로 구성되고, 전류 밀도를 2A/dm2로 전기 Sn도금하여, 막 두께 1μm의 Sn도금층을 얻었다.
실시예 4
Zn 도금을 Atotech회사 제조 진니 ST AF210 아연 니켈 합금(Ni공석율 12-15 wt%) 도금을 적용하는 것을 제외하고, 실시예 1과 동일한 방법으로 실시예 4의 리드 프레임을 얻었다. 이 진니 ST AF210 아연 니켈 합금 도금은 염화칼륨 213g/l, 염화아연 42g/l 및 염화니켈 6수화물 121g/l의 기본액에 첨가제로서 진니 ACAF211를 10ml/l, 진니 ACAF212를 20ml/l, 진니 ACAF214를 20ml/l, 진니 ACAF216를 70ml/l를 첨가한 도금액으로 구성되고, 전류 밀도를 2A/dm2로 전기 도금하여, 막 두께 1μm의 ZnNi 합금 도금층을 얻었다.
실시예 5
Ni 대신에 NiP 도금을 적용하는 것을 제외하고, 실시예 1과 동일한 방법으로 실시예 5의 리드 프레임을 얻었다. 이 전기 NiP 도금욕은, 황산니켈 250g/l, 염화니켈 50g/l, 붕산 50g/l 및 노보 플레이트 HS(Atotech Japan) 30ml/l로 구성되고, 전류 밀도를 2A/dm2로 전기 Sn도금하여, 막 두께 1μm의 NiP 도금층을 얻었다.
이상, 실시예를 설명했지만, 본 발명은 이러한 실시예에 의해 한정되는 것은 아니다.
비교예 1
에칭 후에 Zn 도금을 적용하지 않았던 것을 제외하고, 실시예 1과 동일한 방법으로 비교예 1의 리드 프레임을 얻었다.
비교예 2
에칭 후에 Zn 도금 대신에, 구리 조화 처리를 행한 것을 제외하고, 실시예 1과 동일한 방법으로 비교예 2의 리드 프레임을 얻었다. 구리 조화 처리는 조화 처리액(MEC Co., Ltd: CZ8100)를 스프레이 분사하는 것에 의해 실시했다. 이 조화 처리액은 액체의 온도 35℃, 비중 1.145, 구리 농도 35g/L로 조액(調液)하고, 스프레이 분사로 조화 처리를 실시했다. 조화면의 표면 거칠기는 SRa 0.2 ~ 0.4로 되었다.
비교예 3
Zn 도금 대신에 Ag도금을 적용하는 것을 제외하고, 실시예 1과 동일한 방법으로 비교예 3의 리드 프레임을 얻었다. Ag도금욕은 KCN 40g/l, AgCN 35g/l, K2CO3 22g/l로 구성되고, 전류 밀도 3A/dm2로 전기 Ag도금하여 막 두께 0.2μm의 Ag도금층을 얻었다.
이와 같이 하여 형성된 리드 프레임으로부터 수지 밀착성 평가 시험을 위한 시험편을 자르고,
이러한 시험편의 수지 밀착성을 판단하기 위해서, 아래와 같은 방법에 의해 수지 밀착 강도를 평가했다. 즉, 금속제 기재 위에, 금형 주입 압력 100kg/cm2, 금형 온도 175℃×90초의 조건으로 직경 2 mm의 크기의 수지를 4개 형성하고, 175℃의 오븐에서 8시간에 걸쳐 경화 처리하여, 4개의 평가용 수지 견본을 형성했다. 이러한 평가용 수지 견본을 각각 바로 옆에서 눌러 수지가 박리했을 때의 하중을 측정하고, 이 값을 수지의 접착 면적으로 나누어 단위면적의 하중으로 환산했다. 이와 같이 얻어진 4개의 하중의 평균을 취하여 수지 밀착 강도로 했다.
상기와 같이 하여, 실시예 및 비교예에서 제작한 리드 프레임의 각각에 대해 수지 밀착 강도를 평가한 결과, 도 2에 도시한 바와 같이, 수지 밀착 강도는 실시예 1의 리드 프레임에서는 23MPa이고, 실시예 2의 리드 프레임에서도 23MPa이며, 실시예 3의 리드 프레임에서는 19MPa이고, 실시예 4의 리드 프레임에서는 19MPa이고, 실시예 5의 리드 프레임에서는 19MPa이고, 비교예 1의 리드 프레임에서는 10MPa이고, 비교예 2의 리드 프레임에서는 13MPa이며, 비교예 3의 리드 프레임에서는 12 MPa였다.
이러한 결과로부터, 제품측면 및 하프 가장자리면만을 얇게 Sn 또는 Zn 도금을 한 경우에는, Sn 또는 Zn 도금하지 않는 경우의 2배 정도의 밀착 강도를 얻을 수 있는 것이 확인되었다. 또, Zn의 도금두께는 0.2 ~ 1μm의 범위에서는 밀착 강도에 변화는 없고 충분히 높은 레벨에 있었다. 또, Sn 또는 Zn 도금 대신에, 구리 조화 처리를 실시한 경우나, Ag 도금을 실시한 경우에는, Sn 또는 Zn 도금과 같은 높은 밀착 강도를 얻을 수 없는 것을 알았다.
한편, ZnNi 도금이나 NiP 도금을 실시한 경우에도, Sn 또는 Zn 도금과 동등 레벨의 높은 밀착 강도를 얻을 수 있는 것을 알 수 있었다.
1 금속판
2 레지스트층
3 도금 마스크
4 도금
5 에칭 마스크
6 Sn 또는 Zn 도금 처리면

Claims (6)

  1. 금속판에 의해 형성되어 있어, 측면 및 하프 에칭면에만 Sn, Zn 또는 이들 금속을 포함하는 ZnNi, SnBi, SnCu 또는 SnB와 같은 각종 합금 도금이 형성되어 있는 것을 특징으로 하는 리드 프레임.
  2. 제 1 항에 있어서,
    상기 각종 합금 도금의 두께가 0.02 ~ 2.0μm인 것을 특징으로 하는 리드 프레임.
  3. 제 1 항에 있어서,
    반도체 소자 또는 LED 소자가 탑재되는 면이 되는 리드 프레임의 표면에는 귀금속 도금층이 형성되어 있는 것을 특징으로 하는 리드 프레임.
  4. 제 3 항에 있어서,
    상기 귀금속 도금층은 Ni(또는 Ni합금)/Pd(또는 Pd합금), Ni(또는 Ni합금)/Pd(또는 Pd합금)/Au(또는 Au합금), Ni(또는 Ni합금)/Pd(또는 Pd합금)/Au(또는 Au합금)/Ag(또는 Ag합금), Ni(또는 Ni합금)/Pd(또는 Pd합금)/Ag(또는 Ag합금)/Au(또는 Au합금), Cu(또는 Cu합금)/Ag(또는 Ag합금)의 순서로 적층되어 있는 것을 특징으로 하는 리드 프레임.
  5. 제 3 항에 있어서,
    상기 귀금속 도금층을 형성한 리드 프레임의 표면 이외의 표면에는 금속판이 노출하고 있는 것을 특징으로 하는 리드 프레임.
  6. 리드 프레임 재료의 금속판에 레지스트에 의한 도금용 마스크를 형성하는 공정과,
    상기 도금용 마스크로부터 노출하고 있는 상기 금속판에 도금을 형성하는 공정과,
    레지스트에 의해, 형성된 상기 도금 부분을 가리고, 요구되는 리드 프레임 형상을 얻기 위한 에칭용 마스크를 형성하는 공정과,
    에칭에 의해 금속판에 관통 가공 및 하프 에칭 가공을 하는 공정과,
    에칭 가공을 한 관통면 및 하프 에칭면에 Sn, Zn 도금 또는 이들 금속을 포함하는 각종 합금 도금을 실시하는 공정을 가지는 것을 특징으로 하는 리드 프레임의 제조 방법.
KR1020177005014A 2014-08-26 2015-07-30 리드 프레임 및 그 제조방법 KR102333434B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-171974 2014-08-26
JP2014171974A JP6493952B2 (ja) 2014-08-26 2014-08-26 リードフレーム及びその製造方法
PCT/JP2015/071644 WO2016031482A1 (ja) 2014-08-26 2015-07-30 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
KR20170048351A true KR20170048351A (ko) 2017-05-08
KR102333434B1 KR102333434B1 (ko) 2021-11-30

Family

ID=55399383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177005014A KR102333434B1 (ko) 2014-08-26 2015-07-30 리드 프레임 및 그 제조방법

Country Status (6)

Country Link
US (1) US9735096B1 (ko)
JP (1) JP6493952B2 (ko)
KR (1) KR102333434B1 (ko)
CN (1) CN106575646B (ko)
TW (1) TWI653723B (ko)
WO (1) WO2016031482A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6551267B2 (ja) 2016-03-10 2019-07-31 信越化学工業株式会社 セメントモルタル組成物
JP6593841B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
JP6593842B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
JP6761738B2 (ja) * 2016-11-15 2020-09-30 新光電気工業株式会社 リードフレーム及びその製造方法、電子部品装置の製造方法
CN106521583A (zh) * 2016-11-22 2017-03-22 宁波康强电子股份有限公司 一种引线框架的电镀方法
DE102017119344A1 (de) 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
JP7256382B2 (ja) * 2019-04-26 2023-04-12 日亜化学工業株式会社 発光装置の製造方法
CN111787706A (zh) * 2020-07-16 2020-10-16 田秋国 一种无基材电路板的加工方法
CN112151489B (zh) * 2020-09-01 2023-06-06 通富微电科技(南通)有限公司 引线框架、引线框架的形成方法及引线框架封装体
JP7343084B2 (ja) * 2021-09-03 2023-09-12 大日本印刷株式会社 リードフレーム及びその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031366A (ja) * 1998-07-14 2000-01-28 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2000133763A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
JP2001342580A (ja) 2000-06-01 2001-12-14 Kobe Steel Ltd 電子部品の放熱板用めっき付き金属板・条材及びその製造方法
JP2002270740A (ja) 2001-03-09 2002-09-20 Toyo Kohan Co Ltd 半導体用放熱板およびそれを用いた半導体装置
JP2005226096A (ja) 2004-02-10 2005-08-25 Kobe Steel Ltd 電子部品用銅又は銅合金板・条材及びその製造方法
KR20120055719A (ko) * 2009-09-07 2012-05-31 히다치 가세고교 가부시끼가이샤 반도체 칩 탑재용 기판 및 그의 제조 방법
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
CN203103285U (zh) * 2012-12-15 2013-07-31 华天科技（西安）有限公司 一种高密度蚀刻引线框架fcaaqfn封装件
KR20130140097A (ko) * 2011-01-27 2013-12-23 다이니폰 인사츠 가부시키가이샤 수지 부착 리드 프레임 및 그 제조 방법, 및 리드 프레임

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343073A (en) 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
US7408248B2 (en) * 2004-05-27 2008-08-05 Shinko Electric Industries Co., Ltd. Lead frame for semiconductor device
CN102222658B (zh) * 2011-06-30 2013-08-14 天水华天科技股份有限公司 多圈排列ic芯片封装件及其生产方法
JP5083472B1 (ja) 2012-01-25 2012-11-28 パナソニック株式会社 Ｌｅｄパッケージの製造方法
CN202549829U (zh) * 2012-04-06 2012-11-21 天水华天科技股份有限公司 四边扁平无引脚封装件
JP6057285B2 (ja) * 2012-10-26 2017-01-11 Ｓｈマテリアル株式会社 半導体素子搭載用基板
JP2014146827A (ja) * 2014-03-27 2014-08-14 Dainippon Printing Co Ltd 回路部材の表面積層構造

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031366A (ja) * 1998-07-14 2000-01-28 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2000133763A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
JP2001342580A (ja) 2000-06-01 2001-12-14 Kobe Steel Ltd 電子部品の放熱板用めっき付き金属板・条材及びその製造方法
JP2002270740A (ja) 2001-03-09 2002-09-20 Toyo Kohan Co Ltd 半導体用放熱板およびそれを用いた半導体装置
JP2005226096A (ja) 2004-02-10 2005-08-25 Kobe Steel Ltd 電子部品用銅又は銅合金板・条材及びその製造方法
KR20120055719A (ko) * 2009-09-07 2012-05-31 히다치 가세고교 가부시끼가이샤 반도체 칩 탑재용 기판 및 그의 제조 방법
KR20130140097A (ko) * 2011-01-27 2013-12-23 다이니폰 인사츠 가부시키가이샤 수지 부착 리드 프레임 및 그 제조 방법, 및 리드 프레임
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
CN203103285U (zh) * 2012-12-15 2013-07-31 华天科技（西安）有限公司 一种高密度蚀刻引线框架fcaaqfn封装件

Also Published As

Publication number Publication date
TWI653723B (zh) 2019-03-11
CN106575646A (zh) 2017-04-19
TW201622090A (zh) 2016-06-16
US9735096B1 (en) 2017-08-15
US20170236775A1 (en) 2017-08-17
WO2016031482A1 (ja) 2016-03-03
JP6493952B2 (ja) 2019-04-03
JP2016046488A (ja) 2016-04-04
KR102333434B1 (ko) 2021-11-30
CN106575646B (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
KR102333434B1 (ko) 리드 프레임 및 그 제조방법
US7190057B2 (en) Packaging component and semiconductor package
KR101773260B1 (ko) 리드 프레임의 제조 방법
TWI462253B (zh) 導線架基板及其製造方法
KR101370137B1 (ko) 전기전자 부품용 복합재료 및 그것을 이용한 전기전자 부품
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
US6706561B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
CN105304601B (zh) 引线框及其制造方法
KR101646094B1 (ko) 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
JP4639701B2 (ja) 錫めっき皮膜を有する金属板及びそれを備えた電子部品並びに錫めっき皮膜の製造方法
JPH09148508A (ja) 半導体装置用リードフレーム及びこれを用いた樹脂封止型半導体装置
JP2010080889A (ja) リードフレーム及びその製造方法
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
CN109075150B (zh) 引线框结构，引线框式表面粘着型电子装置及其制造方法
IT201600086321A1 (it) Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JP5387374B2 (ja) リードフレームの製造方法
JPH11121673A (ja) リードフレーム
EP3366814A1 (en) Process for treating a metal surface and obtained foil
KR20100033247A (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR101663695B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
US11990394B2 (en) Semiconductor package and a method for manufacturing of a semiconductor package
KR100828490B1 (ko) 리드프레임 제조방법
JP2006196920A5 (ko)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant