TW201622090A - 引線框架及其製造方法 - Google Patents

引線框架及其製造方法 Download PDF

Info

Publication number
TW201622090A
TW201622090A TW104126382A TW104126382A TW201622090A TW 201622090 A TW201622090 A TW 201622090A TW 104126382 A TW104126382 A TW 104126382A TW 104126382 A TW104126382 A TW 104126382A TW 201622090 A TW201622090 A TW 201622090A
Authority
TW
Taiwan
Prior art keywords
lead frame
alloy
plating
tin
nickel
Prior art date
Application number
TW104126382A
Other languages
English (en)
Other versions
TWI653723B (zh
Inventor
Kaoru Hishiki
Yasuo Toyoshi
Original Assignee
Sh Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sh Materials Co Ltd filed Critical Sh Materials Co Ltd
Publication of TW201622090A publication Critical patent/TW201622090A/zh
Application granted granted Critical
Publication of TWI653723B publication Critical patent/TWI653723B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Led Device Packages (AREA)

Abstract

本發明之解決手段在於成為引線框架之金屬板(1)係僅在其側面及半蝕刻面(6)形成鍍錫、鋅或包含該等金屬的各種合金鍍層，在成為搭載半導體元件的面的表面，形成貴金屬鍍層。

Description

引線框架及其製造方法
本發明係有關一種引線框架及其製造方法，特別是有關與樹脂的密貼性佳的引線框架。
半導體封裝，主要使用金屬製的引線框架與密封用樹脂，引線框架多用銅合金，而密封用樹脂則是環氧樹脂等佔主流。
此外，作為半導體封裝散熱用、被稱作散熱裝置(heat spreader)的零件的材料，係有使用銅板或者銅合金板之場合，引線框架與散熱裝置則用密封用樹脂固定。
以這方式，讓採用銅及銅合金的金屬材料與樹脂接合之製品方面，其密貼性常常成為問題，作為良好地形成樹脂密貼性之方策，為了得到錨定效果而有採用將引線框架及散熱裝置的表面予以粗化處理之方法。
但是，該等方法的問題點在於，例如QFN(Quad Flat Non-Lead)型態的半導體封裝方面，在密封用樹脂的下面讓接續端子露出來，有粗化金屬材料的下面 與誘發樹脂漏出之場合，該漏出的樹脂，則有因為粗化導致剝離不易之窘境。因此，從前雖有提出部分地進行粗化處理之方法，但該等處理方法之問題點在於牽涉到成本的增加。
此外，銅材的粗化處理，因高溫加熱容易促進粗化面的銅氧化、引起氧化膜的剝離，導致樹脂密貼性比加熱前還要降低，沒有達到作為半導體封裝所要得到的充分的信賴性。
作為取代該等粗化處理之方策，從前，有專利文獻1、專利文獻2、專利文獻3所示之技術揭示。
專利文獻1揭示，在半導體裝置等電子零件的散熱板，作為使散熱板與樹脂系接著劑的接著性提升之方法，在包含0.001%以上胺基矽烷化合物的溶液中，浸漬附鎳或者鎳合金鍍層金屬板或者條材，在接著劑在與樹脂接著的部分的最表面形成胺基矽烷化合物皮膜。
專利文獻2揭示，以銅板作為基板，使鎳鍍層形成，在其上使矽烷偶合劑塗布層或者聚丙烯酸的皮膜形成、做成半導體用散熱板，在此接著半導體元件及印刷電路板，用傳遞模塑樹脂來密封半導體元件，得到與接著樹脂密貼性良好的半導體用散熱板。
專利文獻3，係揭示一種在最表面以Si換算附著量形成0.5mg/m2以上的甲矽烷化合物被膜、在其下層形成厚度1000~2000Å的氧化皮膜之銅或銅合金板或條材，在將40℃~60℃的矽烷偶合劑水溶液塗布到銅或銅合 金板或條材的表面而在該表面形成甲矽烷化合物被膜之後，將此加熱處理，在前述甲矽烷化合物皮膜的下層形成前述銅或銅合金板或條狀的氧化皮膜厚度1000~2000Å，得到與樹脂密貼性良好的銅合金板或條材。
利用該等從前的銅及銅合金條材的化學方法之表面處理方面，要使與樹脂密貼性充分提升是困難的，依然需要使引線框架與樹脂之密貼性提升之技術。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2001-342580號公報
[專利文獻2]日本特開2002-270740號公報
[專利文獻3]日本特開2005-226096號公報
可是，作為供使與樹脂密貼性提高用之其他方策，有將成為素材的銅材料表面予以錫或其合金、鋅或其合金電鍍處理之方法。
該場合，首先，將材料表面全體予以錫、鋅或包含該等金屬的各種合金電鍍處理，之後，在將鍍層面利用DFR加以掩蔽後，藉由進行蝕刻來製造所指定的引線框架。接著，結果，未被蝕刻溶解的材料面做成錫、鋅或包含該等 金屬的各種合金的電鍍處理，而被蝕刻的溶解面，則讓並未進行錫、鋅或包含該等金屬的各種合金的電鍍處理的引線框架成形。
或者，也有在以蝕刻、或沖壓而被成形的引線框架，施以錫、鋅或包含該等金屬的各種合金電鍍處理，將框架全體進行錫、鋅或包含該等金屬的各種合金電鍍處理之方法。該場合，針對蝕刻溶解面或沖壓的切斷面，也全部施以錫、鋅或包含該等金屬的各種合金電鍍處理。
以此方式，在哪一個方法，原本的材料表面都做成錫、鋅或包含該等金屬的各種合金的鍍層，但在例如材料表面需有光澤的LED等照明用途的引線框架之場合，由於藉由將材料表面進行錫、鋅或包含該等金屬的各種合金電鍍，造成在材料表面引起光的擴散，而無法確保必要的光澤度。
因此，LED等照明用途的引線框架之場合，雖欲使樹脂的密貼性提高，卻無法進行錫、鋅或包含該等金屬的各種合金的電鍍處理。
此外，利用錫、鋅或包含該等金屬的各種合金的電鍍處理，雖使引線框架的樹脂密貼性提升，但相較於未進行錫、鋅或包含該等金屬的各種合金的電鍍處理之引線框架的材料表面，線接合性卻顯著地降低。
因此，即使本來有進行錫、鋅或包含該等金屬的各種合金的電鍍處理較佳的引線框架，也存在未能進 行錫、鋅或包含該等金屬的各種合金的電鍍處理之引線框架。
有鑑於上述實情，本發明之目的在於提供一種在例如素材面需要光澤的LED用途的引線框架之場合，即使進行錫、鋅或包含該等金屬的各種合金的電鍍加工，也無損表面光澤，而且，不會使線接合性降低，能夠使與樹脂密貼性提高之引線框架，及其製造方法。
欲達成上述目的，本發明之引線框架，其特徵係僅在引線框架的側面及半蝕刻面形成錫、鋅或包含該等金屬像鋅鎳、錫鉍、錫銅或錫硼的各種合金鍍層。
該場合，錫、鋅或包含該等金屬的各種合金鍍層的厚度係0.02~2.0μm。
此外，根據本發明，其特徵係在成為搭載半導體元件或者LED元件的面的引線框架表面形成貴金屬鍍層，在這以外的面讓金屬板露出。
該場合，貴金屬鍍層，係依序層積鎳(或鎳合金)/鈀(或鈀合金)、鎳(或鎳合金)/鈀(或鈀合金)/金(或金合金)、鎳(或鎳合金)/鈀(或鈀合金)/金(或金合金)/銀(或銀合金)、鎳(或鎳合金)/鈀(或鈀合金)/銀(或銀合金)/金(或金合金)、銅(或銅合金)/銀(或銀合金)。
此外，關於本發明之引線框架之製造方法， 其特徵係具有：在引線框架材料的金屬板部分形成利用抗蝕劑所形成的鍍層用遮罩之步驟，在從前述鍍層用遮罩露出的前述金屬板部分形成鍍層之步驟，利用抗蝕劑、形成供覆蓋被形成的前述鍍層部分得到被要求的引線框架形狀用的蝕刻用遮罩之步驟，利用蝕刻加工在金屬板施以貫通加工及半蝕刻加工之步驟，與在已進行蝕刻加工的貫通面及半蝕刻面施以鍍錫、鋅或包含該等金屬的各種合金電鍍之步驟。
再者，根據本發明，鍍錫、鋅或鍍包含該等金屬的各種合金鍍層最好是電鍍，但是，除此之外，如果化學鍍(chemical plating)或真空蒸鍍等也可以形成皮膜鍍層則怎樣鍍皆可，此外，在本發明的引線框架，鍍層厚度以0.02~2.0μm左右為適當。因為鍍層厚度在0.02μm以下之場合下效果並不足夠，相反地，在2.0μm以上之場合則是並不會增加電鍍效果的緣故。
根據本發明，由於僅限定在蝕刻溶解面(製品側面、及半蝕刻部分)，做成部分地施行利用錫、鋅或者包含該等金屬的各種合金的電鍍處理，所以能夠使引線框架與樹脂之密貼性進一步提升。
亦即，從前，在必須表面光澤的引線框架，在材料表面的全面施行鍍錫、鋅或者包含該等金屬的各種合金電鍍的情況下，在由鍍錫、鋅或者包含該等金屬的各 種合金電鍍所造成的影響下，由於未能確保電鍍後的表面光澤度，還有，由於線接合性顯著降低，所以無法施行鍍錫、鋅或者包含該等金屬的各種合金電鍍處理，但是，藉由適用根據本發明的部分的鍍錫、鋅或者包含該等金屬的各種合金電鍍法，即使是LED等照明用途的引線框架，由於被鍍錫、鋅或者包含該等金屬的各種合金電鍍只是在蝕刻溶解面，所以不會影響到電鍍後的光澤度，且可以使引線框架與反射器樹脂的密貼性提升。
進而，在QFN型的引線框架或其他IC用引線框架，也可以利用部分的鍍錫、鍍鋅或者包含該等金屬的各種合金電鍍來提高樹脂密貼性，往蝕刻溶解面的製品側面鍍錫、鍍鋅或者包含該等金屬的各種合金電鍍當然可提高樹脂密貼性，或者藉著在表面追加半蝕刻面，藉以增加既存的半蝕刻面的面積，就能使鍍錫、鍍鋅或者包含該等金屬的各種合金的電鍍面積增加使樹脂密貼性提高。針對Tape-less QFN，由於端子側面也被鍍錫、鋅或者包含該等金屬的各種合金電鍍處理，所以能使樹脂密貼性提高。
此外，從前，在利用銅粗化處理等以謀求樹脂密貼性提升之場合下，因為經時變化或由於組件的加熱處理等，容易造成促進粗化面的銅氧化、引起氧化膜剝離，樹脂密貼性劣化的例子不少，然而，根據本發明方法之場合，會使因經時變化或加熱處理等被形成的錫、鋅或者包含該等金屬的各種合金氧化膜與樹脂的密貼性提升， 還有，並沒有該等的氧化膜因為加熱等而讓樹脂密貼性劣化之情事。
再者，為了進行部分的錫、鋅或者包含該等金屬的各種合金電鍍，錫、鋅或者包含該等金屬的各種合金電鍍用的遮罩是必要的，但是，本發明方面，由於把蝕刻用的遮罩直接使用作為錫、鋅或者包含該等金屬的各種合金電鍍用的遮罩，所以可以從蝕刻加工起利用同一裝置來連續處理錫、鋅或者包含該等金屬的各種合金電鍍處理，能夠讓進行部分錫、鋅或者包含該等金屬的各種合金電鍍處理之引線框架以較低成本來生產。
又，利用本發明方法，在引線框架的形狀或設計，不論其用途(LED用、IC用)為何，都可以藉由追加部分地半蝕刻部分、或增加既存的半蝕刻面積，使錫、鋅或者包含該等金屬的各種合金電鍍處理面積增加，進而使樹脂密貼性提高。
1‧‧‧金屬板
2‧‧‧抗蝕層
3‧‧‧鍍層遮罩
4‧‧‧鍍層
5‧‧‧蝕刻遮罩
6‧‧‧鍍錫或鋅處理面
[圖1]圖1係圖示關於本發明之引線框架之製造方法之實施例1之步驟；(1)係在金屬板形成抗蝕層之圖，(2)為形成鍍層遮罩之圖，(3)為形成鍍層之圖，(4)為剝離鍍層遮罩之圖，(5)是在鍍層被形成的金屬板的兩面形成抗蝕層之圖，(6)是形成蝕刻遮罩之圖，(7)是蝕刻後之圖，(8)係利用蝕刻遮罩部分地進行 錫、鋅或包含該等金屬的各種合金電鍍處理之圖，(9)係剝離蝕刻遮罩之圖。
[圖2]圖2係顯示於實施例及比較例下製作出的試驗片的樹脂密貼強度的評價結果之表。
以下，參照圖1並說明關於本發明之引線框架之製造方法。
最初的步驟，係在應該成為引線框架素材的金屬板1的表裡面層積光阻劑而設置光阻層2，在其上覆蓋已被形成鍍層圖案的鍍層遮罩3，於光蝕刻步驟(曝光及顯像)轉寫到抗蝕層，描畫鍍層圖案之步驟。
該步驟，係在金屬板1上層積光阻層(例如，乾膜抗蝕層)(1)，將鍍層圖案被形成的玻璃遮罩於光蝕刻步驟(曝光及顯像)轉寫到抗蝕層，將鍍層圖案在金屬板1上描畫(2)，其次，利用電解電鍍法實施鎳/鈀/金或者銀鍍層4，形成鎳/鈀/金或者銀被膜(3)。
其次，將被形成在金屬板1的兩面的鍍層遮罩3利用氫氧化鈉水溶液剝離(4)，之後，再度在金屬板1上層積光阻層(5)，將引線框架圖案被形成的玻璃遮罩於光蝕刻步驟轉寫到抗蝕層(6)，以採用三氯化鐵液的蝕刻將多餘的金屬部分除去後形成引線框架形狀(7)。
其次，利用電解電鍍法，進行錫或鋅電鍍處 理(8)。藉此，限定僅在蝕刻溶解面(金屬板1的側面、及半蝕刻部分)，施以鍍錫或鋅厚度0.02~2.0μm。
最後，藉由將被形成在金屬板1兩面的蝕刻遮罩利用氫氧化鈉水溶液予以剝離，形成本發明之引線框架(9)。
這樣一來，根據本發明，就能夠提供與密封樹脂的密貼性提高，再者，線接合性也與從前同等的引線框架。又，本發明方面，作為金屬板1的材料最好是銅系的材料，但並不限定於此。
[實施例1]
作為金屬板1採用厚度0.150mm的銅材，在兩面黏貼乾膜抗蝕層(Asahi Kasei E-Materials(股)公司：AQ-2058)、形成抗蝕層。其次，採用供形成鍍層用的圖案被形成的上面側用與裏面側用的玻璃遮罩，藉由進行曝光及顯像，將形成鍍層的部分的抗蝕劑除去，形成使金屬板表面部分地露出來的鍍層遮罩。
其次，施行鍍層加工而在金屬板表面的露出部分形成鍍層。本實施例方面，從金屬板側起依序施以設定值1.0μm的鍍鎳、設定值0.02μm的鍍鈀、設定值0.007μm的鍍金，形成3層的鍍層。
其次，將金屬板兩面被形成的鍍層遮罩利用3%的氫氧化鈉水溶液予以剝離，再者，也施行3%硫酸的洗淨處理。
其次，在鍍層被形成的金屬板兩面黏貼乾膜抗蝕層(Asahi Kasei E-Materials(股)公司：AQ-44096)後形成抗蝕層，採用被形成引線框架的形狀的玻璃遮罩並將兩面曝光、進行顯像而形成蝕刻遮罩。
其次，使用三氯化鐵液以進行噴射蝕刻加工，進行引線框架的形成。蝕刻加工，係採用液溫70℃、比重1.47的三氯化鐵液，利用加以搖動的噴射噴嘴並以0.3MPa的設定壓力使之噴射，施行約160秒的處理。
其次，將附著在蝕刻溶解面的銅結晶以利用噴霧噴射的硫酸洗淨予以除去之後，利用電解電鍍法，施行鋅電鍍處理。該鋅電鍍浴，係由氫氧化鈉5g/l、氰化鈉35g/l、以及氰化鋅230g/l所構成，以電流密度為3A/dm2進行電鍍鋅，得到膜厚1μm的鍍鋅層。
其次，將附著在鋅鍍層面的鋅電鍍處理液的殘渣物以利用噴霧噴射的鹽酸洗淨予以除去，之後，用氫氧化鈉水溶液將蝕刻遮罩剝離。之後，進行利用硫酸的酸處理、使表面乾燥，得到讓製品側面及蝕刻溶解面部分地被鍍鋅的、實施例1的引線框架。
[實施例2]
除了將電鍍鋅的膜厚設成0.2μm之外，以與實施例1所實行的同樣方法得到實施例2的引線框架。
[實施例3]
除了適用鍍錫取代鍍鋅之外，以與實施例1所實行的同樣方法得到實施例3的引線框架。該錫電鍍浴，係由硫酸亞錫55g/l、硫酸100g/l、甲苯酚磺酸60g/l、明膠2g/l、以及β-萘酚1g/l所構成，以電流密度為2A/dm2進行電鍍錫，得到膜厚1μm的鍍錫層。
[實施例4]
除了鍍鋅適用Atotech(股)公司製Zinni ST AF210鋅鎳合金(鎳共析率12-15wt%)鍍層之外，以與實施例1所實行的同樣方法得到實施例4的引線框架。該Zinni ST AF210鋅鎳合金鍍層，係由氯化鉀213g/l、氯化鋅42g/l、以及在氯化鎳六水合物121g/l的基本液添加了添加劑之10ml/l的Zinni ACAF211、20ml/l的Zinni ACAF212、20ml/l的Zinni ACAF214、70ml/l的Zinni ACAF216之電鍍液所構成，以電流密度為2A/dm2進行電鍍，得到膜厚1μm的鋅鎳合金鍍層。
[實施例5]
除了適用鍍鎳磷取代鍍鎳之外，以與實施例1所實行的同樣方法得到實施例5的引線框架。該鎳磷電鍍浴，係由硫酸鎳250g/l、氯化鎳50g/l、硼酸50g/l、以及Novoplate HS(Atotech(股)公司)30ml/l所構成，以電流密度為2A/dm2進行電鍍錫，得到膜厚1μm的鍍鎳 磷層。
以上，說明了實施例，但是，本發明並不因該等實施例而受限定。
[比較例1]
除了在蝕刻後並未適用鍍鋅之外，以與實施例1所實行的同樣方法得到比較例1的引線框架。
[比較例2]
除了在蝕刻後取代鍍鋅而實行銅粗化處理之外，以與實施例1所實行的同樣方法得到比較例2的引線框架。銅粗化處理係藉由將粗化處理液(MEC(股)公司：CZ8100)予以噴霧噴射而進行。該粗化處理液係調液成液溫35℃、比重1.145、銅濃度35g/L，用噴霧噴射來進行粗化處理。使粗化面的表面粗度成為SRa0.2~0.4。
[比較例3]
除了適用鍍銀取代鍍鋅之外，以與實施例1所實行的同樣方法得到實施例3的引線框架。銀電鍍浴，係由氰化鉀40g/l、氰化銀35g/l、碳酸鉀22g/l所構成，以電流密度為3A/dm2進行電鍍銀，得到膜厚0.2μm的鍍銀層。
從以該方式被形成的引線框架切出供樹脂密貼性評價試驗用的試驗片，為了判斷該等試驗片的樹脂密 貼性，利用下述方法來評價樹脂密貼強度。亦即，在金屬製基材上，在模具注入壓力100kg/cm2、模具溫度175℃×90秒的條件下形成4個直徑2mm大的樹脂，於175℃的烘箱中連續進行8小時硬化處理，形成4點的評價用樹脂樣品。將該等評價用樹脂樣品分別從正側面推擠並測定在樹脂剝離時的荷重，把該數值除以樹脂的黏接面積而換算成每單位面積的荷重。取以該方式而得到的4點的荷重的平均並作為樹脂密貼強度。
以上述作法，對於在實施例及比較例下製作出的各個引線框架來評價樹脂密貼強度之結果，如圖2所示，樹脂密貼強度，實施例1之引線框架為23MPa、實施例2之引線框架也是23MPa、實施例3之引線框架為19MPa、實施例4之引線框架為19MPa、實施例5之引線框架為19MPa、比較例1之引線框架則為10MPa、比較例2之引線框架為13MPa、比較例3之引線框架為12MPa。
由該等之結果可確認，在僅把製品側面及半蝕刻面薄薄地鍍錫或鋅之場合下，會比沒有鍍錫或鋅的場合，前者可得到2倍左右的密貼強度。此外，在鍍鋅層厚度為0.2~1μm的範圍內密貼強度上沒有變化並在十分高的水準。此外，可知，在取代鍍錫或鋅、而施行銅粗化處理之場合、或施行鍍銀之場合下，並未能得到像鍍錫或鋅這樣高的密貼強度。
另一方面，可知，在施行鍍鋅鎳或鍍鎳磷之場合，可 得到與鍍錫或鋅同等水準高的密貼強度。
1‧‧‧金屬板
2‧‧‧抗蝕層
3‧‧‧鍍層遮罩
4‧‧‧鍍層
5‧‧‧蝕刻遮罩
6‧‧‧鍍錫或鋅處理面

Claims (6)

  1. 一種引線框架，其特徵係由金屬板形成，僅在側面及半蝕刻面形成錫、鋅或包含該等金屬像鋅鎳、錫鉍、錫銅或錫硼的各種合金鍍層。
  2. 如申請專利範圍第1項記載之引線框架，其中前述各種合金鍍層的厚度係0.02~2.0μm。
  3. 如申請專利範圍第1項記載之引線框架，其中在成為搭載半導體元件或LED元件的面的引線框架的表面，形成貴金屬鍍層。
  4. 如申請專利範圍第3項記載之引線框架，其中前述貴金屬鍍層，係依序層積鎳(或鎳合金)/鈀(或鈀合金)、鎳(或鎳合金)/鈀(或鈀合金)/金(或金合金)、鎳(或鎳合金)/鈀(或鈀合金)/金(或金合金)/銀(或銀合金)、鎳(或鎳合金)/鈀(或鈀合金)/銀(或銀合金)/金(或金合金)、銅(或銅合金)/銀(或銀合金)。
  5. 如申請專利範圍第3項記載之引線框架，其中在形成前述貴金屬鍍層的引線框架的表面以外的表面，讓金屬板露出。
  6. 一種引線框架之製造方法，其特徵係具有：在引線框架材料的金屬板形成利用抗蝕劑所形成的鍍層用遮罩之步驟，在從前述鍍層用遮罩露出的前述金屬板形成鍍層之步驟，利用抗蝕劑、形成供覆蓋被形成的前述鍍層部分得到被要求的引線框架形狀用的蝕刻用遮罩之步 驟，利用蝕刻在金屬板施以貫通加工及半蝕刻加工之步驟，與在已進行蝕刻加工的貫通面及半蝕刻面施以鍍錫、鋅或包含該等金屬的各種合金電鍍之步驟。
TW104126382A 2014-08-26 2015-08-13 Lead frame and method of manufacturing same TWI653723B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-171974 2014-08-26
JP2014171974A JP6493952B2 (ja) 2014-08-26 2014-08-26 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
TW201622090A true TW201622090A (zh) 2016-06-16
TWI653723B TWI653723B (zh) 2019-03-11

Family

ID=55399383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126382A TWI653723B (zh) 2014-08-26 2015-08-13 Lead frame and method of manufacturing same

Country Status (6)

Country Link
US (1) US9735096B1 (zh)
JP (1) JP6493952B2 (zh)
KR (1) KR102333434B1 (zh)
CN (1) CN106575646B (zh)
TW (1) TWI653723B (zh)
WO (1) WO2016031482A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6551267B2 (ja) 2016-03-10 2019-07-31 信越化学工業株式会社 セメントモルタル組成物
JP6593841B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
JP6593842B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
JP6761738B2 (ja) * 2016-11-15 2020-09-30 新光電気工業株式会社 リードフレーム及びその製造方法、電子部品装置の製造方法
CN106521583A (zh) * 2016-11-22 2017-03-22 宁波康强电子股份有限公司 一种引线框架的电镀方法
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
JP7256382B2 (ja) * 2019-04-26 2023-04-12 日亜化学工業株式会社 発光装置の製造方法
CN111787706A (zh) * 2020-07-16 2020-10-16 田秋国 一种无基材电路板的加工方法
CN112151489B (zh) * 2020-09-01 2023-06-06 通富微电科技(南通)有限公司 引线框架、引线框架的形成方法及引线框架封装体
US20240145356A1 (en) * 2021-09-03 2024-05-02 Dai Nippon Printing Co., Ltd. Lead frame and manufacturing method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343073A (en) 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
JP2000031366A (ja) 1998-07-14 2000-01-28 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2000133763A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
JP3765709B2 (ja) 2000-06-01 2006-04-12 株式会社神戸製鋼所 電子部品の放熱板用めっき付き金属板・条材の製造方法
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
JP2002270740A (ja) 2001-03-09 2002-09-20 Toyo Kohan Co Ltd 半導体用放熱板およびそれを用いた半導体装置
JP2005226096A (ja) 2004-02-10 2005-08-25 Kobe Steel Ltd 電子部品用銅又は銅合金板・条材及びその製造方法
CN100483707C (zh) * 2004-05-27 2009-04-29 新光电气工业株式会社 用于半导体器件的引线框架
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
TW201250964A (en) * 2011-01-27 2012-12-16 Dainippon Printing Co Ltd Resin-attached lead frame, method for manufacturing same, and lead frame
JP5813335B2 (ja) * 2011-02-08 2015-11-17 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法
CN102222658B (zh) * 2011-06-30 2013-08-14 天水华天科技股份有限公司 多圈排列ic芯片封装件及其生产方法
JP5083472B1 (ja) 2012-01-25 2012-11-28 パナソニック株式会社 Ｌｅｄパッケージの製造方法
CN202549829U (zh) * 2012-04-06 2012-11-21 天水华天科技股份有限公司 四边扁平无引脚封装件
JP6057285B2 (ja) * 2012-10-26 2017-01-11 Ｓｈマテリアル株式会社 半導体素子搭載用基板
CN203103285U (zh) * 2012-12-15 2013-07-31 华天科技（西安）有限公司 一种高密度蚀刻引线框架fcaaqfn封装件
JP2014146827A (ja) * 2014-03-27 2014-08-14 Dainippon Printing Co Ltd 回路部材の表面積層構造

Also Published As

Publication number Publication date
JP6493952B2 (ja) 2019-04-03
CN106575646A (zh) 2017-04-19
US9735096B1 (en) 2017-08-15
JP2016046488A (ja) 2016-04-04
KR102333434B1 (ko) 2021-11-30
CN106575646B (zh) 2021-01-05
TWI653723B (zh) 2019-03-11
US20170236775A1 (en) 2017-08-17
WO2016031482A1 (ja) 2016-03-03
KR20170048351A (ko) 2017-05-08

Similar Documents

Publication Publication Date Title
TWI653723B (zh) Lead frame and method of manufacturing same
KR101773260B1 (ko) 리드 프레임의 제조 방법
JP5402939B2 (ja) 銅の表面処理方法及び銅
KR20100103015A (ko) 리드 프레임 및 그 제조방법
KR101318871B1 (ko) 표면 처리 동박 및 동장 적층판
JP2010199166A (ja) 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
TW201126619A (en) Substrate for mounting semiconductor chip and method for producing same
US20110272184A1 (en) Lead frame and manufacturing method thereof
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
US20090196999A1 (en) Adhesion promotion
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
JP2006093559A (ja) リードフレームおよびその製造方法
KR20140035701A (ko) 금 박막 형성 방법 및 인쇄회로기판
KR101341159B1 (ko) 고반사율을 갖는 ｌｅｄ 리드프레임 도금 방법
TWI660068B (zh) 引線框結構，引線框，表面黏著型電子裝置及其製造方法
KR100947921B1 (ko) 연성인쇄회로기판의 고연성 Ａｕ 표면처리 도금방법
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JP5387374B2 (ja) リードフレームの製造方法
JP2018040030A (ja) 銅製部材の表面処理方法及び半導体実装用基板の製造方法
JP6318613B2 (ja) 発光装置用リードフレーム又は基板に用いられるめっき液、並びに、それを用いて製造されるリードフレーム又は基板、及びその製造方法、及びそれを備える発光装置
JPH11121673A (ja) リードフレーム
KR101375192B1 (ko) 리드 프레임의 에폭시 블리드 아웃 방지 방법
TWI415742B (zh) A method for manufacturing fine grain copper foil with high peel strength and environmental protection for printed circuit board tool
JP2017210639A (ja) 銅製部材の表面処理方法及び半導体実装用基板の製造方法
TWI531282B (zh) 電路板及電路板製作方法