JP2018040030A - 銅製部材の表面処理方法及び半導体実装用基板の製造方法 - Google Patents

銅製部材の表面処理方法及び半導体実装用基板の製造方法 Download PDF

Info

Publication number
JP2018040030A
JP2018040030A JP2016173854A JP2016173854A JP2018040030A JP 2018040030 A JP2018040030 A JP 2018040030A JP 2016173854 A JP2016173854 A JP 2016173854A JP 2016173854 A JP2016173854 A JP 2016173854A JP 2018040030 A JP2018040030 A JP 2018040030A
Authority
JP
Japan
Prior art keywords
copper
lead frame
roughening
surface treatment
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016173854A
Other languages
English (en)
Other versions
JP6870245B2 (ja
Inventor
山下 智章
Tomoaki Yamashita
智章 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2016173854A priority Critical patent/JP6870245B2/ja
Publication of JP2018040030A publication Critical patent/JP2018040030A/ja
Application granted granted Critical
Publication of JP6870245B2 publication Critical patent/JP6870245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15183Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】銅製部材と封止材との接着性を向上させることが可能な銅製部材の表面処理方法を提供すること。【解決手段】硫酸、過酸化水素及び腐食抑制剤を含有する粗化液を銅製部材2の表面の少なくとも一部に接触させて、銅製部材2の表面に第1の粗化領域を形成する第1の工程と、第1の粗化領域に、銅よりも貴な金属3を離散的に付着させる第2の工程と、酸化剤を含むアルカリ性溶液を、第1の粗化領域のうち、銅よりも貴な金属3が付着した領域を少なくとも含む部分に接触させて、銅製部材2の表面に酸化銅を含む第2の粗化領域を形成する第3の工程と、酸性溶液又は銅の錯化剤を含む溶液を、第2の粗化領域のうち、酸化銅を少なくとも含む部分に接触させて、銅製部材の表面に第3の粗化領域を形成する第4の工程と、を有する銅製部材2の表面処理方法に関する。【選択図】図3

Description

本発明は、銅製部材の表面処理方法及び半導体実装用基板の製造方法に関する。
近年の情報化社会の発展は目覚しく、民生機器では、パソコン、携帯電話等の小型化、軽量化、高性能化及び高機能化が進められている。また、産業用機器では、無線基地局、光通信装置、サーバ、ルータ等のネットワーク関連機器など、機器の大型及び小型を問わず、同じように機能の向上が求められている。また、情報伝達量の増加に伴い、年々扱う信号の高周波化が進む傾向にあり、高速処理及び高速伝送技術の開発が進められている。これを支えているのは、半導体チップ(LSI)技術と実装技術である。
半導体チップの動作周波数及び集積度は年々増加し、より高速で高機能な処理が可能となってきている。一方、実装技術についても小型化、軽量化及び高密度実装化が進展している。現在最も一般的な実装方法は、半導体チップをパッケージ化してマザーボードと呼ばれる配線基板上に実装する方法である。このように、半導体チップをパッケージ化する実装方法には、以下のようなメリットが挙げられる。
(1)半導体チップを熱、紫外線等の外的環境から保護することが容易である。
(2)半導体チップの取扱いが容易になり、半導体チップの検査(動作チェック等)及び良品選別が容易になる。
(3)半導体チップの配線ルール(配線幅及び配線間が数十nm〜数百nm)とマザーボードの配線ルール(配線幅及び配線間隔が数十μm〜数百μm)には大きなギャップがあり、半導体チップとマザーボードとの電気的な接続が容易になる。
以上のメリットから、半導体チップをパッケージ化する実装方法が初期から広く用いられ、半導体チップの種類、機能及び性能に合わせた多種多様な半導体パッケージが考案され、実用化されている。現在、半導体パッケージは、DIP(Dual Inline Package)、SOP(Small Outline Package)、LOC(Lead On Chip)、QFP(Quad Flat Package)、QFN(Quad Flat No Lead Package)等に代表されるリードフレームと呼ばれる導電基材を半導体実装用基板として用いたタイプ(リードフレームタイプ)と、PGA(Pin Grid Array)、BGA(Ball Grid Array)、CSP(Chip Size Package)等に代表される無機又は有機配線基板を半導体実装用基板として用いたタイプ(配線基板タイプ)とに大別される。図1にはリードフレームタイプとしてQFP、図2には配線基板タイプとしてCSPの断面構造の一例を示す。リードフレームタイプは、価格が安価なこと及び生産性に優れることから、初期の半導体パッケージから実用化されている。1985年以前は半導体パッケージのほとんどがリードフレームタイプであった。リードフレームタイプは、現在でもメモリ等の比較的低ピンの半導体パッケージに多用されている。一方、配線基板タイプでは、半導体チップの高機能化及び多ピン化が進むに従って、多ピン化に適したPGAが実用化されており、現在では更に小型化されたBGA及びCSPが多数製造されるようになっている。なお、図2のCSP50は、ポリイミドフィルム51、接着剤52、配線53、ダイボンド材54、金ワイヤ55、半導体チップ56、封止材57及びはんだボール58より構成される。配線基板タイプの配線には、一般的に、銅が用いられている。
前述のように、価格及び生産性に優れることから、現在でもリードフレームタイプの半導体パッケージは多数製造されている。初期のリードフレームの基材には、半導体パッケージの各種信頼性を満足させるために、半導体チップの熱膨張率(約3ppm/℃)に近い材質として42アロイ(鉄とニッケルの合金)が使用されていた。その後、更なる低価格化、高速化及び高放熱化の要求が高まり、金属銅及び銅合金を基材とした銅リードフレームの実用化が強く望まれるようになった。しかし、銅リードフレームの熱膨張率は十数ppm/℃であり、半導体チップに比べて非常に大きいため、半導体チップとダイパッド間、及び、銅リードフレームと封止材間で剥離及びクラックが発生し、半導体パッケージの信頼性を充分に確保することができなかった。その後、ダイボンド材、封止材及び銅リードフレーム基材の改良により、半導体パッケージの信頼性を確保することが可能となり、現在では、銅リードフレームを使用することが一般的となってきている。
ところで、マザーボードへの実装に用いるはんだが鉛フリー化されてきたことに伴い、高温での実装(リフロー温度の上昇)が必要になってきたこと、及び、半導体チップの発熱量が増大したこと等により、半導体パッケージには、より高い信頼性(例えば、接続信頼性等)が求められており、銅製部材(例えば銅配線及び銅リードフレーム)と封止材との接着性の向上が必要になっている。
銅製部材と封止材との接着性を向上させるために、従来、銅製部材の表面処理が行われてきた。例えば、特許文献1には、銅リードフレーム表面を有機アルカリ溶液中で陽極酸化させ、アルカリ金属残渣が1ng/cm以下である黒色酸化膜を形成する方法が開示されている。また、特許文献2には、銅リードフレーム表面を自己還元力に優れた酸化剤を添加した黒化処理液で処理することにより、銅リードフレーム表面に水酸化物を含む酸化銅の皮膜を形成する方法が開示されている。また、特許文献3には、銅表面に銅よりも貴な金属を離散的に形成後、銅を酸化して酸化銅の針状結晶による凹凸を形成し、次いで、酸化銅を溶解させる処理を行う方法が開示されている。
特開平9−148509号公報 特開2006−316355号公報 国際公開第2010/050266号
上述のような半導体パッケージに関する技術分野等において、銅製部材と封止材との接着性を更に向上させる技術が求められている。本発明は、このような事情に鑑みなされたものであり、銅製部材と封止材との接着性を向上させることが可能な銅製部材の表面処理方法、並びに当該表面処理方法を用いた銅製部材を備える半導体実装用基板の製造方法を提供することを目的とする。
本発明の一側面は、硫酸、過酸化水素及び腐食抑制剤を含有する粗化液を銅製部材の表面の少なくとも一部に接触させて、銅製部材の表面に第1の粗化領域を形成する第1の工程と、第1の粗化領域に、銅よりも貴な金属を離散的に付着させる第2の工程と、酸化剤を含むアルカリ性溶液を、第1の粗化領域のうち、銅よりも貴な金属が付着した領域を少なくとも含む部分に接触させて、銅製部材の表面に酸化銅を含む第2の粗化領域を形成する第3の工程と、酸性溶液又は銅の錯化剤を含む溶液を、第2の粗化領域のうち、酸化銅を少なくとも含む部分に接触させて、銅製部材の表面に第3の粗化領域を形成する第4の工程と、を有する銅製部材の表面処理方法に関する。
上記表面処理方法によれば、銅製部材と樹脂(例えば封止材)との接着性を向上させることができる。このような効果が得られる原因は明らかではないが、本発明者らは以下のように推察している。まず、第1の工程において、粗化液が、硫酸、過酸化水素に加えて腐食抑制剤を含有するため、腐食抑制剤によって、銅を溶解する溶液である硫酸及び過酸化水素による銅製部材の表面の酸化及び溶解が部分的に防止され、粗化液が接触した部分に極めて複雑な粗化形状を有する領域が形成されると推察される。また、第2の工程、第3の工程及び第4の工程により、第1の粗化領域内に微細な凹凸が緻密且つ均一に形成される。上記表面処理方法では、銅製部材の表面の少なくとも一部にこのような表面構造を形成することができるため、アンカー効果等によって銅製部材と樹脂との接着性を向上させることができると推察される。
一態様において、腐食抑制剤はアゾール化合物であってよい。この場合、銅製部材と樹脂との接着性を一層向上させることができる。
一態様において、銅製部材は、半導体実装用基板を構成する部材であってよい。すなわち、半導体実装用基板を構成する銅製部材に対して、上記表面処理方法による表面処理を行ってよい。この場合、銅製部材と封止材との接着性を向上させることで、当該半導体実装用基板を用いて信頼性の高い半導体パッケージを得ることができる。
ところで、アルカリ金属残渣が1ng/cm以下である黒色酸化膜を形成する方法である特許文献1に記載の従来技術は、陽極酸化によって黒色酸化皮膜を形成するために、銅リードフレームを電源に接続した状態で処理することが必要であり、生産性が悪いという問題点がある。また、銅リードフレーム表面に厚い酸化銅の皮膜を形成するために、電気特性の低下や放熱性の低下という問題もある。また、銅リードフレーム表面に水酸化物を含む酸化銅の皮膜を形成する方法である特許文献2に記載の従来技術は、酸化銅の皮膜を形成する処理工程の温度が50〜80℃と高温であり、高温に耐えうる高価な処理装置が必要である。また、酸化銅の皮膜を形成後の表面には、針状結晶が形成されるため、表面にキズ、コスレ等の痕が付きやすく、生産性の低下や歩留まりの低下という問題がある。さらに、銅リードフレーム表面に酸化銅の皮膜を形成するために、電気特性の低下や放熱性の低下という問題もある。
一方、上記表面処理方法では、銅製部材の表面に酸化銅の皮膜が形成されにくいため、半導体パッケージの電気特性及び放熱性の低下を抑制することが可能である。また、上記表面処理方法による表面処理は低温で実施可能であり、高価な処理装置が必要とされない。さらに、表面に酸化銅の針状結晶が形成されにくいため、表面にキズ、コスレ等の痕が付きにくい。そのため、半導体実装用基板の生産性に優れ、製造装置のコストの低減、製造コストの低減及び歩留まりの向上を図ることができる。
本発明の一側面は、銅製部材を備える半導体実装用基板を用意する工程と、上述した表面処理方法により銅製部材の表面を処理する工程と、を有する、半導体実装用基板の製造方法に関する。この製造方法によれば、半導体パッケージの信頼性、電気特性及び放熱性を向上させることが可能な半導体実装用基板が得られる。
本発明によれば、銅製部材と封止材との接着性を向上させることが可能な銅製部材の表面処理方法、並びに当該表面処理方法を用いた銅製部材を備える半導体実装用基板の製造方法を提供することができる。
図1は、銅リードフレームを用いたQFPの構造の一例を示す断面概略図である。 図2は、配線基板を用いたCSPの構造の一例を示す断面概略図である。 図3は、本実施形態に係る銅製部材の表面処理方法の一例を示す断面概略図である。 図4は、銅リードフレームの構造の一例を示す平面概略図である。 図5は、銅リードフレーム及びこれを用いた半導体パッケージの製造工程の一例を示す断面概略図である。 図6は、封止材との接着性を評価するための接着力測定サンプルの斜視図である。 図7は、ボンドテスタを用いたシェア強度測定方法の一例を示す断面概略図である。
本明細書において、例示する材料は、特に断らない限り、1種を単独で又は2種以上を組み合わせて用いることができる。「〜」を用いて示された数値範囲は、「〜」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。「A又はB」とは、A及びBのどちらか一方を含んでいればよく、両方とも含んでいてもよい。
以下、本発明に係る実施形態について、図面を参照しつつ詳細に説明する。なお、以下の説明において、同一又は相当要素には同一符号を用い、重複する説明は省略する。
<銅製部材の表面処理>
図3に示されるように、本実施形態に係る銅製部材2の表面処理方法は、硫酸、過酸化水素及び腐食抑制剤を含有する粗化液を銅製部材2の表面の少なくとも一部に接触させて、銅製部材2の表面に第1の粗化領域を形成する第1の工程と(図3の(b))、第1の粗化領域に、銅よりも貴な金属3を離散的に付着させる第2の工程と(図3の(c))、酸化剤を含むアルカリ性溶液を、第1の粗化領域のうち、銅よりも貴な金属3が付着した領域を少なくとも含む部分に接触させて、銅製部材2の表面に酸化銅を含む第2の粗化領域を形成する第3の工程と(図3の(d))、酸性溶液又は銅の錯化剤を含む溶液を、第2の粗化領域のうち、酸化銅を少なくとも含む部分に接触させて、銅製部材の表面に第3の粗化領域を形成する第4の工程と(図3の(e))、を有する。
(銅製部材)
図3の(a)に示される銅製部材2は、銅を主成分として(例えば、銅製部材2の全質量基準で50質量%以上)含む部材である。銅製部材2の表面(本実施形態に係る表面処理方法による表面処理が行われる面)の少なくとも一部は銅又は銅合金で構成されている。銅製部材2は銅からなっていてよく、銅を主成分として含む銅合金からなっていてもよい。銅合金は、例えば、銅と、クロム、ジルコニウム、亜鉛、鉄、チタン及びリンからなる群より選択される少なくとも一種とを含む合金であってよい。銅製部材2は、銅又は銅合金以外の他の成分を含んでいてもよい。銅製部材2は、例えば、半導体実装用基板を構成する部材であってよい。銅製部材2は、例えば、半導体実装用の配線基板に設けられた配線であってよい。銅製部材2は、例えば、リードフレーム、放熱板等の半導体実装用の導電基板であってよい。なお、本明細書では、銅製部材2からなる配線を「銅配線」と称し、銅製部材2からなるリードフレームを「銅リードフレーム」と称する。
(第1の工程)
第1の工程は、粗化液(化学粗化液)で第1の粗化領域を形成する工程に関する(図3(b))。ここで、第1の粗化領域とは、銅製部材2の表面の少なくとも一部において、粗化液が接触することにより粗化された領域を指す。第1の粗化領域は、粗化によって形成される凹凸からなる形状(粗化形状)を有している。
粗化液は、銅を溶解する溶液及び腐食抑制剤を含有する。粗化液は、銅を溶解する溶液として、少なくとも、硫酸及び過酸化水素(硫酸と過酸化水素の混合液)を含む。このような粗化液を銅製部材2の表面の少なくとも一部に接触させることで、当該粗化液を接触させた部分に第1の粗化領域を形成できる。また、本実施形態では粗化液が銅を溶解する溶液に加えて腐食抑制剤を含有するため、銅製部材2の表面の少なくとも一部に、樹脂(例えば封止材)との接着性に優れた粗化形状を有する第1の粗化領域を形成でき、本発明による効果を確実に得ることができる。このような効果が得られる理由は必ずしも明らかではないが、本発明者らは以下のように推測している。
本実施形態に係る粗化液においては、銅を溶解する溶液が銅製部材2の表面の少なくとも一部を酸化及び溶解する一方、腐食抑制剤が、銅製部材2の表面の少なくとも一部に有機皮膜を形成し、銅製部材2の腐食が抑制されると考えられる。例えば、硫酸、過酸化水素及び腐食抑制剤である1,2,3−ベンゾトリアゾールを含有する粗化液を銅製部材2である銅リードフレームの表面に接触させ、当該表面をX線光電子分光分析(XPS)で分析したところ、Cu−(Cと推定される銅及び1,2,3−ベンゾトリアゾールの化学結合の存在が認められた。このことから、銅リードフレームの表面にはCu−(Cに起因する有機皮膜(Cu−(Cで構成される有機被膜)が形成されたと考えられる。このように、互いに拮抗する成分(銅を溶解する成分と腐食抑制成分)を同時に銅製部材2の表面に接触させると、腐食抑制剤と銅との反応によって形成される有機皮膜により、銅を溶解する溶液による表面の酸化及び溶解が部分的に防止されるものと考えられる。これにより、銅製部材2の表面に極めて複雑な粗化形状を有する領域(第1の粗化領域)を形成できるものと推測される。
硫酸及び過酸化水素は、低価格で入手がしやすく、生産性に優れ、環境への負荷も少ないという利点を有する。粗化液は、銅を溶解する溶液として、過硫酸塩、塩化第二鉄、塩化第二銅並びに塩化テトラアミン銅からなる群より選択される少なくとも一種を更に含んでいてもよい。
粗化液中の、銅を溶解する溶液の濃度は、粗化処理のスピードを上げる観点及びランニングコストを下げる観点から、10〜400g/Lが好ましく、20〜200g/Lがより好ましい。硫酸の濃度は、20〜400g/Lが好ましく、20〜200g/Lがより好ましく、50〜100g/Lが更に好ましい。硫酸の濃度が20g/L以上である場合、銅等の金属の溶解度が高くなり、結果的に液寿命が長くなる。硫酸の濃度が400g/L以下である場合、ランニングコストを下げることができる。また、過酸化水素の濃度は、10〜200g/Lが好ましく、10〜100g/Lがより好ましく、10〜50g/Lが更に好ましい。過酸化水素の濃度が10g/L以上である場合、粗化処理のスピードが上がるため処理時間が短くなり、生産性が高くなる傾向がある。また、過酸化水素の濃度が200g/L以下である場合、過酸化水素の自然分解が抑制されるため、粗化液の使用量を抑えることができ、ランニングコストを下げることができる。
腐食抑制剤としては、銅製部材2の表面に所望の粗化形状を有する第1の粗化領域を形成することができれば特に制限はない。腐食抑制剤は、銅製部材2の表面の少なくとも一部に、効率よく、樹脂(例えば封止材)との接着性に優れた粗化形状を有する第1の粗化領域を形成する観点から、アゾール化合物を含有することが好ましい。アゾール化合物は、例えば、5−アミノ−1H−テトラゾール、1,2,3−ベンゾトリアゾール、トリルトリアゾール、1−メチルテトラゾール、2−メチルテトラゾール、5−メチルトリアゾール、1−フェニルテトラゾール、イミダゾール、5−フェニルテトラゾール、チアゾール、ピラゾール、イソオキサゾール、1,2,3−トリアゾール、インダゾール及び1,2,4−トリアゾールからなる群より選択される少なくとも一種であってよい。これらの中でも、腐食抑制剤は、1,2,3−ベンゾトリアゾール及び5−アミノ−1H−テトラゾールからなる群より選択される少なくとも一種を含有することが好ましく、両方を含有することがより好ましい。腐食抑制剤が1,2,3−ベンゾトリアゾールを含有する場合、本発明の効果が顕著となる。すなわち、一層効率よく第1の粗化領域を形成できるとともに、封止材との接着性を一層向上させることができる。また、腐食抑制剤が5−アミノ−1H−テトラゾールを含有する場合、処理ムラを抑制することができる。また、腐食抑制剤が1,2,3−ベンゾトリアゾール及び5−アミノ−1H−テトラゾールの両方を含有する場合、特に銅製部材2が銅合金で構成される場合には、粗化液中での沈殿物の発生を抑制でき、液寿命を長くすることができ、経済的な利点が得られる。
粗化液中の腐食抑制剤の濃度は、形成される粗化形状の大きさ及び処理ムラを低減して、本発明の効果を好適に得る観点では、0.5〜30g/Lが好ましく、0.5〜20g/Lがより好ましい。粗化液が5−アミノ−1H−テトラゾールを含有する場合、5−アミノ−1H−テトラゾールの濃度は、0.5〜20g/Lであると好ましく、0.5〜10g/Lであるとより好ましく、0.5〜7g/Lであると更に好ましい。5−アミノ−1H−テトラゾールの濃度を0.5g/L以上とすることで、本発明の効果を得るために充分な粗さを有する粗化形状が得られやすくなり、20g/L以下とすることで、処理ムラを低減できる。粗化液が1,2,3−ベンゾトリアゾールを含有する場合、1,2,3−ベンゾトリアゾールの濃度の好ましい範囲は5−アミノ−1H−テトラゾールの濃度の好ましい範囲と同じである。1,2,3−ベンゾトリアゾールの濃度を0.5g/L以上とすることで、本発明の効果を得るために充分な粗さを有する粗化形状が得られやすくなり、20g/L以下とすることで、処理ムラの低減ができる。
粗化液は、銅を溶解する溶液及び腐食抑制剤に加えて、アルコール溶媒を更に含有していることが好ましい。これにより、沈殿物の発生を更に抑制することができ、その結果、沈殿物の再付着による異物不良を低減することができる。さらに、接着特性を損なうことなく、粗化液の液寿命を4倍程度に延命することができる。アルコール溶媒としては、特に限定されないが、グリコール系の溶媒であると好ましい。グリコール系の溶媒としては、例えば、アルキレングリコール、アルキレングリコールアルキルエーテル、グリコール酸、及び分子量200〜20000のポリエチレングリコール等が挙げられる。アルキレングリコールとしては、例えば、エチレングリコール、ジエチレングリコール、トリエチレングリコール、テトラエチレングリコール、プロピレングリコール、ジプロピレングリコール、トリプロピレングリコール、メチルプロピレングリコール等が挙げられる。アルキレングリコールアルキルエーテルとしては、例えば、ジエチレングリコールモノメチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジモノエチルエーテル、ジエチレングリコールモノブチルエーテル等が挙げられる。これらの溶媒は単独で使用してもよく、また、2種以上混合して使用することもできる。
粗化液中のアルコール溶媒の濃度は、沈殿物を低減することを考慮すると3〜70mL/Lが好ましく、3〜50mL/Lがより好ましい。
粗化液は、銅製部材2の表面の全体に接触させてもよい。粗化液を銅製部材2の表面の少なくとも一部に接触させる方法としては、公知の方法を用いることができる。例えば、スプレー法、ディップ法等が挙げられる。また、銅製部材2が、半導体実装用基板を構成する銅製部材2(例えば、配線基板に設けられた配線、リードフレーム等)である場合は、処理温度及び処理時間については、銅製部材2の表面に形成される第1の粗化領域の十点平均粗さRzが0.1〜5μmとなるように適宜決定することが好ましい。RzはJIS B0601 1994に準拠して測定できる。Rzを0.1μm以上とすることで、封止材との充分な接着力が得られる。さらに安定した接着力を得るためには、Rzは0.3μm以上がより好ましい。また、Rzが大きすぎるとエッチング量が多くなるため、配線又はリードフレームが微細なパターンである場合には、配線又はリードフレームにおけるインナーリード及びアウターリードの細りが問題になる場合がある。このような問題の発生を防止する観点では、Rzは5μm以下が好ましい。また、Rzが2.0μm以下である場合、充分なワイヤボンド強度が得られやすい。安定したワイヤボンド強度を得る観点では、Rzは1.5μm以下が好ましい。したがって、安定した封止材との接着力とワイヤボンド強度を両立させるためには、Rzは0.3〜1.5μmであることが最も好ましい。これらのRzを満たすためには、温度は10〜40℃、時間は10〜600秒で処理することが好ましい。
第1の工程は、1回で行っても、複数回に分けて行ってもよい。複数回に分けて行う場合は、安価に生産性よく、また、処理ムラを抑制し安定して第1の粗化領域を形成するため、粗化液の濃度を順に高くしていくことが好ましい。
第1の工程は、銅製部材2の表面の少なくとも一部に第1粗化液を接触させる第1粗化工程と、第1粗化液を接触させた領域の少なくとも一部に第2粗化液を接触させる第2粗化工程とを含むことが好ましい。第1粗化工程で銅製部材2の表面の少なくとも一部を若干粗化して銅製部材2の表面の汚染等を除去し、第2粗化工程で所望の粗化形状を得る。これにより銅製部材2の表面処理を均一に行うことができるため、処理ムラを低減できる。第1粗化液及び第2粗化液は、銅を溶解する溶液及び腐食抑制剤を含有する。また、第1粗化液及び第2粗化液は、銅を溶解する溶液として、少なくとも、硫酸及び過酸化水素(硫酸と過酸化水素の混合液)を含む。第1粗化液及び第2粗化液における銅を溶解する溶液、硫酸及び過酸化水素の濃度の好ましい範囲は、上述のとおりである。第1粗化液及び第2粗化液は、腐食抑制剤として、5−アミノ−1H−テトラゾール及び1,2,3−ベンゾトリアゾールからなる群より選択される少なくとも一種を含有することが好ましい。また、第1粗化液及び第2粗化液が5−アミノ−1H−テトラゾール及び1,2,3−ベンゾトリアゾールからなる群より選択される少なくとも一種を含有し、且つ、第1粗化液及び第2粗化液の少なくとも一方が、1,2,3−ベンゾトリアゾールを含有していることがより好ましい。また、第1粗化液及び第2粗化液の両方が、5−アミノ−1H−テトラゾール及び1,2,3−ベンゾトリアゾールの両方を含有していることが更に好ましい。また、5−アミノ−1H−テトラゾール及び1,2,3−ベンゾトリアゾールの濃度は、第1粗化液より第2粗化液を高くすることがより好ましい。腐食抑制剤の合計濃度は、第1粗化液中において0.5〜10g/Lが好ましく、第2粗化液において1〜20g/Lが好ましい。第1の工程を複数回に分けて行うことにより、より安価に生産性よく、また処理ムラを抑制し安定して銅製部材2の表面の少なくとも一部に有機皮膜を有する第1の粗化領域を形成することができる。
なお、第1の工程の前には、脱脂処理、酸洗浄処理等の前処理を行うことが好ましく、酸性の溶液を用いた脱脂処理を行うことがより好ましい。
(第2の工程)
第2の工程は、第1の粗化領域に、銅よりも貴な金属3を離散的に付着させる工程に関する(図3の(c))。すなわち、第2の工程では、第1の粗化領域内に銅よりも貴な金属3を含む複数の領域が離散的に形成される。ここで「離散的」とは、複数の集合が互いに散らばった状態であることを意味する。したがって、第2の工程では、例えば、銅よりも貴な金属3が均一に分散した状態で第1の粗化領域に付着され、第1の粗化領域の一部に、銅よりも貴な金属3を含む複数の領域が形成される。また、第2の工程において、第1の粗化領域は、銅よりも貴な金属3によって完全には被覆されない。なお、「離散的」であるか否かは、銅よりも貴な金属3の具体的な付着量によって限定されるものではない。第2の工程では、例えば、銅よりも貴な金属3を含む領域が、パターン状(例えば、ドット状、縞状等)に形成されていてもよい。
銅より貴な金属とは、銅の電位よりも高い電位を有する金属を意図している。そのような貴金属は、特に限定されないが、金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム及びイリジウムからなる群より選択される少なくとも一種の金属であってよく、これらの金属のうちの少なくとも一種を含む合金であってもよい。また、銅製部材2の表面(第1の粗化領域)に離散的に付着される上記銅よりも貴な金属3の付着量は、特に限定されない。後述する第3の工程において緻密且つ均一で微細な望ましい凹凸の形状を得やすいこと、及び、樹脂(例えば絶縁樹脂)との十分な接着強度(接着力)を確保することが可能であることから、付着量は、0.001〜40μmol/dmであることが好ましく、0.01〜10μmol/dmであることがより好ましく、0.1〜4μmol/dmであることが更に好ましい。なお、銅製部材2の表面に実際に付着した銅よりも貴な金属3の量は、王水によって銅製部材2の表面上に付着した銅よりも貴な金属3を溶解させた後、その溶解液について、原子吸光光度計で定量分析を行うことにより求めることができる。
銅より貴な金属を第1の粗化領域に離散的に付着させる方法としては、特に限定されず、第1の粗化領域を完全に覆うことなく、銅製部材2の表面に上記金属を均一に分散した状態で付与することができれば、如何なる方法であってもよい。例えば、無電解めっき、電気めっき、置換めっき、スプレー噴霧、塗布、スパッタリング、蒸着等の方法が挙げられる。中でも、置換めっきによる方法がより好ましい。置換めっきは、銅と銅よりも貴な金属3とのイオン化傾向の違いを利用する方法であり、このような方法を適用することによって、銅よりも貴な金属3を容易かつ安価に銅製部材2の表面に離散的に付着させることができる。
なお、第2の工程の前には、脱脂処理、酸洗処理、又はこれらを適宜組み合わせた前処理を行うことが好ましく、アルカリ系の溶液を用いた脱脂処理を行うことがより好ましい。
(第3の工程)
第3の工程は、酸化剤を含むアルカリ性溶液(酸化処理液)を、第1の粗化領域のうち、銅よりも貴な金属3が付着した領域を少なくとも含む部分に接触させて、銅製部材2の表面に酸化銅を含む第2の粗化領域を形成する工程に関する(図3の(d))。第3の工程では、第1の粗化領域のうち、銅よりも貴な金属3が付着した領域を少なくとも含む部分に酸化処理を行い、処理面に存在する銅又は銅合金を酸化する。
第3の工程によれば、第1の粗化領域のうち、銅よりも貴な金属3が付着した領域を少なくとも含む部分に、微細な酸化銅(CuO)の針状結晶4による緻密且つ均一な凹凸を形成することができる。すなわち、第2の粗化領域は、微細な酸化銅の針状結晶4による緻密且つ均一な凹凸を有する。このような凹凸が形成される原因は、明らかではないが、第2の工程で付着した銅よりも貴な金属3によって第3の工程におけるアルカリ性溶液による酸化反応の反応速度が高められ、第3の工程において、アルカリ性溶液が接触した部分に、微細な酸化銅の針状結晶4による凹凸が緻密且つ均一に形成されるためであると推察される。
ここで、本明細書で使用する表現「緻密且つ均一」とは、銅製部材2の表面の形状を走査型電子顕微鏡(SEM)によって観察した時、又は、集束イオンビーム加工観察装置(FIB)により銅製部材2の加工を行った後にその断面を走査イオン顕微鏡(SIM)を用いて観察した時に、銅製部材2の表面に形成された凹凸が密集し、凹凸の高さのバラツキが小さい状態であることを意味する。
酸化剤を含むアルカリ性溶液としては、特に限定されない。例えば、アルカリ金属、アルカリ土類金属等を含むアルカリ性溶液に、さらに酸化剤を追加して得られるアルカリ性溶液が用いられる。
アルカリ金属、アルカリ土類金属等を含むアルカリ性溶液としては、例えば、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム等のアルカリ金属化合物、アルカリ土類金属化合物などを、水又はイオン交換樹脂によって処理した水等の溶媒に添加することで得られるものが好ましく用いられる。
酸化剤は、例えば、塩素酸塩、亜塩素酸塩、次亜塩素酸塩、過塩素酸塩、ペルオキソ二硫酸塩及び過マンガン酸塩からなる群より選択される少なくとも一種であってよい。酸化剤の具体例としては、次亜塩素酸ナトリウム、亜塩素酸ナトリウム、塩素酸ナトリウム、過塩素酸ナトリウム、次亜塩素酸カリウム、亜塩素酸カリウム、塩素酸カリウム、過塩素酸カリウム、ペルオキソ二硫酸アンモニウム、ペルオキソ二硫酸カリウム、ペルオキソ二硫酸ナトリウム等が挙げられる、特に、保存安定性、安全性等の取扱い性及び価格などの観点では、亜塩素酸ナトリウムが好ましい。また、アルカリ性溶液にリン酸塩を添加することがより好ましい。リン酸塩としては、特に限定されないが、例えば、リン酸三ナトリウム、リン酸三カリウム、リン酸三リチウム等を用いることが好ましい。さらに、上記アルカリ性溶液に公知の有機酸及びキレート剤を添加することがより好ましい。
酸化剤を含むアルカリ性溶液における酸化剤濃度は、特に限定されないが、1〜100g/Lであることが好ましい。また、当該溶液にリン酸塩を添加する場合には、その濃度が1〜40g/Lとなるように添加することが好ましい。また、当該溶液のpHは、アルカリ性を示す値であればよく、特に限定されないが、9〜13であることが好ましく、11〜13であることがより好ましく、12〜12.8であることが更に好ましい。なお、pHの調整は、塩酸、硫酸、硝酸、水酸化ナトリウム、水酸化カリウム等の水溶液を適宜用いて行うことができる。
銅製部材2の表面に生成される酸化銅の結晶の量、すなわち、第2の粗化領域に含まれる酸化銅の量は、0.001〜0.3mg/cmであることが好ましく、0.01〜0.2mg/cmであることがより好ましく、0.03〜0.1mg/cmであることが更に好ましい。酸化銅の結晶の量が0.001mg/cm以上である場合、樹脂(例えば絶縁樹脂等)との接着力が充分となる傾向にあり、0.3mg/cm以下である場合、伝送損失が大きくなるという問題が発生しにくい。なお、酸化銅の結晶の量は、電解還元量を測定することにより調べることができる。例えば、第2の工程により酸化処理された銅を作用極(陰極)として、0.5mA/cmの一定の電気量を通電し、銅の表面電位が酸化銅の電位から金属銅の電位に完全に変化するまでの時間、すなわち、−1.0V以下の安定な電位になるまでの時間を測定し、その電解還元量から酸化銅結晶量を求めることができる。
酸化剤を含むアルカリ性溶液は、第1の粗化領域全体に接触させてもよい。酸化剤を含むアルカリ性溶液を第1の粗化領域に接触させる方法としては、公知の方法を用いることができる。例えば、スプレー法、ディップ法等が挙げられる。
酸化剤を含むアルカリ性溶液を接触させる際の当該溶液の温度は、特に限定されない。しかし、十分な酸化処理の実現、又はアルカリ性溶液による基材(半導体実装用基板)へのダメージの低減、処理装置等を考慮すると、上記溶液の温度は、20〜60℃であることが好ましく、30〜55℃であることがより好ましく、40〜45℃であることが特に好ましい。また、酸化処理時間(上記溶液を接触させる時間)は、酸化剤を含むアルカリ性溶液の濃度、液温等を考慮して、所望量の酸化銅の結晶が生成されるように適宜決定すればよい。
(第4の工程)
第4の工程は、酸化銅を溶解及び除去する工程に関する(図3の(e))。第4の工程では、酸性溶液又は銅の錯化剤を含む溶液を、第2の粗化領域のうち、酸化銅を少なくとも含む部分に接触させることにより、第2の粗化領域が有する微細な酸化銅の針状結晶4を溶解及び除去する。これにより、銅製部材の表面の第1の粗化領域内に、緻密且つ均一で微細な凹凸を有する第3の粗化領域を形成することができる。
酸性溶液としては、無機酸及び有機酸からなる群より選択される少なくとも一種を含む酸性溶液が好ましく用いられる。無機酸を含む酸性溶液としては、例えば、硫酸、塩酸及び硝酸からなる群より選択される少なくとも一種を含む酸性溶液が好ましく用いられる。酸化銅を選択的に除去する観点では、酸性溶液が硫酸を含むことが好ましい。酸性溶液における無機酸の濃度は、特に限定されないが、0.1〜100g/Lであることが好ましい。
有機酸としては、例えば、乳酸、オキシ酪酸、グリセリン酸、酒石酸、リンゴ酸、クエン酸、L−テアニン、ピログルタル酸、ピロリジン−2,4−ジカルボン酸、葉酸、DL−トレオニン、L−トレオニン、L−トリプトファン、L−フェニルアラニン、キナルジン酸、ギ酸、酢酸、プロピオン酸、オクチル酸、グリコール酸、n−酪酸、イソ酪酸、アクリル酸、クロトン酸、イソクロトン酸、シュウ酸、マロン酸、コハク酸、アジピン酸、マレイン酸、アセチレンジカルボン酸、モノクロロ酢酸、トリクロロ酢酸、モノブロモ酢酸、エチレンジアミン四酢酸、及び、これらの塩、並びにエチレンジアミンが挙げられ、これらの有機酸の少なくとも一種を含む酸性溶液が好ましく用いられる。特に、乳酸、リンゴ酸、クエン酸、酒石酸及びこれらの塩からなる群より選択される少なくとも一種を含む酸性溶液がより好ましく用いられる。酸性溶液における有機酸の濃度は、特に限定されないが、0.1〜100g/Lであることが好ましい。
酸性溶液は、上記の各成分を水に溶解させることにより容易に調整することができる。水としては、イオン性物質、不純物等を除去した水(例えば、イオン交換水、純水、超純水等)が好ましく用いられる。
酸性溶液のpHは、酸性を示す値であればよく、特に限定されない。pHは2以下であることが好ましく、1以下であることが更に好ましい。なお、無機酸及び有機酸からなる群より選択される少なくとも1種を含む酸性溶液のpHの調整は、無機酸及び有機酸の他に、水酸化ナトリウム、水酸化カリウム等の塩基を含む水溶液を適宜用いて行うことができる。
酸性溶液を接触させる際の当該溶液の温度(液温)は、特に限定されないが、使用上の安全性を確保する観点及び酸化銅の結晶を選択的に除去する観点から、10〜40℃であることが好ましく、15〜35℃であることがより好ましく、20〜30℃であることが特に好ましい。また、酸性溶液を接触させる時間(処理時間)は、酸性溶液の濃度、液温等を考慮して、酸化銅の結晶を選択的に除去できるよう適宜決定すればよい。
本明細書において、「銅の錯化剤」とは、銅と配位結合する化学種(例えば化合物)、又は、銅と錯体を形成する化学種(例えば化合物)を意味する。
銅の錯化剤としては、例えば、臭化物、塩化物、シアン化合物、フッ化物、アンモニウム塩、リン酸塩、チオシアン酸化合物、硫酸塩、チオ硫酸塩、アデニン、5’−アデノシン三りん酸、2−アミノエタノール、2−アミノエタンチオール、イミダゾール、エチルアミン、エチレンジアミン、エチレンジアミン四酢酸、カテコール、クエン酸、リンゴ酸、乳酸、グリシルグリシン、グリシン、L−グルタミン酸、酢酸、L−システイン、シュウ酸、トリエチレンテトラミン、ピコリン酸、ヒスチジン、2,2−ビピリジル、ピリジン、1,10−フェナントロリン、L−フェニルアラニン、o−ベンゼンジカルボン酸、マロン酸等が挙げられる。
銅の錯化剤を含む溶液の溶媒としては、例えば、水、アルコール等が挙げられる。
銅の錯化剤を含む溶液を接触させる際の当該溶液の温度は、特に限定されないが、使用上の安全性を確保する観点及び酸化銅の結晶を選択的に除去する観点から、10〜40℃であることが好ましく、15〜35℃であることがより好ましく、20〜30℃であることが特に好ましい。また、銅の錯化剤を含む溶液による処理時間は、錯化剤の濃度、液温等を考慮して、酸化銅の結晶を選択的に除去できるよう適宜決定すればよい。
酸性溶液又は銅の錯化剤を含む溶液は、第2の粗化領域全体に接触させてもよい。酸性溶液又は銅の錯化剤を第2の粗化領域に接触させる方法としては、公知の方法を用いることができる。例えば、スプレー法、ディップ法等が挙げられる。
第3の粗化領域における緻密且つ均一で微細な凹凸の高さは、1〜500nmであることが好ましく、1〜100nmであることがより好ましく、1〜50nmであることが更に好ましい。高さが1nm以上である場合、熱処理後、又は高温高湿処理後における封止材との密着力の低下を抑制できる傾向があり、500nm以下である場合、表面にキズ、コスレ等の痕が付きにくく、生産性の低下、歩留まりの低下という問題の発生を抑制できる。
第3の粗化領域の十点平均粗さRzは、第1の工程で形成した第1の粗化領域の10点平均粗さと同じであってよい。
<半導体実装用基板及び半導体パッケージの製造>
本実施形態に係る半導体実装用基板の製造方法は、銅製部材2を備える半導体実装用基板を用意する工程と、上述した銅製部材2の表面処理方法により銅製部材2の表面を処理する工程と、を有する。
銅製部材2を備える半導体実装用基板としては、例えば、銅リードフレーム、銅配線を備える配線基板などが挙げられる。銅リードフレームは、例えば、めっき付き銅リードフレーム(部分的にめっき処理された銅リードフレーム)であってもよい。半導体実装用基板の製造方法では、表面処理後の銅製部材2に対してめっきを行うことにより、めっき付き銅リードフレームを得てもよい。以下に、めっき付き銅リードフレームの一例を示す。
図4は、めっき付き銅リードフレーム22の構造の一例を示す平面概略図である。めっき付き銅リードフレーム22は、半導体チップが接着されるダイパッド12、半導体パッケージの内側の配線であるインナーリード13(封止材で封止される箇所)、半導体パッケージの外側に露出する配線であるアウターリード14(封止材で封止されない箇所)等で構成される。ダイパッド12の半導体チップが接着される面及びインナーリード13の先端部(金ワイヤ18の接続部)には、銀、錫、ニッケル、金めっき等が施されることが好ましい。インナーリード13の先端部のめっき部を、めっき15として示す。さらにアウターリード14の外側には、半導体チップの接着(ダイボンド)、封止、外形加工等の際に使用されるガイド穴20等が形成されている。めっき付き銅リードフレーム22は、図4では1パッケージ分の構成を図示したが、これを基本単位として長手方向に複数個形成して短冊状に加工するのが一般的である。めっき付き銅リードフレーム22の製造方法としては、厚さ100〜300μmのリール状の銅または銅合金条を用意し、まずガイド穴20等の加工を行う。続いてガイド穴20を用いて打ち抜き金型によって所定のパターンに打ち抜いて(スタンピング)、短冊状の銅リードフレーム11に加工される。また、微細なインナーリード13及びアウターリード14を加工する場合は、エッチングでパターン形成することもできる。次に、ダイパッド12、及びインナーリード13の金ワイヤ18との接続部分に銀、錫、ニッケル及び金めっき等を行うことにより、めっき付き銅リードフレーム22が得られる。
次に、本実施形態に係る半導体実装用基板を備える半導体パッケージについて説明する。ここでは、本実施形態に係る半導体実装用基板として銅リードフレームを用いたQFPを一例として説明するが、その他の半導体パッケージについても同様に適用することが可能である。
図1は、銅リードフレーム11を用いたQFPの構造の一例を示す断面概略図である。図1において、ダイパッド12上にダイボンド材17を介して半導体チップ16が載置され、半導体チップ16は金ワイヤ18を介してインナーリード13のめっき15が形成された箇所と接続されており、これらは封止材19により封止され、インナーリード13から続くアウターリード14が封止材19の外に伸び、全体として半導体パッケージ10を構成する。このうち、ダイパッド12、インナーリード13及びアウターリード14が銅リードフレーム11に該当する。
(ダイボンド材)
半導体チップ16を銅リードフレーム11に接着するためのダイボンド材17としては、半導体用のダイボンドペースト又はダイボンドフィルムなどが使用できる。半導体パッケージの信頼性を向上させるためには、半導体チップ16と銅リードフレーム11の接着力が強い、ダイボンドフィルムを使用することが好ましい。ダイボンドフィルムは、熱可塑性と熱硬化性のものがあるが、低温接着可能な熱硬化性のものが好ましい。半導体チップ16の接着は、一般的な接着方法で行えばよい。例えば、所定のサイズのダイボンドフィルムを予め銅リードフレーム11のダイパッド12に仮接着し、その後ダイボンダで半導体チップ16を熱圧着して接着することができる。また、半導体ウエハをダイボンドフィルム付きダイシングテープに貼り付けてダイシングすることで、半導体チップの裏面にダイボンドフィルムを仮接着し、これを銅リードフレーム11に熱圧着する方法もあり、この方法は効率的で好ましい。熱硬化性のダイボンド材17を使用した場合は、半導体チップ16を搭載後にダイボンド材17を加熱硬化するのが一般的であるが、特に熱硬化性のダイボンドフィルムを使用した場合は、封止材19の後加熱時に同時に硬化することもできる。
(封止材)
封止材19としては、半導体を封止できる材料であればよいが、半導体封止用エポキシ系封止材が好ましい。エポキシ系封止材は、エポキシ樹脂、硬化剤、硬化促進剤、無機充填剤、カップリング剤、難燃剤を含有しているものが好ましい。
エポキシ樹脂は、例えば、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリフェニルメタン骨格を有するエポキシ樹脂をはじめとするフェノール、クレゾール、キシレノール、レゾルシン、カテコール、ビスフェノールA、ビスフェノールF等のフェノール類及び/又はα−ナフトール、β−ナフトール、ジヒドロキシナフタレン等のナフトール類とホルムアルデヒド、アセトアルデヒド、プロピオンアルデヒド、ベンズアルデヒド、サリチルアルデヒド等のアルデヒド基を有する化合物とを酸性触媒下で縮合又は共縮合させて得られるノボラック樹脂をエポキシ化したもの、アルキル置換、芳香環置換又は非置換のビスフェノールA、ビスフェノールF、ビスフェノールS、ビフェノール等のジグリシジルエーテル、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂、フタル酸、ダイマー酸等の多塩基酸とエピクロルヒドリンの反応により得られるグリシジルエステル型エポキシ樹脂、ジアミノジフェニルメタン、イソシアヌル酸等のポリアミンとエピクロルヒドリンの反応により得られるグリシジルアミン型エポキシ樹脂、ジシクロペンタジエンとフェノ−ル類の共縮合樹脂のエポキシ化物、ナフタレン環を有するエポキシ樹脂、フェノール類及び/又はナフトール類とジメトキシパラキシレン又はビス(メトキシメチル)ビフェニルから合成されるアラルキル型フェノール樹脂、ナフトール・アラルキル樹脂等のアラルキル型フェノール樹脂のエポキシ化物、トリメチロールプロパン型エポキシ樹脂、テルペン変性エポキシ樹脂、オレフィン結合を過酢酸等の過酸で酸化して得られる線状脂肪族エポキシ樹脂、脂環族エポキシ樹脂、硫黄原子含有エポキシ樹脂などが挙げられ、これらの1種を単独で用いても2種以上を組み合わせて用いてもよい。
硬化剤は、例えば、レゾルシン、カテコール、ビスフェノールA、ビスフェノールF、フェニルフェノール、アミノフェノール等のフェノール類及び/又はα−ナフトール、β−ナフトール、ジヒドロキシナフタレン等のナフトール類とホルムアルデヒド、ベンズアルデヒド、サリチルアルデヒド等のアルデヒド基を有する化合物とを酸性触媒下で縮合又は共縮合させて得られるノボラック型フェノール樹脂、フェノール類及び/又はナフトール類とジメトキシパラキシレンやビス(メトキシメチル)ビフェニルから合成されるフェノール・アラルキル樹脂、ナフトール・アラルキル樹脂等のアラルキル型フェノール樹脂、フェノール類及び/又はナフトール類とシクロペンタジエンから共重合により合成される、ジクロペンタジエン型フェノールノボラック樹脂、ナフトールノボラック樹脂等のジクロペンタジエン型フェノール樹脂、テルペン変性フェノール樹脂などが挙げられ、これらの1種を単独で用いても2種以上を組み合わせて併用してもよい。
硬化促進剤は、例えば、1,8−ジアザ−ビシクロ(5,4,0)ウンデセン−7、1,5−ジアザ−ビシクロ(4,3,0)ノネン、5、6−ジブチルアミノ−1,8−ジアザ−ビシクロ(5,4,0)ウンデセン−7等のシクロアミジン化合物及びこれらの化合物に無水マレイン酸、1,4−ベンゾキノン、2,5−トルキノン、1,4−ナフトキノン、2,3−ジメチルベンゾキノン、2,6−ジメチルベンゾキノン、2,3−ジメトキシ−5−メチル−1,4−ベンゾキノン、2,3−ジメトキシ−1,4−ベンゾキノン、フェニル−1,4−ベンゾキノン等のキノン化合物、ジアゾフェニルメタン、フェノール樹脂等のπ結合をもつ化合物を付加してなる分子内分極を有する化合物、ベンジルジメチルアミン、トリエタノールアミン、ジメチルアミノエタノール、トリス(ジメチルアミノメチル)フェノール等の3級アミン類及びこれらの誘導体、2−メチルイミダゾール、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール等のイミダゾール類及びこれらの誘導体、トリブチルホスフィン、メチルジフェニルホスフィン、トリフェニルホスフィン、トリス(4−メチルフェニル)ホスフィン、ジフェニルホスフィン、フェニルホスフィン等のホスフィン化合物及びこれらのホスフィン化合物に無水マレイン酸、上記キノン化合物、ジアゾフェニルメタン、フェノール樹脂等のπ結合をもつ化合物を付加してなる分子内分極を有するリン化合物、テトラフェニルホスホニウムテトラフェニルボレート、トリフェニルホスフィンテトラフェニルボレート、2−エチル−4−メチルイミダゾールテトラフェニルボレート、N−メチルモルホリンテトラフェニルボレート等のテトラフェニルボロン塩及びこれらの誘導体などが挙げられ、これらの1種を単独で用いても2種以上を組み合わせて用いてもよい。
無機充填剤は、例えば、溶融シリカ、結晶シリカ、アルミナ、ジルコン、珪酸カルシウム、炭酸カルシウム、チタン酸カリウム、炭化珪素、窒化珪素、窒化アルミ、窒化ホウ素、ベリリア、ジルコニア、ジルコン、フォステライト、ステアタイト、スピネル、ムライト、チタニア等の粉体、又はこれらを球形化したビーズ、ガラス繊維などが挙げられ、これらを単独で用いても2種以上を組み合わせて用いてもよい。
カップリング剤は、例えば、エポキシシラン、メルカプトシラン、アミノシラン、アルキルシラン、ウレイドシラン、ビニルシラン等の各種シラン系化合物、チタン系化合物、アルミニウムキレート類、アルミニウム/ジルコニウム系化合物等の公知のカップリング剤を添加することができるが、アミノシランが好ましい。
難燃剤は、例えば、リン化合物や赤リン、水酸化アルミニウム、水酸化マグネシウム、酸化亜鉛等の無機物及び/又はフェノール樹脂等の熱硬化性樹脂等で被覆されたリン化合物、メラミン、メラミン誘導体、メラミン変性フェノール樹脂、トリアジン環を有する化合物、シアヌル酸誘導体、イソシアヌル酸誘導体等の窒素含有化合物、シクロホスファゼン等のリン及び窒素含有化合物、水酸化アルミニウム、水酸化マグネシウムなどが挙げられ、これらの1種を単独で用いても2種以上を組み合わせて用いてもよい。
更に、必要に応じて着色剤、可撓剤、イオン捕捉剤などその他添加剤を加えることが好ましい。エポキシ系封止材を用いて半導体チップを封止する方法としては、低圧トランスファ成形法が最も一般的であるが、インジェクション成形法、圧縮成形法等を用いてもよい。
次に、本実施形態に係る半導体実装用基板(上述した銅製部材2の表面処理方法により処理された半導体実装用基板)を用いた、半導体パッケージの具体的な製造方法について説明する。以下では、一例として、本実施形態に係る半導体実装用基板を用いた半導体パッケージの製造方法について説明する。
図5の(a)〜(d)に本実施形態に係るめっき付き銅リードフレーム22の製造方法の一実施形態を、図5の(e)〜(h)に本発明における半導体パッケージ10の製造方法の一実施形態を断面模式図で示す。ただし、製造工程の順番は、特に限定されず、本発明の目的を逸脱しない範囲で、適宜変更しうる。
(工程a)
(工程a)は、図5(a)に示すとおり、銅製部材2である銅リードフレーム11の基材となる銅合金条21を準備する工程である。便宜上、短冊状に図示したが、実際はリール状のものを使用することが好ましい。基材は銅製の基板であってもよい。
(工程b)
(工程b)は、図5(b)に示すとおり、銅合金条21をフレーム形状に加工する工程である。まずリール状の銅合金条21の両端に、図2に示すようなガイド穴20等を形成し、続いてガイド穴20を用いて位置決めして、金型によって所定のパターンにスタンピングし、銅リードフレーム11に加工する。また、微細パターンが必要な場合は、エッチングでフレーム形状に加工することもできる。
(工程c)
(工程c)は、図5(c)に示すとおり、本実施形態に係る銅製部材2の表面処理方法により銅リードフレーム11の表面処理を行う工程である。
(工程c−1:前処理工程)
(工程b)まで作製した銅リードフレーム11の脱脂処理及び酸洗浄処理を行う。脱脂処理は、酸性脱脂及びアルカリ性脱脂のいずれを用いてもよいが、アルカリ性脱脂が好ましい。酸洗浄処理は、硫酸、塩酸、硝酸等が使用できるが、硫酸が好ましい。
(工程c−2:第1の工程)
次に、銅リードフレーム11を前述の粗化液に浸漬して、銅リードフレーム11の表面に、有機皮膜付きの粗化形状を有する第1の粗化領域を形成する。第1の工程は、1段階で行っても、複数段階に分けて行ってもよい。
(工程c−3:第2の工程)
次に、銅リードフレーム11のアルカリ脱脂処理及び硫酸洗浄処理を行うことが望ましい。次に、銅リードフレーム11の第1の粗化領域に、前述の銅よりも貴な金属3、例えば、金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム及びイリジウムからなる群より選択される少なくとも一種の金属又はこれらの金属を含む合金を、離散的に付着させる。
(工程c−4:第3の工程)
その後、銅リードフレーム11を、酸化剤を含むアルカリ性溶液に浸漬して、銅リードフレーム11の酸化処理を行い、銅リードフレーム11の表面に、酸化銅を含む第2の粗化領域を形成する(第3の工程)。
(工程c−5:第4の工程)
最後に、銅リードフレーム11を、酸性溶液又は銅の錯化剤を含む溶液に浸漬して、酸化銅を溶解させることによって除去し、銅リードフレーム11の表面に第3の粗化領域を形成する。これにより、粗化形状が形成された銅リードフレーム11の表面に、更に微細な凹凸が形成された銅リードフレームを得る(第4の工程)。
(工程d)
(工程d)は、図5(d)に示すとおり、めっきを行う工程である。前述のように、ダイパッド12の半導体チップ16が接着される面、及びインナーリード13の先端部である金ワイヤ18の接続部にめっき15を施し、めっき付き銅リードフレーム22を製造する。めっきの材料としては、例えば、銀、錫、ニッケル及び金からなる群より選択される少なくとも一種を使用できる。
以上の説明では、(工程c)の表面処理を行った後に(工程d)のめっきを行う方法を説明したが、(工程d)のめっきを行った後に(工程c)の表面処理を行うこともできる。これにより、予めめっきされた金ワイヤ18の接続部には、粗化形状が形成されないため、ワイヤボンド性が向上して好ましい。
また、(工程b)をスタンピングで行うときは、(工程b)を(工程c)の後に行うことで、効率よく表面処理を行うことができ、さらに銅リードフレーム11の変形を低減できるため好ましい。
また、(工程b)を(工程d)の後に行うことで、効率よくめっき及び表面処理を行うことができ、さらに銅リードフレームの変形を低減できるため好ましい。
また、(工程b)でパターンのみ加工して、リール状に繋がった状態で(工程c)及び(工程d)を行うことで、さらに効率よく表面処理及びめっきを行うことができるため、より好ましい。
(工程e)
(工程e)は、図5(e)に示すとおり、めっき付き銅リードフレーム22に半導体チップ16を搭載する工程である。(工程d)まで作製しためっき付き銅リードフレーム22に、ダイボンド材17を用いて半導体チップ16を接着させる。熱硬化性のダイボンド材17を使用した場合は、さらに加熱硬化することができる。
(工程f)
(工程f)は、図5(f)に示すとおり、めっき付き銅リードフレーム22と半導体チップ16を電気的に接続する工程である。半導体チップ16の電極とめっき付き銅リードフレーム22のインナーリード13のめっき15の形成部分を、ワイヤボンダを用いて金ワイヤ18で電気的に接続する。
(工程g)
(工程g)は、図5(g)に示すとおり、半導体チップ16を封止する工程である。半導体チップ16が搭載されためっき付き銅リードフレーム22を封止用金型に装填し、トランスファーモールドにて封止材19で封止する。その後、封止材19の後加熱を行う。
(工程h)
(工程h)は、図5(h)に示すとおり、めっき付き銅リードフレーム22のアウターリード14部分を外形加工する工程である。複数の半導体パッケージが繋がった状態のめっき付き銅リードフレーム22から、金型を用いてアウターリード14の切断と外形加工を行い、更に、必要に応じてアウターリード14にめっきを行うことにより、本実施形態に係る半導体パッケージ10が製造できる。
以上、本実施形態に係る銅製部材の表面処理方法、並びに、半導体実装用基板及び半導体パッケージの製造方法について説明したが、本発明は上述したものに限定されることはなく、本発明の目的を達成することができる範囲において、種々の変更が可能である。
以下では、実施例及び比較例により本発明をさらに詳細に説明するが、本発明はこれらの例によって何ら限定されるものではない。
(実施例1)
以下の手順により、半導体パッケージ(QFP)のサンプルを作製した。
<銅リードフレームの作製>
[1]工程a
銅合金条として、幅34.8mm、長さ25m、厚み150μmのリール状MF202材(三菱電機メテックス社製、商品名)を用意した(図5(a)参照)。
[2]工程b
リール状の銅合金条の両端に、図5(b)に示すような、ガイド穴等を形成し、続いてガイド穴を用いて位置決めして、金型によってスタンピングし、幅34.8mm、長さ200mm、厚み150μmの銅リードフレームを作製した(図5(b)参照)。
<銅リードフレームの表面処理>
[1]工程c
得られた銅リードフレームの表面に対し、表面処理を行った(図5(c)参照)。銅リードフレームの表面処理は以下のようにして行った。
[1−1]工程c−1:前処理工程
得られた銅リードフレームの表面を、200ml/Lに調整した酸性脱脂液Z−200(ワールドメタル社製、商品名)に液温50℃で2分間浸漬した後、液温50℃の水に2分間浸漬することにより湯洗し、さらに水洗した。次いで、銅リードフレームを3.6Nの硫酸水溶液に浸漬した後、水洗した。
[1−2]工程c−2:第1の工程
次に、銅リードフレームを75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/L、5−アミノ−1H−テトラゾール2g/L及び1,2,3−ベンゾトリアゾール3g/Lからなる混合液(粗化液)に液温30℃で30秒間浸漬した後、2分間水洗した。これにより、銅リードフレームの表面に、表面粗さ0.3μmの領域(第1の粗化領域)を形成した。第1の粗化領域には、有機皮膜が付着していることを確認した。
[1−3]工程c−3:第2の工程
次に、銅リードフレームを水酸化ナトリウム40g/L及びトリエタノールアミン50g/Lからなるアルカリ性溶液に40℃で3分間浸漬した後、水洗した。次いで、銅リードフレームを置換パラジウムめっき液SA−100(日立化成株式会社製、製品名)に30℃で3分間浸漬した。これにより、銅リードフレームの表面の第1の粗化領域に銅よりも貴な金属であるパラジウムめっきを施した。すなわち、銅リードフレームの表面の第1の粗化領域にパラジウムを離散的に付着させた。パラジウムの付着量は1.0μmol/dmであった。
[1−4]工程c−4:第3の工程
次に、りん酸三ナトリウム10g/L及び水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/Lを添加し、酸化処理液を調製した。次に、銅リードフレームを1分間水洗した後、当該酸化処理液に45℃で60秒間浸漬した。これにより、銅リードフレームの表面(第1の粗化領域のうち、パラジウムが付着した領域を少なくとも含む部分)に酸化銅の結晶を含む、第2の粗化領域を形成させた。酸化銅の結晶の量は0.07mg/cmであった。
[1−5]工程c−5:第4の工程
次に、銅リードフレームを1分間水洗した後、硫酸20g/Lを含む酸性溶液に25℃で30秒浸漬した。これにより、第2の粗化領域の酸化銅の結晶を選択的に除去し、銅リードフレームの表面に微細な凹凸を有する第3の粗化領域を形成させた。第3の粗化領域の表面粗さは0.3μmであった。
[1−6]工程c−6:乾燥工程
次に、銅リードフレームを水洗した後、80℃で30分間乾燥させた。以上の操作により、銅リードフレームの表面処理を行った。
<半導体パッケージの作製>
[1]工程d
工程cで得られた表面処理後の銅リードフレームの表面にレジストを形成し、インナーリードの端子部とダイパッドを露出させた。次いで、露出部分に銀めっきを施した後、レジストを剥離した(図5(d)参照)。
[2]工程e
次に、銀めっきが施されたダイパッドの表面に、所定のサイズに切断したダイボンド材であるDF−402(日立化成株式会社製、商品名、ダイボンドフィルム)を120℃、15秒で仮接着した。次に、ダイボンダを用いて半導体チップを150℃、15秒でダイパッドに接着した。その後、180℃、60分の加熱処理を行い、ダイボンド材を硬化させた(図5(e)参照)。
[3]工程f
次に、半導体チップの電極と、工程eまで作製した銅リードフレームのインナーリードの銀めっきが施された部分とを、ワイヤボンダを用いてφ25μmの金ワイヤで電気的に接続した(図5(f)参照)。
[4]工程g
次に、工程fまで作製した銅リードフレームを封止用金型に装填し、トランスファーモールドにて封止材であるCEL−9240HF10(日立化成株式会社製、商品名)を用いて、180℃、90秒の条件で半導体チップを封止した。その後、180℃、5時間の加熱処理を行い、封止材を完全に硬化させた(図5(g)参照)。
[5]工程h
次に、複数の半導体パッケージが繋がった状態の銅リードフレームから、アウターリード加工用金型を用いてアウターリードの切断と外形加工を行った。以上の操作により、半導体パッケージを作製した(図5(h)参照)。
(実施例2)
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程において、粗化液として、75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/L、5−アミノ−1H−テトラゾール2g/L及び1,2,3−ベンゾトリアゾール3g/Lからなる混合液を用いたこと、及び、第1の工程における浸漬時間を120秒間としたこと以外は、実施例1と同様にして銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さ(第3の粗化領域の表面粗さ)は1.4μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(実施例3)
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程を以下の手順で実施したこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。
[第1の工程]
前処理工程後の銅リードフレームを75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/L、5−アミノ−1H−テトラゾール1g/L、1,2,3−ベンゾトリアゾール2g/L、及びプロピレングリコール25mL/Lからなる第1の粗化液に液温30℃で60秒間浸漬した後、2分間水洗した(第1の粗化工程)。続いて、第1の粗化工程後の銅リードフレームを、75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/L、5−アミノ−1H−テトラゾール2g/L、1,2,3−ベンゾトリアゾール3g/L、及びプロピレングリコール25mL/Lからなる第2の粗化液に液温30℃で60秒間浸漬した後、2分間水洗した(第2の粗化工程)。
表面処理後の銅リードフレームの表面粗さ(第3の粗化領域の表面粗さ)は1.4μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(実施例4)
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程において、粗化液として、75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/L及び5−アミノ−1H−テトラゾール2g/Lからなる混合液を用いたこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さ(第3の粗化領域の表面粗さ)は0.2μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(実施例5)
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程において、粗化液として、75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/L及び1,2,3−ベンゾトリアゾール3g/Lからなる混合液を用いたこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さ(第3の粗化領域の表面粗さ)は0.3μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(比較例1)
実施例1と同様にして、銅リードフレームを作製した。次いで、工程cにおいて、前処理工程及び乾燥工程のみを実施した(第1の工程、第2の工程、第3の工程及び第4の工程を実施しなかった)こと以外は、実施例1と同様にして、銅リードフレームの処理を行った。処理後の銅リードフレームの表面粗さは0.2μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(比較例2)
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程及び第2の工程を行わなわなかったこと、第3の工程において、酸化処理液として、リン酸三ナトリウム10g/L及び水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/Lを添加して得られた混合液を用いたこと、並びに、第3の工程における浸漬温度を85℃とし、浸漬時間を180秒間としたこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。第3の工程では、銅リードフレームの表面に、酸化銅の結晶が形成された。酸化銅の結晶の量は0.50mg/cmであった。表面処理後の銅リードフレームの表面粗さは0.7μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(比較例3)
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程を以下の手順で実施したこと、並びに、第2の工程、第3の工程及び第4の工程を実施しなかったこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。
[第1の工程]
前処理工程後の銅リードフレームを、マイクロエッチング剤であるメックエッチボンドCZ8100(メック社製、商品名)に40℃で90秒間浸漬した後、水洗した。次に、常温にて銅リードフレームを3.6Nの硫酸水溶液に浸漬した後、水洗した。
表面処理後の銅リードフレームの表面粗さは2.1μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(比較例4)
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程において、粗化液として、75質量%硫酸水溶液80mL/L及び35質量%過酸化水素水60mL/Lからなる混合液を用いたこと、及び、第1の工程における浸漬時間を120秒間としたこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さは0.4μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(比較例5)
実施例1と同様にして、銅リードフレームを作製した。次いで、第2の工程、第3の工程及び第4の工程を実施しなかったこと以外は、比較例4と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さは0.4μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(比較例6)
実施例1と同様にして、銅リードフレームを作製した。次いで、第2の工程において、置換パラジウムめっき液への浸漬を行わなかったこと、並びに、第3の工程及び第4の工程を実施しなかったこと以外は、実施例2と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さは1.4μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(比較例7)
実施例1と同様にして、銅リードフレームを作製した。次いで、第2の工程において、置換パラジウムめっき液への浸漬を行わなかったこと、並びに、第3の工程及び第4の工程を実施しなかったこと以外は、実施例3と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さは1.4μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(比較例8)
実施例1と同様にして、銅リードフレームを作製した。次いで、第2の工程において、置換パラジウムめっき液への浸漬を行わなかったこと、並びに、第3の工程及び第4の工程を実施しなかったこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さは0.3μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(比較例9)
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程を実施しなかったこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さは0.2μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
(半導体パッケージの信頼性評価)
実施例1〜5及び比較例1〜9で作製した各々22個の半導体パッケージのサンプルを、85℃、85%RHの恒温恒湿槽中に168時間放置して吸湿処理を行った。次いで、到達温度260℃、長さ2mのIRリフロー炉に、0.5m/分の条件で各サンプルを流すことにより、リフロー試験を行った。リフロー試験では、各サンプルについて剥離及びクラックの発生の有無を調べた。いずれかが発生した場合はそのサンプルをNGとした。NGとなる半導体パッケージ数を調べ、「リフロー試験後のNG数」とした。また、各々22個の半導体パッケージのサンプルについて、−65℃、30分〜150℃、30分の条件で温度サイクル試験を行った。サイクル試験では、500サイクル目、1000サイクル目、1500サイクル目及び2000サイクル目に、各サンプルについて剥離及びクラックの発生の有無を調べた。いずれかが発生した場合はそのサンプルをNGとした。NGとなるサンプル数を調べ、「温度サイクル試験後のNG数」とした。結果を表1に示す。
(銅リードフレームの外観評価)
実施例1〜5及び比較例1〜9で作製した各々20枚の銅リードフレームの外観を目視で検査し、キズ及び処理ムラの発生の有無を調べた。いずれかが発生した場合はその銅リードフレームをNGとした。キズ及び処理ムラそれぞれについて、NGとなる銅リードフレーム数を調べた。また、処理後の各銅リードフレームの十点平均表面粗さをJIS B0601 1994に準拠して測定し、20サンプルの平均値を算出した。結果を表1に示す。なお、表1における「キズ」とは、「半導体パッケージの作製」工程における物理的要因(主に、接触、コスレ等)でキズが発生した銅リードフレームの、銅リードフレームの全体の数(20枚)に対する割合である。表1における「処理ムラ」とは、表面処理による粗化の程度が均一でないことにより、表面の色合いに微妙な変化(色ムラ)が生じた銅リードフレームの、銅リードフレームの全体の数(20枚)に対する割合である。
(ワイヤボンドプル強度の評価)
実施例1〜5及び比較例1〜9で作製した銅リードフレームに対し、実施例1の工程e及び工程fと同様にして、半導体チップの搭載及びワイヤボンディングを行った。これにより、ワイヤボンドプル強度の評価サンプルを得た。ボンドテスタBT2400(Dage社製、商品名)を用いて、評価サンプルのワイヤボンドプル強度(初期値)を測定した。結果を表1に示す。なお、測定の条件はプルスピード0.5mm/秒とした。
(実施例6)
<被着体の作製>
厚み150μmのリール状の銅合金条であるMF202材(三菱電機メテックス社製、商品名)を9mm角に切り出した。得られた正方形状の銅合金条に対し、実施例1の工程cと同様にして、表面処理を行い、図6に示す被着体30を得た。
<試験片の作製>
被着体30をトランスファーモールド用金型に装填し、封止材であるCEL−9240HF10(日立化成株式会社製、商品名)を用いて180℃、90秒の条件で、円錐台状の成形体を成形した。その後、180℃、5時間の加熱処理を行い、封止材を完全に硬化させた。これにより、被着体30と、被着体30に接着面積は10mmで接着した円錐台状の硬化体31からなる接着力測定サンプルを得た。
(実施例7)
正方形状の銅合金条に対し、実施例2の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(実施例8)
正方形状の銅合金条に対し、実施例3の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(実施例9)
正方形状の銅合金条に対し、実施例4の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(実施例10)
正方形状の銅合金条に対し、実施例5の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(比較例10)
正方形状の銅合金条に対し、比較例1の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(比較例11)
正方形状の銅合金条に対し、比較例2の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(比較例12)
正方形状の銅合金条に対し、比較例3の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(比較例13)
正方形状の銅合金条に対し、比較例4の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(比較例14)
正方形状の銅合金条に対し、比較例5の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(比較例15)
正方形状の銅合金条に対し、比較例6の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(比較例16)
正方形状の銅合金条に対し、比較例7の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(比較例17)
正方形状の銅合金条に対し、比較例8の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(比較例18)
正方形状の銅合金条に対し、比較例9の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
(封止材との接着性評価)
実施例6〜10及び比較例10〜18で作製した接着力測定サンプルを、ボンドテスタBT2400(Dage社製、商品名)を用いてシェア強度を測定した。シェア強度の測定は図7に示す方法で行った。すなわち、シェアツール32を被着体30から高さ100μmに固定し、試料台33を測定スピード50μm/秒で水平移動させて、硬化体31と被着体30との接合面が破断されたときの強度を測定した。また、各接着力測定サンプルを220℃で20分間熱処理した後、同様にして、シェア強度を測定した。また、各接着力測定サンプルを260℃で20分間熱処理した後、同様にして、シェア強度を測定した。また、各接着力測定サンプルを130℃、85%RHで300時間吸湿処理した後、同様にして、シェア強度を測定した。また、各接着力測定サンプルを130℃、85%RHで600時間吸湿処理した後、同様にして、シェア強度を測定した。各測定は、各実施例及び比較例について5回行い、平均値を各接着力測定サンプルのシェア強度とした。結果を表2に示す。
以上の結果から、実施例では、封止材との接着力、ワイヤボンドプル強度、表面のキズ、処理ムラ等の特性に優れた銅リードフレームを製造することができ、この銅リードフレームを用いることで、信頼性に優れた半導体パッケージを製造することができた。一方、従来技術を用いた比較例では、上記特性の全てを満足できる銅リードフレーム及び半導体パッケージを製造することはできなかった。
本発明は、銅製部材と樹脂との接着性を向上させることが可能な銅製部材の表面処理方法を提供するものであり、特に銅又は銅合金で構成される放熱板及びリードフレーム、並びに、これらを用いた半導体パッケージに好適に適用できる。
2…銅製部材、3…銅よりも貴な金属、4…酸化銅の針状結晶、10…半導体パッケージ(QFP)、11…リードフレーム、12…ダイパッド、13…インナーリード、14…アウターリード、15…めっき、16,56…半導体チップ、17、54…ダイボンド材(ダイボンドフィルム)、18,55…金ワイヤ、19,57…封止材、20…ガイド穴、21…銅合金条、22…めっき付き銅リードフレーム、30…被着体、31…硬化体(シェア強度測定用)、32…シェアツール、33…試料台、34…サンプル固定治具、50…半導体パッケージ(CSP)、51…ポリイミドフィルム、52…接着剤、53…配線、58…はんだボール。

Claims (4)

  1. 硫酸、過酸化水素及び腐食抑制剤を含有する粗化液を銅製部材の表面の少なくとも一部に接触させて、前記銅製部材の表面に第1の粗化領域を形成する第1の工程と、
    前記第1の粗化領域に、銅よりも貴な金属を離散的に付着させる第2の工程と、
    酸化剤を含むアルカリ性溶液を、前記第1の粗化領域のうち、前記銅よりも貴な金属が付着した領域を少なくとも含む部分に接触させて、前記銅製部材の表面に酸化銅を含む第2の粗化領域を形成する第3の工程と、
    酸性溶液又は銅の錯化剤を含む溶液を、前記第2の粗化領域のうち、前記酸化銅を少なくとも含む部分に接触させて、前記銅製部材の表面に第3の粗化領域を形成する第4の工程と、
    を有する銅製部材の表面処理方法。
  2. 前記腐食抑制剤が、アゾール化合物である、請求項1に記載の表面処理方法。
  3. 前記銅製部材が、半導体実装用基板を構成する部材である、請求項1又は2に記載の表面処理方法。
  4. 銅製部材を備える半導体実装用基板を用意する工程と、
    請求項1〜3のいずれか一項に記載の方法により前記銅製部材の表面を処理する工程と、を有する、半導体実装用基板の製造方法。
JP2016173854A 2016-09-06 2016-09-06 銅製部材の表面処理方法及び半導体実装用基板の製造方法 Active JP6870245B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016173854A JP6870245B2 (ja) 2016-09-06 2016-09-06 銅製部材の表面処理方法及び半導体実装用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016173854A JP6870245B2 (ja) 2016-09-06 2016-09-06 銅製部材の表面処理方法及び半導体実装用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018040030A true JP2018040030A (ja) 2018-03-15
JP6870245B2 JP6870245B2 (ja) 2021-05-12

Family

ID=61625495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016173854A Active JP6870245B2 (ja) 2016-09-06 2016-09-06 銅製部材の表面処理方法及び半導体実装用基板の製造方法

Country Status (1)

Country Link
JP (1) JP6870245B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200055955A (ko) * 2018-11-14 2020-05-22 켄스코 주식회사 구리 및 그 합금의 표면조도용 에칭공정 및 에칭조성물
KR102124328B1 (ko) * 2019-12-11 2020-06-18 와이엠티 주식회사 구리 금속 표면의 밀착 향상용 미세 조도 형성 조성물

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102547075B1 (ko) * 2022-12-05 2023-06-23 율촌화학 주식회사 내식성이 개선된 셀 타입 전지 파우치용 적층 구조체 및 이를 이용한 파우치형 이차전지

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5127819A (en) * 1974-09-02 1976-03-09 Mitsubishi Gas Chemical Co Do oyobi dogokinyokagakushorieki
GB2106086A (en) * 1981-09-08 1983-04-07 Dart Ind Inc Stabilization of hydrogen peroxide solutions
JPH08335763A (ja) * 1994-12-12 1996-12-17 Alpha Metals Ltd 銅コーティング
JPH1129883A (ja) * 1997-07-08 1999-02-02 Mec Kk 銅および銅合金のマイクロエッチング剤
JP2003008199A (ja) * 2001-06-13 2003-01-10 Internatl Business Mach Corp <Ibm> プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
WO2010050266A1 (ja) * 2008-10-27 2010-05-06 日立化成工業株式会社 銅の表面処理方法及び銅
JP2011159966A (ja) * 2010-01-07 2011-08-18 Hitachi Chem Co Ltd 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP2012129538A (ja) * 2012-02-03 2012-07-05 Hitachi Chem Co Ltd 半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなる導電基材および半導体パッケージ
JP2012526200A (ja) * 2009-05-06 2012-10-25 マクダーミッド アキューメン インコーポレーテッド 金属面に対する高分子材料の接着力改善方法
JP2013023766A (ja) * 2011-07-26 2013-02-04 Hitachi Chemical Co Ltd テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ
JP2014013883A (ja) * 2012-06-06 2014-01-23 Mitsubishi Gas Chemical Co Inc プリント配線板用銅箔およびその製造方法ならびにその銅箔を用いたプリント配線板
JP2014096581A (ja) * 2012-11-12 2014-05-22 Samsung Electro-Mechanics Co Ltd 回路基板およびその製造方法
JP2015138222A (ja) * 2014-01-24 2015-07-30 日立化成株式会社 レジストパターンの製造方法、配線パターンの製造方法及び配線基板

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5127819A (en) * 1974-09-02 1976-03-09 Mitsubishi Gas Chemical Co Do oyobi dogokinyokagakushorieki
GB2106086A (en) * 1981-09-08 1983-04-07 Dart Ind Inc Stabilization of hydrogen peroxide solutions
JPH08335763A (ja) * 1994-12-12 1996-12-17 Alpha Metals Ltd 銅コーティング
JPH1129883A (ja) * 1997-07-08 1999-02-02 Mec Kk 銅および銅合金のマイクロエッチング剤
JP2003008199A (ja) * 2001-06-13 2003-01-10 Internatl Business Mach Corp <Ibm> プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
WO2010050266A1 (ja) * 2008-10-27 2010-05-06 日立化成工業株式会社 銅の表面処理方法及び銅
JP2012526200A (ja) * 2009-05-06 2012-10-25 マクダーミッド アキューメン インコーポレーテッド 金属面に対する高分子材料の接着力改善方法
JP2011159966A (ja) * 2010-01-07 2011-08-18 Hitachi Chem Co Ltd 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP2013023766A (ja) * 2011-07-26 2013-02-04 Hitachi Chemical Co Ltd テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ
JP2012129538A (ja) * 2012-02-03 2012-07-05 Hitachi Chem Co Ltd 半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなる導電基材および半導体パッケージ
JP2014013883A (ja) * 2012-06-06 2014-01-23 Mitsubishi Gas Chemical Co Inc プリント配線板用銅箔およびその製造方法ならびにその銅箔を用いたプリント配線板
JP2014096581A (ja) * 2012-11-12 2014-05-22 Samsung Electro-Mechanics Co Ltd 回路基板およびその製造方法
JP2015138222A (ja) * 2014-01-24 2015-07-30 日立化成株式会社 レジストパターンの製造方法、配線パターンの製造方法及び配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200055955A (ko) * 2018-11-14 2020-05-22 켄스코 주식회사 구리 및 그 합금의 표면조도용 에칭공정 및 에칭조성물
KR102161257B1 (ko) * 2018-11-14 2020-09-29 켄스코 주식회사 구리 및 그 합금의 표면조도용 에칭공정 및 에칭조성물
KR102124328B1 (ko) * 2019-12-11 2020-06-18 와이엠티 주식회사 구리 금속 표면의 밀착 향상용 미세 조도 형성 조성물

Also Published As

Publication number Publication date
JP6870245B2 (ja) 2021-05-12

Similar Documents

Publication Publication Date Title
JP5402939B2 (ja) 銅の表面処理方法及び銅
US6933614B2 (en) Integrated circuit die having a copper contact and method therefor
KR20110073552A (ko) 은 표면과 수지 재료 사이의 접착력을 향상시키는 방법
WO2016031482A1 (ja) リードフレーム及びその製造方法
KR20180089547A (ko) 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법
JP6870245B2 (ja) 銅製部材の表面処理方法及び半導体実装用基板の製造方法
CN112530896A (zh) 一种用于半导体封装的引线框架及其制备方法
JP2020155748A (ja) リードフレーム
JP5692108B2 (ja) 半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなる導電基材および半導体パッケージ
US10867895B2 (en) Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same
JP5621799B2 (ja) 銅表面の処理方法
EP2072639A1 (en) Method for adhesion promotion between the nickel and nickel alloy layer and another metal or a dielectric, such as in the manufacture of lead frames for semiconductor devices
JP2013023766A (ja) テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ
JP5571364B2 (ja) 半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなる導電基材および半導体パッケージ
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP2011071566A (ja) パッケージ部品及び半導体パッケージ
JP2017210639A (ja) 銅製部材の表面処理方法及び半導体実装用基板の製造方法
JP6264900B2 (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP2006080576A (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JP2016119396A (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
US20030137032A1 (en) Pre-finished leadframe for semiconductor devices and method fo fabrication
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
EP2887779A1 (en) Silver wire bonding on printed circuit boards and IC-substrates
KR101375192B1 (ko) 리드 프레임의 에폭시 블리드 아웃 방지 방법
TWI551361B (zh) 獲得用於在印刷電路板及積體電路基材上之銅打線接合之鈀表面處理之方法及由其製備之製品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210329

R151 Written notification of patent or utility model registration

Ref document number: 6870245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350