JP2013023766A - テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ - Google Patents

テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ Download PDF

Info

Publication number
JP2013023766A
JP2013023766A JP2011163092A JP2011163092A JP2013023766A JP 2013023766 A JP2013023766 A JP 2013023766A JP 2011163092 A JP2011163092 A JP 2011163092A JP 2011163092 A JP2011163092 A JP 2011163092A JP 2013023766 A JP2013023766 A JP 2013023766A
Authority
JP
Japan
Prior art keywords
tape carrier
semiconductor
roughening
surface treatment
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011163092A
Other languages
English (en)
Inventor
Fumio Inoue
文男 井上
Tomoaki Yamashita
智章 山下
Yukihisa Hiroyama
幸久 廣山
Kazuhiko Sakayori
和彦 坂従
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2011163092A priority Critical patent/JP2013023766A/ja
Publication of JP2013023766A publication Critical patent/JP2013023766A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

【課題】信頼性及び封止材との接着性を向上できるテープキャリア付き半導体実装用導電基材の表面処理方法、この処理方法を用いてなるテープキャリア付き半導体実装用導電基材、およびこれらを用いた半導体パッケージを提供することを目的とする。
【解決手段】テープキャリア付き半導体実装用導電基材に腐食抑制剤を含有する第1の化学粗化液を接触させて半導体実装用導電基材の表面に粗化形状を形成する第1粗化工程を有する、テープキャリア付き半導体実装用導電基材の表面処理方法。第1粗化工程の後に、さらに腐食抑制剤を含有する第2の化学粗化液に接触させる第2粗化工程を有する、前記のテープキャリア付き半導体実装用導電基材の表面処理方法、この表面処理を用いてなるテープキャリア付き半導体実装用導電基材、およびこれらを用いた半導体パッケージ。
【選択図】図3

Description

本発明は、テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージに関するものであり、特にキャリアテープ付きの銅または銅合金よりなるリードフレームの表面処理に関するものである。
近年の情報化社会の発展は目覚しく、民生機器ではパソコン、携帯電話などの小型化、軽量化、高性能化、高機能化が進められ、産業用機器としては無線基地局、光通信装置、サーバ、ルータなどのネットワーク関連機器など、大型、小型を問わず、同じように機能の向上が求められている。また、情報伝達量の増加に伴い、年々扱う信号の高周波化が進む傾向にあり、高速処理および高速伝送技術の開発が進められている。これを支えているのは、半導体チップ(LSI)技術と実装技術である。
半導体チップの動作周波数や集積度は年々増加し、より高速で高機能な処理が可能となってきている。一方、実装技術についても小型化、軽量化、高密度実装化が進展している。現在最も一般的な実装形態としては、半導体チップをパッケージ化してマザーボードと呼ばれる配線基板上に実装する方法である。このように、半導体チップをパッケージ化する実装形態には、以下のようなメリットが挙げられる。
(1)半導体チップを熱や紫外線等の外的環境から保護することが容易である。
(2)半導体チップの取扱いが容易になり、半導体チップの検査(動作チェック等)および良品選別が容易になる。
(3)半導体チップの配線ルール(数十nm〜数百nm)とマザーボードの配線ルール(数十μm〜数百μm)には大きなギャップがあり、半導体チップとマザーボードの電気的な接続が容易になる。
以上のメリットから、半導体チップの実装方法として、初期から半導体パッケージによる実装形態が広く用いられ、半導体チップの種類、機能、性能に合わせた多種多様な半導体パッケージが考案、実用化された。現在半導体パッケージは、DIP(Dual Inline Package)、SOP(Small Outline Package)、LOC(Lead On Chip)、QFP(Quad Flat Package)、QFN(Quad Flat No lead package)等に代表されるリードフレームと呼ばれる導電基材を用いたタイプと、PGA(Pin Grid Array)、BGA(Ball Grid Array)、CSP(Chip Size Package)等に代表される無機または有機配線基板を用いたタイプに大別される。図1にはリードフレームタイプとしてQFNの断面構造の一例を示す。リードフレームタイプは、価格が安価なことや生産性に優れることから、初期の半導体パッケージから実用化され、1985年以前は半導体パッケージのほとんどがリードフレームタイプであり、現在でもメモリ等の比較的低ピンの半導体パッケージに多用されている。一方配線基板タイプは、半導体チップの高機能化や多ピン化が進むに従って、多ピン化に適したPGAが実用化され、現在ではさらに小型化されたBGAやCSPが多数製造されるようになった。
前述のように、価格や生産性に優れることから、現在でもリードフレームタイプの半導体パッケージは多数製造されている。初期のリードフレームの基材には、半導体パッケージの各種信頼性を満足させるために、半導体チップの熱膨張率(約3ppm/℃)に近い材質として42アロイ(鉄とニッケルの合金)が使用されていた。その後、更なる低価格化、高速化、高放熱化の要求が高まり、金属銅や銅合金を基材とした銅リードフレームの実用化が強く望まれるようになった。しかし、銅リードフレームの熱膨張率は十数ppm/℃と半導体チップに比べて非常に大きく、半導体チップとダイパッド間や銅リードフレームと封止材間で剥離やクラックが発生して、半導体パッケージの信頼性を確保することができなかった。その後、ダイボンド材や封止材、銅リードフレーム基材の改良により、半導体パッケージの信頼性を確保することが可能になり、現在では銅リードフレームを使用するのが一般的となってきた。しかし、マザーボードへの実装が鉛フリー化されることによる高温での実装(リフロー温度の上昇)が必要になったことや、半導体チップの発熱量の増大などにより、より高い信頼性が求められ、銅リードフレームと封止材との更なる接着性向上が必要になっている。また、最近では、比較的低ピンのメモリ等では、小型で安価かつ面実装可能なQFNが多く製造されるようになった。QFNは、リードフレームをポリイミド等のテープキャリアに貼ったものを使用して製造するのが一般的である。
銅リードフレームと封止材との接着性を向上させるために、従来、下記に示す銅リードフレームの表面処理方法が行われてきた。
第1の従来技術は、特許文献1に示すような、銅リードフレーム表面を有機アルカリ溶液中で陽極酸化させ、アルカリ金属残渣が1ng/cm以下である黒色酸化膜を形成する方法である。
第2の従来技術は、特許文献2に示すような、銅リードフレーム表面を自己還元力に優れた酸化剤を添加した黒化処理液で処理することにより、銅リードフレーム表面に水酸化物を含む酸化銅の皮膜を形成する方法である。
第3の従来技術は、特許文献3に示すような、ポリイミドテープ上にスパッタリング等によって銅箔を形成した2層CCL(Copper Clad Laminate、銅貼り積層板)を用いて銅配線を形成した後、銅配線表面を処理したQFN用実装基板を用いる方法である。
特開平9−148509号公報 特許第4307473号公報 特許第3869693号公報
しかしながら、前記従来技術は以下のような課題がある。アルカリ金属残渣が1ng/cm以下である黒色酸化膜を形成する方法である第1の従来技術は、陽極酸化によって黒色酸化皮膜を形成するために、銅リードフレームを電源に接続した状態で処理することが必要であり、生産性が悪いという問題点がある。また、銅リードフレーム表面に厚い酸化銅の皮膜を形成するために、電気特性の低下や放熱性の低下という問題もある。また、ポリイミドテープキャリア付きのQFN用銅リードフレームに適用した場合、処理中にポリイミドテープが溶解しやすく、その後の工程で銅リードフレームと剥離しやすいという問題がある。
銅リードフレーム表面に水酸化物を含む酸化銅の皮膜を形成する方法である第2の従来技術は、酸化銅の皮膜を形成する処理工程の温度が50〜80℃と高温であり、高温に耐えうる高価な処理装置が必要である。また、酸化銅の皮膜を形成後の表面には、針状結晶が形成されるため、表面にキズやコスレなどの痕が付きやすく、生産性の低下や歩留まりの低下という問題がある。さらに、第1の従来技術と同様に、銅リードフレーム表面に酸化銅の皮膜を形成するために、電気特性の低下や放熱性の低下、QFNではポリイミドテープが剥離しやすいという問題もある。さらに、酸化銅皮膜を形成する際に酸化剤または酸化強化剤として使用される亜塩素酸ナトリウムや過マンガン酸ナトリウム等は、有害物質のため環境負荷が大きいという問題もある。
ポリイミドテープ上に銅配線を形成した実装基板を用いる方法である第3の従来技術は、ポリイミドテープと銅配線の接着力をコントロールすることが困難であり、接着力が弱い場合は、封止時にインナーリードの裏面である外部接続端子部に樹脂の潜り込みが発生しやすく、逆に接着力が強い場合は、封止後のポリイミドテープが剥離しにくいという問題がある。
本発明は、信頼性及び封止材との接着性を向上できるテープキャリア付き半導体実装用導電基材の表面処理方法、この処理方法を用いてなるテープキャリア付き半導体実装用導電基材、およびこれらを用いた半導体パッケージを提供することを目的とする。
本発明は、前記従来技術の課題を解決するためになされたものであり、以下のように構成される。
(1)テープキャリア付き半導体実装用導電基材に腐食抑制剤を含有する第1の化学粗化液を接触させて半導体実装用導電基材の表面に粗化形状を形成する第1粗化工程を有する、テープキャリア付き半導体実装用導電基材の表面処理方法。
(2)第1粗化工程の後に、さらに腐食抑制剤を含有する第2の化学粗化液に接触させる第2粗化工程を有する、(1)に記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
(3)第1の化学粗化液、又は、第2の化学粗化液が、さらに硫酸、過酸化水素を含有している、(1)又は(2)に記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
(4)腐食抑制剤が、1,2,3−ベンゾトリアゾールを含む少なくとも1種類のアゾール化合物を含有している、(1)〜(3)のいずれかに記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
(5)腐食抑制剤が、さらに5−アミノ−1H−テトラゾールを含有している、(1)〜(4)のいずれかに記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
(6)有機皮膜付きの粗化形状であり、第1粗化工程、又は、第2粗化工程の後に、前記粗化工程で表面に形成される有機皮膜を除去する皮膜除去工程を有する、(1)〜(5)のいずれかに記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
(7)皮膜除去工程が、アルカリ性溶液にテープキャリア付き半導体実装用導電基材を接触させる工程である、(6)に記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
(8)アルカリ性溶液が、水酸化ナトリウム又は水酸化カリウムから選択されるアルカリ金属化合物と、トリエタノールアミン又はモノエタノールアミンから選択されるエタノールアミンとを含有している、(7)に記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
(9)(1)〜(8)のいずれかに記載の表面処理方法を用いてなる、テープキャリア付き半導体実装用導電基材。
(10)(9)に記載のテープキャリア付き半導体実装用導電基材と半導体チップを接着し、その後封止材にて必要な箇所を封止し、その後テープキャリアを剥離して製造される半導体パッケージ。
本発明により、信頼性及び封止材との接着性を向上できるテープキャリア付き半導体実装用導電基材の表面処理方法、この処理方法を用いてなるテープキャリア付き半導体実装用導電基材、およびこれらを用いた半導体パッケージを提供することが可能となった。
本発明のテープキャリア付き半導体実装用導電基材(ポリイミドテープキャリア付き銅リードフレーム)を用いて作製した半導体パッケージ(QFN)の構造の一例を示す断面概略図である。 本発明のテープキャリア付き半導体実装用導電基材(ポリイミドテープキャリア付き銅リードフレーム)を用いて作製した半導体パッケージ(QFN)の構造の一例を示す平面概略図である。 本発明のテープキャリア付き半導体実装用導電基材(ポリイミドテープキャリア付き銅リードフレーム)およびこれを用いた半導体パッケージの製造工程の一例を示す断面概略図である。 本発明のテープキャリア付き半導体実装用導電基材(ポリイミドテープキャリア付き銅リードフレーム)と、封止材との接着性を評価するための接着力測定サンプルの斜視図である。 ボンドテスタを用いたシェア強度測定方法の一例を示す断面概略図である。
以下、図面を用いて本発明の実施形態について、詳細に説明する。ここでは、本発明の適用例として、テープキャリア付き半導体実装用導電基材であるポリイミドテープキャリア付き銅リードフレームの表面処理と、これを用いた半導体パッケージであるQFNを一例として説明するが、その他の半導体パッケージについても同様に適用することができる。
(半導体実装用導電基材)
半導体実装用導電基材とは、図1に示すように、半導体チップ16、ダイボンド材17、封止材19および金ワイヤ18などと共に、半導体パッケージを構成する導電基材であり、金属製の放熱板やリードフレームなども含まれる。特に、本発明においては銅製放熱板や銅リードフレーム11などの、銅または銅合金の導電基材に適用した場合に顕著な効果が得られる。銅合金としては、銅を主成分として、クロム、ジルコニウム、亜鉛、鉄、チタン、リン等を含有したものが使用できる。銅リードフレーム11は、半導体チップ16が接着されるダイパッド12、半導体パッケージの内側の配線であるインナーリード13、半導体パッケージの外側に露出する配線であるアウターリード(図示せず)などで構成される。ダイパッド12の半導体チップが接着される側や、インナーリード13の先端部(金ワイヤ18の接続部)には、銀、錫、ニッケルおよび金などのめっきが施され、めっき皮膜15が形成されることが好ましい。
図2は、本発明のテープキャリア付き半導体実装用導電基材(ポリイミドテープキャリア付き銅リードフレーム)を用いて作製した半導体パッケージ(QFN)の構造の一例を示す平面概略図である。アウターリード14の外側には、半導体チップの接着(ダイボンド)、封止、外形加工等の際に使用されるガイド穴20等が形成される。銅リードフレーム11は、図2では1つの半導体パッケージ分の構成を図示したが、図2の基本単位を長手方向に複数個形成して短冊状に加工するのが一般的である。銅リードフレーム11の製造方法としては、厚さ100〜300μmのリール状の銅または銅合金条を用意し、まずガイド穴20等の加工を行う。続いてガイド穴20を用いて打ち抜き金型によって所定のパターンに打ち抜いて(スタンピング)、短冊状の銅リードフレーム11に加工される。また、微細なインナーリード13やアウターリード14を加工する場合は、エッチングでパターン形成することもできる。次に、ダイパッド12やインナーリード13の金ワイヤの接続部分に銀、錫、ニッケルおよび金めっき等を行って銅リードフレーム11が完成する。
(テープキャリア)
本発明におけるテープキャリアとしては、ベースフィルムの少なくとも一方の面に接着剤を形成したものが好ましい。ベースフィルムとしては、樹脂フィルム、金属箔、紙、布、ガラスクロスのいずれか、もしくはそれらの組合わせを用いることができる。樹脂フィルムの材質としては、ポリイミド、ポリアミド、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリエステル、アラミド、ポリエーテルエーテルケトン、ポリエーテルケトン、ポリサルホン、ポリエーテルサルホン、ポリエーテルイミド、ポリアリレート、ポリアミドイミド、ポリパラキシリレン、ポリパラバン酸、ナイロン、セロハン、シリコーン、フッ素系樹脂、エポキシ樹脂、液晶ポリマのいずれか、もしくはそれらの組合わせを用いることができる。これらの材質をフィルム状にするには、樹脂ワニスを支持フィルムや支持金属にキスコータ、ロールコータ、コンマコータなどを用いて塗布し、120℃〜350℃で20〜180分間程度加熱し、完全に硬化させて形成する方法がある。加熱は、使用する樹脂によって、それぞれ適切な条件で行うことが好ましい。
金属箔の材質としては、アルミ、銅、鉛、鉄、クロム、ニッケルのいずれかまたはそれらを含む合金を用いることができる。それらの材質は、圧延やめっきによって金属箔とすることができる。紙としては、クラフト紙、上質紙、和紙を用いることができ、樹脂と組み合わせた、平面紙やクレープ紙を用いることがより好ましい。これらのベースフィルムとなる材質は、樹脂フィルムの樹脂材料を紙、布、ガラスクロスに含浸することや、熱や圧力を加え積層一体化して組み合わせることができる。
(ベースフィルムの厚み)
ベースフィルムの厚みは、材質によって適当な厚みを選択すればよく、薄いと接着剤塗布工程や半導体パッケージ用基板への貼り付け及び剥離時の加重に耐える強度が不足し、厚いと半導体パッケージ用基板からの剥離が困難になるため、例えば0.01〜1.00mmが好ましく、さらに0.02〜0.20mmがより好ましい。0.01mm以上とすることで充分な強度が得られやすくなり、1mm以下とすると半導体パッケージ用基板からの剥離が容易である。
(接着剤)
テープキャリアは、半導体実装用導電性を固定する機能、樹脂封止後に剥離する機能が必要であり、貼り付け及び剥離が容易である粘着テープであることが好ましい。そのような接着剤としては、例えば、ゴム系、アクリル系、シリコーン系、エポキシ系、ポリイミド系の樹脂材料を用いることができる。接着剤の形態は、溶剤型と無溶剤型に大別され、例えば、溶剤型を用いる場合、接着剤が溶剤に溶解された状態でベースフィルムに塗工、乾燥しテープキャリアとすることができる。接着剤は、被着体との密着が十分であり、かつ剥離時に表面を汚染しないような材質、厚み、接着力を選択することが好ましい。
本発明のテープキャリア付き半導体実装用導電基材の表面処理方法は、テープキャリア付き半導体実装用導電基材に腐食抑制剤を含有する第1の化学粗化液を接触させて半導体実装用導電基材の表面に粗化形状を形成する第1粗化工程を有する。さらに、第1粗化工程の後に、さらに腐食抑制剤を含有する第2の化学粗化液に接触させる第2粗化工程を行うことが好ましい。
以下、特に断りがない限り、化学粗化液とは、第1の化学粗化液、又は、第2の化学粗化液を表し、粗化工程とは、第1粗化工程、又は、第2粗化工程を表す。
(化学粗化液)
本発明における化学粗化液は、腐食抑制剤を含有することが好ましく、このような化学粗化液を銅リードフレームに接触させることで、表面に有機皮膜が付いた粗化形状を形成できる。具体的には、過硫酸塩及び腐食抑制剤を含有するもの、過硫酸塩、酸及び腐食抑制剤を含有するもの、硫酸、過酸化水素及び腐食抑制剤を含有するもの、塩化第二鉄及び腐食抑制剤を含有するもの、塩化第二銅及び腐食抑制剤を含有するもの、塩化テトラアンミン銅及び腐食抑制剤を含有するもの等が挙げられるが、硫酸、過酸化水素および腐食抑制剤を含有するものが、低価格で生産性に優れ、環境への負荷も少ないことから、特に好ましい。
かかる化学粗化液の硫酸の濃度としては、濃度が低すぎる場合には、銅などの金属の溶解度が低下してしまうことから結果的に液の寿命が短くなる傾向があり、また、濃度が高すぎる場合には、液が高価になりランニングコストが上がるため、バランスを考えると20〜400g/Lであると好ましく、20〜200g/Lであるとより好ましく、50〜100g/Lであると特に好ましい。
また、過酸化水素の濃度としては、濃度が低すぎる場合には、処理スピードが低下して処理時間が長くなることから生産性が低下しまい、また、濃度が高すぎる場合には、過酸化水素の自然分解が加速し使用量が増加してランニングコストが上がるため、バランスを考えると、10〜200g/Lであると好ましく、10〜100g/Lであるとより好ましく、10〜50g/Lであると特に好ましい。
腐食抑制剤としては、銅リードフレームの表面に所望の粗化形状を形成することができれば特に制限はないが、効率よく形成するためにはアゾール化合物を含有することが好ましい。アゾール化合物としては、例えば、5−アミノ−1H−テトラゾール、1,2,3−ベンゾトリアゾール、トリルトリアゾール、1−メチルテトラゾール、2−メチルテトラゾール、5−メチルトリアゾール、1−フェニルテトラゾール、イミダゾール、5−フェニルテトラゾール、チアゾール、ピラゾール、イソオキサゾール、1,2,3−トリアゾール、インダゾール、1,2,4−トリアゾールなどが好適に使用できる。
腐食抑制剤は、特に1,2,3−ベンゾトリアゾールを含み少なくとも1種類以上のアゾール化合物を含有していることが好ましく、さらに5−アミノ−1H−テトラゾールを含有することがより好ましい。これにより、銅リードフレーム11表面に効率よく封止材19との接着性に優れた粗化形状を形成でき、本発明による効果を更に確実に得ることができる。その理由は必ずしも明らかではないが、かかる化学粗化液においては、硫酸及び過酸化水素が銅リードフレーム11の表面を酸化および溶解する一方、アゾール化合物が銅リードフレーム11の表面の腐食を抑制すると考えられる。1,2,3−ベンゾトリアゾールを含有する化学粗化液で粗化した銅リードフレーム11表面上では、X線光電子分光分析(XPS)からCu(Cと推定される銅/1,2,3−ベンゾトリアゾールの化学結合が認められた。このため、銅リードフレーム11表面にはCu(Cに起因する有機皮膜が形成されると考えられる。このように互いに拮抗する成分を同時に銅リードフレーム11の表面に接触させると、硫酸及び過酸化水素による表面の酸化および溶解が、部分的に腐食抑制剤によって防止されるものと考えられる。これにより、銅リードフレーム11の表面に極めて複雑な粗化形状を形成できるものと推測される。特に、腐食抑制剤として1,2,3−ベンゾトリアゾールを使用した場合に顕著な効果が得られ、効率よく粗化形状を形成できるとともに、封止材19との接着性を向上させることができる。また、さらに5−アミノ−1H−テトラゾールを含有させることにより、特に銅合金の銅リードフレーム11を処理した場合、化学粗化液中での沈殿物の発生を抑制でき、液寿命を長くすることができるため、経済的で好ましい。また、5−アミノ−1H−テトラゾールを含有することで、処理ムラを抑制することもできる。
かかる効果を好適に得るためには、5−アミノ−1H−テトラゾールまたは1,2,3−ベンゾトリアゾールそれぞれの濃度は、0.5〜20g/Lであると好ましく、0.5〜10g/Lであるとより好ましく、0.5〜7g/Lであると特に好ましい。濃度が0.5g/L未満であると、十分な粗化形状が得られない傾向にあり、20g/Lを超えると、処理ムラが増加する傾向にある。
上記に加えて化学粗化液には、更にアルコール系溶媒を含有していることが好ましい。これにより、黒色沈殿物の発生をさらに抑制し、その結果、黒色沈殿物の再付着による異物不良を低減することができる。更に、接着特性を損なうことなく、化学粗化液の液寿命を4倍程度に延命することができる。アルコール系溶媒としては、特に限定されないが、グリコール系溶媒であると好ましく、例えば、アルキレングリコール、アルキレングリコールアルキルエーテル、グリコール酸、及び分子量200〜20000のポリエチレングリコールなどが挙げられる。アルキレングリコール化合物としては、例えば、エチレングリコール、ジエチレングリコール、トリエチレングリコール、テトラエチレングリコール、プロピレングリコール、ジプロピレングリコール、トリプロピレングリコール、メチルプロピレングリコールなどが挙げられる。アルキレングリコールアルキルエーテルとしては、例えば、ジエチレングリコールモノメチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジモノエチルエーテル、ジエチレングリコールモノブチルエーテルなどが挙げられる。これらの溶媒は単独で使用してもよく、また、2種以上混合して使用することもできる。
前述のような化学粗化液を用いて銅リードフレームを処理する方法としては、公知の方法を用いることができ、例えば、スプレー法、ディップ法によって、化学粗化液を銅リードフレームに接触させる。また、処理温度及び処理時間においては、銅リードフレームの粗化形状が、Rz(JIS−B 0601−2001に規定する十点平均粗さ)で0.5〜5μmとなるように適宜決定することができるが、温度は10〜40℃、時間は30〜600秒であることが好ましい。Rzが0.5μm未満であると、十分な封止材19との接着力が得られない傾向にあり、さらに安定した接着力を得るためには0.7μm以上がより好ましい。また、Rzが5μm以上ではエッチング量が大きくなって、微細なパターンではインナーリード13やアウターリード14の細りが問題になる傾向がある。また、2.0μm以上ではワイヤボンド強度が低下する傾向があり、安定したワイヤボンド強度を得るためには、1.5μm以下が好ましい。したがって、安定した封止材19との接着力とワイヤボンド強度を両立させるためには、Rzは0.7〜1.5μmであることが最も好ましい。
本発明により、銅リードフレーム等の表面に効率よく微細な凹凸を形成できるため、アンカー効果によって封止材との接着性を向上させることができる。
(粗化工程)
前述したように、粗化工程は、上述の化学粗化液を用いて1回で処理することもできるが、第1の化学粗化液に接触させる第1粗化工程と、第1粗化工程の後に第2の化学粗化液に接触させる第2粗化工程と2回行うことがより好ましい。これは、第1粗化工程で銅リードフレーム11表面を若干粗化し、第2粗化工程で所望の粗化形状を得ることにより均一に処理が行えるため、処理ムラを低減できる。
この場合、第1の化学粗化液および第2の化学粗化液の両方に、少なくとも5−アミノ−1H−テトラゾール及び1,2,3−ベンゾトリアゾールのいずれかを含有し、かつ第1の化学粗化液および前記第2の化学粗化液の少なくとも一方に、1,2,3−ベンゾトリアゾールを含有していることが好ましく、第1の化学粗化液および前記第2の化学粗化液の両方に、5−アミノ−1H−テトラゾールおよび1,2,3−ベンゾトリアゾールの両方を含有していることがより好ましい。
また、5−アミノ−1H−テトラゾールの濃度、及び1,2,3−ベンゾトリアゾールの濃度は、第1の化学粗化液<第2の化学粗化液にすることがより好ましい。第1粗化工程で比較的濃度の低い粗化液を用いて銅表面を若干粗化し、第2の粗化工程で第1の粗化液より濃度の高い粗化液を用いて細かい凹凸ができると考えられる。このようにすることにより、より安価に生産性よく、また処理ムラを抑制し安定して銅リードフレーム11表面に有機皮膜付きの粗化形状を形成することができる。
第1粗化工程と第2粗化工程の間には、水洗などをはさまず、続けて行うことが好ましい。
(皮膜除去工程)
粗化工程の後に有機皮膜を除去する皮膜除去工程をさらに行うことが好ましい。従って、第1粗化工程、又は、第2粗化工程の後に、前記粗化工程で表面に形成される有機皮膜を除去する皮膜除去工程を行うが、通常、第1粗化工程のみの場合は、第1粗化工程の後に行い、第2粗化工程も行う場合は、第2粗化工程の後に行う。
テープキャリア付き銅リードフレームを長期保存する場合は表面の防錆効果が期待できるために、有機皮膜が付いた状態で保存することが好ましいが、その場合でも、半導体パッケージを組立てる直前に有機皮膜を除去することが好ましい。有機皮膜を除去することにより、汚染の少ない銅または銅合金の表面が得られ、封止材との接着性を更に向上することができる。
本発明では、銅リードフレームの表面に酸化銅の皮膜は形成されないため、電気特性および放熱性の低下を抑制することが可能である。また、低温での処理が可能で生産性に優れた処理方法であり、製造装置のコスト低減、製造コストの低減や歩留まりも向上できる。
有機皮膜の除去方法は特に問わないが、テープキャリア付き半導体実装用導電基材をアルカリ性溶液に接触させる処理方法が選択でき、スプレー法やディップ法で行うことが効率的で好ましい。アルカリ性溶液としては、例えば、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム等のアルカリ金属化合物やアルカリ土類金属化合物を溶解した水溶液が好ましく、特に、水酸化ナトリウム、水酸化カリウムから選択されるアルカリ金属化合物が有機皮膜の除去性に優れており、より好ましい。また、アルカリ性溶液には、さらにアミンを含有していると均一かつ容易に有機皮膜を除去できるために好ましい。使用できるアミンは特に問わないが、トリエタノールアミン、モノエタノールアミンから選択されるエタノールアミンが有機皮膜の除去性に優れており、より好ましい。
アルカリ金属化合物の濃度は、5〜100g/Lが好ましく、30〜70g/Lがより好ましい。5g/L以上とすることで、有機皮膜の除去性が充分に得られやすく、濃度が高すぎると銅リードフレームが変色する場合があり、100g/L以下とすることで銅リードフレームの変色が抑制できる。
また、アミンの濃度は、5〜100g/Lが好ましく、30〜70g/Lがより好ましい。5g/L以上含有することで、有機皮膜の除去性がより向上し、濃度が高すぎると銅リードフレームの変色が生じる場合があることから、100g/L以下とすることで銅リードフレームの変色が生じにくくなる。
処理温度及び処理時間は、有機皮膜が完全に除去可能な条件を適宜決定することができるが、温度は30〜80℃、時間は10〜100秒であることが好ましい。
また、テープキャリアへのダメージが大きく、処理中またはその後の工程でテープキャリアの剥離が発生する場合は、中性または酸性の溶液に接触させる方法が好ましい。
酸性の処理液を使用するため、QFN等のポリイミドテープキャリア付き銅リードフレームでは、ポイミドテープキャリアへのダメージが少なく、ポリイミドテープキャリアが付いた状態で処理しても、その後の工程でテープキャリアの剥離が発生しにくい。そのため、外部接続端子部の樹脂の潜り込みがなく、また外部接続端子部は粗化されないため、端子部のめっきが容易になる。
(半導体パッケージ)
次に、本発明を適用した半導体パッケージについて説明する。ここでは、本発明の表面処理を行ったテープキャリア付き半導体実装用導電基材であるポリイミドテープキャリア付き銅リードフレームを用いたQFNを一例として説明するが、その他の半導体パッケージについても同様に適用することが可能である。
(ダイボンド材)
半導体チップを銅リードフレームに接着するためのダイボンド材としては、半導体用のダイボンドペーストまたはダイボンドフィルムが使用できる。半導体パッケージの信頼性を向上させるためには、半導体チップと銅リードフレームの接着力が強い、ダイボンドフィルムを使用することが好ましい。ダイボンドフィルムは、熱可塑性と熱硬化性のものがあるが、低温接着可能な熱硬化性のものが好ましい。半導体チップの接着は、所定のサイズのダイボンドフィルムを予め銅リードフレームのダイパッドに仮接着し、その後ダイボンダで半導体チップを熱圧着して接着することができる。また、半導体ウエハをダイボンドフィルム付きダイシングテープに貼り付けてダイシングすることで、半導体チップの裏面にダイボンドフィルムを仮接着し、これを銅リードフレームに熱圧着する方法もあり、この方法は効率的で好ましい。熱硬化性のダイボンド材を使用した場合は、半導体チップを搭載後にダイボンド材を加熱硬化するのが一般的であるが、特に熱硬化性のダイボンドフィルムを使用した場合は、封止材の後加熱時に同時に硬化することもできる。
(封止材)
封止材としては、半導体封止用エポキシ系封止材が使用できる。エポキシ系封止材は、エポキシ樹脂、硬化剤、硬化促進剤、無機充填剤、カップリング剤、難燃剤を含有しているものが好ましい。
エポキシ樹脂は、たとえば、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリフェニルメタン骨格を有するエポキシ樹脂をはじめとするフェノール、クレゾール、キシレノール、レゾルシン、カテコール、ビスフェノールA、ビスフェノールF等のフェノール類及び/又はα−ナフトール、β−ナフトール、ジヒドロキシナフタレン等のナフトール類とホルムアルデヒド、アセトアルデヒド、プロピオンアルデヒド、ベンズアルデヒド、サリチルアルデヒド等のアルデヒド基を有する化合物とを酸性触媒下で縮合又は共縮合させて得られるノボラック樹脂をエポキシ化したもの、アルキル置換、芳香環置換又は非置換のビスフェノールA、ビスフェノールF、ビスフェノールS、ビフェノール等のジグリシジルエーテル、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂、フタル酸、ダイマー酸等の多塩基酸とエピクロルヒドリンの反応により得られるグリシジルエステル型エポキシ樹脂、ジアミノジフェニルメタン、イソシアヌル酸等のポリアミンとエピクロルヒドリンの反応により得られるグリシジルアミン型エポキシ樹脂、ジシクロペンタジエンとフェノ−ル類の共縮合樹脂のエポキシ化物、ナフタレン環を有するエポキシ樹脂、フェノール類及び/又はナフトール類とジメトキシパラキシレン又はビス(メトキシメチル)ビフェニルから合成されるアラルキル型フェノール樹脂、ナフトール・アラルキル樹脂等のアラルキル型フェノール樹脂のエポキシ化物、トリメチロールプロパン型エポキシ樹脂、テルペン変性エポキシ樹脂、オレフィン結合を過酢酸等の過酸で酸化して得られる線状脂肪族エポキシ樹脂、脂環族エポキシ樹脂、硫黄原子含有エポキシ樹脂などが挙げられ、これらの1種を単独で用いても2種以上を組み合わせて用いてもよい。
硬化剤は、たとえば、レゾルシン、カテコール、ビスフェノールA、ビスフェノールF、フェニルフェノール、アミノフェノール等のフェノール類及び/又はα−ナフトール、β−ナフトール、ジヒドロキシナフタレン等のナフトール類とホルムアルデヒド、ベンズアルデヒド、サリチルアルデヒド等のアルデヒド基を有する化合物とを酸性触媒下で縮合又は共縮合させて得られるノボラック型フェノール樹脂、フェノール類及び/又はナフトール類とジメトキシパラキシレンやビス(メトキシメチル)ビフェニルから合成されるフェノール・アラルキル樹脂、ナフトール・アラルキル樹脂等のアラルキル型フェノール樹脂、フェノール類及び/又はナフトール類とシクロペンタジエンから共重合により合成される、ジクロペンタジエン型フェノールノボラック樹脂、ナフトールノボラック樹脂等のジクロペンタジエン型フェノール樹脂、テルペン変性フェノール樹脂などが挙げられ、これらの1種を単独で用いても2種以上を組み合わせて併用してもよい。
硬化促進剤は、たとえば、1,8−ジアザ−ビシクロ(5,4,0)ウンデセン−7、1,5−ジアザ−ビシクロ(4,3,0)ノネン、5、6−ジブチルアミノ−1,8−ジアザ−ビシクロ(5,4,0)ウンデセン−7等のシクロアミジン化合物及びこれらの化合物に無水マレイン酸、1,4−ベンゾキノン、2,5−トルキノン、1,4−ナフトキノン、2,3−ジメチルベンゾキノン、2,6−ジメチルベンゾキノン、2,3−ジメトキシ−5−メチル−1,4−ベンゾキノン、2,3−ジメトキシ−1,4−ベンゾキノン、フェニル−1,4−ベンゾキノン等のキノン化合物、ジアゾフェニルメタン、フェノール樹脂等のπ結合をもつ化合物を付加してなる分子内分極を有する化合物、ベンジルジメチルアミン、トリエタノールアミン、ジメチルアミノエタノール、トリス(ジメチルアミノメチル)フェノール等の3級アミン類及びこれらの誘導体、2−メチルイミダゾール、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール等のイミダゾール類及びこれらの誘導体、トリブチルホスフィン、メチルジフェニルホスフィン、トリフェニルホスフィン、トリス(4−メチルフェニル)ホスフィン、ジフェニルホスフィン、フェニルホスフィン等のホスフィン化合物及びこれらのホスフィン化合物に無水マレイン酸、上記キノン化合物、ジアゾフェニルメタン、フェノール樹脂等のπ結合をもつ化合物を付加してなる分子内分極を有するリン化合物、テトラフェニルホスホニウムテトラフェニルボレート、トリフェニルホスフィンテトラフェニルボレート、2−エチル−4−メチルイミダゾールテトラフェニルボレート、N−メチルモルホリンテトラフェニルボレート等のテトラフェニルボロン塩及びこれらの誘導体などが挙げられ、これらの1種を単独で用いても2種以上を組み合わせて用いてもよい。
無機充填剤は、たとえば、溶融シリカ、結晶シリカ、アルミナ、ジルコン、珪酸カルシウム、炭酸カルシウム、チタン酸カリウム、炭化珪素、窒化珪素、窒化アルミ、窒化ホウ素、ベリリア、ジルコニア、ジルコン、フォステライト、ステアタイト、スピネル、ムライト、チタニア等の粉体、又はこれらを球形化したビーズ、ガラス繊維などが挙げられ、これらを単独で用いても2種以上を組み合わせて用いてもよい。
カップリング剤は、たとえば、エポキシシラン、メルカプトシラン、アミノシラン、アルキルシラン、ウレイドシラン、ビニルシラン等の各種シラン系化合物、チタン系化合物、アルミニウムキレート類、アルミニウム/ジルコニウム系化合物等の公知のカップリング剤を添加することができるが、アミノシランが好ましい。
難燃剤は、たとえば、リン化合物や赤リン、水酸化アルミニウム、水酸化マグネシウム、酸化亜鉛等の無機物及び/又はフェノール樹脂等の熱硬化性樹脂等で被覆されたリン化合物、メラミン、メラミン誘導体、メラミン変性フェノール樹脂、トリアジン環を有する化合物、シアヌル酸誘導体、イソシアヌル酸誘導体等の窒素含有化合物、シクロホスファゼン等のリン及び窒素含有化合物、水酸化アルミニウム、水酸化マグネシウムなどが挙げられ、これらの1種を単独で用いても2種以上を組み合わせて用いてもよい。
エポキシ系封止材を用いて半導体チップを封止する方法としては、低圧トランスファ成形法が最も一般的であるが、インジェクション成形法、圧縮成形法等を用いてもよい。
(テープキャリア付き銅リードフレームおよび半導体パッケージの製造方法)
図3の(a)〜(d)に本発明におけるテープキャリア付き銅リードフレームの製造方法を、図3の(e)〜(h)に本発明における半導体パッケージ10の製造方法の一実施形態を断面模式図で示す。ただし、製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
(工程a)
(工程a)は、図3(a)に示すとおり、銅リードフレーム11の基材となる銅または銅合金条21を準備する工程である。便宜上、短冊状に図示したが、実際はリール状のものを使用することが好ましい。
(工程b)
(工程b)は、図3(b)に示すとおり、銅リードフレーム11をフレーム形状に加工し、テープキャリア23を貼り合わせる工程である。まずリール状の銅または銅合金条21の両端に、ガイド穴等を形成し、続いてガイド穴を用いて位置決めして、金型によって所定のパターンにスタンピングし、銅リードフレーム11に加工する。また、微細パターンが必要な場合は、エッチングでフレーム形状に加工することもできる。その後、銅リードフレーム11と接着剤付きのポリイミドテープキャリア23を貼り合わせて、図2に示すテープキャリア付き銅リードフレームが製造できる。ポリイミドテープキャリア23は、予め銅または銅合金条と貼り合わせ、その後同時にガイド穴加工、スタンピング加工することも可能であり、またエッチングで銅または銅合金条のみをフレーム加工することも可能である。
(工程c)
(工程c)は、図3(c)に示すとおり、本発明の表面処理を行う工程である。(工程b)まで作製したテープキャリア付き銅リードフレームに、脱脂および酸洗浄処理を行う。脱脂処理は、酸性脱脂およびアルカリ性脱脂のいずれを用いても良いが、ポリイミドテープキャリア23へのダメージを低減するためには、酸性脱脂が好ましい。酸洗浄処理は、硫酸、塩酸、硝酸等が使用できるが、硫酸が好ましい。次に、前述の化学粗化液に浸漬して粗化工程を行い、銅リードフレーム11表面に有機皮膜付きの粗化形状22を形成する。最後に有機皮膜を除去する。また、粗化工程は、第1の化学粗化液に浸漬して第1粗化工程を行い、続けて第2の化学粗化液に浸漬して第2粗化工程を行うことにより、処理ムラを低減することができる。
(工程d)
(工程d)は、図3(d)に示すとおり、銀めっきを行う工程である。銀めっき皮膜15は前述のように、ダイパッド12の半導体チップ16が接着される側や、インナーリード13の先端部(金ワイヤ18の接続部)に施され、本発明のテープキャリア付銅リードフレームが製造できる。めっきの種類としては、銀以外に錫、ニッケルおよび金が使用できる。
以上の説明では、(工程c)の表面処理後に(工程d)のめっきを行う方法で説明したが、金ワイヤ18の接続部に粗化形状を形成したくない場合は、(工程d)後に(工程c)を行うことができ、ワイヤボンド性が向上できるため好ましい。また、(工程b)をスタンピングで行うときは、(工程b)を(工程c)の後に行うことで、効率よく表面処理を行うことができ、さらに銅リードフレーム11の変形を低減できるため好ましい。また、(工程b)を(工程d)の後に行うことで、効率よくめっきおよび表面処理を行うことができ、銅リードフレーム11の変形もさらに低減できるため好ましい。また、(工程b)でパターンのみ加工して、リール状に繋がった状態で(工程c)および(工程d)を行うことで、さらに効率よく表面処理およびめっきを行うことができるため、より好ましい。
(工程e)
(工程e)は、図3(e)に示すとおり、テープキャリア付銅リードフレームに半導体チップ16を搭載する工程である。(工程d)まで作製したテープキャリア付銅リードフレームに、ダイボンド材17を用いて半導体チップ16を接着させる。熱硬化性のダイボンド材17を使用した場合は、さらに加熱硬化することができる。
(工程f)
(工程f)は、図3(f)に示すとおり、銅リードフレーム11と半導体チップ16を電気的に接続する工程である。半導体チップ16の電極と銅リードフレーム11のインナーリード13(銀めっき皮膜15の形成部分)を、ワイヤボンダを用いて金ワイヤ18で電気的に接続する。
(工程g)
(工程g)は、図3(g)に示すとおり、半導体チップ16を封止する工程である。半導体チップ16が搭載されたテープキャリア付銅リードフレームを封止用金型に装填し、トランスファーモールドにて封止材19で封止する。その後、封止材19の後加熱を行う。
(工程h)
(工程h)は、図3(h)に示すとおり、テープキャリア23の剥離及び半導体パッケージを切断する工程である。まずポリイミドテープキャリアを剥離し、必要に応じて露出したインナーリード部及びダイパッド部の裏面に表面処理を行う。表面処理としては、プリフラックス、めっき、はんだプリコート等を行うことができる。めっきとしては、錫、銀、ニッケル、金等を単独または組合わせて行うことが好ましい。その後、複数の半導体パッケージが繋がった状態の銅リードフレーム11から、金型を用いて切断し、本発明の半導体パッケージ10が製造できる。複数の半導体パッケージ10を一体で封止した場合は、ダイサー等を用いて封止材と銅リードフレームを同時に切断すると効率的で好ましい。
従来技術のような有害物質も使用しないことから、環境負荷を低減できる。これによって、信頼性、電気特性、放熱性に優れた半導体パッケージが、安価でかつ低環境負荷で製造できる。
以下に、本発明を実施例に基づいて図面を用いて詳細に説明するが、本発明はこれに限定されるものではない。
(実施例1)
本発明のテープキャリア付半導体実装用導電基材の表面処理を適用して作製した半導体パッケージ(QFN)の信頼性を評価するために、以下のようにして、テープキャリア付半導体実装用導電基材であるポリイミドテープキャリア付銅リードフレーム及び半導体パッケージ10のサンプルを作製した。
(工程a)
銅リードフレーム11の基材となる銅合金条21として、幅34.8mm、長さ25m、厚み150μmのリール状MF202材(三菱電機メテックス株式会社製、商品名)を用意した。(図3(a))
(工程b)
リール状の銅合金条21の両端に、ガイド穴等を形成し、続いてガイド穴を用いて位置決めして、金型によってスタンピングし、図2に示すような幅34.8mm、長さ200mm、厚み150μmの銅リードフレーム11を作製し、ポリイミドテープキャリア23を貼り付けてポリイミドテープキャリア付銅リードフレームを作製した。(図3(b))。
(工程c)
(工程c−1)
(工程b)まで作製したポリイミドテープキャリア付銅リードフレームの露出した表面を、200ml/Lに調整した酸性脱脂液Z−200(ワールドメタル株式会社製、商品名)に液温50℃で浸漬した後、液温50℃の水に浸漬することにより湯洗し、さらに水洗した。次いで、3.6Nの硫酸水溶液に浸漬し、水洗した。
(工程c−2)
次に、ポリイミドテープキャリア付銅リードフレームを下記組成の化学粗化液1に浸漬し(粗化工程)、その後水洗して表面粗さRzが1.4μmの有機皮膜の付いたテープキャリア付き銅リードフレームを作製した。
(化学粗化液1)
75質量%硫酸水溶液 80mL/L
35質量%過酸化水素水 60mL/L
5−アミノ−1H−テトラゾール 2g/L
1,2,3−ベンゾトリアゾール 3g/L
(工程c−3)
皮膜除去工程として、酸性有機皮膜除去液に40℃で浸漬し、さらに水洗した後80℃で30分間乾燥させ、銅リードフレーム表面の有機皮膜を除去した(図3(c))。
(工程d)
銅リードフレーム11の表面にレジストを形成し、インナーリード13の端子部とダイパッド12を露出させて、銀めっき皮膜15を露出部分に施した後、レジストを剥離した(図3(d))。
(工程e)
(工程d)まで作製したポリイミドテープキャリア付き銅リードフレームのダイパッド12表面に、所定のサイズに切断したダイボンドフィルム17であるDF−402(日立化成工業株式会社製、商品名)を120℃、15秒で仮接着した後、ダイボンダを用いて半導体チップ16を150℃、15秒でダイパッド12に接着した。その後、180℃、60分の加熱処理を行い、ダイボンドフィルム17を硬化させた(図3(e))。
(工程f)
半導体チップ16の電極と銅リードフレーム11のインナーリード13(銀めっき皮膜15の形成部分)を、ワイヤボンダを用いて直径25μmの金ワイヤ18で電気的に接続した(図3(f))。
(工程g)
(工程f)まで作製したポリイミドテープキャリア付き銅リードフレームを封止用金型に装填し、トランスファーモールドにて封止材19であるCEL−9240HF10(日立化成工業株式会社製、商品名)を用いて180℃、90秒で封止した。その後、180℃、5時間の加熱処理を行い、封止材19を完全硬化させた(図3(g))。
(工程h)
複数の半導体パッケージが繋がった状態のポリイミドテープキャリア付き銅リードフレームから、ポリイミドフィルムを剥離し、露出したインナーリード部及びダイパッド部の裏面にニッケルめっき、金めっきを順次施した。最後に金型で銅リードフレームを切断して、本発明の半導体パッケージ10を作製した(図3(h))。
(実施例2)
(工程c−2)において、下記組成の化学粗化液2を用いて粗化工程を行い、それ以外は実施例1と同様に行って銅リードの表面粗さRzが0.6μmのポリイミドテープキャリア付き銅リードフレームを作製した。また、実施例1と同様にして半導体パッケージ10を作製した。
(化学粗化液2)
75質量%硫酸水溶液 80mL/L
35質量%過酸化水素水 60mL/L
5−アミノ−1H−テトラゾール 2g/L
(実施例3)
(工程c−2)において、下記組成の化学粗化液3を用いて粗化工程を行い、それ以外は実施例1と同様に行って銅リード表面粗さRzが1.4μmのポリイミドテープキャリア付き銅リードフレームを作製した。また、実施例1と同様にして半導体パッケージ10を作製した。
(化学粗化液3)
75質量%硫酸水溶液 80mL/L
35質量%過酸化水素水 60mL/L
1,2,3−ベンゾトリアゾール 3g/L
(実施例4)
(工程c−2)において、下記組成の化学粗化液4を用いて第1の粗化工程を行い、続いて上記組成の化学粗化液1を用いて第2の粗化工程を行い、それ以外は実施例1と同様に行って銅リード表面粗さRzが1.4μmのポリイミドテープキャリア付き銅リードフレームを作製した。また、実施例1と同様にして半導体パッケージ10を作製した。
(化学粗化液4)
75質量%硫酸水溶液 80mL/L
35質量%過酸化水素水 60mL/L
5−アミノ−1H−テトラゾール 1g/L
1,2,3−ベンゾトリアゾール 2g/L
(実施例5)
(工程c−2)において、下記組成の化学粗化液5を用いて粗化工程を行い、それ以外は実施例1と同様に行って銅リード表面粗さRzが0.5μmのポリイミドテープキャリア付き銅リードフレームを作製した。また、実施例1と同様にして半導体パッケージ10を作製した。
(化学粗化液5)
75質量%硫酸水溶液 80mL/L
35質量%過酸化水素水 60mL/L
5−アミノ−1H−テトラゾール 2g/L
1,2,3−ベンゾトリアゾール 0.5g/L
(実施例6)
(工程c−2)において、下記組成の化学粗化液6を用いて粗化工程を行い、それ以外は実施例1と同様に行って銅リード表面粗さRzが2.1μmのポリイミドテープキャリア付き銅リードフレームを作製した。また、実施例1と同様にして半導体パッケージ10を作製した。
(化学粗化液6)
75質量%硫酸水溶液 80mL/L
35質量%過酸化水素水 60mL/L
5−アミノ−1H−テトラゾール 2g/L
1,2,3−ベンゾトリアゾール 6g/L
(実施例7)
(工程c−2)の水洗後に、(工程c−3)を行わずに80℃で30分間乾燥させ、それ以外は実施例1と同様に行って銅リード表面粗さRzが1.4μmの有機皮膜の付いたポリイミドテープキャリア付き銅リードフレームを作製した。また、実施例1と同様にして半導体パッケージ10を作製した。
(比較例1)
(工程c−2)および(工程c−3)を行わずに、(工程c)は(工程c−1)のみを行い、それ以外は実施例1と同様に行って銅リード表面粗さRzが0.2μmのポリイミドテープキャリア付き銅リードフレームを作製した。また、実施例1と同様にして半導体パッケージ10を作製した。
(比較例2)
(工程c−2)において、リン酸三ナトリウム10g/Lおよび水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/L添加した酸化処理液に85℃で浸漬し、水洗した後、80℃で30分間乾燥を行った。その後(工程c−3)は行わず、それ以外は実施例1と同様に行って銅リード表面粗さRzが0.7μmのポリイミドテープキャリア付き銅リードフレームを作製した。また、実施例1と同様にして半導体パッケージ10を作製した。
(比較例3)
(工程c−2)において、マイクロエッチング剤であるメックエッチボンドCZ8100(メック株式会社製、商品名)に40℃で浸漬し、水洗した後、常温(25℃)にて3.6Nの硫酸水溶液に浸漬し、水洗した後、80℃で30分間乾燥を行った。その後(工程c−3)は行わず、それ以外は実施例1と同様に行って銅リード表面粗さRzが2.1μmのポリイミドテープキャリア付き銅リードフレームを作製した。また、実施例1と同様にして半導体パッケージ10を作製した。
(比較例4)
(工程c−2)において、75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/Lからなる混合液を用いて浸漬し、2分間水洗した後、80℃で30分間乾燥を行った。その後(工程c−3)は行わず、それ以外は実施例1と同様に行って銅リード表面粗さRzが0.4μmのポリイミドテープキャリア付き銅リードフレームを作製した。また、実施例1と同様にして半導体パッケージ10を作製した。
(実施例8)
本発明の表面処理を行った銅リードフレーム11と封止材19との接着性を評価するために、以下の評価サンプルを作製した。
厚み150μmのリール状の銅合金条21であるMF202材(三菱電機メテックス株式会社製、商品名)から、9mm角の被着体30を切り出し、実施例1の(工程c)に示す表面処理を行った。次に被着体30をトランスファーモールド用金型に装填し、実施例1の(工程g)と同様に、図4に示すような、封止材31の接着面積が10mmの接着力測定サンプルを作製した。
(実施例9)
被着体30に対して、実施例2の(工程c)と同じ表面処理を施した以外は、実施例8と同様に接着力測定サンプルを作製した。
(実施例10)
被着体30に対して、実施例3の(工程c)と同じ表面処理を施した以外は、実施例8と同様に接着力測定サンプルを作製した。
(実施例11)
被着体30に対して、実施例4の(工程c)と同じ表面処理を施した以外は、実施例8と同様に接着力測定サンプルを作製した。
(実施例12)
被着体30に対して、実施例5の(工程c)と同じ表面処理を施した以外は、実施例8と同様に接着力測定サンプルを作製した。
(実施例13)
被着体30に対して、実施例6の(工程c)と同じ表面処理を施した以外は、実施例8と同様に接着力測定サンプルを作製した。
(実施例14)
被着体30に対して、実施例7の(工程c)と同じ表面処理を施した以外は、実施例8と同様に接着力測定サンプルを作製した。
(比較例5)
被着体30に対して、比較例1の(工程c)と同じ表面処理を施した以外は、実施例8と同様に接着力測定サンプルを作製した。
(比較例6)
被着体30に対して、比較例2の(工程c)と同じ表面処理を施した以外は、実施例8と同様に接着力測定サンプルを作製した。
(比較例7)
被着体30に対して、比較例3の(工程c)と同じ表面処理を施した以外は、実施例8と同様に接着力測定サンプルを作製した。
(比較例8)
被着体30に対して、比較例4の(工程c)と同じ表面処理を施した以外は、実施例8と同様に接着力測定サンプルを作製した。
[1]半導体パッケージの信頼性評価
実施例1〜7および比較例1〜4で作製した各々22個の半導体パッケージ10のサンプルに対して、85℃、85%RH(相対湿度)の恒温恒湿槽中に168時間放置して吸湿処理を行った後、到達温度260℃、長さ2mのIR(赤外線)リフロー炉に0.5m/分の条件で各サンプルを流して、リフロー試験を行った。その後、各サンプルについて剥離やクラック発生の有無を調べ、発生した場合をNGとした。結果を表1に示す。
また、各々22個の半導体パッケージのサンプルを、−65℃、30分〜150℃、30分の条件で温度サイクル試験を行い、500サイクル目、1000サイクル目、1500サイクル目、2000サイクル目に、各サンプルについて剥離やクラック発生の有無を調べ、発生した場合をNGとした。結果を表1に示す。
さらに、工程中のポリイミドテープキャリアの接着性を評価するために、(工程b)〜(工程g)間でポリイミドテープキャリアの剥離を調べ、発生したものをNGとした。結果を同じく表1に示す。
[2]銅リードフレームの外観評価
実施例1〜7および比較例1〜4で作製した各々20枚の銅リードフレームの外観を目視で検査し、キズおよび処理ムラ発生の有無を調べ、発生した場合をNGとした。結果を表2に示す。また、処理後の各銅リードフレームの表面粗さ(Rz)を表2に示す。
[3]封止材との接着性(シェア強度)評価
実施例8〜14および比較例5〜8で作製した接着力測定サンプルを、図5に示すボンドテスタ BT2400(Dage社製、商品名)を用いてシェア強度を測定した。シェアツール32は被着体30から高さ100μmに固定し、試料台33を測定スピード50μm/秒で水平移動させて初期のシェア強度を測定した。測定は各々5回測定して平均値を求めた。また、各接着力測定サンプルを220℃、20分間熱処理した後、同様にシェア強度を測定した。結果を表3に示す。
[4]ワイヤボンドプル強度の評価
実施例1〜7および比較例1〜4で作製した銅リードフレームに、実施例1の(工程e)(工程f)を行い、半導体チップ16の搭載およびワイヤボンドを行ったサンプルを作製し、ボンドテスタ BT2400(Dage社製、商品名)を用いて、ワイヤボンドプル強度を測定した。結果を表4に示す。
以上の結果から、本発明の実施例では、ポリイミドテープキャリアの接着性、封止材との接着力、ワイヤボンドプル強度、表面のキズ、処理ムラ等の特性に優れたポリイミドテープキャリア付き銅リードフレームを製造することができ、このポリイミドテープキャリア付き銅リードフレームを用いることで、信頼性に優れた半導体パッケージを製造することができた。一方、従来技術を用いた比較例では、上記特性の全てを満足できるポリイミドテープキャリア付き銅リードフレームおよび半導体パッケージを製造することはできなかった。
Figure 2013023766
Figure 2013023766
Figure 2013023766
Figure 2013023766
本発明は、封止材との接着性を向上できる半導体実装用導電基材の表面処理方法を提供するものであり、特に銅または銅合金よりなる放熱板やリードフレーム、およびこれらを用いた半導体パッケージに好適に適用できる。
10・・・半導体パッケージ(QFN)
11・・・半導体実装用導電基材(銅リードフレーム)
12・・・ダイパッド
13・・・インナーリード(外部接続端子)
14・・・アウターリード
15・・・めっき皮膜(銀めっき皮膜)
16・・・半導体チップ
17・・・ダイボンド材(ダイボンドフィルム)
18・・・金ワイヤ
19・・・封止材
20・・・ガイド穴
21・・・銅または銅合金条
22・・・銅リードフレーム表面に形成された粗化形状
23・・・ポリイミドテープキャリア
30・・・被着体
31・・・封止材(シェア強度測定用)
32・・・シェアツール
33・・・試料台
34・・・サンプル固定治具

Claims (10)

  1. テープキャリア付き半導体実装用導電基材に腐食抑制剤を含有する第1の化学粗化液を接触させて半導体実装用導電基材の表面に粗化形状を形成する第1粗化工程を有する、テープキャリア付き半導体実装用導電基材の表面処理方法。
  2. 第1粗化工程の後に、さらに腐食抑制剤を含有する第2の化学粗化液に接触させる第2粗化工程を有する、請求項1に記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
  3. 第1の化学粗化液、又は、第2の化学粗化液が、さらに硫酸、過酸化水素を含有している、請求項1又は2に記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
  4. 腐食抑制剤が、1,2,3−ベンゾトリアゾールを含む少なくとも1種類のアゾール化合物を含有している、請求項1〜3のいずれかに記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
  5. 腐食抑制剤が、さらに5−アミノ−1H−テトラゾールを含有している、請求項1〜4のいずれかに記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
  6. 有機皮膜付きの粗化形状であり、第1粗化工程、又は、第2粗化工程の後に、前記粗化工程で表面に形成される有機皮膜を除去する皮膜除去工程を有する、請求項1〜5のいずれかに記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
  7. 皮膜除去工程が、アルカリ性溶液にテープキャリア付き半導体実装用導電基材を接触させる工程である、請求項6に記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
  8. アルカリ性溶液が、水酸化ナトリウム又は水酸化カリウムから選択されるアルカリ金属化合物と、トリエタノールアミン又はモノエタノールアミンから選択されるエタノールアミンとを含有している、請求項7に記載のテープキャリア付き半導体実装用導電基材の表面処理方法。
  9. 請求項1〜8のいずれかに記載の表面処理方法を用いてなる、テープキャリア付き半導体実装用導電基材。
  10. 請求項9に記載のテープキャリア付き半導体実装用導電基材と半導体チップを接着し、その後封止材にて必要な箇所を封止し、その後テープキャリアを剥離して製造される半導体パッケージ。
JP2011163092A 2011-07-26 2011-07-26 テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ Pending JP2013023766A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011163092A JP2013023766A (ja) 2011-07-26 2011-07-26 テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011163092A JP2013023766A (ja) 2011-07-26 2011-07-26 テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2013023766A true JP2013023766A (ja) 2013-02-04

Family

ID=47782454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011163092A Pending JP2013023766A (ja) 2011-07-26 2011-07-26 テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2013023766A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103966606A (zh) * 2014-05-06 2014-08-06 汕头超声印制板(二厂)有限公司 一种用于印制电路板的减铜蚀刻药水
JP2014151017A (ja) * 2013-02-08 2014-08-25 Toto Ltd トイレ装置
JP2015149370A (ja) * 2014-02-06 2015-08-20 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
JP2018040030A (ja) * 2016-09-06 2018-03-15 日立化成株式会社 銅製部材の表面処理方法及び半導体実装用基板の製造方法
CN112133640A (zh) * 2020-11-24 2020-12-25 宁波康强电子股份有限公司 一种具有粗糙侧壁的引线框架的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
JP2003303919A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法
JP2006019655A (ja) * 2004-07-05 2006-01-19 Hitachi Chem Co Ltd 多層プリント配線板の製造方法、多層プリント配線板及び化学粗化液
JP2006310397A (ja) * 2005-04-26 2006-11-09 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
JP2007016263A (ja) * 2005-07-06 2007-01-25 Kao Corp 銅又は銅合金用洗浄剤組成物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
JP2003303919A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法
JP2006019655A (ja) * 2004-07-05 2006-01-19 Hitachi Chem Co Ltd 多層プリント配線板の製造方法、多層プリント配線板及び化学粗化液
JP2006310397A (ja) * 2005-04-26 2006-11-09 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
JP2007016263A (ja) * 2005-07-06 2007-01-25 Kao Corp 銅又は銅合金用洗浄剤組成物

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014151017A (ja) * 2013-02-08 2014-08-25 Toto Ltd トイレ装置
JP2015149370A (ja) * 2014-02-06 2015-08-20 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
CN103966606A (zh) * 2014-05-06 2014-08-06 汕头超声印制板(二厂)有限公司 一种用于印制电路板的减铜蚀刻药水
CN103966606B (zh) * 2014-05-06 2016-04-06 汕头超声印制板(二厂)有限公司 一种用于印制电路板的减铜蚀刻药水
JP2018040030A (ja) * 2016-09-06 2018-03-15 日立化成株式会社 銅製部材の表面処理方法及び半導体実装用基板の製造方法
CN112133640A (zh) * 2020-11-24 2020-12-25 宁波康强电子股份有限公司 一种具有粗糙侧壁的引线框架的制备方法

Similar Documents

Publication Publication Date Title
EP1480270B1 (en) Packaging component and semiconductor package
CN106575646B (zh) 引线框及其制造方法
US8819930B2 (en) Method for improving the adhesion between silver surfaces and resin materials
JP2013023766A (ja) テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ
JP5692108B2 (ja) 半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなる導電基材および半導体パッケージ
JP5621799B2 (ja) 銅表面の処理方法
JP5571364B2 (ja) 半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなる導電基材および半導体パッケージ
JP4125668B2 (ja) 半導体装置の製造方法
KR101208082B1 (ko) 반도체 공정용 점착테이프 및 이를 이용한 반도체 장치의 제조방법
JP6870245B2 (ja) 銅製部材の表面処理方法及び半導体実装用基板の製造方法
CN112530896A (zh) 一种用于半导体封装的引线框架及其制备方法
US8604612B2 (en) Chip attach adhesive to facilitate embedded chip build up and related systems and methods
US10867895B2 (en) Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same
US20130045391A1 (en) Tarnish Inhibiting Composition for Metal Leadframes
JP2009099871A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
JP2017210639A (ja) 銅製部材の表面処理方法及び半導体実装用基板の製造方法
KR101375192B1 (ko) 리드 프레임의 에폭시 블리드 아웃 방지 방법
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP2011071566A (ja) パッケージ部品及び半導体パッケージ
JPH05152362A (ja) 半導体装置の製法
JP2008199063A (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP3644181B2 (ja) Tab用接着剤付きテープおよび半導体接続基板並びに半導体装置
JP2005142208A (ja) 半導体装置製造用接着シート
JP3503392B2 (ja) Tab用接着剤付きテープおよび半導体接続基板並びに半導体装置
KR20110019006A (ko) 전자부품용 접착테이프 조성물

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150723