JP2015149370A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015149370A
JP2015149370A JP2014020899A JP2014020899A JP2015149370A JP 2015149370 A JP2015149370 A JP 2015149370A JP 2014020899 A JP2014020899 A JP 2014020899A JP 2014020899 A JP2014020899 A JP 2014020899A JP 2015149370 A JP2015149370 A JP 2015149370A
Authority
JP
Japan
Prior art keywords
lead frame
layer
semiconductor device
copper
copper oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014020899A
Other languages
English (en)
Inventor
琳琳 張
Linlin Zhang
琳琳 張
南谷 林太郎
Rintaro Minamitani
林太郎 南谷
石塚 典男
Norio Ishizuka
典男 石塚
徳安 昇
Noboru Tokuyasu
昇 徳安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2014020899A priority Critical patent/JP2015149370A/ja
Publication of JP2015149370A publication Critical patent/JP2015149370A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】金属部材と封止樹脂との密着性に優れた信頼性の高い半導体装置を提供する。【解決手段】リードフレーム12とリードフレーム12上に設けられる半導体素子13とリードフレーム12と半導体素子13とを一体に封止する封止樹脂18とを備え、リードフレーム12の外部接続部11を封止樹脂18から突出する構成とし、銅合金からなるリードフレーム12とリードフレーム12を熱処理することにより設けられる銅酸化膜とを有する。前記銅酸化膜は、前記リードフレーム12上に形成され、リードフレーム12側から順に、主成分である酸化銅(I)(Cu2O)から形成する第一層12aと、前記第一層12a上に形成され、主成分である酸化銅(II)(CuO)から形成する第二層12bと、を有し、前記銅酸化膜における酸化銅(I)(Cu2O)層12aの膜厚と前記銅酸化膜における酸化銅(II)(CuO)層12bの膜厚の比が13.5以下である。【選択図】図2

Description

本発明は、半導体素子を樹脂で封止して形成される半導体装置及びその製造方法に関する。
半導体装置は、半導体デバイスを樹脂で封止して電気的な絶縁を確保するものである。従来から、リードフレームのような金属体に半導体デバイスなどの電子素子を電気的に接続した実装体を、封止樹脂で封止したものが利用されている。リードフレームのような金属体としては従来、42wt%Fe-Niや、29wt%Ni-17wt%Co-FeなどのFe-Ni系合金が多く用いられてきた。このようなFe系のリードフレームは、合金成分として高価なNiやCo等を使用しているためにコストが高くなってしまうという問題点がある。
そこで比較的安価で、熱伝導性、電気伝導性に優れた性質を有する銅合金がリードフレームとして用いられつつある。このようなリードフレーム材料としては例えば、Cu-Sn系、Cu-Sn-Ni-Si系、Cu-Fe-P系、Cu-Sn-Ni-Si-Zn系等をあげることができる。
ところが、このような銅合金からなるリードフレームを用いて樹脂封止型半導体装置を構成しようとすると、リードフレームのような金属体に半導体をワイヤボンディングするにあたり、半導体チップをダイペーストで固定するダイボンディング、半導体素子とリードフレームのワイヤボンディングの工程で、最高温度180〜400℃の熱履歴を経る。この工程は、大気中で行なわれるため、リードフレームの銅や銅合金が露出している部分は大気中で酸化を受け、表面に銅酸化物層が生成する。
銅合金製のリードフレームと封止樹脂が銅酸化物層を介して、樹脂封止する場合、銅酸化物層の主成分である酸化銅(I)(Cu2O)層と酸化銅(II)(CuO)層の機械的性質は極端に異なるため、前記の熱履歴において酸化物層が厚くなると、酸化銅(I)(Cu2O)層と酸化銅(II)(CuO)層の厚さバランスが悪くなり、酸化膜内部で破壊し、剥離が生じる。このような剥離部では、環境中の水分などの侵入が起こったり、動作環境における温度差等により、その部分を起点としたパッケージクラックが生じたりして電子部品の欠陥となり、半導体装置内の半導体素子の耐湿性、耐候性、耐腐食性などに悪影響を及ぼし、半導体装置の信頼性が大きく低下してしまう。以上のことで、このような異種材料を組み合わせて用いる時には、材料間の密着性が非常に重要である。
上記したような問題点を解決する方法も鋭意検討されている。一例を示すと、図10(a)に示すように、封止樹脂とリードフレームとの密着性を増すように、一般に基材の表面に黒化処理と呼ばれている酸化銅(II)(CuO)の針状結晶層を形成している。Cuで形成されたリードフレーム21の表面に、アルカリ浴でリードフレーム21を浸漬処理することにより、表面に針状結晶を有する黒化処理層22を形成する。次に、図10(b)に示すように、リードフレーム21がチップを含めて樹脂で封止され、封止樹脂層25がリードフレーム21の黒化処理層22の上に形成される。この後、樹脂のキュア、リード整形等を経て、チップパッケージとして完成する。しかし、この樹脂をキュアする際、図10(c)に示されるように、酸化銅(II)(CuO)で形成された黒化処理層22とCuで形成されたリードフレーム21とが反応し、黒化処理層22側に還元反応による酸化銅(I)(Cu2O)層26が形成され、リードフレーム21側に酸化反応による酸化銅(I)(Cu2O)層27が形成される。還元反応により生成された酸化銅(I)(Cu2O)層26は、酸化反応による酸化銅(I)(Cu2O)層27より膜が緻密でなくもろいので、封止樹脂25とリードフレーム21との密着性が著しく低下する。
この問題を解決するために、図11(b)に示すように、高温が加わってもリードフレームと封止樹脂の間の密着性が低下しないようにするため、リードフレーム基材と黒化処理層、すなわち、酸化銅(II)(CuO)層との間に酸化銅(I)(Cu2O)層を介在させる方法が提案されている(特許文献1)。すなわち、図示のリードフレーム3は、銅又は銅合金からなり、その上に順に、酸化銅(I)(Cu2O)層4、酸化銅(II)(CuO)層2 、そして封止樹脂層5を有している。酸化銅(I)(Cu2O)層4は、リードフレーム3をアルカリ浴に浸漬する黒化処理によって酸化銅(II)(CuO)層2を形成した後、リードフレーム3を酸化性雰囲気中で高温に加熱することによって形成することができる。リードフレームの基材と黒化処理層との間に該基材の表面を酸化させた酸化銅(I)(Cu2O)層を形成することにより、後の樹脂封止後の製造工程および実装工程で加熱されても、リードフレームのCuと黒化処理層(CuO)との間に、還元反応による酸化銅(II)(CuO)層の発生を防ぐことができる。これは、酸素が供給されない状態で熱が加わった際に酸化・還元反応を起こすCuとCuOの組み合わせに対し、リードフレームの基材(Cu)と酸化銅(I)(Cu2O)層及び酸化銅(I)(Cu2O)層と黒化処理層(CuO)のそれぞれの組み合わせでは、酸素が供給されない状態で熱が加わっても、酸化・還元反応が起きないものと考えられる。
特開2001−210776号公報
しかしながら、これらの従来の方法は、依然として改良の余地を残している。例えば、特許文献1のアルカリ浴でリードフレームを浸漬処理することにより、表面に針状結晶を有する黒化処理層を形成する方法では、得られる黒色酸化膜が厚くなりすぎという不都合がある。黒色酸化膜が厚すぎになると、黒色酸化膜とその下に酸化による形成した酸化銅(I)(Cu2O)層の膜厚バランスを崩れて、これらの二層の間に剥離を生じる可能性がある。また、リードフレーム基材と酸化銅(II)(CuO)層との間に酸化銅(I)(Cu2O)層を介在させる方法では、製造工程が複雑であり、製造の完了までにかなりの長時間が必要である。
本発明の目的は、複雑かつ長時間な処理工程を必要とすることなく、銅合金製リードフレームと封止樹脂との密着性に優れた信頼性の高い半導体装置及びその製造方法を提供することにある。
上記目的を達成するために、本発明の半導体装置は、外部接続部を有し、銅合金からなるリードフレームと、熱処理により前記リードフレーム表面上に形成された銅酸化物膜と、前記リードフレーム上に設けられ、前記外部接続部と電気的に接続される半導体素子と、前記リードフレームと前記半導体素子とを一体に封止する樹脂と、を備え、前記リードフレームの外部接続部が前記樹脂から露出している半導体装置において、前記銅酸化膜は、前記リードフレーム側に形成され、酸化銅(I)を主成分とする第一層と、前記第一層上に形成され、酸化銅(II)を主成分とする第二層と、を有し、前記第一層の膜厚と前記第二層の膜圧の割合が13.5以下であることを特徴とする。
本発明によれば、複雑かつ長時間な処理工程を必要とすることなく、銅合金製リードフレームと封止樹脂との密着性に優れた信頼性の高い半導体装置及びその製造方法を提供することができる。
本発明の半導体装置の概略図とA-A'断面図である。 図1に示すリードフレームの一部の拡大図である。 リードフレームと封止樹脂との接合強度の測定手法を模式的に示す図。 本発明における半導体装置の製造工程を示すフロー図である。 カソード還元法で測定した銅酸化物層の構成である酸化銅(I)(Cu2O)と層酸化銅(II)(CuO)層の膜厚比と、銅合金板と封止樹脂とを剥離に要するせん断応力との関係図である。 樹脂封止前の酸化時間と、銅合金板と封止樹脂とを剥離に要するせん断応力との関係を、加熱温度を変化させて測定した結果を示す図である。 濃化層の生成によるチップパッケージ破壊のモデル図である。 リードフレーム表面粗化処理後の表面状態を示す図である。 樹脂封止前の酸化時間と、粗化処理した銅合金板と封止樹脂とを剥離に要するせん断応力との関係を、樹脂封止前の加熱温度250℃にて測定した結果を示す図である。 従来技術を説明する図である。 特許文献1における技術を説明する図である。
本発明の実施形態1を、図1から図7を用いて説明する。
図1は、本発明の半導体装置の概略図とA−A'断面図である。図1に示すように、半導体装置1は、半導体素子13と、リードフレーム12と、ボンディングワイヤ16とを封止樹脂18により一体成形することにより構成される。半導体素子13は、リードフレーム12の上に接合部材17により接着されている。接合部材17は、たとえばエポキシを主成分とする絶縁性ダイアタッチフィルムや導電性を有するAgペーストなどが用いられる。
リードフレーム12は、半導体素子13と外部とを電気的に接続する外部接続部11を有し、外部接続部11の一端側が樹脂18から露出している。外部接続部11の他端側は樹脂18で封止されていて、半導体素子13とワイヤボンディング16を介して電気的に接続されている。リードフレーム12は金属部材である銅合金から形成される。銅合金としては、Cu−Fe−P系銅合金や、Cu-Zn-Cr-Sn系銅合金などが挙げられる。本発明の半導体装置においては、Fe : 2.1〜2.6wt%、Zn : 0.05〜0.2wt%、P : 0.015〜0.15wt%を含有し、残部がCu及び不可避的不純物からなるCu-Fe-P系銅合金を採用しているが、これに限られるものではない。
図2は図1に示すリードフレーム12の一部の拡大断面図である。リードフレーム12上には、熱処理により銅酸化膜が形成され、この銅酸化膜を介してリードフレーム12が樹脂18に封止される。銅酸化膜は、酸化銅(I)(Cu2O)を主成分とし、リードフレーム側に形成される酸化銅(I)層12aと、酸化銅(II)(CuO)を主成分とし、樹脂18側に形成される酸化銅(II)層12bを有している。酸化銅(I)層12aの膜厚と酸化銅(II)層12bとの膜厚比は13.5以下に構成されている。図5に示すとおり、膜厚比を13.5以下に制御すれば、未酸化状態の銅合金板と封止樹脂とのせん断応力よりも高いせん断応力を得られ、銅合金製リードフレームと封止樹脂との密着強度を向上させることができる。
図4は本発明の実施形態における半導体装置の製造工程を示すフロー図である。
リードフレーム成形工程では、本発明による半導体装置に用いるリードフレーム12は、従来のリードフレームと同様に、基材としての銅合金板を加工してパターン化することにより形成する。銅合金板のパターン化は、従来と同様にサタンピングやエッチングなどの周知の技術により行われる。
半導体素子搭載工程では、リードフレーム12上に半導体素子13を接合剤17により搭載されている。接合剤17は、たとえばエポキシを主成分とする絶縁性ダイアタッチフィルム或いは、必要に応じて導電性を有するAgペーストを用いても良い。ダイアタッチフィルムなどの接合剤を介して貼り付ける場合は、銅合金製リードフレームを熱酸化させないため、非酸化雰囲気中で、前記接合剤を硬化させることが望ましい。
従来の半導体装置の製造プロセスでは、大気中で数十分をわたし、接合剤を硬化させる。そのとき、リードフレーム12にかかる熱的負荷では、容易に数百ナノメートルの銅酸化物層を生成する。また、この際、銅合金中の微量の添加元素が銅酸化物層とリードフレーム基材との境界付近に析出し、濃化する現象も生じる。このように添加元素が濃化した部分は比較的脆い性質を有する。すなわち、銅合金製のリードフレーム12を長時間熱酸化すると、表面の酸化銅層と内部の基材との間に脆弱な層が形成される。その部分を起点としたパッケージクラックが生じたりして電子部品の欠陥となった。図7はその破壊モデルを示す図である。本発明はその脆弱な濃化層を生成するような熱的な負荷をかけないように、半導体装置の製造プロセスにおける熱的負荷を出来る限り小さくし、非酸化雰囲気中で、前記接合剤を硬化させることにした。
次に、ワイヤボンディング(配線)工程へ進み、半導体素子13とリードフレーム12をボンディングワイヤ16で接続する。ボンディングワイヤ16の接続方法として金や銅のボールボンディング、アルミのスティッチボンディングなど公知のワイヤボンディング工程が利用できる。このようにして、半導体素子13及びリードフレーム12が電気的に接合され、実装体が得られる。ワイヤボンディング工程においてリードフレーム12は酸素雰囲気下で加熱される。この際、リードフレーム12が熱酸化されて銅酸化物層が形成される。図6に示すように、加熱温度を250℃とし、加熱時間を2.5分以上とすることで、未酸化状態における封止樹脂との密着強度以上の密着強度を得ることができる。
封止工程では、トランスファモールドなどのモールド工法によって、リードフレーム12の一部を残して、実装体を封止樹脂18で覆い、キュア工程で封止樹脂18を硬化して半導体装置1を得る。リードフレームの外部接続部11の一端は、封止樹脂18の外部に突出しており、外部コネクタターミナルと接続することができる。このように、半導体装置1は、封止樹脂18からリードフレームの外部接続部11の一部が突出している構成であり、リードフレーム12と封止樹脂18との密着性が半導体装置1の信頼性を大きく左右する。また、本発明の半導体装置を構成する封止樹脂18としては、半導体素子の主要な構成材料であるシリコンの線膨張係数に近づき、両者をダイアタッチ工程で張り合わせたのち室温まで冷却するとき、熱応力による反りを低減させるため、エポキシ系の熱硬化型樹脂にシリカ系のフィラーを90wt%程度混合したものを用いている。この封止樹脂の線膨張率は約0.7×10-5/℃、曲げ弾性率は約26.5GPa、曲げ強度は約180MPaである。
ワイヤボンディングを行う時にリードフレームにかかる熱的負荷とこの熱酸化によりリードフレーム上に形成された酸化物層との関係について説明する。上記したリードフレームと封止樹脂との接着強度を調べるため、次のような単純化した試験を行った。まず、試験用サンプルについて、図3に示すように、板厚100mm、サイズ20×110mmの本実施例と同じ組成の銅合金板20をホットプレート上に置き、大気中で異なる時間(1〜5分)と温度(200〜250℃)にわたって加熱し、異なる厚さの銅酸化物層20aを形成させる。次に、モールド法で、銅合金板20上に柱状の封止樹脂23を接着する。成型条件については、モールドプレス金型温度は175℃、注入圧力は7.8MPa、注入時間は9.7秒とする。モールド金型内で80秒キュアした後、さらに175℃オーブン中で6時間キュアするにより、試験用サンプル29を得られた。そして、得られたサンプル29の銅酸化物層20aと封止樹脂23の接着強度を測定するため、銅合金板20上にモールドされた柱状封止樹脂23を矢印方向にヘッド24により剥離して、剥離に要する強度を測定した。銅合金板20の表面に形成した酸化物層20aの定性、定量はカソード還元法を用いる。酸化物層20aが電気化学的に100%の電流効率で還元されるならば、酸化物層厚さを直接定電流クーロメトリー法で決定できる。例えば、本実施例では、表面に酸化銅(I)(Cu2O)、酸化銅(II)(CuO)の2種類銅酸化物層を存在する場合、時間―電極電位曲線は階段状の形態となり、その相当する電極電位の経過時間によって、酸化物種の存在量を知ることができる。
図5はカソード還元法で測定した銅酸化物層の構成である酸化銅(I)(Cu2O)と層酸化銅(II)(CuO)層の膜厚比と、銅合金板と封止樹脂とを剥離に要するせん断応力との関係図である。上記した方法で、未酸化銅合金板20と柱状封止樹脂23とのせん断応力を測定した結果、約6.4MPaである。これに比べ、酸化銅(I)(Cu2O)層の膜厚と酸化銅(II)(CuO)層の膜厚との膜厚比を13.5以下に制御すれば、未酸化状態でのせん断応力6.4MPaを超え、銅合金製リードフレームと封止樹脂との密着強度がより高い半導体装置を得ることが分かる。
図6はホットプレート上にリードフレームを加熱したときの加熱時間と、形成される酸化物層の構成である酸化銅(I)(Cu2O)層と酸化銅(II)(CuO)層の膜厚比との関係を、加熱温度を変化させて測定した結果を示す図である。未酸化銅合金板と封止樹脂との密着強度以上にするには、3分間の加熱にする場合、加熱温度を約250℃にすればよいことが分かる。従って、図6に例示した関係に基づいたワイヤボンディング工程の条件を設定することにより、リードフレームの基材上に形成される酸化物層の構成である酸化銅(I)(Cu2O)層と酸化銅(II)(CuO)層の膜厚比を制御することができる。
本発明の実施形態2を、図8と図9を用いて説明する。なお、実施形態1と同じ構成については説明を省略する。
図8はレーザ変位計を用い、粗化処理後のリードフレーム表面凹凸状態を示す図である。リードフレーム成形工程にて、銅合金板をパターン化してリードフレームの形状に加工する前に、リードフレームと封止樹脂との密着性を更に向上させるため、リードフレームに化学エッチング等を用いて粗面化処理を施し、リードフレームの表面に凹凸を形成する表面粗化処理を行う。封止樹脂が接触する領域に凹凸が形成されているため、アンカ効果と銅酸化物層との相乗効果により、封止樹脂とリードフレームとの密着性を更に向上させることができる。一例としては、JIS B0601法に準じた表面粗さ測定における中心線平均粗さRaが0.46μm、最大高さRmaxが4.81μmである銅合金板を用いて、樹脂封止前の酸化時間と、銅合金板と封止樹脂とを剥離に要するせん断応力との関係を、樹脂封止前の加熱温度250℃にて測定した結果を図9に示す。リードフレームを粗化処理した場合、封止樹脂との密着強度が約1.5倍向上する。表面粗化処理なしの場合と同じように、ある程度の酸化物層を付くと、密着強度が上がる傾向がみられる。未酸化状態の粗化処理銅合金板と封止樹脂との密着強度以上にするには、加熱温度250℃にする場合、加熱時間を約3分にすればよいことが分かる。
本発明の実施形態3について説明する。なお、実施形態1と同じ構成については説明を省略する。
本発明の実施形態3では、リードフレームの外部接続部11の一端側、すなわち半導体装置1の外部との接続領域に部分的にNi-Snメッキが施されており、このメッキ部以外に熱処理により銅酸化物層が形成される構成としている。本発明の実施形態3は、銅合金板をパターン化してリードフレーム12の形状に加工した後にリードフレーム12に部分的にNi−Snをメッキするメッキ工程を行い、メッキ工程後に半導体素子搭載構成、ワイヤボンディング工程、封止樹脂工程を行うことで達成することができる。実施形態3によれば、リードフレームの外部接続部11の外部接続領域に部分的にNi-Snメッキされているため、樹脂18とリードフレーム12との接続信頼性の向上しつつ、更に半導体装置1と外部との接続信頼性を向上することができる。
1・・半導体装置
2・・黒化処理層(酸化銅(II);CuO)
3・・リードフレーム(Cu)
4・・酸化銅(I)(Cu2O)層
5・・封止樹脂
11・・リードフレームの外部接続部
12・・リードフレーム(Cu合金)
12a・・酸化銅(I)層
12b・・酸化銅(II)層
13・・半導体素子
14・・濃化層(MxOy)
15・・酸化銅(II)(CuO)層の剥がれ
16・・ボンディングワイヤ
17・・接合剤
18・・封止樹脂
19・・ワイヤ接続部
20・・銅合金板
20a・・銅酸化物層
21・・リードフレーム(Cu)
22・・黒化処理層(酸化銅(II);CuO)
23・・柱状封止樹脂
24・・ヘッド
25・・封止樹脂
26・・還元による酸化銅(I)(Cu2O)層
27・・酸化による酸化銅(II)(CuO)層
28・・酸化銅(I)(Cu2O)層の剥がれ
29・・試験用サンプル

Claims (7)

  1. 外部接続部を有し、銅合金からなるリードフレームと、
    熱処理により前記リードフレーム表面上に形成された銅酸化物膜と、
    前記リードフレーム上に設けられ、前記外部接続部と電気的に接続される半導体素子と、
    前記リードフレームと前記半導体素子とを一体に封止する樹脂と、を備え、
    前記外部接続部の一端が前記樹脂から露出している半導体装置において、
    前記銅酸化膜は、前記リードフレーム側に形成され、酸化銅(I)を主成分とする第一層と、前記第一層上に形成され、酸化銅(II)を主成分とする第二層と、を有し、
    前記第一層の膜厚h1と前記第二層の膜厚h2との膜厚比h1/h2が13.5以下であることを特徴とする半導体装置。
  2. 前記リードフレームの外部接続部を部分的にメッキしたことを特徴とする請求項1に記載の半導体装置。
  3. 前記リードフレームは表面に粗化部を有することを特徴とする請求項1に記載の半導体装置。
  4. 銅合金板を加工しパターン化するリードフレーム形成工程と、
    前記リードフレーム形成ステップで形成したリードフレーム上に半導体素子を搭載する半導体素子搭載工程と、
    前記リードフレームと前記半導体素子とをワイヤボンディングにより電気的に接続するワイヤボンディング工程と、
    ワイヤボンディング部や前記半導体素子を樹脂封止するモールド工程と、を備える半導体装置の製造方法において、
    前記ワイヤボンディング工程の熱処理条件が、加熱温度250度以上、保持時間2.5分以上であることを特徴とする半導体装置の製造方法。
  5. 前記半導体素子搭載工程は、非酸化雰囲気中で接合剤を硬化させる工程を備えることを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記リードフレーム形成工程は、前記リードフレームの表面を粗化する表面粗化工程を備えることを特徴とする請求項4に記載の半導体装置の製造方法。
  7. 前記リードフレーム形成工程は、前記リードフレームが前記封止樹脂から露出する部分を部分的にメッキするメッキ工程を備えることを特徴とする請求項4に記載の半導体装置の製造方法。
JP2014020899A 2014-02-06 2014-02-06 半導体装置及びその製造方法 Pending JP2015149370A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014020899A JP2015149370A (ja) 2014-02-06 2014-02-06 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014020899A JP2015149370A (ja) 2014-02-06 2014-02-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015149370A true JP2015149370A (ja) 2015-08-20

Family

ID=53892526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014020899A Pending JP2015149370A (ja) 2014-02-06 2014-02-06 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2015149370A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111092065A (zh) * 2018-10-24 2020-05-01 株式会社三井高科技 引线框架及引线框架封装体
US10937720B2 (en) 2018-03-29 2021-03-02 Infineon Technologies Austria Ag Semiconductor device with copper structure
JP2021068852A (ja) * 2019-10-28 2021-04-30 トヨタ自動車株式会社 半導体装置
US20220208659A1 (en) * 2020-12-31 2022-06-30 Texas Instruments Incorporated Roughened conductive components

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152264A (ja) * 1988-12-05 1990-06-12 Kobe Steel Ltd 半導体装置用リードフレーム
JPH05343446A (ja) * 1992-06-11 1993-12-24 Toshiba Corp 半導体装置の製造方法
JPH09172124A (ja) * 1995-12-18 1997-06-30 Kobe Steel Ltd はんだダイボンディング用ニッケルめっき銅合金リードフレーム
JPH10199905A (ja) * 1997-01-14 1998-07-31 Nippon Motorola Ltd チップ支持板の粗面化方法
JPH10284666A (ja) * 1997-04-01 1998-10-23 Furukawa Electric Co Ltd:The 電子部品機器
JPH11121673A (ja) * 1997-10-09 1999-04-30 Toppan Printing Co Ltd リードフレーム
JPH11243171A (ja) * 1998-02-24 1999-09-07 Nippon Mining & Metals Co Ltd リードフレーム用銅合金
JP2001210776A (ja) * 2000-01-24 2001-08-03 Fujitsu Ltd 半導体装置とその製造方法及びリードフレームとその製造方法
JP2006196920A (ja) * 2003-04-16 2006-07-27 Shinko Electric Ind Co Ltd 導体基材、半導体装置及びそれらの製造方法
JP2007027645A (ja) * 2005-07-21 2007-02-01 Renesas Technology Corp 半導体装置
WO2010087407A1 (ja) * 2009-01-28 2010-08-05 日立金属株式会社 半導体装置及び電源回路
JP2013023766A (ja) * 2011-07-26 2013-02-04 Hitachi Chemical Co Ltd テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152264A (ja) * 1988-12-05 1990-06-12 Kobe Steel Ltd 半導体装置用リードフレーム
JPH05343446A (ja) * 1992-06-11 1993-12-24 Toshiba Corp 半導体装置の製造方法
JPH09172124A (ja) * 1995-12-18 1997-06-30 Kobe Steel Ltd はんだダイボンディング用ニッケルめっき銅合金リードフレーム
JPH10199905A (ja) * 1997-01-14 1998-07-31 Nippon Motorola Ltd チップ支持板の粗面化方法
JPH10284666A (ja) * 1997-04-01 1998-10-23 Furukawa Electric Co Ltd:The 電子部品機器
JPH11121673A (ja) * 1997-10-09 1999-04-30 Toppan Printing Co Ltd リードフレーム
JPH11243171A (ja) * 1998-02-24 1999-09-07 Nippon Mining & Metals Co Ltd リードフレーム用銅合金
JP2001210776A (ja) * 2000-01-24 2001-08-03 Fujitsu Ltd 半導体装置とその製造方法及びリードフレームとその製造方法
JP2006196920A (ja) * 2003-04-16 2006-07-27 Shinko Electric Ind Co Ltd 導体基材、半導体装置及びそれらの製造方法
JP2007027645A (ja) * 2005-07-21 2007-02-01 Renesas Technology Corp 半導体装置
WO2010087407A1 (ja) * 2009-01-28 2010-08-05 日立金属株式会社 半導体装置及び電源回路
JP2013023766A (ja) * 2011-07-26 2013-02-04 Hitachi Chemical Co Ltd テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937720B2 (en) 2018-03-29 2021-03-02 Infineon Technologies Austria Ag Semiconductor device with copper structure
DE102018107563B4 (de) 2018-03-29 2022-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit kupferstruktur und verfahren zur herstellung einer halbleitervorrichung
CN111092065A (zh) * 2018-10-24 2020-05-01 株式会社三井高科技 引线框架及引线框架封装体
JP2021068852A (ja) * 2019-10-28 2021-04-30 トヨタ自動車株式会社 半導体装置
JP7163896B2 (ja) 2019-10-28 2022-11-01 トヨタ自動車株式会社 半導体装置
US20220208659A1 (en) * 2020-12-31 2022-06-30 Texas Instruments Incorporated Roughened conductive components
US11715678B2 (en) * 2020-12-31 2023-08-01 Texas Instruments Incorporated Roughened conductive components

Similar Documents

Publication Publication Date Title
JP5975911B2 (ja) 半導体装置
JP4319591B2 (ja) 半導体パワーモジュール
KR100819800B1 (ko) 반도체 패키지용 리드 프레임
US8581379B2 (en) Lead frame and semiconductor device
JP5602077B2 (ja) 半導体装置
JP2015149370A (ja) 半導体装置及びその製造方法
WO2015114987A1 (ja) パワーモジュール用基板とその製造方法とそのパワーモジュール用基板を用いたパワーモジュール
JP7083256B2 (ja) 半導体モジュール及びその製造方法
JP2018056451A (ja) 半導体装置
CN107210233B (zh) 半导体器件及其制造方法
US9184115B2 (en) Semiconductor device and method for manufacturing same
JP2008187045A (ja) 半導体装置用リードフレームとその製造方法、半導体装置
US20020113322A1 (en) Semiconductor device and method to produce the same
JP2010206034A (ja) 光半導体装置用リードフレーム,光半導体装置用パッケージ,光半導体装置,光半導体装置用リードフレームの製造方法,光半導体装置用パッケージの製造方法および光半導体装置の製造方法
JPS6243343B2 (ja)
JP6780398B2 (ja) 樹脂封止パワーモジュールの製造方法
JP2015144199A (ja) 半導体装置
JP5545234B2 (ja) 半導体装置およびその製造方法
JP2012191057A (ja) 電力用半導体装置
JP2001210776A (ja) 半導体装置とその製造方法及びリードフレームとその製造方法
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JP7297148B2 (ja) 金属接合体、半導体装置、導波管及び被接合部材の接合方法
US11631627B2 (en) Method of manufacturing semiconductor having double-sided substrate
US20230282601A1 (en) Semiconductor joining, semiconductor device
JP2017119740A (ja) 金属部材と樹脂部材との接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171010