JP7343084B2 - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP7343084B2 JP7343084B2 JP2023541129A JP2023541129A JP7343084B2 JP 7343084 B2 JP7343084 B2 JP 7343084B2 JP 2023541129 A JP2023541129 A JP 2023541129A JP 2023541129 A JP2023541129 A JP 2023541129A JP 7343084 B2 JP7343084 B2 JP 7343084B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- die pad
- lead frame
- rough
- rough surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 133
- 239000004065 semiconductor Substances 0.000 claims description 369
- 229910052751 metal Inorganic materials 0.000 claims description 337
- 239000002184 metal Substances 0.000 claims description 337
- 238000007747 plating Methods 0.000 claims description 251
- 239000000758 substrate Substances 0.000 claims description 198
- 238000000034 method Methods 0.000 claims description 108
- 238000007789 sealing Methods 0.000 claims description 102
- 238000007788 roughening Methods 0.000 claims description 29
- 238000012545 processing Methods 0.000 claims description 16
- 239000003513 alkali Substances 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 364
- 229920005989 resin Polymers 0.000 description 105
- 239000011347 resin Substances 0.000 description 105
- 238000005530 etching Methods 0.000 description 71
- 238000010586 diagram Methods 0.000 description 36
- 239000010949 copper Substances 0.000 description 32
- 239000000243 solution Substances 0.000 description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 30
- 229910052802 copper Inorganic materials 0.000 description 30
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 26
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 26
- 239000000853 adhesive Substances 0.000 description 26
- 230000001070 adhesive effect Effects 0.000 description 26
- 229910052709 silver Inorganic materials 0.000 description 26
- 239000004332 silver Substances 0.000 description 26
- 230000002093 peripheral effect Effects 0.000 description 21
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 18
- 239000003822 epoxy resin Substances 0.000 description 17
- 229920000647 polyepoxide Polymers 0.000 description 17
- 229910000881 Cu alloy Inorganic materials 0.000 description 15
- 239000011247 coating layer Substances 0.000 description 15
- 238000009713 electroplating Methods 0.000 description 15
- 230000007774 longterm Effects 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 230000000149 penetrating effect Effects 0.000 description 14
- 239000007788 liquid Substances 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- 239000011241 protective layer Substances 0.000 description 11
- 229920001971 elastomer Polymers 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 238000012856 packing Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000000465 moulding Methods 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 8
- 239000002585 base Substances 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 239000012756 surface treatment agent Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000000691 measurement method Methods 0.000 description 6
- 229920005992 thermoplastic resin Polymers 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 229910001316 Ag alloy Inorganic materials 0.000 description 5
- 229910001020 Au alloy Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- NNFCIKHAZHQZJG-UHFFFAOYSA-N potassium cyanide Chemical compound [K+].N#[C-] NNFCIKHAZHQZJG-UHFFFAOYSA-N 0.000 description 5
- LFAGQMCIGQNPJG-UHFFFAOYSA-N silver cyanide Chemical compound [Ag+].N#[C-] LFAGQMCIGQNPJG-UHFFFAOYSA-N 0.000 description 5
- 229940098221 silver cyanide Drugs 0.000 description 5
- 239000003353 gold alloy Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910000640 Fe alloy Inorganic materials 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000005096 rolling process Methods 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- DJQYKWDYUQPOOE-OGRLCSSISA-N (2s,3s)-2-[4-[(1s)-1-amino-3-methylbutyl]triazol-1-yl]-1-[4-[4-[4-[(2s,3s)-2-[4-[(1s)-1-amino-3-methylbutyl]triazol-1-yl]-3-methylpentanoyl]piperazin-1-yl]-6-[2-[2-(2-prop-2-ynoxyethoxy)ethoxy]ethylamino]-1,3,5-triazin-2-yl]piperazin-1-yl]-3-methylpentan- Chemical compound Cl.N1([C@@H]([C@@H](C)CC)C(=O)N2CCN(CC2)C=2N=C(NCCOCCOCCOCC#C)N=C(N=2)N2CCN(CC2)C(=O)[C@H]([C@@H](C)CC)N2N=NC(=C2)[C@@H](N)CC(C)C)C=C([C@@H](N)CC(C)C)N=N1 DJQYKWDYUQPOOE-OGRLCSSISA-N 0.000 description 1
- 229920001342 Bakelite® Polymers 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
- C23C18/22—Roughening, e.g. by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- ing And Chemical Polishing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本開示は、リードフレーム及びその製造方法に関する。
近年、基板に実装される半導体装置の小型化及び薄型化が要求されてきている。このような要求に対応すべく、いわゆるＱＦＮ（Quad Flat Non-leaded package）タイプの半導体装置が種々提案されている。ＱＦＮタイプの半導体装置は、リードフレームの搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成されたものである。
従来、フリップチップタイプの半導体装置が知られている（特許文献１参照）。フリップチップタイプの半導体装置は、実装基板上に半導体素子を実装する際、半導体素子と実装基板とをバンプによって互いに接続するものである。
一般にフリップチップタイプの半導体装置は、半導体装置の外周から半導体素子の電極までの距離であって、外気（空気）に含まれる水分が浸入可能な経路が短くなりやすい。このため、半導体装置の外周から半導体素子の電極まで空気中の水分が浸入するおそれがある。
また従来、車載向け又は高信頼性が要求される半導体パッケージを作製する場合、ダイアタッチフィルムを用いて半導体素子をダイパッドに搭載している。近年、このような半導体パッケージにおいて、半導体素子をダイパッド上に搭載する際、より安価なダイアタッチペーストも用いられている。
しかしながら、従来、ダイアタッチペーストをダイパッドに塗布し、半導体素子を搭載した後に加熱硬化させたとき、ダイアタッチペースト中のエポキシ樹脂成分が毛細管現象により滲み出す現象（ブリードアウト）が生じている（特許文献２参照）。
本実施形態は、半導体素子の電極まで空気中の水分の浸入を抑制可能な半導体装置を製造できるリードフレーム及びその製造方法を提供する。
本実施形態は、バンプとリードフレームと良好に接続させるとともに、半導体装置の外周から半導体素子の電極に向けて水分が侵入することを抑制可能な、リードフレーム及びその製造方法を提供する。
本実施形態は、粗面が形成されたリードフレームを低コストで製造することが可能な、リードフレーム及びその製造方法を提供する。
本実施形態は、半導体装置の外周から半導体素子の電極に向けて水分が侵入することを抑制することが可能な、リードフレーム及びその製造方法を提供する。
本実施形態は、ブリードアウトを抑制するとともに、半導体装置の外周から半導体素子の電極に向けて水分が侵入することを抑制可能な、リードフレーム及びその製造方法を提供する。
本開示の実施形態は、以下の［１］～［５１］に関する。
［１］複数のリード部を備え、前記リード部の上面の少なくとも一部及び前記リード部の側壁面は、粗化された粗面であり、前記粗面のＣＩＥＬａｂ色空間のうちのａ＊値が１２～１９の範囲であり、ｂ＊値が１２～１７の範囲である、リードフレーム。
［２］複数のリード部を備え、前記リード部の上面の少なくとも一部及び前記リード部の側壁面は、粗化された粗面であり、前記粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上である、リードフレーム。
［３］前記粗面の算術平均高さＳａが０．１２μｍ以上である、［２］に記載のリードフレーム。
［４］前記リード部の上面の一部及び前記リード部の側壁面が前記粗面であり、前記リード部の前記上面のうちの前記粗面ではない面に金属めっき層が設けられている、［１］～［３］のいずれか１つに記載のリードフレーム。
［５］前記金属めっき層は、Ａｇめっき層、Ｎｉめっき層、Ｐｄめっき層、及びＡｕめっき層のうちの少なくとも１つを含む、［４］に記載のリードフレーム。
［６］前記リード部は、前記リード部の下面側から薄肉化されたインナーリード部を含み、前記インナーリード部の下面は前記粗面である、［１］～［５］のいずれか１つに記載のリードフレーム。
［７］半導体素子を搭載するダイパッド部をさらに備え、前記ダイパッド部の周囲に前記複数のリード部が配置され、前記ダイパッド部の上面及び前記ダイパッド部の側壁面は前記粗面である、［１］～［５］のいずれか１つに記載のリードフレーム。
［８］前記リードフレームは、前記複数のリード部を少なくとも封止する封止部を備える半導体装置を製造するために用いられるものであって、前記封止部と接触する前記リード部の上面及び前記リード部の側壁面は粗化された粗面である、［１］～［７］のいずれか１つに記載のリードフレーム。
［９］第１面及び当該第１面に対向する第２面を有する金属基板を準備する金属基板準備工程と、前記金属基板を加工することにより複数のリード部を形成する金属基板加工工程と、前記リード部の上面の少なくとも一部及び前記リード部の側壁面を粗化して粗面を形成する粗面形成工程とを含み、前記粗面形成工程において、前記粗面のＣＩＥＬａｂ色空間におけるａ＊値が１２～１９の範囲、ｂ＊値が１２～１７の範囲となるように粗化する、リードフレームの製造方法。
［１０］第１面及び当該第１面に対向する第２面を有する金属基板を準備する金属基板準備工程と、前記金属基板を加工することにより複数のリード部を形成する金属基板加工工程と、前記リード部の上面の少なくとも一部及び前記リード部の側壁面を粗化して粗面を形成する粗面形成工程とを含み、前記粗面形成工程において、前記粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上となるように粗化する、リードフレームの製造方法。
［１１］前記粗面形成工程において、前記粗面の算術平均高さＳａが０．１２μｍ以上となるように粗化する、［１０］に記載のリードフレームの製造方法。
［１２］前記粗面形成工程後に、前記リード部にアルカリ処理を施す、［９］～［１１］のいずれか１つに記載のリードフレームの製造方法。
［１３］前記リード部の前記上面の一部に金属めっき層が設けられており、前記粗面形成工程において、前記リード部における前記金属めっき層が設けられていない前記上面及び前記側壁面を粗化する、［９］～［１２］のいずれか１つに記載のリードフレームの製造方法。
［１４］前記金属めっき層は、Ａｇめっき層、Ｎｉめっき層、Ｐｄめっき層、及びＡｕめっき層のうちの少なくとも１つを含む、［１３］に記載のリードフレームの製造方法。
［１５］前記金属基板加工工程において、前記リード部の下面側から薄肉化されたインナーリード部を含む前記リード部を形成し、前記粗面形成工程において、前記インナーリード部の下面に前記粗面を形成する、［９］～［１４］のいずれか１つに記載のリードフレームの製造方法。
［１６］前記金属基板加工工程において、半導体素子を搭載するダイパッド部を、前記ダイパッド部の周囲に前記複数のリード部が配置されるように形成し、前記粗面形成工程において、前記ダイパッド部の上面及び前記ダイパッド部の側壁面、並びに前記リード部の上面の少なくとも一部及び前記リード部の側壁面を粗化して前記粗面を形成する工程を含む、［９］～［１５］のいずれか１つに記載のリードフレームの製造方法。
［１７］半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に位置するリード部と、を備え、前記ダイパッドの表面又は前記リード部の表面に平滑面の領域が形成され、前記平滑面の領域の全周を取り囲むように粗面の領域が存在する、リードフレーム。
［１８］前記粗面の領域は、平面視で前記ダイパッドの周縁全域又は前記リード部の周縁全域に沿って形成されている、［１７］に記載のリードフレーム。
［１９］前記リード部は、裏面側から薄肉化されたインナーリードを有し、前記インナーリードの表面側にインナーリード表面が形成され、前記インナーリードの裏面側にインナーリード裏面が形成され、前記インナーリードのうち前記ダイパッドを向く面にはインナーリード先端面が形成され、前記リード部の裏面のうち薄肉化されていない部分には、外部端子が形成され、前記インナーリード裏面と、前記インナーリード先端面とは、粗面となっており、前記外部端子が平滑面となっている、［１７］又は［１８］に記載のリードフレーム。
［２０］前記ダイパッドの裏面は平滑面となっており、前記ダイパッドの側面は粗面となっている、［１７］～［１９］のいずれか１つに記載のリードフレーム。
［２１］前記平滑面の領域は、平面視で円形、楕円又は長円である、［１７］～［２０］のいずれか１つに記載のリードフレーム。
［２２］前記平滑面の領域は、平面視で正方形又は長方形である、［１７］～［２０］のいずれか１つに記載のリードフレーム。
［２３］前記平滑面の領域は、平面視で曲線と線分とを含む閉じた図形である、［１７］～［２０］のいずれか１つに記載のリードフレーム。
［２４］前記平滑面の領域と、前記ダイパッド又は前記リード部の周縁との最短距離は、０．０２５ｍｍ以上１．０ｍｍ以下である、［１７］～［２３］のいずれか１つに記載のリードフレーム。
［２５］前記粗面のＳ－ｒａｔｉｏは１．３０以上であり、前記平滑面のＳ－ｒａｔｉｏは１．３０未満である、［１７］～［２４］のいずれか１つに記載のリードフレーム。
［２６］リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板をエッチングすることにより、ダイパッドと、前記ダイパッドの周囲に位置するリード部とを形成する工程と、前記金属基板の一部にめっき層を形成する工程と、前記金属基板のうち、前記めっき層に覆われていない部分に粗面を形成する工程と、前記めっき層を除去する工程と、を備え、前記ダイパッドの表面又は前記リード部の表面に平滑面の領域が形成され、前記平滑面の領域の全周を取り囲むように前記粗面の領域が存在する、リードフレームの製造方法。
［２７］リードフレームの製造方法において、ダイパッドと、前記ダイパッドの周囲に位置するリード部とを有する金属基板を準備する工程と、前記金属基板のうち、表面の少なくとも一部を除く外周に、めっき層を形成する工程と、前記金属基板の少なくとも裏面に存在するめっき層を残し、他のめっき層を除去する工程と、前記金属基板のうち、前記めっき層に覆われていない部分に粗面を形成する工程と、前記めっき層を除去する工程と、を備えた、リードフレームの製造方法。
［２８］前記めっき層を形成する工程において、前記めっき層は、前記金属基板の表面全域に形成されない、［２７］に記載のリードフレームの製造方法。
［２９］前記めっき層を形成する工程において、前記めっき層は、前記リード部の表面の一部に形成され、前記他のめっき層を除去する工程において、前記リード部の表面の一部に存在する前記めっき層を残す、［２７］に記載のリードフレームの製造方法。
［３０］前記めっき層を除去する工程の後、前記金属基板の表面の一部上に金属層を形成する工程を更に備えた、［２９］に記載のリードフレームの製造方法。
［３１］前記粗面のＳ－ｒａｔｉｏは１．３０以上である、［２７］～［３０］のいずれか１つに記載のリードフレームの製造方法。
［３２］半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に位置するリード部と、を備え、前記リード部は、裏面側から薄肉化されたインナーリードを有し、前記インナーリードの表面側にインナーリード表面が形成され、前記インナーリードの裏面側にインナーリード裏面が形成され、前記インナーリードのうち前記ダイパッドを向く面にはインナーリード先端面が形成され、前記リード部の裏面のうち薄肉化されていない部分には、外部端子が形成され、前記インナーリード表面の少なくとも一部と、前記インナーリード裏面と、前記インナーリード先端面とは、粗面となっており、前記外部端子が平滑面となっている、リードフレーム。
［３３］前記インナーリード表面の全体が粗面となっている、［３２］に記載のリードフレーム。
［３４］前記インナーリード表面上に金属層が形成され、前記インナーリード表面のうち金属層が形成される部分は平滑面となっている、［３２］に記載のリードフレーム。
［３５］半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に位置するリード部と、を備え、前記リード部は、裏面側から一部が薄肉化され、前記リード部の裏面のうち、薄肉化されている部分は粗面となっており、薄肉化されていない部分は平滑面となっている、リードフレーム。
［３６］前記リード部の表面に金属層が位置し、前記リード部の表面のうち、前記金属層の外側に隣接する第１表面部分は平滑面となっており、前記第１表面部分の外側に隣接する第２表面部分は粗面となっている、［３５］に記載のリードフレーム。
［３７］前記リード部の表面に金属層が位置し、前記リード部の表面のうち、前記金属層の外側に凹部が形成され、前記凹部の外側に隣接する第３表面部分は粗面となっており、前記凹部の内面は平滑面となっている、［３５］に記載のリードフレーム。
［３８］前記リード部の表面に金属層が位置し、前記リード部の表面のうち、前記金属層の外側に凹部が形成され、前記凹部の外側に隣接する第３表面部分は粗面となっており、前記凹部の内面は粗面となっている、［３５］に記載のリードフレーム。
［３９］前記ダイパッドの表面と裏面とはそれぞれ平滑面となっており、前記ダイパッドの側面は粗面となっている、［３５］～［３８］のいずれか１つに記載のリードフレーム。
［４０］前記リード部は、裏面側から薄肉化されたインナーリードを有し、前記インナーリードのうち前記ダイパッドを向く面にはインナーリード先端面が形成され、前記インナーリード先端面は、粗面となっている、［３５］～［３９］のいずれか１つに記載のリードフレーム。
［４１］前記粗面のＳ－ｒａｔｉｏは１．３０以上であり、前記平滑面のＳ－ｒａｔｉｏは１．３０未満である、［３５］～［４０］のいずれか１つに記載のリードフレーム。
［４２］リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板をエッチングすることにより、ダイパッドと、前記ダイパッドの周囲に位置するとともに、裏面側から一部が薄肉化されたリード部とを形成する工程と、前記金属基板の周囲にめっき層を形成する工程と、粗面を形成する領域に存在する一部のめっき層を除去する工程と、前記金属基板のうち、前記めっき層に覆われていない部分に粗面を形成する工程と、前記めっき層を除去する工程と、を備え、前記リード部の裏面のうち、薄肉化されている部分は粗面となり、薄肉化されていない部分は平滑面となる、リードフレームの製造方法。
［４３］半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に位置するリード部と、を備え、前記ダイパッドの表面の少なくとも一部に第１の粗面が形成され、前記リード部の表面の少なくとも一部に第２の粗面が形成され、前記リード部の前記第２の粗面の粗さは、前記ダイパッドの前記第１の粗面の粗さよりも粗い、リードフレーム。
［４４］前記ダイパッドの側面に第３の粗面が形成され、前記ダイパッドの前記第３の粗面の粗さは、前記ダイパッドの前記第１の粗面の粗さよりも粗い、［４３］に記載のリードフレーム。
［４５］前記リード部は、裏面側から薄肉化されたインナーリードを有し、前記インナーリードの裏面側にインナーリード裏面が形成され、前記インナーリード裏面には、第４の粗面が形成され、前記リード部の前記第４の粗面の粗さは、前記ダイパッドの前記第１の粗面の粗さよりも粗い、［４３］又は［４４］に記載のリードフレーム。
［４６］前記リード部は、裏面側から薄肉化されたインナーリードを有し、前記インナーリードのうち前記ダイパッドを向く面にはインナーリード先端面が形成され、前記インナーリード先端面には、第５の粗面が形成され、前記リード部の前記第５の粗面の粗さは、前記ダイパッドの前記第１の粗面の粗さよりも粗い、［４３］～［４５］のいずれか１つに記載のリードフレーム。
［４７］前記リード部の表面には平滑面の領域が形成されている、［４３］～［４６］のいずれか１つに記載のリードフレーム。
［４８］前記平滑面の領域に、金属層が形成されている、［４７］に記載のリードフレーム。
［４９］前記平滑面の領域は、外方に露出する、［４７］に記載のリードフレーム。
［５０］前記第１の粗面のＳ－ｒａｔｉｏは１．１０以上１．３０未満であり、前記第２の粗面のＳ－ｒａｔｉｏは１．３０以上２．３０以下である、［４３］～［４９］のいずれか１つに記載のリードフレーム。
［５１］リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板をエッチングすることにより、ダイパッドと、前記ダイパッドの周囲に位置するリード部とを形成する工程と、前記ダイパッド及び前記リード部に被覆層を形成する工程と、前記ダイパッドの表面の少なくとも一部に存在する前記被覆層を除去する工程と、前記ダイパッドのうち、前記被覆層に覆われていない部分に第１の粗面を形成する工程と、前記リード部の表面の少なくとも一部に存在する前記被覆層を除去する工程と、前記リード部のうち、前記被覆層に覆われていない部分に第２の粗面を形成する工程と、を備え、前記リード部の前記第２の粗面の粗さは、前記ダイパッドの前記第１の粗面の粗さよりも粗い、リードフレームの製造方法。
本実施形態によれば、半導体素子の電極まで空気中の水分の浸入を抑制可能な半導体装置を製造できる。
本実施形態によれば、バンプとリードフレームと良好に接続させるとともに、半導体装置の外周から半導体素子の電極に向けて水分が侵入することを抑制できる。
本実施形態によれば、粗面が形成されたリードフレームを低コストで製造できる。
本実施形態によれば、半導体装置の外周から半導体素子の電極に向けて水分が侵入することを抑制できる。
本実施形態によれば、ブリードアウトを抑制するとともに、半導体装置の外周から半導体素子の電極に向けて水分が侵入することを抑制できる。
（第１の実施形態）
以下、図１乃至図７Ｄを参照して第１の実施形態について説明する。以下、本開示の実施形態について図面を参照しながら説明する。なお、図面は模式的または概念的なものであり、各部材の寸法、部材間の大きさの比等は、必ずしも現実のものと同一とは限らない。また、同じ部材等を表す場合であっても、図面により互いの寸法や比が異なって表される場合もある。また、本明細書に添付した図面においては、理解を容易にするために、各部の形状、縮尺、縦横の寸法比等を、実物から変更したり、誇張したりしている場合がある。
以下、図１乃至図７Ｄを参照して第１の実施形態について説明する。以下、本開示の実施形態について図面を参照しながら説明する。なお、図面は模式的または概念的なものであり、各部材の寸法、部材間の大きさの比等は、必ずしも現実のものと同一とは限らない。また、同じ部材等を表す場合であっても、図面により互いの寸法や比が異なって表される場合もある。また、本明細書に添付した図面においては、理解を容易にするために、各部の形状、縮尺、縦横の寸法比等を、実物から変更したり、誇張したりしている場合がある。
なお、本明細書等において「～」を用いて表される数値範囲は、「～」の前後に記載される数値のそれぞれを下限値および上限値として含む範囲であることを意味する。また、本明細書等において、「フィルム」、「シート」、「板」等の用語は、呼称の相違に基づいて相互に区別されない。例えば、「板」は、「シート」、「フィルム」と一般に呼ばれ得るような部材をも含む概念である。
［リードフレーム］
本開示のリードフレームの実施形態について説明する。本実施形態に係るリードフレーム１００は、半導体装置２００（図３及び図４参照）を作製するために用いられるものである。リードフレーム１００は、複数のパッケージ領域１００Ａを備えている。複数のパッケージ領域１００Ａは、多列及び多段（マトリックス状）に配置されている。なお、図１においては、１つのパッケージ領域１００Ａを中心としたリードフレーム１００の一部のみを示している。
本開示のリードフレームの実施形態について説明する。本実施形態に係るリードフレーム１００は、半導体装置２００（図３及び図４参照）を作製するために用いられるものである。リードフレーム１００は、複数のパッケージ領域１００Ａを備えている。複数のパッケージ領域１００Ａは、多列及び多段（マトリックス状）に配置されている。なお、図１においては、１つのパッケージ領域１００Ａを中心としたリードフレーム１００の一部のみを示している。
パッケージ領域１００Ａは、後述する半導体装置２００に対応する領域であって、矩形状の仮想線（図１に示す破線）によって取り囲まれる領域である（図１参照）。なお、本実施形態において、リードフレーム１００として、複数のパッケージ領域１００Ａを含むものを例示しているが、この態様に限定されるものではなく、リードフレーム１００は、１つのパッケージ領域１００Ａのみから構成されていてもよい。
本明細書等において、「内」、「内側」とは、各パッケージ領域１００Ａの中心方向に向かう側のことをいい、「外」、「外側」とは、各パッケージ領域１００Ａの中心から離れる側（コネクティングバー１３０側）のことをいう。また、「上面」とは、半導体素子２１０が搭載される側の面のことをいい、「下面」とは、「上面」の反対側の面であって外部の実装基板（図示せず）に接続される面のことをいい、「側壁面」とは、「上面」と「下面」との間に位置する面であって、リードフレーム１００（金属基板３１０）の厚みを構成する面のことをいう。
また、本明細書等において、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの３０％～７０％、好ましくは、４０％～６０％となる。
図１及び図２に示すように、リードフレーム１００の各パッケージ領域１００Ａは、複数のリード部１１０と、ダイパッド部１２０と、リード部１１０を連結するコネクティングバー１３０とを含む。リード部１１０は、インナーリード部１１１と端子部１１３とを含んでいてもよい。インナーリード部１１１は、下面側から薄肉化された部分であり、各パッケージ領域１００Ａにおいて内側（ダイパッド部１２０側）に位置する。端子部１１３は、各パッケージ領域１００Ａにおいて外側（コネクティングバー１３０側）に位置する。インナーリード部１１１は、端子部１１３からダイパッド部１２０側に延びている。インナーリード部１１１の上面側には内部端子が形成される。この内部端子は、後述するように接続部材２２０を介して半導体素子２１０に電気的に接続される領域である。内部端子上には、接続部材２２０との密着性を向上させるために金属めっき層１１２が設けられている。
各リード部１１０は、それぞれ後述するように接続部材２２０を介して半導体素子２１０に接続されるものであり、ダイパッド部１２０との間に空間を介して配置される（図４及び図５参照）。複数のリード部１１０は、コネクティングバー１３０の長手方向に沿って互いに間隔を空けて配置されている。各リード部１１０は、それぞれコネクティングバー１３０から延び出している。
リード部１１０は、ダイパッド部１２０の周囲に沿って配置されている。リード部１１０は、下面側から一部が薄肉化されている。この下面側から薄肉化されている部分がインナーリード部１１１である。また、リード部１１０のうちの下面側から薄肉化されていない部分が端子部１１３であり、端子部１１３の下面には外部端子１５０が形成されている。外部端子１５０は、外部の実装基板（図示せず）に電気的に接続される部分である。外部端子１５０は、後述する半導体装置２００の外方に露出する部分である。
インナーリード部１１１は、下面側から例えばハーフエッチングにより薄肉化されている。インナーリード部１１１は、インナーリード部上面１１１Ａと、当該インナーリード部上面１１１Ａに対向するインナーリード部下面１１１Ｂと、インナーリード部側壁面とを有する。インナーリード部上面１１１Ａは、リード部１１０の上面の一部である。インナーリード側壁面は、ダイパッド部１２０側に向くダイパッド部対向面１１１Ｃと、隣り合うリード部１１０において対向する面とを含む。インナーリード部下面１１１Ｂはリード部１１０の下側に位置する。
端子部１１３は、コネクティングバー１３０側に位置する。端子部１１３はコネクティングバー１３０に連結されている。端子部１１３の下面は上述した外部端子１５０を構成する。端子部１１３は、ハーフエッチングされることなく、ダイパッド部１２０と同一の厚みを有している。なお、端子部１１３のうちのコネクティングバー１３０側に位置する一部の下面側が薄肉化され、コネクティングバー１３０との接続部を構成していてもよい。
リード部１１０の上面の少なくとも一部及び側壁面は、粗化された粗面であり、リード部１１０（端子部１１３）の下面は、粗化されていない非粗化面である。インナーリード部下面１１１Ｂは、粗化された粗面である。なお、図１等において、粗化された粗面は太い破線で示されている。
本実施形態において、単に「粗面」と称するとき、当該粗面とは、粗化された粗面、好適には、マイクロエッチング等により粗化された粗面を意味するものとする。
リード部１１０の下面のうち、薄肉化されている部分は粗化された粗面となっている。具体的には、インナーリード部下面１１１Ｂは、その全域が粗面となっている。一方で、リード部１１０の下面のうち、薄肉化されていない部分は非粗化面となっている。具体的には、端子部１１３は下面側から薄肉化されておらず、端子部１１３の下面側に位置する外部端子１５０は、その全域が非粗化面になっている。ダイパッド部対向面１１１Ｃを含むインナーリード部側壁面は、その全域が粗化された粗面となっている。
リード部１１０（インナーリード部１１１）の上面のうち、ダイパッド部１２０側に位置する一部の領域は非粗化面であればよく、その非粗化面には金属めっき層１１２が設けられていてもよい。金属めっき層１１２は、例えば、電解めっき法により形成されたものであってもよい。金属めっき層１１２の厚みは、１μｍ～１０μｍの範囲であればよい。金属めっき層１１２は、例えば、Ａｇめっき層、Ａｇ合金めっき層、Ａｕめっき層、Ａｕ合金めっき層、Ｐｔめっき層、Ｃｕめっき層、Ｃｕ合金めっき層、Ｐｄめっき層、Ｎｉめっき層等であればよく、これらのうちの１つまたは複数を含んでいてもよい。金属めっき層１１２は、Ａｇめっき層、Ｎｉめっき層、Ｐｄめっき層、Ａｕめっき層のうちの少なくとも１つを含んでいることが好ましい。また、金属めっき層１１２を構成するものによって、下地めっきが必要な場合は、下地めっきとして公知なものを適用すればよい。例えば、Ｎｉめっき層やＣｕめっき層等を下地めっきとして使用できる。
ダイパッド部１２０の上面には、後述するように半導体素子２１０が搭載される。また、ダイパッド部１２０の周囲には、複数のリード部１１０が配置されていればよい。ダイパッド部１２０の上面及び側壁面は、粗化された粗面であり、ダイパッド部１２０の下面は、粗化されていない非粗化面であればよい（図２参照）。
ダイパッド部１２０の上面は、後述するようにダイアタッチペースト等の接着剤２４０を介して半導体素子２１０に接合される領域（内部端子）である。ダイパッド部１２０の下面は、例えばハーフエッチングにより薄肉化されることなく、後述する加工前の金属基板３１０と同様に粗化されていない非粗化面となっている。ダイパッド部１２０の下面は、後述する半導体装置２００において外方に露出される。
各パッケージ領域１００Ａ同士は、コネクティングバー１３０を介して互いに連結されており、コネクティングバー１３０は、Ｘ方向及びＹ方向に沿ってそれぞれ延びている。なお、Ｘ方向及びＹ方向とは、リードフレーム１００の面内において、パッケージ領域１００Ａの各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。
各コネクティングバー１３０は、パッケージ領域１００Ａの周囲であって、パッケージ領域１００Ａよりも外側に配置されている。各コネクティングバー１３０は、平面視で細長い棒形状を有している。各コネクティングバー１３０の幅Ｗ（コネクティングバー１３０の長手方向に直交する方向の距離）は、特に限定されるものではないが、例えば、９５μｍ～２５０μｍの範囲で適宜設定され得る。各コネクティングバー１３０には、複数のリード部１１０がコネクティングバー１３０の長手方向に沿って所定の間隔を空けて連結されており、ダイパッド部１２０は、吊りリード１４０を介してコネクティングバー１３０に支持されている。なお、本実施形態におけるコネクティングバー１３０は、薄肉化されていないが、この態様に限定されるものではない。例えば、コネクティングバー１３０は、その下面側からハーフエッチングにより薄肉化されていてもよい。この場合のコネクティングバー１３０の厚みは、半導体装置２００の構成等を考慮して設定できる。コネクティングバー１３０の厚みは、例えば、８０μｍ～２００μｍの範囲で適宜設定され得る。
本実施形態に係るリードフレーム１００は、後述する封止部２３０を備える半導体装置２００を製造するために用いられるものであって、封止部２３０と接触するリード部１１０の上面及びリード部１１０の側壁面は粗化された粗面であってもよい。また、パッケージ領域１００Ａよりも外側に位置するリード部１１０の上面及びリード部１１０の側壁面、並びにコネクティングバー１３０は粗化された粗面であってもよいし、粗化されていない非粗化面であってもよい。なお、リードフレーム１００を用いて半導体装置２００を製造する際に、コネクティングバー１３０に沿ってダイシングされる。このとき、各々のパッケージ領域１００Ａを個別にモールドしてダイシングすると、コネクティングバー１３０の上面が粗化された粗面であるとリードフレーム１００をダイシングする際に異物が発生するおそれがある。そのため、コネクティングバー１３０の上面を粗化されていない非粗化面とすることで、半導体装置２００を製造する際において、異物の発生を抑制できる。
本実施形態に係るリードフレーム１００の粗面において、ＣＩＥＬａｂ色空間のうちのａ＊値が１２～１９の範囲であり、ｂ＊値が１２～１７の範囲であり、好ましくはａ＊値が１３～１８の範囲であり、ｂ＊値が１２～１６の範囲である。後述する実施例から明らかなように、本実施形態に係るリードフレーム１００における粗面のＣＩＥＬａｂ色空間のうちのａ＊値及びｂ＊値が所定の範囲であると、表面積比が高くなることになる。このため、当該リードフレーム１００を用いて製造され得る半導体装置において、モールド樹脂との密着強度が上がる。これにより、半導体素子の電極まで空気中の水分が浸入するのを抑制できる。すなわち、本実施形態に係るリードフレーム１００における粗面のＣＩＥＬａｂ色空間のうちのａ＊値及びｂ＊値が上記範囲であることで、半導体素子の電極まで空気中の水分が浸入するのを抑制可能な半導体装置を製造できる。なお、本実施形態において、ＣＩＥＬａｂ色空間のａ＊値及びｂ＊値は、分光濃度・測色計eXact（X-rite社製）を用いて測定される。
ここで、ＣＩＥＬａｂ色空間（Ｌ＊ａ＊ｂ＊色空間）について説明する。Ｌ＊ａ＊ｂ＊色空間は、ＣＩＥが推薦するＣＩＥＬａｂという色度図である。Ｌ＊が明度を表し、ａ＊が赤／マゼンタまたは緑の度合いを表し、ｂ＊が黄または青の度合いを表す。ａ＊の値がマイナス側へ向かうほど緑色に近づき、プラス側へ向かうほど赤色に近づく。また、ｂ＊の値がマイナス側へ向かうほど青色に近づき、プラス側へ向かうほど黄色に近づく。Ｌ＊の値が１００の時は白色を示し（全反射）、Ｌ＊の値が０の時は黒色を示す（全吸収）。そしてこれら３つの値の中心が中間色（灰色）となる。すなわち、Ｌ＊軸方向の移動は明度の変化を示し、ａ＊ｂ＊平面上の移動は、色相の変化を示す。なお、Ｌ＊ａ＊ｂ＊空間上の距離は色の近さに対応しており、距離が近いほど色が近いということができる。本実施形態に係るリードフレーム１００の粗面においては、ＣＩＥＬａｂ色空間のうちのａ＊値は赤／マゼンタと緑との間に、ｂ＊値は黄色と青との間に上記所定の範囲が相当するということができる。
また、本実施形態に係るリードフレーム１００において、粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上であり、好ましくは１０００ｍｍ－１～５０００ｍｍ－１であり、より好ましくは２０００ｍｍ－１～４０００ｍｍ－１である。後述する実施例から明らかなように、本実施形態に係るリードフレーム１００における粗面の山頂点の算術平均曲率Ｓｐｃが所定の範囲であると、被接触体に対して接触する点が尖っていることを示している。この場合、当該リードフレーム１００を用いて製造される半導体装置において、モールド樹脂との密着強度が上がることとなり、半導体素子の電極まで空気中の水分が浸入するのを抑制できる。すなわち、本実施形態に係るリードフレーム１００における粗面の山頂点の算術平均曲率Ｓｐｃが上記範囲であることで、半導体素子の電極まで空気中の水分が浸入するのを抑制可能な半導体装置を製造できる。さらに粗面の算術平均高さＳａが０．１２μｍ以上であることが好ましく、０．１２μｍ～０．３４μｍの範囲であることがより好ましい。粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上であり、粗面の算術平均高さＳａが所定の範囲であることで、半導体素子の電極まで空気中の水分が浸入するのを効果的に抑制可能な半導体装置を製造できる。なお、山頂点の算術平均曲率Ｓｐｃとは物体に存在する山頂点の主曲率の平均を表し、山頂点が尖っているほど、山頂点の算術平均曲率Ｓｐｃの値が大きくなる。また、算術平均高さＳａは、線の算術平均高さＲａを三次元すなわち面に拡張したパラメータであり、表面の平均面に対して、各点の高さの差の絶対値の平均を表す数値である。なお、本実施形態において、山頂点の算術平均曲率Ｓｐｃ及び算術平均高さＳａは、レーザー顕微鏡ＶＫ－Ｘ２６０（キーエンス社製、測定部）、レーザー顕微鏡ＶＫ－Ｘ２５０（キーエンス社製、コントローラー部）を用いて測定される。
一般に、ＱＦＮ（Quad Flat Non-leaded package）タイプの半導体装置に使われるリードフレームは、近年、半導体装置の小型化及び薄型化が要求されてきている。このような半導体装置においては、外周から半導体素子の電極までの距離であって、外気（空気）に含まれる水分が浸入可能な経路が短くなりやすく、半導体素子の電極まで空気中の水分が浸入し、半導体装置が故障するおそれがある。
そこで、本発明者らは、半導体装置に用いられるリードフレームでは、リードフレームの粗化された粗面の状態が重要であると気付いた。また半導体装置に対して要求される信頼性の観点では、粗面の状態を示す指標としてＣＩＥＬａｂ色空間または山頂点の算術平均曲率Ｓｐｃ及び算術平均高さＳａに着目すべきことに気付いた。そして、ＣＩＥＬａｂ色空間のうちのａ＊値が１２～１９の範囲であり、ｂ＊値が１２～１７の範囲である場合、または、粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上であり、粗面の算術平均高さＳａが０．１２μｍ以上である場合に、半導体装置に対して要求される信頼性の高いリードフレームが得られることに気付くことによって、本発明を完成させた。
本実施形態に係る粗面は、例えば、後述する金属基板３１０をマイクロエッチング液で粗面化処理をすることによって形成されていてもよい。なお、本実施形態において使用され得るマイクロエッチング液としては、硫酸又は塩酸を主成分として含有するもの、過酸化水素と硫酸を主成分として含有するもの等が挙げられる。
本実施形態における粗面は、ＣＩＥＬａｂ色空間のうちのａ＊値が１２～１９の範囲であり、ｂ＊値が１２～１７の範囲である。また、粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上であり、粗面の算術平均高さＳａが０．１２μｍ以上である。このような所定の範囲の粗面を有することで、半導体素子の電極まで空気中の水分が浸入するのを抑制可能な半導体装置を製造できる。
以上説明したリードフレーム１００は、銅、銅合金、またはＮｉ合金等の金属から構成されている。なお、リードフレーム１００の厚みは、半導体装置２００の構成等を考慮して設定できるが、リードフレーム１００の厚みは、例えば、８０μｍ～３００μｍの範囲で適宜設定され得る。
本実施形態におけるリード部１１０は、パッケージ領域１００Ａの４辺全てに沿って配置されているが、これに限定されるものではなく、例えば、パッケージ領域１００Ａの対向する２辺のみに沿って配置されていてもよい。
図１及び図２に示すリードフレーム１００は、ダイパッド部１２０を備えている態様で説明をしたが、これに限定されるものではなく、ダイパッド部１２０を備えていなくてもよく、例えば、各リード部１１０は、後述するように接続部材２２０としてバンプを介して半導体素子２１０に接続されるものであってもよい（図５参照）。
［半導体装置］
本開示の半導体装置の実施形態について説明する。図３及び図４に示すように、半導体装置２００は、複数のリード部１１０と、ダイパッド部１２０と、半導体素子２１０と、接続部材２２０と、封止部２３０とを備えている。
本開示の半導体装置の実施形態について説明する。図３及び図４に示すように、半導体装置２００は、複数のリード部１１０と、ダイパッド部１２０と、半導体素子２１０と、接続部材２２０と、封止部２３０とを備えている。
本実施形態における半導体装置２００は、上述したリードフレーム１００を用いて製造されるものである。したがって、半導体装置２００におけるリード部１１０及びダイパッド部１２０は、上述したリードフレーム１００に備えられるものである。そのため、リード部１１０の上面のうち金属めっき層１１２よりも外側（ダイパッド部１２０から遠い側）の上面及びリード部１１０の側壁面は粗化された粗面である。また、ダイパッド部１２０の上面及びダイパッド部１２０の側壁面も粗化された粗面である。なお、図４に示すように、リード部１１０は、リード部１１０の下面側から薄肉化されたインナーリード部１１１を含み、インナーリード部下面１１１Ｂは粗面である。インナーリード部下面１１１Ｂには封止部２３０が密着している。リード部１１０の端子部１１３は、下面側から薄肉化されていない。端子部１１３の下面に位置する外部端子１５０は非粗化面となっている。外部端子１５０は、封止部２３０から露出している。
上記粗面におけるＣＩＥＬａｂ色空間のうちのａ＊値が１２～１９の範囲であり、ｂ＊値が１２～１７の範囲である。粗面のＣＩＥＬａｂ色空間のうちのａ＊値及びｂ＊値が上記範囲であることで、半導体素子２１０の電極まで空気中の水分が浸入するのを抑制できる。
また、上記粗面における山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上である。山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上であることで、半導体素子２１０の電極まで空気中の水分が浸入するのを抑制できる。さらに上記粗面の算術平均高さＳａが０．１２μｍ以上であることが好ましく、０．１２μｍ～０．３４μｍの範囲であることがより好ましい。粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上であり、粗面の算術平均高さＳａが所定の範囲であることで、半導体素子２１０の電極まで空気中の水分が浸入するのをより効果的に抑制できる。
半導体素子２１０は、従来一般的に用いられている各種半導体素子を使用可能であり、特に限定されるものではないが、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１０は、各々接続部材２２０が取り付けられる複数の電極２１０Ａを有している。
各接続部材２２０は、例えば、銅や金等の導電性の良い金属材料からなり、各接続部材２２０は、その一端が半導体素子２１０の電極２１０Ａに、その他端は各リード部１１０上に位置する金属めっき層１１２にそれぞれ電気的に接続されている。なお、接続部材２２０として用いられるものとして、ボンディングワイヤやバンプ等の導電体等が挙げられる。
封止部２３０は、リード部１１０と、ダイパッド部１２０と、半導体素子２１０と、接続部材２２０とを少なくとも封止する。封止部２３０は、例えば、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂；ＰＰＳ樹脂等の熱可塑性樹脂等の樹脂から構成されていてもよい。なお、封止部２３０全体の厚みは、特に限定されるものではないが、例えば、３００μｍ～１５００μｍ程度の範囲で適宜設定され得る。また、半導体装置２００の平面視において、封止部２３０の一辺（半導体装置２００の一辺）の長さは、特に限定されるものではないが、例えば、０．２ｍｍ～２０ｍｍ程度の範囲で適宜設定され得る。
図３及び図４に示す半導体装置２００は、ダイパッド部１２０を備えている態様で説明をしたが、これに限定されるものではなく、ダイパッド部１２０を備えていなくてもよく、例えば、各リード部１１０は、接続部材２２０としてバンプを介して半導体素子２１０の電極２１０Ａに接続されていてもよい（図５参照）。
［リードフレームの製造方法］
図１及び図２に示すリードフレーム１００の製造方法を例として説明する。図６Ａ～図６Ｈは、本実施形態に係るリードフレームの製造方法を説明するための工程図である。
図１及び図２に示すリードフレーム１００の製造方法を例として説明する。図６Ａ～図６Ｈは、本実施形態に係るリードフレームの製造方法を説明するための工程図である。
＜金属基板準備工程＞
図６Ａ及び図６Ｂに示すように、第１面３１０Ａ及び当該第１面３１０Ａに対向する第２面３１０Ｂを有する金属基板３１０を準備する（図６Ａ参照）。なお、本実施形態で使用できる金属基板３１０としては、純銅基板、銅合金基板、４２合金（Ｎｉ４２％のＦｅ合金）基板等が挙げられるが、純銅基板または銅合金基板であることが好ましい。また、金属基板３１０は、第１面３１０Ａ及び第２面３１０Ｂに対して脱脂を行い、洗浄処理を施したものを使用してもよい。
図６Ａ及び図６Ｂに示すように、第１面３１０Ａ及び当該第１面３１０Ａに対向する第２面３１０Ｂを有する金属基板３１０を準備する（図６Ａ参照）。なお、本実施形態で使用できる金属基板３１０としては、純銅基板、銅合金基板、４２合金（Ｎｉ４２％のＦｅ合金）基板等が挙げられるが、純銅基板または銅合金基板であることが好ましい。また、金属基板３１０は、第１面３１０Ａ及び第２面３１０Ｂに対して脱脂を行い、洗浄処理を施したものを使用してもよい。
＜金属基板加工工程＞
次に、金属基板３１０の第１面３１０Ａ及び第２面３１０Ｂにそれぞれ感光性レジスト３２０を塗布し、これを乾燥させる（図６Ｂ参照）。なお、本実施形態で使用できる感光性レジスト３２０としては、従来公知のものを使用できる。
次に、金属基板３１０の第１面３１０Ａ及び第２面３１０Ｂにそれぞれ感光性レジスト３２０を塗布し、これを乾燥させる（図６Ｂ参照）。なお、本実施形態で使用できる感光性レジスト３２０としては、従来公知のものを使用できる。
続いて、この金属基板３１０に対してフォトマスクを介して露光し現像することにより、所望の開口部３３０を有するレジスト層３４０を形成する（図６Ｃ参照）。
次に、レジスト層３４０を耐腐蝕膜として金属基板３１０に腐蝕液でエッチングを施す（図６Ｄ参照）。なお、腐蝕液は、使用する金属基板３１０の材質に応じて適宜選択できる。例えば、金属基板３１０として純銅基板を用いる場合、通常、腐蝕液として塩化第二鉄水溶液を用い、金属基板３１０の第１面３１０Ａ及び第２面３１０Ｂの両面にスプレーエッチングを行ってもよい。これにより、リード部１１０、ダイパッド部１２０及びコネクティングバー１３０の外形が形成される。このとき、ハーフエッチングによりリード部１１０の一部の下面が薄肉化され、インナーリード部１１１及び端子部１１３が形成されてもよい。
次いで、レジスト層３４０を剥離除去し、エッチングされた金属基板３１０の表面に被覆層３５０を形成する（図６Ｅ参照）。これにより、リード部１１０、ダイパッド部１２０及びコネクティングバー１３０の全周に被覆層３５０が形成される。被覆層３５０の厚みは、特に限定されるものではないが、例えば０μｍ超２μｍ以下の厚さであればよい。また、被覆層３５０を形成する金属としては、特に限定されるものではないが、例えば、銀を用いてもよい。被覆層３５０が銀めっき層からなる場合、電解めっき用めっき液としては、シアン化銀及びシアン化カリウムを主成分とした銀めっき液を用いることができる。なお、リード部１１０（端子部１１３）の下面の外部端子１５０及びダイパッド部１２０の下面には被覆層３５０を形成しないようにするのが好ましい。リード部１１０（端子部１１３）の下面の外部端子１５０及びダイパッド部１２０の下面に被覆層３５０を形成しないようにするために、例えば、リード部１１０（端子部１１３）の下面の外部端子１５０及びダイパッド部１２０の下面にレジスト層４００を形成することで被覆層３５０の形成を回避してもよい（図６Ｅ参照）。
続いて、粗面を形成する領域に存在する被覆層３５０を除去する。具体的には、リード部１１０の上面のうち金属めっき層１１２が設けられる領域以外の上面、リード部１１０の側壁面、インナーリード部１１１の下面、ダイパッド部１２０の上面及びダイパッド部１２０の側壁面に形成されている被覆層３５０が除去される（図６Ｆ参照）。この間、図６Ｆに示すように、金属基板３１０の第１面３１０Ａ及び第２面３１０Ｂにそれぞれゴムパッキン等の弾性部材４１０を配置し、弾性部材４１０を介して金属基板３１０を治具４２０によって挟む。次いで、弾性部材４１０に覆われていない部分の被覆層３５０を剥離除去する。これにより、リード部１１０の上面のうち金属めっき層１１２が設けられる領域以外の上面、リード部１１０の側壁面、インナーリード部１１１の下面、ダイパッド部１２０の上面及びダイパッド部１２０の側壁面が露出する。一方、弾性部材４１０に覆われたリード部１１０の上面のうち金属めっき層１１２が形成される領域の上面及びコネクティングバー１３０上の被覆層３５０は残存する。
＜粗面形成工程＞
次に、金属基板３１０の下面側に金属基板を支持する支持層３６０を設ける（図６Ｇ参照）。支持層３６０は、例えば、レジスト層であってもよい。支持層３６０を設けた後、金属基板３１０のうち被覆層３５０に覆われていない部分を粗化することにより粗面を形成する（図６Ｇ参照）。具体的には、リード部１１０の上面のうち金属めっき層１１２が形成される領域よりも外側（ダイパッド部１２０から遠い側）の上面、リード部１１０の側壁面、インナーリード部１１１の下面、ダイパッド部１２０の上面及びダイパッド部１２０の側壁面に粗面が形成される。粗面を形成するには、例えば、金属基板３１０に対してマイクロエッチング液を供給する。これにより、被覆層３５０で覆われている部分を除き、金属基板３１０全体に粗面を形成できる。なお、マイクロエッチング液とは、金属表面を僅かに溶かし、微細な凹凸の粗面を形成できる表面処理剤である。本実施形態において使用され得るマイクロエッチング液としては、硫酸又は塩酸を主成分として含有するもの、過酸化水素と硫酸を主成分として含有するもの等が挙げられる。
次に、金属基板３１０の下面側に金属基板を支持する支持層３６０を設ける（図６Ｇ参照）。支持層３６０は、例えば、レジスト層であってもよい。支持層３６０を設けた後、金属基板３１０のうち被覆層３５０に覆われていない部分を粗化することにより粗面を形成する（図６Ｇ参照）。具体的には、リード部１１０の上面のうち金属めっき層１１２が形成される領域よりも外側（ダイパッド部１２０から遠い側）の上面、リード部１１０の側壁面、インナーリード部１１１の下面、ダイパッド部１２０の上面及びダイパッド部１２０の側壁面に粗面が形成される。粗面を形成するには、例えば、金属基板３１０に対してマイクロエッチング液を供給する。これにより、被覆層３５０で覆われている部分を除き、金属基板３１０全体に粗面を形成できる。なお、マイクロエッチング液とは、金属表面を僅かに溶かし、微細な凹凸の粗面を形成できる表面処理剤である。本実施形態において使用され得るマイクロエッチング液としては、硫酸又は塩酸を主成分として含有するもの、過酸化水素と硫酸を主成分として含有するもの等が挙げられる。
なお、粗面を形成する工程において、粗面におけるＣＩＥＬａｂ色空間のうちのａ＊値が１２～１９の範囲、ｂ＊値が１２～１７の範囲となるように粗化される。また、粗面を形成する工程において、粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上となるように粗化される。さらに、粗面の算術平均高さＳａが０．１２μｍ以上であることが好ましく、０．１２μｍ～０．３４μｍの範囲となるように粗化されることがより好ましい。このような所定の範囲になるように粗面を形成することで、半導体素子の電極まで空気中の水分が浸入するのを抑制可能な半導体装置を製造可能なリードフレーム１００を得ることができる。
その後、支持層３６０、被覆層３５０を順次剥離除去し、インナーリード部上面１１１Ａの内側（ダイパッド部１２０側）端部に、金属めっき層１１２を設けることで、図１及び図２に示すリードフレーム１００が得られる（図６Ｈ参照）。金属めっき層１１２は、例えば、フォトリソグラフィ法により所定のパターンを有するめっき用レジスト層を形成し、めっき用レジスト層に覆われていない箇所に電解めっき法により金属めっき層１１２を形成できる。なお、上記製造方法により作製されたリードフレーム１００にアルカリ処理を施してもよい。具体的には、リードフレーム１００をアルカリ水溶液中に浸漬する。アルカリ処理を行うことで、粗面形成工程において使用した表面処理剤に含有する酸と中和し、リードフレーム１００の腐食を抑止できる。なお、アルカリ処理に用いられるアルカリとしては、特に限定されるものではなく、例えば、水酸化ナトリウム、水酸化カリウム等が挙げられ、これらのうちの１種を単独で使用してもよいし、２種以上を混合して使用してもよい。
［半導体装置の製造方法］
図３及び図４に示す半導体装置２００の製造方法を例として説明する。図７Ａ～図７Ｄは、本実施形態に係る半導体装置の製造方法を説明するための工程図である。
図３及び図４に示す半導体装置２００の製造方法を例として説明する。図７Ａ～図７Ｄは、本実施形態に係る半導体装置の製造方法を説明するための工程図である。
まず、図６Ａ～図６Ｈに示す製造方法により製造されたリードフレーム１００を準備する（図７Ａ参照）。次に、リードフレーム１００のダイパッド部１２０上に、半導体素子２１０を搭載する。この場合、例えば、ダイアタッチペースト等の接着剤２４０を用いて、半導体素子２１０をダイパッド部１２０上に載置して固定する（図７Ｂ参照）。なお、接着剤２４０は、銀ペースト及びエポキシ樹脂等の成分を含むエポキシ樹脂系の接着剤であってもよい。このとき、半導体素子２１０は、接着剤２４０を介してダイパッド部１２０の上面の粗面上に配置される。
続いて、半導体素子２１０の各電極２１０Ａと、各リード部１１０に形成された金属めっき層１１２とを、それぞれ接続部材２２０によって互いに電気的に接続する（図７Ｃ参照）。
次に、リードフレーム１００に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止部２３０を形成する（図７Ｄ参照）。これにより、リード部１１０、ダイパッド部１２０、半導体素子２１０及び接続部材２２０を樹脂封止できる。
その後、パッケージ領域１００Ａごとに、リードフレーム１００をダイシングする。このとき、ダイシングされるコネクティングバー１３０の上面が粗化されていない非粗化面であるため、ダイシング時に異物が発生するのを抑制できる。このようにして、半導体装置２００ごとに個片化され、図３及び図４に示す半導体装置２００が得られる。
また、半導体装置２００を長時間使用していると、空気中の水分等が、半導体装置２００の側面または下面側から浸入するおそれがある。例えば、空気中の水分等が封止部２３０と、リード部１１０またはダイパッド部１２０との界面を介して浸入してくるおそれがある。
この問題に対して本実施形態においては、リード部１１０の金属めっき層１１２が設けられていない上面、リード部１１０の側壁面、ダイパッド部１２０の上面及びダイパッド部１２０の側壁面には粗面が形成されている。粗面は、粗面のＣＩＥＬａｂ色空間のうちのａ＊値が１２～１９の範囲であり、ｂ＊値が１２～１７の範囲であるように、または、粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上であり、粗面の算術平均高さＳａが０．１２μｍ以上であるように粗化されている。これにより、封止部２３０と、リード部１１０またはダイパッド部１２０との界面から半導体素子２１０側に水分が浸入してくる浸入経路の距離が相対的に長くなっている。このため、半導体素子２１０の電極２１０Ａまで水分が浸入するのを抑制できる。さらに、上記所定の範囲の粗面を有することで、ダイパッド部１２０やリード部１１０と封止部２３０の密着強度を高めることができ、ダイパッド部１２０やリード部１１０と封止部２３０とが互いに剥離することを抑制できる。
また、本実施形態におけるリード部１１０が、当該リード部１１０の下面側から薄肉化されたインナーリード部１１１を含む。インナーリード部１１１の下面は粗面であることで、半導体装置２００の下面側において、封止部２３０とリード部１１０との界面における水分の浸入経路の距離が長くなっている。これにより封止部２３０とリード部１１０との界面から半導体素子２１０の電極２１０Ａまで水分が浸入することを抑制できる。さらに、インナーリード部１１１の下面に上記所定の範囲の粗面を有することで、リード部１１０と封止部２３０の密着強度を高めることができ、リード部１１０と封止部２３０とが互いに剥離することを抑制できる。
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
［実施例］
以下、実施例及び比較例を挙げて本開示をさらに詳細に説明するが、本開示は、下記の実施例等に何ら限定されるものではない。
以下、実施例及び比較例を挙げて本開示をさらに詳細に説明するが、本開示は、下記の実施例等に何ら限定されるものではない。
〔実施例１〕
図１及び図２に示す構成を有する。リードフレーム１００を準備した。リードフレーム１００において、リード部１１０の上面及び側壁面、並びにダイパッド部１２０の上面及び側壁面が、ＣＩＥＬａｂ色空間のうちのａ＊値が１７．５３、ｂ＊値が１４．８０及び山頂点の算術平均曲率Ｓｐｃが２４３１．４６ｍｍ－１、並びに算術平均高さＳａが０．１４μｍの粗面により構成されていた。なお、ａ＊値及びｂ＊値は、分光濃度・測色計eXact（X-rite社製）を用いて測定し、山頂点の算術平均曲率Ｓｐｃ及び算術平均高さＳａは、レーザー顕微鏡ＶＫ－Ｘ２６０（キーエンス社製、測定部）、レーザー顕微鏡ＶＫ－Ｘ２５０（キーエンス社製、コントローラー部）を用いて測定した。
図１及び図２に示す構成を有する。リードフレーム１００を準備した。リードフレーム１００において、リード部１１０の上面及び側壁面、並びにダイパッド部１２０の上面及び側壁面が、ＣＩＥＬａｂ色空間のうちのａ＊値が１７．５３、ｂ＊値が１４．８０及び山頂点の算術平均曲率Ｓｐｃが２４３１．４６ｍｍ－１、並びに算術平均高さＳａが０．１４μｍの粗面により構成されていた。なお、ａ＊値及びｂ＊値は、分光濃度・測色計eXact（X-rite社製）を用いて測定し、山頂点の算術平均曲率Ｓｐｃ及び算術平均高さＳａは、レーザー顕微鏡ＶＫ－Ｘ２６０（キーエンス社製、測定部）、レーザー顕微鏡ＶＫ－Ｘ２５０（キーエンス社製、コントローラー部）を用いて測定した。
〔実施例２〕
リード部１１０の上面及び側壁面、並びにダイパッド部１２０の上面及び側壁面が、ＣＩＥＬａｂ色空間のうちのａ＊値が１６．０３、ｂ＊値が１３．８４及び山頂点の算術平均曲率Ｓｐｃが２９５２．０８ｍｍ－１、並びに算術平均高さＳａが０．１７μｍの粗面により構成されている以外は、実施例１と同様の構成を有するリードフレーム１００を準備した。
リード部１１０の上面及び側壁面、並びにダイパッド部１２０の上面及び側壁面が、ＣＩＥＬａｂ色空間のうちのａ＊値が１６．０３、ｂ＊値が１３．８４及び山頂点の算術平均曲率Ｓｐｃが２９５２．０８ｍｍ－１、並びに算術平均高さＳａが０．１７μｍの粗面により構成されている以外は、実施例１と同様の構成を有するリードフレーム１００を準備した。
〔実施例３〕
リード部１１０の上面及び側壁面、並びにダイパッド部１２０の上面及び側壁面が、ＣＩＥＬａｂ色空間のうちのａ＊値が１５．３９、ｂ＊値が１３．１６及び山頂点の算術平均曲率Ｓｐｃが３５２３．７６ｍｍ－１、並びに算術平均高さＳａが０．２２μｍの粗面により構成されている以外は、実施例１と同様の構成を有するリードフレーム１００を準備した。
リード部１１０の上面及び側壁面、並びにダイパッド部１２０の上面及び側壁面が、ＣＩＥＬａｂ色空間のうちのａ＊値が１５．３９、ｂ＊値が１３．１６及び山頂点の算術平均曲率Ｓｐｃが３５２３．７６ｍｍ－１、並びに算術平均高さＳａが０．２２μｍの粗面により構成されている以外は、実施例１と同様の構成を有するリードフレーム１００を準備した。
〔実施例４〕
リード部１１０の上面及び側壁面、並びにダイパッド部１２０の上面及び側壁面が、ＣＩＥＬａｂ色空間のうちのａ＊値が１４．６５、ｂ＊値が１２．８６及び山頂点の算術平均曲率Ｓｐｃが３３７８．００ｍｍ－１、並びに算術平均高さＳａが０．２１μｍの粗面により構成されている以外は、実施例１と同様の構成を有するリードフレーム１００を準備した。
リード部１１０の上面及び側壁面、並びにダイパッド部１２０の上面及び側壁面が、ＣＩＥＬａｂ色空間のうちのａ＊値が１４．６５、ｂ＊値が１２．８６及び山頂点の算術平均曲率Ｓｐｃが３３７８．００ｍｍ－１、並びに算術平均高さＳａが０．２１μｍの粗面により構成されている以外は、実施例１と同様の構成を有するリードフレーム１００を準備した。
〔比較例１〕
リード部１１０の上面及び側壁面、並びにダイパッド部１２０の上面及び側壁面が、ＣＩＥＬａｂ色空間のうちのａ＊値が１８．５９、ｂ＊値が１７．２９及び山頂点の算術平均曲率Ｓｐｃが６２９．０５ｍｍ－１、並びに算術平均高さＳａが０．１１μｍの粗面により構成されている以外は、実施例１と同様の構成を有するリードフレームを準備した。
リード部１１０の上面及び側壁面、並びにダイパッド部１２０の上面及び側壁面が、ＣＩＥＬａｂ色空間のうちのａ＊値が１８．５９、ｂ＊値が１７．２９及び山頂点の算術平均曲率Ｓｐｃが６２９．０５ｍｍ－１、並びに算術平均高さＳａが０．１１μｍの粗面により構成されている以外は、実施例１と同様の構成を有するリードフレームを準備した。
〔比較例２〕
リード部１１０の上面及び側壁面、並びにダイパッド部１２０の上面及び側壁面が、ＣＩＥＬａｂ色空間のうちのａ＊値が１０．０６、ｂ＊値が７．１８及び山頂点の算術平均曲率Ｓｐｃが９８６．９６ｍｍ－１、並びに算術平均高さＳａが０．０９μｍの粗化されていない非粗化面により構成されている以外は、実施例１と同様の構成を有するリードフレームを準備した。
リード部１１０の上面及び側壁面、並びにダイパッド部１２０の上面及び側壁面が、ＣＩＥＬａｂ色空間のうちのａ＊値が１０．０６、ｂ＊値が７．１８及び山頂点の算術平均曲率Ｓｐｃが９８６．９６ｍｍ－１、並びに算術平均高さＳａが０．０９μｍの粗化されていない非粗化面により構成されている以外は、実施例１と同様の構成を有するリードフレームを準備した。
［試験例］粗面状態評価試験
実施例１～４及び比較例１～２の各リードフレームの粗面の状態をＳＥＭ及びレーザー顕微鏡で観察し、実施例１～４及び比較例１～２の各リードフレームのせん断強さを測定した。結果を表１に示す。なお、せん断強さは、モールド樹脂密着強度試験（プリンカップ試験）として、リードフレーム上にモールド樹脂を成型し、せん断方向を与えることによって計測する。モールド樹脂は、ＥＭＥ－６３１（住友ベークライト社製）を使用し、成型時間１２０秒、成型温度１７５±５℃、成型圧力１０ＭＰａでモールド樹脂成型を行い、その後、１７５℃で６時間硬化処理を行った。なお、成型したモールド樹脂のサイズは、高さ４ｍｍ、底面直径４ｍｍ、上面直径３ｍｍとし、底面側をリードフレームに成型した。その後、リードフレームを接合強度試験機ＤＡＧＥ４０００（ノードソン社製）に固定し、リードフレーム上のモールド樹脂の横方向からせん断荷重１ｋｇ、速度０．１ｍｍ／秒の荷重をかけることで、せん断強さを測定した。
実施例１～４及び比較例１～２の各リードフレームの粗面の状態をＳＥＭ及びレーザー顕微鏡で観察し、実施例１～４及び比較例１～２の各リードフレームのせん断強さを測定した。結果を表１に示す。なお、せん断強さは、モールド樹脂密着強度試験（プリンカップ試験）として、リードフレーム上にモールド樹脂を成型し、せん断方向を与えることによって計測する。モールド樹脂は、ＥＭＥ－６３１（住友ベークライト社製）を使用し、成型時間１２０秒、成型温度１７５±５℃、成型圧力１０ＭＰａでモールド樹脂成型を行い、その後、１７５℃で６時間硬化処理を行った。なお、成型したモールド樹脂のサイズは、高さ４ｍｍ、底面直径４ｍｍ、上面直径３ｍｍとし、底面側をリードフレームに成型した。その後、リードフレームを接合強度試験機ＤＡＧＥ４０００（ノードソン社製）に固定し、リードフレーム上のモールド樹脂の横方向からせん断荷重１ｋｇ、速度０．１ｍｍ／秒の荷重をかけることで、せん断強さを測定した。
表１に示すように、リードフレーム１００が有する粗面のＣＩＥＬａｂ色空間のうちのａ＊値が１２～１９の範囲であり、ｂ＊値が１２～１７の範囲であれば、ａ＊値及びｂ＊値が上記範囲外であるときに比べ、せん断強さが上昇することが確認された。したがって、ａ＊値及びｂ＊値が上記範囲内であることで、リードフレーム１００を用いて製造される半導体装置において、モールド樹脂との密着強度が上がることとなり、半導体素子２１０の電極２１０Ａまで空気中の水分が浸入することを抑制できると推察される。
また、リードフレーム１００の粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上であれば、山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１未満であるときに比べ、せん断強さが上昇することが確認された。さらに、実施例１～４の各リードフレーム１００の粗面の算術平均高さＳａが０．１２μｍ以上であった。この結果から、粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上であり、粗面の算術平均高さＳａが０．１２μｍ以上であることで、リードフレーム１００を用いて製造される半導体装置において、モールド樹脂との密着強度が上がることとなり、半導体素子２１０の電極２１０Ａまで空気中の水分が浸入することを抑制できると推察される。なお、比較例２の粗化されていない非粗化面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上となっている。これは、金属基板を圧延加工して比較例２のリードフレームを製造する際に、圧延痕の鋭い山が存在したため、山頂点の算術平均曲率Ｓｐｃの値が７００ｍｍ－１以上になったものと推察される。また、比較例１のリードフレームの粗面の山頂点の算術平均曲率Ｓｐｃが比較例２の非粗化面の山頂点の算術平均曲率Ｓｐｃよりも小さい。これは、粗面を形成する際に圧延痕の鋭い山の山頂点が削れる程度に粗化して粗面を形成したものであったため、算術平均曲率Ｓｐｃの値が小さくなったものと推察される。実施例１～４のリードフレーム１００の粗面は、比較例１のリードフレームの粗面よりもさらに粗化した粗面である。このため、エッチングが深く入り山頂点の算術平均曲率Ｓｐｃの値が大きくなったものと推察される。
（第２の実施形態）
次に、第２の実施形態について、図８乃至図１７を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
次に、第２の実施形態について、図８乃至図１７を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
（リードフレームの構成）
まず、図８乃至図１０により、本実施形態によるリードフレームの概略について説明する。図８乃至図１０は、本実施形態によるリードフレームを示す図である。
まず、図８乃至図１０により、本実施形態によるリードフレームの概略について説明する。図８乃至図１０は、本実施形態によるリードフレームを示す図である。
図８及び図９に示すリードフレーム１０は、半導体装置２０（図１１及び図１２）を作製する際に用いられるものである。このようなリードフレーム１０は、複数のパッケージ領域１０ａを備えている。複数のパッケージ領域１０ａは、多列及び多段に（マトリックス状に）配置されている。なお、図８においては、１つのパッケージ領域１０ａを中心としたリードフレーム１０の一部のみを示している。
本明細書中、「内」、「内側」とは、各パッケージ領域１０ａの中心方向を向く側をいう。「外」、「外側」とは、各パッケージ領域１０ａの中心から離れる側（コネクティングバー１３側）をいう。また、「表面」とは、半導体素子２１が搭載される側の面をいう。「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。「側面」とは、「表面」と「裏面」との間に位置する面であって、リードフレーム１０（金属基板）の厚みを構成する面をいう。
また、本明細書中、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。
図８及び図９に示すように、リードフレーム１０の各パッケージ領域１０ａは、ダイパッド１１と、ダイパッド１１の周囲に位置するリード部１２と、を備えている。このうちリード部１２は、裏面側から一部が薄肉化されている。リード部１２の裏面のうち、薄肉化されている部分は粗面となっている。リード部１２の裏面のうち、薄肉化されていない部分は平滑面となっている。
パッケージ領域１０ａは、半導体装置２０（後述）に対応する領域である。パッケージ領域１０ａは、図８において矩形状の仮想線（二点鎖線）によって取り囲まれる領域である。なお、本実施形態において、リードフレーム１０は、複数のパッケージ領域１０ａを含んでいる。しかしながら、これに限らず、１つのリードフレーム１０に１つのパッケージ領域１０ａのみが形成されていても良い。
各パッケージ領域１０ａ同士は、コネクティングバー（支持部材）１３を介して互いに連結されている。このコネクティングバー１３は、ダイパッド１１及びリード部１２を支持する。コネクティングバー１３は、Ｘ方向又はＹ方向に沿ってそれぞれ延びている。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、パッケージ領域１０ａの各辺に平行な二方向である。Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。
各コネクティングバー１３は、パッケージ領域１０ａの周囲であってパッケージ領域１０ａよりも外側に配置されている。各コネクティングバー１３は、平面視で細長い棒形状を有している。各コネクティングバー１３の幅（コネクティングバー１３の長手方向に直交する方向の距離）は、９５μｍ以上２５０μｍ以下としても良い。各コネクティングバー１３には、それぞれ複数のリード部１２が、コネクティングバー１３の長手方向に沿って間隔を空けて連結されている。ダイパッド１１は、吊りリード１４を介してコネクティングバー１３に支持されている。コネクティングバー１３は、薄肉化されていないが、これに限らず、裏面側から例えばハーフエッチングにより薄肉化されていても良い。コネクティングバー１３の厚みは、半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下としても良い。
図９に示すように、ダイパッド１１は、表面側に位置するダイパッド表面１１ａと、裏面側に位置するダイパッド裏面１１ｂとを有している。ダイパッド表面１１ａには、後述するように半導体素子２１が搭載される。ダイパッド裏面１１ｂは、半導体装置２０（後述）から外方に露出する。また、ダイパッド１１のうちリード部１２を向く側には、第１ダイパッド側面１１ｃと、第２ダイパッド側面１１ｄとが形成されている。第１ダイパッド側面１１ｃは、ダイパッド表面１１ａ側に位置している。第２ダイパッド側面１１ｄは、ダイパッド裏面１１ｂ側に位置している。この場合、ダイパッド１１のうち第１ダイパッド側面１１ｃと第２ダイパッド側面１１ｄとはそれぞれ粗面となっている。一方、ダイパッド表面１１ａには、後述するように、平滑面（ダイパッド平滑面領域１１ｅ）と粗面（ダイパッド粗面領域１１ｆ）とが形成されている。ダイパッド裏面１１ｂは、平滑面となっている。
本実施形態中、「粗面」とは、Ｓ－ｒａｔｉｏが１．３０以上となる面をいう。「平滑面」とは、Ｓ－ｒａｔｉｏが１．３０未満となる面をいう。粗面は、平滑面よりも粗い面である。また、「粗面」のＳ－ｒａｔｉｏは、１．３０以上２．３０以下となることが好ましい。「平滑面」のＳ－ｒａｔｉｏは、１．００以上１．２０以下となることが好ましい。ここで「Ｓ－ｒａｔｉｏ」とは、測定対象となる面を光干渉式測定器で複数の画素に分割して測定して得られた表面積を観察面積で除したものである。具体的には、測定対象となる面を株式会社日立ハイテクサイエンス製、ＶｅｒｔＳｃａｎを用いて複数の画素に分割して測定し、得られた表面積を観察面積で除して算出する。
粗面は、後述する金属基板３１の外面を、例えば過酸化水素と硫酸を主成分とするマイクロエッチング液で粗面化処理することによって形成されても良い。平滑面は、後述する金属基板３１に対してこのような粗面化処理を施さない、未加工の面であっても良い。なお、図９において、粗面化された部分を太い破線で示している（他の断面図についても同様）。
ダイパッド１１のダイパッド表面１１ａは、後述するようにバンプ２６を介して半導体素子２１に電気的に接続される領域（内部端子）となっている。ダイパッド表面１１ａは、ハーフエッチング等により薄肉化されていない領域であっても良い。ダイパッド表面１１ａには、平滑面の領域であるダイパッド平滑面領域１１ｅと、粗面の領域であるダイパッド粗面領域１１ｆとが形成されている。
ダイパッド表面１１ａには、複数のダイパッド平滑面領域１１ｅが形成されていても良い。ダイパッド平滑面領域１１ｅは、それぞれ対応するバンプ２６に接続される（図１２参照）。ダイパッド１１上のダイパッド平滑面領域１１ｅの個数と、ダイパッド１１に接続されるバンプ２６の個数は同一であっても良い。あるいは、１つのダイパッド平滑面領域１１ｅに複数のバンプ２６が配置されても良い。この場合、ダイパッド１１上のダイパッド平滑面領域１１ｅの個数は、ダイパッド１１に接続されるバンプ２６の個数より少なくても良い。
ダイパッド粗面領域１１ｆは、ダイパッド平滑面領域１１ｅよりも粗い（Ｓ－ｒａｔｉｏが大きい）。図１０（ａ）に示すように、ダイパッド粗面領域１１ｆは、平面視で、各ダイパッド平滑面領域１１ｅの全周を取り囲むように形成される。すなわち、ダイパッド平滑面領域１１ｅは、ダイパッド１１の周縁１１ｇに直接接することがない。またダイパッド粗面領域１１ｆは、平面視でダイパッド１１の周縁１１ｇの全域に沿って形成されている。ここで、ダイパッド１１の周縁１１ｇとは、図８に示すように、ダイパッド１１の複数（４つ）の辺によって取り囲まれる領域をいう。またダイパッド表面１１ａのうち、ダイパッド平滑面領域１１ｅ以外の領域は、全てダイパッド粗面領域１１ｆとなっていても良い。すなわち、ダイパッド表面１１ａは、複数のダイパッド平滑面領域１１ｅと、それ以外のダイパッド粗面領域１１ｆと、のみによって構成されていても良い。
図１０（ａ）に示すように、ダイパッド平滑面領域１１ｅは、平面視で円形であっても良い。ダイパッド平滑面領域１１ｅは、平面視でバンプ２６（仮想線）よりも大きいことが好ましい。ダイパッド平滑面領域１１ｅの幅（直径）Ｄ１は、０．０３０ｍｍ以上としても良く、０．０３５ｍｍ以上としても良い。幅（直径）Ｄ１は、０．０７０ｍｍ以下としても良く、０．０６５ｍｍ以下としても良い。バンプ２６をダイパッド平滑面領域１１ｅの中心に配置したとき、バンプ２６の周縁とダイパッド平滑面領域１１ｅの周縁との最短距離ｄ１は、０．００５ｍｍ以上としても良く、０．０１０ｍｍ以上としても良い。最短距離ｄ１は、０．０２０ｍｍ以下としても良く、０．０１５ｍｍ以下としても良い。ダイパッド平滑面領域１１ｅと、ダイパッド１１の周縁１１ｇとの最短距離Ｌ１は、０．０２５ｍｍ以上としても良く、０．０３０ｍｍ以上としても良い。最短距離Ｌ１は、１．０ｍｍ以下としても良く、０．５０ｍｍ以下としても良い。ダイパッド平滑面領域１１ｅが平面視で円形であることにより、円形のバンプ２６をダイパッド平滑面領域１１ｅに対して位置決めしやすくなっている。なお、図１０（ａ）（ｂ）において、平滑面の部分を白色で示し、粗面の部分を網掛けで示している（図１７（ａ）－（ｄ）についても同様）。
また図１０（ａ）において、ダイパッド表面１１ａに複数のダイパッド平滑面領域１１ｅが存在する場合、互いに隣接するダイパッド平滑面領域１１ｅ同士の最短距離Ｍ１は、０．０３０ｍｍ以上としても良く、０．０４０ｍｍ以上としても良い。最短距離Ｍ１は、１．０ｍｍ以下としても良く、０．５０ｍｍ以下としても良い。互いに隣接するダイパッド平滑面領域１１ｅの中心同士のピッチＰ１は、０．０４５ｍｍ以上としても良く、０．０５７ｍｍ以上としても良い。ピッチＰ１は、１．２ｍｍ以下としても良く、０．６０ｍｍ以下としても良い。なお、上記ピッチＰ１は、互いに隣接するバンプ２６の中心同士のピッチに相当する。
図９を参照すると、ダイパッド１１のダイパッド裏面１１ｂには、外部端子が形成されても良い。この外部端子は、図示しない実装基板に電気的に接続されても良い。ダイパッド裏面１１ｂは、例えばハーフエッチングにより薄肉化されることなく、加工前の金属基板（後述する金属基板３１）と同様の平滑面となっている。ダイパッド裏面１１ｂは、半導体装置２０（後述）の製造後に、半導体装置２０から外方に露出する。
各リード部１２は、それぞれ後述するようにバンプ２６を介して半導体素子２１に接続されるものであり、ダイパッド１１との間に空間を介して配置されている。複数のリード部１２は、コネクティングバー１３の長手方向に沿って互いに間隔を空けて配置されている。各リード部１２は、それぞれコネクティングバー１３から延び出している。
リード部１２は、ダイパッド１１の周囲に沿って配置されている。リード部１２は、裏面側から一部が薄肉化されている。この場合、リード部１２のうち、後述するインナーリード５１の裏面が薄肉化されている。またリード部１２の裏面のうち薄肉化されていない部分には、外部端子１７が形成されている。外部端子１７は、外部の実装基板（図示せず）に電気的に接続される。外部端子１７は、半導体装置２０（後述）の製造後に、半導体装置２０から外方に露出する。
図９に示すように、リード部１２は、インナーリード５１と端子部５３とを有している。インナーリード５１は、内側（ダイパッド１１側）に位置する。端子部５３は、外側（コネクティングバー１３側）に位置する。インナーリード５１は、端子部５３からダイパッド１１側に延びている。インナーリード５１の表面側には内部端子が形成される。この内部端子は、後述するようにバンプ２６を介して半導体素子２１に電気的に接続される領域（リード平滑面領域１２ｅ）である。
インナーリード５１は、裏面側から例えばハーフエッチングにより薄肉化されている。インナーリード５１は、インナーリード表面５１ａと、インナーリード裏面５１ｂとを有している。インナーリード表面５１ａは表面側に位置する。また、インナーリード５１のうちダイパッド１１を向く面には、インナーリード先端面５１ｃが形成されている。インナーリード裏面５１ｂは裏面側に位置する。
端子部５３は、コネクティングバー１３側に位置する。端子部５３の基端部はコネクティングバー１３に連結されている。端子部５３は、端子部表面５３ａを有する。端子部５３の裏面には、上述した外部端子１７が形成されている。端子部５３は、ハーフエッチングされることなく、ダイパッド１１と同一の厚みを有している。なお、リード部１２のうち、端子部５３よりもコネクティングバー１３側に位置する部分の裏面が薄肉化され、コネクティングバー１３との接続部を構成しても良い。
本実施形態において、リード部１２の裏面のうち、薄肉化されている部分は粗面となっている。具体的には、リード部１２のインナーリード５１が裏面側から薄肉化されている。インナーリード５１の裏面側に位置するインナーリード裏面５１ｂは、その全域が粗面となっている。一方、リード部１２の裏面のうち、薄肉化されていない部分は平滑面となっている。具体的には、リード部１２の端子部５３は裏面側から薄肉化されていない。端子部５３の裏面側に位置する外部端子１７は、その全域が平滑面となっている。
さらにリード部１２のインナーリード先端面５１ｃは、その全域が粗面となっている。また、図示していないが、リード部１２の長手方向に沿う両側面も粗面となっていても良い。一方、リード部１２のインナーリード５１は表面側から薄肉化されていない。またリード部１２の端子部５３は表面側から薄肉化されていない。
インナーリード５１のインナーリード表面５１ａと、端子部５３の端子部表面５３ａとにより、リード表面１２ａが構成されている。リード表面１２ａは、ハーフエッチング等により表面側から薄肉化されていない領域である。リード表面１２ａには、平滑面の領域であるリード平滑面領域１２ｅと、粗面の領域であるリード粗面領域１２ｆとが形成されている。
各リード部１２のリード表面１２ａには、それぞれ１つのリード平滑面領域１２ｅが形成されている。各リード部１２のリード表面１２ａには、それぞれ複数のリード平滑面領域１２ｅが形成されていても良い。リード平滑面領域１２ｅは、それぞれ対応するバンプ２６に接続される（図１２参照）。また、１つのリード平滑面領域１２ｅに複数のバンプ２６が配置されても良い。この場合、各リード部１２上のリード平滑面領域１２ｅの個数は、当該リード部１２に接続されるバンプ２６の個数より少なくても良い。
リード平滑面領域１２ｅの周囲には、リード粗面領域１２ｆが存在する。リード粗面領域１２ｆはリード平滑面領域１２ｅよりも粗い（Ｓ－ｒａｔｉｏが大きい）。図１０（ｂ）に示すように、リード粗面領域１２ｆは、平面視で、各リード平滑面領域１２ｅの全周を取り囲むように形成される。すなわち、リード平滑面領域１２ｅは、リード部１２の周縁１２ｇに直接接することがない。またリード粗面領域１２ｆは、平面視でリード部１２の周縁１２ｇの全域に沿って形成されている。ここで、リード部１２の周縁１２ｇとは、図８に示すように、リード部１２の複数（３つ）の辺と、コネクティングバー１３とによって取り囲まれる領域をいう。またリード表面１２ａのうち、リード平滑面領域１２ｅ以外の領域は全てリード粗面領域１２ｆとなっていても良い。すなわち、リード表面１２ａは、リード平滑面領域１２ｅと、それ以外のリード粗面領域１２ｆと、のみによって構成されていても良い。
図１０（ｂ）に示すように、リード平滑面領域１２ｅは、平面視で円形であっても良い。リード平滑面領域１２ｅの形状は、上述したダイパッド平滑面領域１１ｅと同一であっても良く、異なっていても良い。またリード平滑面領域１２ｅは、平面視でバンプ２６（仮想線）よりも大きいことが好ましい。リード平滑面領域１２ｅの幅（直径）Ｄ２は、０．０３０ｍｍ以上としても良く、０．０３５ｍｍ以上としても良い。幅（直径）Ｄ２は、０．０７０ｍｍ以下としても良く、０．０６５ｍｍ以下としても良い。バンプ２６をリード平滑面領域１２ｅの中心に配置したとき、バンプ２６の周縁とリード平滑面領域１２ｅの周縁との最短距離ｄ２は、０．００５ｍｍ以上としても良く、０．０１０ｍｍ以上としても良い。最短距離ｄ２は、０．０２０ｍｍ以下としても良く、０．０１５ｍｍ以下としても良い。リード平滑面領域１２ｅと、リード部１２の周縁１２ｇとの最短距離Ｌ２は、０．０２５ｍｍ以上としても良く、０．０３０ｍｍ以上としても良い。最短距離Ｌ２は、１．０ｍｍ以下としても良く、０．５０ｍｍ以下としても良い。リード平滑面領域１２ｅが平面視で円形であることにより、円形のバンプ２６をダイパッド平滑面領域１１ｅに対して位置決めしやすくなっている。
以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０のうち薄肉化されていない部分の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ以上３００μｍ以下としても良い。
なお、本実施形態において、リード部１２は、パッケージ領域１０ａの４辺全てに沿って配置されているが、これに限られるものではなく、例えばパッケージ領域１０ａの対向する２辺のみに沿って配置されていても良い。
（半導体装置の構成）
次に、図１１乃至図１３により、本実施形態による半導体装置について説明する。図１１乃至図１３は、本実施形態による半導体装置（フリップチップタイプ）を示す図である。
次に、図１１乃至図１３により、本実施形態による半導体装置について説明する。図１１乃至図１３は、本実施形態による半導体装置（フリップチップタイプ）を示す図である。
図１１及び図１２に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、半導体素子２１と、複数のリード部１２と、複数のバンプ２６と、封止樹脂２３とを備えている。
このうち半導体素子２１は、ダイパッド１１及びリード部１２上に搭載されている。複数のバンプ２６は、それぞれ半導体素子２１と、ダイパッド１１又はリード部１２とを電気的に接続する。この場合、バンプ２６は接続部を構成する。またバンプ２６は、ピラーであっても良い。封止樹脂２３は、ダイパッド１１、リード部１２、半導体素子２１及びバンプ２６を樹脂封止する。
ダイパッド１１及びリード部１２は、上述したリードフレーム１０から作製されたものである。この場合、リード部１２のインナーリード５１は、裏面側から薄肉化されている。インナーリード５１のインナーリード裏面５１ｂは粗面となっている。インナーリード裏面５１ｂには、封止樹脂２３が密着している。リード部１２の端子部５３は、裏面側から薄肉化されていない。端子部５３の裏面に位置する外部端子１７は平滑面となっている。外部端子１７は、封止樹脂２３から外方に露出している。
ダイパッド１１及びリード部１２上には、それぞれバンプ２６が設けられている。ダイパッド１１上のバンプ２６は、ダイパッド平滑面領域１１ｅに設けられている。バンプ２６は、ダイパッド粗面領域１１ｆから最短距離ｄ１だけ離間して設けられている。リード部１２上のバンプ２６は、リード平滑面領域１２ｅに設けられている。バンプ２６は、リード粗面領域１２ｆから最短距離ｄ２だけ離間して設けられている。バンプ２６を介して、半導体素子２１と、ダイパッド１１及びリード部１２とが互いに電気的に接続されている。
半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々バンプ２６が取り付けられる複数の電極２１ａを有している。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１５００μｍ以下程度としても良い。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば０．２ｍｍ以上２０ｍｍ以下としても良く、０．２ｍｍ以上１６ｍｍ以下としても良い。なお、図１１において、封止樹脂２３のうち、リード部１２及び半導体素子２１よりも表面側に位置する部分の表示を省略している。
バンプ（接続部）２６は、例えば銅等の導電性の良い金属材料からなり、中実の略円柱形状又は略球形状を有していても良い。バンプ２６は、それぞれその上端が半導体素子２１の電極２１ａに接続されるとともに、その下端がダイパッド平滑面領域１１ｅ又はリード平滑面領域１２ｅにそれぞれ接続されている。バンプ２６の幅（直径）は、０．０１ｍｍ以上０．０７０ｍｍ以下としても良い。なお、ダイパッド１１には必ずしもバンプ２６が設けられていなくても良い。この場合、ダイパッド１１と半導体素子２１とは、例えばダイボンディングペースト等の接着剤により互いに固定されても良い。
図１３（ａ）、（ｂ）は、バンプ２６の周辺を示す拡大断面図である。図１３（ａ）に示すように、バンプ２６は、単一の層から構成されていても良い。この場合、バンプ２６は、例えば銅等の金属層を含んでも良い。バンプ２６は、ダイパッド１１及びリード部１２に含まれる主たる金属（例えば銅）と同一の金属から構成されても良い。バンプ２６の高さは、３０μｍ以上１１０μｍ以下としても良い。
あるいは、図１３（ｂ）に示すように、バンプ２６は、複数の層を含んでいても良い。例えば、バンプ２６は、ダイパッド１１側又はリード部１２側に位置する第１層２６ａと、半導体素子２１側に位置する第２層２６ｂとを含む。第１層２６ａは、例えば錫等の金属を含んでも良い。第１層２６ａの高さは、１μｍ以上１０μｍ以下としても良い。第２層２６ｂは、例えば銅等の金属を含んでも良い。第２層２６ｂの高さは、３０μｍ以上１００μｍ以下としても良い。
このほか、ダイパッド１１及びリード部１２の構成は、半導体装置２０に含まれない領域を除き、上述した図８乃至図１０に示すものと同様であるため、ここでは詳細な説明を省略する。
（リードフレームの製造方法）
次に、図８及び図９に示すリードフレーム１０の製造方法について、図１４（ａ）－（ｉ）を用いて説明する。図１４（ａ）－（ｉ）は、リードフレーム１０の製造方法を示す断面図（図９に対応する図）である。
次に、図８及び図９に示すリードフレーム１０の製造方法について、図１４（ａ）－（ｉ）を用いて説明する。図１４（ａ）－（ｉ）は、リードフレーム１０の製造方法を示す断面図（図９に対応する図）である。
まず図１４（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用できる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図１４（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用できる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図１４（ｃ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図１４（ｄ））。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択できる。例えば、金属基板３１として銅を用いる場合、通常、腐蝕液として塩化第二鉄水溶液を用い、金属基板３１の両面からスプレーエッチングを行っても良い。これにより、ダイパッド１１、リード部１２及びコネクティングバー１３の外形が形成される。このとき、リード部１２は、ハーフエッチングにより裏面側から一部が薄肉化される。具体的には、リード部１２のインナーリード５１の裏面が薄肉化される。
次いで、エッチング用レジスト層３２、３３を剥離して除去する（図１４（ｅ））。このようにして、ダイパッド１１と、ダイパッド１１の周囲に位置するリード部１２とを有する金属基板３１が得られる。
次に、金属基板３１の一部にめっき層３６を形成する（図１４（ｆ））。このとき、まず金属基板３１の表面に所定のパターンの開口を有するゴムパッキン等の弾性部材４６を配置する。なお弾性部材４６の開口は、ダイパッド平滑面領域１１ｅ及びリード平滑面領域１２ｅに対応する形状を有する。次に、弾性部材４６を介して金属基板３１の表面を冶具４７によって押さえる。冶具４７は、弾性部材４６と同様のパターンの開口を有する。次いで、金属基板３１の表面のうち、弾性部材４６及び冶具４７に覆われていない部分にめっき層３６を形成する。これにより、ダイパッド１１のダイパッド平滑面領域１１ｅに対応する部分と、リード部１２のリード平滑面領域１２ｅに対応する部分とに、めっき層３６が形成される。めっき層３６の厚みは、０μｍ超２μｍ以下としても良い。めっき層３６を構成する金属としては、例えば銀を用いてもよい。めっき層３６が銀めっきからなる場合、電解めっき用めっき液としては、シアン化銀及びシアン化カリウムを主成分とした銀めっき液を用いることができる。
続いて、弾性部材４６及び冶具４７を除去する。また金属基板３１の裏面側に、金属基板３１を支持する支持層３７を設ける（図１４（ｇ））。支持層３７は、例えばレジスト層であっても良い。
次に、図１４（ｈ）に示すように、金属基板３１のうちめっき層３６及び支持層３７に覆われていない部分を粗化することにより、当該部分に粗面を形成する。具体的には、金属基板３１にダイパッド粗面領域１１ｆ及びリード粗面領域１２ｆがそれぞれ形成される。さらに、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂが粗面とされる。この間、金属基板３１に対してマイクロエッチング液を供給することにより、めっき層３６及び支持層３７で覆われている部分を除き、金属基板３１の全体に粗面を形成する。ここでマイクロエッチング液とは、金属表面を僅かに溶かし、微細な凹凸の粗面を形成する表面処理剤である。例えば銅又は銅合金からなる金属基板３１を粗面化する場合、過酸化水素水と硫酸を主成分とするマイクロエッチング液を用いても良い。
次いで、図１４（ｉ）に示すように、支持層３７とめっき層３６とを順次剥離除去することにより、図８及び図９に示すリードフレーム１０が得られる。
（半導体装置の製造方法）
次に、図１１及び図１２に示す半導体装置２０の製造方法について、図１５（ａ）－（ｄ）を用いて説明する。図１５（ａ）－（ｄ）は、半導体装置２０の製造方法を示す断面図（図１２に対応する図）である。
次に、図１１及び図１２に示す半導体装置２０の製造方法について、図１５（ａ）－（ｄ）を用いて説明する。図１５（ａ）－（ｄ）は、半導体装置２０の製造方法を示す断面図（図１２に対応する図）である。
まず、例えば図１４（ａ）－（ｉ）に示す方法により、リードフレーム１０を作製する（図１５（ａ））。
次に、リードフレーム１０のダイパッド１１及びリード部１２上に、半導体素子２１を搭載する。この場合、予め半導体素子２１の電極２１ａにそれぞれバンプ２６を形成しておく。次いで、このバンプ２６をダイパッド１１及びリード部１２にそれぞれ接続して固定する（図１５（ｂ））。このとき、半導体素子２１の各電極２１ａと、ダイパッド１１及びリード部１２とが、それぞれバンプ２６を介して互いに電気的に接続される。ダイパッド１１上のバンプ２６は、ダイパッド平滑面領域１１ｅに接続される。このときバンプ２６は、ダイパッド粗面領域１１ｆから離間して設けられる。またリード部１２上のバンプ２６は、リード平滑面領域１２ｅに接続される。このときバンプ２６は、リード粗面領域１２ｆから離間して設けられる。
次に、リードフレーム１０に対して熱硬化性樹脂又は熱可塑性樹脂を射出成形又はトランスファ成形することにより、封止樹脂２３を形成する（図１５（ｃ））。これにより、ダイパッド１１、リード部１２、半導体素子２１及びバンプ２６を樹脂封止する。
その後、パッケージ領域１０ａ毎に、リードフレーム１０及び封止樹脂２３を切断する。これにより、リードフレーム１０が半導体装置２０毎に分離され、図１１及び図１２に示す半導体装置２０が得られる（図１５（ｄ））。
ところで、このようにして作製された半導体装置２０を長期間使用している間、空気中の水分等が、半導体装置２０の側面側又は裏面側から、封止樹脂２３と、ダイパッド１１又はリード部１２との界面を介して侵入することが考えられる。
これに対して本実施形態によれば、ダイパッド平滑面領域１１ｅの全周を取り囲むようにダイパッド粗面領域１１ｆが存在する。同様に、リード平滑面領域１２ｅの全周を取り囲むようにリード粗面領域１２ｆが存在する。このため、バンプ２６の外側で、ダイパッド表面１１ａ又はリード表面１２ａと封止樹脂２３との界面における水分の侵入経路の距離が長くなっている。これにより、ダイパッド表面１１ａ又はリード表面１２ａと封止樹脂２３との界面から、半導体素子２１側に水分が侵入することを抑えられる（図１６の矢印ＦＡ参照）。この結果、長期間の使用後における半導体装置２０の信頼性を向上させることができる。
また本実施形態によれば、ダイパッド表面１１ａのうち、バンプ２６の外側に隣接するダイパッド平滑面領域１１ｅは平滑面となっている。またリード表面１２ａのうち、バンプ２６の外側に隣接するリード平滑面領域１２ｅは平滑面となっている。
これにより、バンプ２６が銅等の単一の金属層から構成される場合（図１３（ａ）参照）、以下のような効果が得られる。すなわちダイパッド１１及びリード部１２上に半導体素子２１を搭載する際、バンプ２６とダイパッド１１及びリード部１２との密着性を高めることができる。他方、仮にバンプ２６を接続するダイパッド１１及びリード部１２の面が粗面であると、粗面に形成された酸化膜（例えば酸化銅）の影響により、バンプ２６と粗面との接触面積が狭くなる。この場合、バンプ２６とダイパッド１１及びリード部１２との接合強度が弱くなるおそれがある。
またバンプ２６が錫等の金属を含む場合（図１３（ｂ）参照）、以下のような効果が得られる。すなわちダイパッド１１及びリード部１２上に半導体素子２１を搭載する際、バンプ２６に含まれる錫等が粗面を伝わって流れ出すことを抑制できる。他方、仮にバンプ２６の外側に隣接する部分が粗面であると、表面張力により、バンプ２６に含まれる錫等が粗面を伝わって流れ出てしまうおそれがある。
また、本実施形態によれば、ダイパッド粗面領域１１ｆは、平面視でダイパッド１１の周縁１１ｇの全域に沿って形成されている。またリード粗面領域１２ｆは、平面視でリード部１２の周縁１２ｇの全域に沿って形成されている。これにより、ダイパッド表面１１ａ又はリード表面１２ａと封止樹脂２３との界面から半導体素子２１側に水分が侵入することをより効果的に抑制できる。
また本実施形態によれば、リード部１２のインナーリード裏面５１ｂとインナーリード先端面５１ｃとが粗面となっている。また、ダイパッド１１の第１ダイパッド側面１１ｃ及び第２ダイパッド側面１１ｄがそれぞれ粗面となっている。このため、封止樹脂２３と、ダイパッド１１又はリード部１２との界面における水分の侵入経路の距離が長くなっている。これにより、封止樹脂２３と、ダイパッド１１又はリード部１２との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図１６の矢印ＦＢ参照）。この結果、長期間使用した後における半導体装置２０の信頼性を向上させることができる。
とりわけ、フリップチップタイプの半導体装置２０においては、半導体素子２１の電極２１ａが裏面側を向いている。このため、フリップチップタイプの半導体装置２０においては、半導体装置２０の裏面から半導体素子２１の電極２１ａまでの距離が短くなりやすい。これに対して本実施形態によれば、リード部１２の裏面のうち、薄肉化されている部分が粗面となっている。これにより、封止樹脂２３とリード部１２との界面から、半導体素子２１側に水分が侵入することをより効果的に抑えることができる。
また、本実施形態によれば、リード部１２のインナーリード裏面５１ｂとインナーリード先端面５１ｃとが粗面となっている。また、ダイパッド１１の第１ダイパッド側面１１ｃ及び第２ダイパッド側面１１ｄがそれぞれ粗面となっている。これにより、ダイパッド１１及びリード部１２と封止樹脂２３との密着強度を高め、ダイパッド１１及びリード部１２と封止樹脂２３とが互いに剥離することを抑制できる。
（変形例）
次に、図１７（ａ）－（ｄ）により、ダイパッド平滑面領域１１ｅ及びリード平滑面領域１２ｅの変形例について説明する。図１７（ａ）－（ｄ）は、それぞれダイパッド平滑面領域１１ｅ及びリード平滑面領域１２ｅ（以下、単に平滑面領域１１ｅ、１２ｅともいう）と、ダイパッド粗面領域１１ｆ及びリード粗面領域１２ｆ（以下、単に粗面領域１１ｆ、１２ｆともいう）を示す拡大平面図である。
次に、図１７（ａ）－（ｄ）により、ダイパッド平滑面領域１１ｅ及びリード平滑面領域１２ｅの変形例について説明する。図１７（ａ）－（ｄ）は、それぞれダイパッド平滑面領域１１ｅ及びリード平滑面領域１２ｅ（以下、単に平滑面領域１１ｅ、１２ｅともいう）と、ダイパッド粗面領域１１ｆ及びリード粗面領域１２ｆ（以下、単に粗面領域１１ｆ、１２ｆともいう）を示す拡大平面図である。
図１７（ａ）に示すように、平滑面領域１１ｅ、１２ｅは、平面視で正方形又は長方形であっても良い。平滑面領域１１ｅ、１２ｅの幅（各辺の長さ）Ｄ３は、０．０３０ｍｍ以上としても良く、０．０３５ｍｍ以上としても良い。幅Ｄ３は、０．０７０ｍｍ以下としても良く、０．０６５ｍｍ以下としても良い。またバンプ２６を平滑面領域１１ｅ、１２ｅの中心に配置したとき、バンプ２６の周縁と平滑面領域１１ｅ、１２ｅの周縁との最短距離ｄ３は、０．００５ｍｍ以上としても良く、０．０１０ｍｍ以上としても良い。最短距離ｄ３は、０．０２０ｍｍ以下としても良く、０．０１５ｍｍ以下としても良い。また平滑面領域１１ｅ、１２ｅと、ダイパッド１１の周縁１１ｇ又はリード部１２の周縁１２ｇとの最短距離Ｌ３は、０．０２５ｍｍ以上としても良く、０．０３０ｍｍ以上としても良い。最短距離Ｌ３は、１．０ｍｍ以下としても良く、０．５０ｍｍ以下としても良い。平滑面領域１１ｅ、１２ｅが平面視で正方形又は長方形であることにより、バンプ２６の周縁と平滑面領域１１ｅ、１２ｅの周縁との最短距離（間隔）ｄ３を十分確保できる。
図１７（ｂ）に示すように、平滑面領域１１ｅ、１２ｅは、平面視で正方形又は長方形であり、１つの平滑面領域１１ｅ、１２ｅに複数のバンプ２６が配置されても良い。平滑面領域１１ｅ、１２ｅの長辺の長さＤ４ａは、０．０４５ｍｍ以上としても良く、０．０６５ｍｍ以上としても良い。長さＤ４ａは、０．１２ｍｍ以下としても良く、０．１０ｍｍ以下としても良い。平滑面領域１１ｅ、１２ｅの短辺の長さＤ４ｂは、０．０３０ｍｍ以上としても良く、０．０３５ｍｍ以上としても良い。長さＤ４ｂは、０．０７０ｍｍ以下としても良く、０．０６５ｍｍ以下としても良い。また各バンプ２６を平滑面領域１１ｅ、１２ｅの短辺方向の中心に配置したとき、バンプ２６の周縁と平滑面領域１１ｅ、１２ｅの周縁との短辺方向の最短距離ｄ４は、０．００５ｍｍ以上としても良く、０．０１０ｍｍ以上としても良い。最短距離ｄ４は、０．０２０ｍｍ以下としても良く、０．０１５ｍｍ以下としても良い。また平滑面領域１１ｅ、１２ｅと、ダイパッド１１の周縁１１ｇ又はリード部１２の周縁１２ｇとの最短距離Ｌ４は、０．０２５ｍｍ以上としても良く、０．０３０ｍｍ以上としても良い。最短距離Ｌ４は、１．０ｍｍ以下としても良く、０．５０ｍｍ以下としても良い。平滑面領域１１ｅ、１２ｅが平面視で正方形又は長方形であることにより、バンプ２６の周縁と平滑面領域１１ｅ、１２ｅの周縁との最短距離（間隔）ｄ４を十分確保できる。また、各平滑面領域１１ｅ、１２ｅに、互いに隣接する２つ以上のバンプ２６を設置できる。
図１７（ｃ）に示すように、平滑面領域１１ｅ、１２ｅは、平面視で楕円又は長円であり、１つの平滑面領域１１ｅ、１２ｅに複数のバンプ２６が配置されても良い。平滑面領域１１ｅ、１２ｅの長手方向の長さＤ５ａは、０．０４５ｍｍ以上としても良く、０．０６５ｍｍ以上としても良い。長さＤ５ａは、０．１２ｍｍ以下としても良く、０．１０ｍｍ以下としても良い。平滑面領域１１ｅ、１２ｅの短手方向の長さＤ５ｂは、０．０３０ｍｍ以上としても良く、０．０３５ｍｍ以上としても良い。長さＤ５ｂは、０．０７０ｍｍ以下としても良く、０．０６５ｍｍ以下としても良い。また各バンプ２６を平滑面領域１１ｅ、１２ｅの短手方向の中心に配置したとき、バンプ２６の周縁と平滑面領域１１ｅ、１２ｅの周縁との最短距離ｄ５は、０．００５ｍｍ以上としても良く、０．０１０ｍｍ以上としても良い。最短距離ｄ５は、０．０２０ｍｍ以下としても良く、０．０１５ｍｍ以下としても良い。また平滑面領域１１ｅ、１２ｅと、ダイパッド１１の周縁１１ｇ又はリード部１２の周縁１２ｇとの最短距離Ｌ５は、０．０２５ｍｍ以上としても良く、０．０３０ｍｍ以上としても良い。最短距離Ｌ５は、１．０ｍｍ以下としても良く、０．５０ｍｍ以下としても良い。平滑面領域１１ｅ、１２ｅが平面視で楕円又は長円であることにより、各平滑面領域１１ｅ、１２ｅに、互いに隣接する２つ以上のバンプ２６を設置できる。
図１７（ｄ）に示すように、平滑面領域１１ｅ、１２ｅの周縁は、平面視で曲線Ｃｖと線分Ｌｓとを含む閉じた図形であっても良い。平滑面領域１１ｅ、１２ｅは、円又は楕円の一部を除去した図形、例えば半円又は半楕円であっても良い。平滑面領域１１ｅ、１２ｅの周縁を構成する線分Ｌｓは、ダイパッド１１の周縁１１ｇ又はリード部１２の周縁１２ｇに対して平行であっても良い。平滑面領域１１ｅ、１２ｅの、線分Ｌｓに直交する方向の長さＤ６ａは、０．０３０ｍｍ以上としても良く、０．０５０ｍｍ以上としても良い。長さＤ６ａは、０．１２ｍｍ以下としても良く、０．１０ｍｍ以下としても良い。平滑面領域１１ｅ、１２ｅの、線分Ｌｓに平行な方向の長さＤ６ｂは、０．０３０ｍｍ以上としても良く、０．０３５ｍｍ以上としても良い。長さＤ６ｂは、０．０７０ｍｍ以下としても良く、０．０６５ｍｍ以下としても良い。また各バンプ２６を平滑面領域１１ｅ、１２ｅの線分Ｌｓに平行な方向及び直交する方向の中心に配置したとき、バンプ２６の周縁と平滑面領域１１ｅ、１２ｅの周縁との最短距離ｄ６は、０．００５ｍｍ以上としても良く、０．０１０ｍｍ以上としても良い。最短距離ｄ６は、０．０２０ｍｍ以下としても良く、０．０１５ｍｍ以下としても良い。また平滑面領域１１ｅ、１２ｅと、ダイパッド１１の周縁１１ｇ又はリード部１２の周縁１２ｇとの最短距離Ｌ６は、０．０２５ｍｍ以上としても良く、０．０３０ｍｍ以上としても良い。最短距離Ｌ６は、１．０ｍｍ以下としても良く、０．５０ｍｍ以下としても良い。平滑面領域１１ｅ、１２ｅが平面視で曲線Ｃｖと線分Ｌｓとを含む閉じた図形であることにより、平滑面領域１１ｅ、１２ｅと、ダイパッド１１の周縁１１ｇ又はリード部１２の周縁１２ｇとの最短距離Ｌ６を一定以上確保できる。
（第３の実施形態）
次に第３の実施形態について、図１８乃至図２５を参照して説明する。図１８乃至図２５は、第３の実施形態を示す図である。図１８乃至図２５において、図８乃至図１７に示す形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に第３の実施形態について、図１８乃至図２５を参照して説明する。図１８乃至図２５は、第３の実施形態を示す図である。図１８乃至図２５において、図８乃至図１７に示す形態と同一部分には同一の符号を付して詳細な説明は省略する。
（リードフレームの構成）
まず、図１８及び図１９により、本実施形態によるリードフレームの概略について説明する。図１８及び図１９は、本実施形態によるリードフレームを示す図である。
まず、図１８及び図１９により、本実施形態によるリードフレームの概略について説明する。図１８及び図１９は、本実施形態によるリードフレームを示す図である。
本明細書中、「外周」とは、リードフレーム１０（金属基板）のうち外側に露出する部分であり、「表面」、「側面」及び「裏面」を含む領域をいう。
図１８及び図１９に示すように、リードフレーム１０の各パッケージ領域１０ａは、ダイパッド１１と、ダイパッド１１の周囲に位置するリード部１２と、を備えている。このうちリード部１２は、裏面側から一部が薄肉化されている。リード部１２の裏面のうち、薄肉化されている部分は粗面となっている。リード部１２の裏面のうち、薄肉化されていない部分は平滑面となっている。
図１９に示すように、ダイパッド１１は、表面側に位置するダイパッド表面１１ａと、裏面側に位置するダイパッド裏面１１ｂとを有している。この場合、ダイパッド１１のうちダイパッド表面１１ａと第１ダイパッド側面１１ｃと第２ダイパッド側面１１ｄとはそれぞれ粗面となっている。一方、ダイパッド１１のうちダイパッド裏面１１ｂは平滑面となっている。
図１９に示すように、リード部１２は、インナーリード５１と端子部５３とを有している。インナーリード５１は、内側（ダイパッド１１側）に位置する。端子部５３は、外側（コネクティングバー１３側）に位置する。インナーリード５１は、端子部５３からダイパッド１１側に延びている。インナーリード５１の表面側の先端部には内部端子が形成される。この内部端子は、後述するようにバンプ２６を介して半導体素子２１に電気的に接続される領域である。
インナーリード５１は、裏面側から例えばハーフエッチングにより薄肉化されている。インナーリード５１は、インナーリード表面５１ａと、インナーリード裏面５１ｂとを有している。インナーリード表面５１ａは表面側に位置する。インナーリード表面５１ａの一部には、内部端子が形成される。また、インナーリード５１のうちダイパッド１１を向く面には、インナーリード先端面５１ｃが形成されている。インナーリード裏面５１ｂは裏面側に位置する。
リード部１２のインナーリード先端面５１ｃは、その全域が粗面となっている。また、図示していないが、リード部１２の長手方向に沿う両側面も粗面となっていても良い。一方、リード部１２のインナーリード５１は表面側から薄肉化されていない。インナーリード５１の表面側に位置するインナーリード表面５１ａは、その全域が粗面となっている。またリード部１２の端子部５３は表面側から薄肉化されていない。端子部５３の表面側に位置する端子部表面５３ａは、その全域が粗面となっている。
このほか、本実施形態によるリードフレーム１０の構成は、第２の実施形態によるリードフレーム１０の構成と同様としても良い。
本実施形態において、「粗面」及び「平滑面」の定義及び測定方法は、第２の実施形態の場合と同様である。
（半導体装置の構成）
次に、図２０乃至図２２により、本実施形態による半導体装置について説明する。図２０乃至図２２は、本実施形態による半導体装置（フリップチップタイプ）を示す図である。
次に、図２０乃至図２２により、本実施形態による半導体装置について説明する。図２０乃至図２２は、本実施形態による半導体装置（フリップチップタイプ）を示す図である。
図２０及び図２１に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、半導体素子２１と、複数のリード部１２と、複数のバンプ２６と、封止樹脂２３とを備えている。
このうち半導体素子２１は、ダイパッド１１上に搭載されている。また複数のリード部１２は、ダイパッド１１の周囲に配置されている。複数のバンプ２６は、それぞれ半導体素子２１と、ダイパッド１１又はリード部１２とを電気的に接続する。この場合、バンプ２６は接続部を構成する。またバンプ２６は、ピラーであっても良い。封止樹脂２３は、ダイパッド１１、リード部１２、半導体素子２１及びバンプ２６を樹脂封止する。
ダイパッド１１及びリード部１２上にはバンプ２６が設けられている。このバンプ２６を介して、半導体素子２１と、ダイパッド１１及びリード部１２とが互いに電気的に接続されている。
バンプ（接続部）２６は、例えば銅等の導電性の良い金属材料からなり、中実の略円柱形状又は略球形状を有していても良い。バンプ２６は、それぞれその上端が半導体素子２１の電極２１ａに接続されるとともに、その下端がダイパッド１１及びリード部１２にそれぞれ接続されている。なお、ダイパッド１１には必ずしもバンプ２６が設けられていなくても良い。この場合、ダイパッド１１と半導体素子２１とは、例えばダイボンディングペースト等の接着剤により互いに固定されても良い。
図２２は、バンプ２６の周辺を示す拡大断面図である。図２２に示すように、バンプ２６は、複数の層を含んでいても良い。例えば、バンプ２６は、ダイパッド１１又はリード部１２側に位置する第１層２６ａと、半導体素子２１側に位置する第２層２６ｂとを含む。第１層２６ａは、例えば錫等の金属を含んでも良い。第１層２６ａの高さは、１μｍ以上１０μｍ以下としても良い。第２層２６ｂは、例えば銅等の金属を含んでも良い。第２層２６ｂの高さは、３０μｍ以上１００μｍ以下としても良い。
なお、半導体装置２０としては、フリップチップタイプのものには限られない。バンプ２６に代えて、例えばボンディングワイヤが接続部を構成しても良い。この場合、ボンディングワイヤが、半導体素子２１とリード部１２とを互いに電気的に接続しても良い。
このほか、本実施形態による半導体装置２０の構成は、第２の実施形態による半導体装置２０の構成と同様としても良い。
（リードフレームの製造方法）
次に、図１８及び図１９に示すリードフレーム１０の製造方法について、図２３（ａ）－（ｉ）を用いて説明する。図２３（ａ）－（ｉ）は、リードフレーム１０の製造方法を示す断面図（図１９に対応する図）である。
次に、図１８及び図１９に示すリードフレーム１０の製造方法について、図２３（ａ）－（ｉ）を用いて説明する。図２３（ａ）－（ｉ）は、リードフレーム１０の製造方法を示す断面図（図１９に対応する図）である。
まず第２の実施形態（図１４（ａ）－（ｅ））の場合と同様にして、ダイパッド１１と、ダイパッド１１の周囲に位置するリード部１２とを有する金属基板３１を作製する（図２３（ａ）－（ｅ））。
次に、金属基板３１の外周の一部にめっき層３６を形成する（図２３（ｆ））。このとき、金属基板３１のうち、表面の全域を除く外周領域にめっき層３６が形成される。すなわち、めっき層３６は、金属基板３１の表面全域には形成されず、金属基板３１の裏面全域及び側面全域に形成される。より具体的には、めっき層３６は、ダイパッド１１のダイパッド表面１１ａと、リード部１２のインナーリード表面５１ａ及び端子部表面５３ａには形成されない。一方、めっき層３６は、ダイパッド１１のダイパッド裏面１１ｂ、第１ダイパッド側面１１ｃ及び第２ダイパッド側面１１ｄに形成される。また、めっき層３６は、リード部１２の外部端子１７、インナーリード裏面５１ｂ及びインナーリード先端面５１ｃに形成される。なお、めっき層３６は、コネクティングバー１３の表面に形成されなくても良い。めっき層３６は、コネクティングバー１３の裏面に形成されても良い。
この際、図２３（ｆ）に示すように、金属基板３１の表面の全域をゴムパッキン等の弾性部材４４を介して第１の治具４５で覆う。この状態で金属基板３１に対して電解めっきを施すことにより、金属基板３１のうち、表面の全域を除く領域にめっき層３６が形成される。めっき層３６の厚みは、０μｍ超２μｍ以下としても良い。めっき層３６を構成する金属としては、例えば銀を用いてもよい。めっき層３６が銀めっきからなる場合、電解めっき用めっき液としては、シアン化銀及びシアン化カリウムを主成分とした銀めっき液を用いることができる。このように、めっき層３６が金属基板３１の表面全域に形成されないことにより、めっき層３６を構成する銀等の金属の使用量を削減できる。これにより、リードフレーム１０の製造コストを低減できる。
続いて、粗面を形成する領域に存在する一部のめっき層３６を除去する。具体的には、金属基板３１の少なくとも裏面に存在するめっき層３６を残し、他のめっき層３６を除去する（図２３（ｇ））。具体的には、めっき層３６のうち、金属基板３１の側面に存在する部分を除去する。これにより、ダイパッド１１の第１ダイパッド側面１１ｃ上及び第２ダイパッド側面１１ｄ上のめっき層３６が除去される。また、リード部１２のインナーリード先端面５１ｃ上及びインナーリード裏面５１ｂ上のめっき層３６が除去される。
この間、図２３（ｇ）に示すように、まず金属基板３１の裏面にゴムパッキン等の弾性部材４６を配置し、弾性部材４６を介して金属基板３１の裏面側に第２の冶具４７Ａを配置する。次いで、弾性部材４６に覆われていない部分のめっき層３６を剥離除去する。これにより、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂが露出する。一方、弾性部材４６に覆われたダイパッド裏面１１ｂ及び外部端子１７上のめっき層３６は残存する。
次に、図２３（ｈ）に示すように、金属基板３１の裏面側に、金属基板３１を支持する支持層３７を設ける。支持層３７は、例えばレジスト層であっても良い。続いて図２３（ｈ）に示すように、金属基板３１のうちめっき層３６に覆われていない部分を粗化することにより、めっき層３６に覆われていない部分に粗面を形成する。具体的には、ダイパッド表面１１ａ、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、インナーリード表面５１ａ、端子部表面５３ａ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂがそれぞれ粗面とされる。この間、金属基板３１に対してマイクロエッチング液を供給することにより、めっき層３６で覆われている部分を除き、金属基板３１の全体に粗面を形成する。ここでマイクロエッチング液とは、金属表面を僅かに溶かし、微細な凹凸の粗面を形成する表面処理剤である。例えば銅又は銅合金からなる金属基板３１を粗面化する場合、過酸化水素水と硫酸を主成分とするマイクロエッチング液を用いても良い。
次いで、図２３（ｉ）に示すように、支持層３７とめっき層３６とを順次剥離除去することにより、図１８及び図１９に示すリードフレーム１０が得られる。
（半導体装置の製造方法）
図２４（ａ）－（ｄ）に示すように、本実施形態による半導体装置２０の製造方法は、第２の実施形態による半導体装置２０の製造方法と略同様にして行うことができる。この場合、半導体素子２１の各電極２１ａは、それぞれバンプ２６を介して、ダイパッド１１及びリード部１２に電気的に接続される。
図２４（ａ）－（ｄ）に示すように、本実施形態による半導体装置２０の製造方法は、第２の実施形態による半導体装置２０の製造方法と略同様にして行うことができる。この場合、半導体素子２１の各電極２１ａは、それぞれバンプ２６を介して、ダイパッド１１及びリード部１２に電気的に接続される。
このように本実施形態によれば、金属基板３１のうち、表面を除く領域にめっき層３６を形成する（図２４（ｆ））。次に、金属基板３１の裏面に存在するめっき層３６を残し、他のめっき層３６を除去する（図２４（ｇ））。その後、金属基板３１のうち、めっき層３６に覆われていない部分に粗面を形成する（図２４（ｈ））。このように、粗面を形成するためのめっき層３６を金属基板３１の全面に設けることなく、金属基板３１のうち表面を除く領域に設けている。これにより、めっき層３６を構成する銀等の金属の使用量を削減できる。この結果、リードフレーム１０の製造コストを低減できる。
ところで、このようにして作製された半導体装置２０を長期間使用している間、空気中の水分等が、半導体装置２０の裏面側から封止樹脂２３と、ダイパッド１１又はリード部１２との界面を介して侵入することが考えられる。これに対して本実施形態によれば、リード部１２のインナーリード裏面５１ｂとインナーリード先端面５１ｃとが粗面となっている。また、ダイパッド１１の第１ダイパッド側面１１ｃ及び第２ダイパッド側面１１ｄがそれぞれ粗面となっている。このため、封止樹脂２３と、ダイパッド１１又はリード部１２との界面における水分の侵入経路の距離が長くなっている。これにより、封止樹脂２３と、ダイパッド１１又はリード部１２との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図２５の矢印ＦＡ参照）。この結果、長期間使用した後における半導体装置２０の信頼性を向上させることができる。
（第４の実施形態）
次に、図２６乃至図２９を参照して第４の実施形態について説明する。図２６乃至図２９は第４の実施形態を示す図である。図２６乃至図２９に示す第４の実施形態は、主として、ダイパッド１１及びリード部１２の表面に金属層２５が設けられている点が異なるものであり、他の構成は上述した第３の実施形態と略同一である。図２６乃至図２９において、図８乃至図１７に示す第２の実施形態、及び、図１８乃至図２５に示す第３の実施形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図２６乃至図２９を参照して第４の実施形態について説明する。図２６乃至図２９は第４の実施形態を示す図である。図２６乃至図２９に示す第４の実施形態は、主として、ダイパッド１１及びリード部１２の表面に金属層２５が設けられている点が異なるものであり、他の構成は上述した第３の実施形態と略同一である。図２６乃至図２９において、図８乃至図１７に示す第２の実施形態、及び、図１８乃至図２５に示す第３の実施形態と同一部分には同一の符号を付して詳細な説明は省略する。
（リードフレーム及び半導体装置の構成）
図２６は本実施形態によるリードフレーム１０Ａを示す断面図であり、図２７は本実施形態による半導体装置２０Ａを示す断面図である。
図２６は本実施形態によるリードフレーム１０Ａを示す断面図であり、図２７は本実施形態による半導体装置２０Ａを示す断面図である。
図２６に示すリードフレーム１０Ａ及び図２７に示す半導体装置２０Ａにおいて、ダイパッド１１の一部上及びリード部１２の一部上に、金属層２５が位置している。具体的には、ダイパッド１１のダイパッド表面１１ａに、バンプ２６との密着性を向上させる金属層２５が複数設けられている。またリード部１２のインナーリード５１に形成された内部端子上に、バンプ２６と密着性を向上させる金属層２５が設けられている。
金属層２５は、バンプ２６と、ダイパッド１１及びリード部１２との接続を良好にするためのものである。金属層２５は、例えば電解めっき法により形成されためっき層であっても良い。金属層２５の厚みは、１μｍ以上１０μｍ以下としても良い。このようなめっき層を構成する金属としては、銀、銀合金、金、金合金、白金族、銅、銅合金、パラジウムなどを用いてもよい。金属層２５を構成する金属によって、下地めっきが必要な場合は、ニッケルや、銅などの公知のものを適用すればよい。
図２６及び図２７に示すように、リード部１２の表面は、平滑面である第１表面部分５６ａと、粗面である第２表面部分５６ｂとを有する。第１表面部分５６ａは、リード部１２の内側（ダイパッド１１側）端部に位置する。第１表面部分５６ａ上には、金属層２５が形成される。第１表面部分５６ａは、その全体が平滑面となっている。なお第１表面部分５６ａは、インナーリード表面５１ａの一部に位置している。
第２表面部分５６ｂは、第１表面部分５６ａ及び金属層２５の外側（ダイパッド１１の反対側）に隣接する。第２表面部分５６ｂは、第１表面部分５６ａ及び金属層２５に直接接している。この第２表面部分５６ｂは、その全体が粗面となっている。またリードフレーム１０Ａにおいて、第２表面部分５６ｂは、リード部１２とコネクティングバー１３との接続部まで連続的に延びていることが好ましい。またコネクティングバー１３の表面が粗面となっていてもよい。なお第２表面部分５６ｂは、インナーリード表面５１ａの一部と端子部表面５３ａの一部とに位置している。
図２７に示すように、半導体装置２０Ａにおいて、バンプ２６は、金属層２５上に設けられている。バンプ２６は、それぞれその上端が半導体素子２１の電極２１ａに接続されるとともに、その下端が金属層２５を介してダイパッド１１及びリード部１２にそれぞれ接続されている。なお、ダイパッド１１には必ずしも金属層２５及びバンプ２６が設けられていなくても良い。
本実施形態において、「粗面」及び「平滑面」の定義及び測定方法は、第２の実施形態の場合と同様である。
（リードフレームの製造方法）
次に、図２６に示すリードフレーム１０Ａの製造方法について、図２８（ａ）－（ｊ）を用いて説明する。図２８（ａ）－（ｊ）において、図２３（ａ）－（ｉ）に示す構成と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図２６に示すリードフレーム１０Ａの製造方法について、図２８（ａ）－（ｊ）を用いて説明する。図２８（ａ）－（ｊ）において、図２３（ａ）－（ｉ）に示す構成と同一部分には同一の符号を付して詳細な説明は省略する。
まず、第２の実施形態（図１４（ａ）－（ｅ））の場合と同様にして、ダイパッド１１と、ダイパッド１１の周囲に位置するリード部１２とを有する金属基板３１を作製する（図２８（ａ）－（ｅ））。
次に、金属基板３１のうち、表面の一部を除く領域にめっき層３６を形成する（図２８（ｆ））。このとき、めっき層３６は、金属基板３１の表面の一部と、裏面全域と、側面全域とに形成される。また、めっき層３６は、ダイパッド１１の表面の一部と、リード部１２の表面の一部とに形成される。より具体的には、めっき層３６は、ダイパッド１１のダイパッド表面１１ａのうち金属層２５を形成する領域に形成され、金属層２５を形成する領域以外には形成されない。まためっき層３６は、ダイパッド１１のダイパッド裏面１１ｂ、第１ダイパッド側面１１ｃ及び第２ダイパッド側面１１ｄに形成される。まためっき層３６は、リード部１２の第１表面部分５６ａ、外部端子１７、インナーリード裏面５１ｂ及びインナーリード先端面５１ｃに形成される。一方、めっき層３６は、リード部１２の第２表面部分５６ｂには形成されない。なお、めっき層３６は、コネクティングバー１３の表面に形成されなくても良く、コネクティングバー１３の裏面に形成されても良い。
この際、図２８（ｆ）に示すように、金属基板３１の表面の一部をゴムパッキン等の弾性部材４４Ａを介して第１の治具４５Ａで覆う。この状態で金属基板３１に対して電解めっきを施すことにより、金属基板３１のうち、表面の一部を除く領域にめっき層３６が形成される。このように、めっき層３６を金属基板３１の表面の一部に形成しないことにより、めっき層３６を構成する銀等の金属の使用量を削減できる。これにより、リードフレーム１０Ａの製造コストを低減できる。なお、めっき層３６の材料及び厚みは、第３の実施形態の場合と同様にすることができる。
次いで、粗面を形成する領域に存在する一部のめっき層３６を除去する（図２８（ｇ））。このとき、金属基板３１の表面の一部及び裏面に存在するめっき層３６を残し、他のめっき層３６を除去する。具体的には、めっき層３６のうち、金属基板３１の第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂに対応する部分を除去する。
この間、図２８（ｇ）に示すように、まず金属基板３１の表面及び裏面にそれぞれ弾性部材４６を配置し、ゴムパッキン等の弾性部材４６を介して金属基板３１を第２の冶具４７Ｂによって挟む。なお、金属基板３１の表面側の弾性部材４６は、金属基板３１の表面側全域を覆う。次いで、弾性部材４６に覆われていない部分のめっき層３６を剥離除去する。これにより、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂが露出する。一方、弾性部材４６に覆われたダイパッド表面１１ａ、ダイパッド裏面１１ｂ、第１表面部分５６ａ及び外部端子１７上のめっき層３６は残存する。
続いて、上述した図２３（ｈ）に示す工程と略同様にして、金属基板３１の裏面側に支持層３７を設ける。次に、金属基板３１のうちめっき層３６に覆われていない部分を粗化することにより、めっき層３６に覆われていない部分に粗面を形成する（図２８（ｈ））。これにより、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、第２表面部分５６ｂ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂが粗面となる。
次いで、図２３（ｉ）に示す工程と略同様にして、支持層３７とめっき層３６とを順次剥離除去する（図２８（ｉ））。
その後、図２８（ｊ）に示すように、金属基板３１の表面の一部上に金属層２５を形成する。具体的には、ダイパッド１１の一部上及びリード部１２の一部上に金属層２５を形成する。この場合、まずダイパッド１１及びリード部１２上に、例えばフォトリソグラフィ法により図示しない所定パターンのめっき用レジスト層を形成する。次にこのめっき用レジスト層に覆われていない箇所に、例えば電解めっき法によりめっき層からなる金属層２５を形成する。その後、めっき用レジスト層を除去することにより、図２６に示すリードフレーム１０Ａが得られる。
（半導体装置の製造方法）
本実施形態による半導体装置２０Ａの製造方法は、図２４（ａ）－（ｄ）に示す半導体装置２０の製造方法と略同様にして行うことができる。この場合、半導体素子２１の各電極２１ａは、それぞれバンプ２６及び金属層２５を介して、ダイパッド１１及びリード部１２に電気的に接続される。
本実施形態による半導体装置２０Ａの製造方法は、図２４（ａ）－（ｄ）に示す半導体装置２０の製造方法と略同様にして行うことができる。この場合、半導体素子２１の各電極２１ａは、それぞれバンプ２６及び金属層２５を介して、ダイパッド１１及びリード部１２に電気的に接続される。
このように本実施形態によれば、金属基板３１のうち、表面の一部を除く領域にめっき層３６を形成する（図２８（ｆ））。次に、金属基板３１の表面の一部及び裏面に存在するめっき層３６を残し、他のめっき層３６を除去する（図２８（ｇ））。その後、金属基板３１のうち、めっき層３６に覆われていない部分に粗面を形成する（図２８（ｈ））。このように、粗面を形成するためのめっき層３６を金属基板３１の全面に設けることなく、金属基板３１のうち表面の一部を除く領域に設けている。これにより、めっき層３６を構成する銀等の金属の使用量を削減できる。この結果、リードフレーム１０の製造コストを低減できる。
また本実施形態によれば、金属層２５の外側に隣接する第２表面部分５６ｂは粗面となっている。このため、リード部１２の表面と封止樹脂２３との界面における水分の侵入経路の距離が長くなっている。これにより、リード部１２の表面と封止樹脂２３との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図２９の矢印ＦＢ参照）。この結果、長期間使用した後における半導体装置２０Ａの信頼性を向上させることができる。
また本実施形態によれば、リード部１２の第２表面部分５６ｂは粗面となっている。これにより、第２表面部分５６ｂと封止樹脂２３との密着強度を高め、リード部１２の表面と封止樹脂２３とが互いに剥離することを抑制できる。
また本実施形態によれば、半導体装置２０Ａの裏面側において、封止樹脂２３と、ダイパッド１１又はリード部１２との界面における水分の侵入経路の距離が長くなっている。これにより、封止樹脂２３と、ダイパッド１１又はリード部１２との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図２９の矢印ＦＡ参照）。この結果、長期間使用した後における半導体装置２０Ａの信頼性を向上させることができる。
（第５の実施形態）
第５の実施形態について、図３０乃至図３７を参照して説明する。図３０乃至図３７は、第５の実施形態を示す図である。図３０乃至図３７において、図８乃至図２９に示す実施形態と同一部分には同一の符号を付して詳細な説明は省略する。
第５の実施形態について、図３０乃至図３７を参照して説明する。図３０乃至図３７は、第５の実施形態を示す図である。図３０乃至図３７において、図８乃至図２９に示す実施形態と同一部分には同一の符号を付して詳細な説明は省略する。
（リードフレームの構成）
まず、図３０及び図３１により、本実施形態によるリードフレームの概略について説明する。図３０及び図３１は、本実施形態によるリードフレームを示す図である。
まず、図３０及び図３１により、本実施形態によるリードフレームの概略について説明する。図３０及び図３１は、本実施形態によるリードフレームを示す図である。
本明細書中、「外周」とは、リードフレーム１０（金属基板）のうち外側に露出する部分であり、「表面」、「側面」及び「裏面」を含む領域をいう。
図３０及び図３１に示すように、リードフレーム１０の各パッケージ領域１０ａは、ダイパッド１１と、ダイパッド１１の周囲に位置するリード部１２と、を備えている。このうちリード部１２は、裏面側から一部が薄肉化されている。リード部１２の裏面のうち、薄肉化されている部分は粗面となっている。リード部１２の裏面のうち、薄肉化されていない部分は平滑面となっている。
図３１に示すように、ダイパッド１１は、表面側に位置するダイパッド表面１１ａと、裏面側に位置するダイパッド裏面１１ｂとを有している。ダイパッド表面１１ａには、後述するように半導体素子２１が搭載される。ダイパッド裏面１１ｂは、半導体装置２０（後述）から外方に露出する。また、ダイパッド１１のうちリード部１２を向く側には、第１ダイパッド側面１１ｃと、第２ダイパッド側面１１ｄとが形成されている。第１ダイパッド側面１１ｃは、ダイパッド表面１１ａ側に位置している。第２ダイパッド側面１１ｄは、ダイパッド裏面１１ｂ側に位置している。この場合、ダイパッド１１のうち第１ダイパッド側面１１ｃと第２ダイパッド側面１１ｄとはそれぞれ粗面となっている。一方、ダイパッド１１のうちダイパッド表面１１ａとダイパッド裏面１１ｂとはそれぞれ平滑面となっている。
本実施形態において、「粗面」及び「平滑面」の定義及び測定方法は、第２の実施形態の場合と同様である。
粗面は、後述する金属基板３１の外面を、例えば過酸化水素と硫酸を主成分とするマイクロエッチング液で粗面化処理することによって形成されても良い。平滑面は、後述する金属基板３１に対してこのような粗面化処理を施さない、未加工の面であっても良い。なお、図３１において、粗面化された部分を太い破線で示している（他の断面図についても同様）。
図３１に示すように、リード部１２は、インナーリード５１と端子部５３とを有している。インナーリード５１は、内側（ダイパッド１１側）に位置する。端子部５３は、外側（コネクティングバー１３側）に位置する。インナーリード５１は、端子部５３からダイパッド１１側に延びている。インナーリード５１の表面側の先端部には内部端子が形成される。この内部端子は、後述するようにバンプ２６を介して半導体素子２１に電気的に接続される領域である。内部端子上には、バンプ２６と密着性を向上させる金属層２５が設けられている。
インナーリード５１は、裏面側から例えばハーフエッチングにより薄肉化されている。インナーリード５１は、インナーリード表面５１ａと、インナーリード裏面５１ｂとを有している。インナーリード表面５１ａは表面側に位置する。インナーリード表面５１ａの一部には、内部端子が形成される。また、インナーリード５１のうちダイパッド１１を向く面には、インナーリード先端面５１ｃが形成されている。インナーリード裏面５１ｂは裏面側に位置する。
さらにリード部１２のインナーリード先端面５１ｃは、その全域が粗面となっている。また、図示していないが、リード部１２の長手方向に沿う両側面も粗面となっていても良い。一方、リード部１２のインナーリード５１は表面側から薄肉化されていない。インナーリード５１の表面側に位置するインナーリード表面５１ａは、その全域が平滑面となっている。またリード部１２の端子部５３は表面側から薄肉化されていない。端子部５３の表面側に位置する端子部表面５３ａは、その全域が平滑面となっている。
また図３１に示すように、ダイパッド１１及びリード部１２上に、金属層２５が位置している。この金属層２５は、ダイパッド１１の一部上及びリード部１２の一部上に形成されている。金属層２５は、バンプ２６と、ダイパッド１１及びリード部１２との接続を良好にするためのものである。金属層２５は、例えば電解めっき法により形成されためっき層であっても良い。金属層２５の厚みは、１μｍ以上１０μｍ以下としても良い。このようなめっき層を構成する金属としては、銀、銀合金、金、金合金、白金族、銅、銅合金、パラジウムなどを用いてもよい。金属層２５を構成する金属によって、下地めっきが必要な場合は、ニッケルや、銅などの公知のものを適用すればよい。
このほか、本実施形態によるリードフレーム１０の構成は、第２の実施形態によるリードフレーム１０の構成と同様としても良い。
（半導体装置の構成）
次に、図３２乃至図３４により、本実施形態による半導体装置について説明する。図３２乃至図３４は、本実施形態による半導体装置（フリップチップタイプ）を示す図である。
次に、図３２乃至図３４により、本実施形態による半導体装置について説明する。図３２乃至図３４は、本実施形態による半導体装置（フリップチップタイプ）を示す図である。
図３２及び図３３に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、半導体素子２１と、複数のリード部１２と、複数のバンプ２６と、封止樹脂２３とを備えている。
このうち半導体素子２１は、ダイパッド１１上に搭載されている。また複数のリード部１２は、ダイパッド１１の周囲に配置されている。また、ダイパッド１１及びリード部１２上には、それぞれ金属層２５が形成されている。金属層２５上にはバンプ２６が設けられている。このバンプ２６を介して、半導体素子２１と、ダイパッド１１及びリード部１２とが互いに電気的に接続されている。
封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば０．２ｍｍ以上１６ｍｍ以下としても良い。
バンプ（接続部）２６は、例えば銅等の導電性の良い金属材料からなり、中実の略円柱形状又は略球形状を有していても良い。バンプ２６は、それぞれその上端が半導体素子２１の電極２１ａに接続されるとともに、その下端が金属層２５を介してダイパッド１１及びリード部１２にそれぞれ接続されている。なお、ダイパッド１１には必ずしも金属層２５及びバンプ２６が設けられていなくても良い。この場合、ダイパッド１１と半導体素子２１とは、例えばダイボンディングペースト等の接着剤により互いに固定されても良い。
図３４は、バンプ２６の周辺を示す拡大断面図である。図３４に示すように、バンプ２６は、複数の層を含んでいても良い。例えば、バンプ２６は、金属層２５側に位置する第１層２６ａと、半導体素子２１側に位置する第２層２６ｂとを含む。第１層２６ａは、例えば錫等の金属を含んでも良い。第１層２６ａの高さは、１μｍ以上１０μｍ以下としても良い。第２層２６ｂは、例えば銅等の金属を含んでも良い。第２層２６ｂの高さは、３０μｍ以上１００μｍ以下としても良い。
このほか、ダイパッド１１及びリード部１２の構成は、半導体装置２０に含まれない領域を除き、上述した図３０及び図３１に示すものと同様であるため、ここでは詳細な説明を省略する。
なお、半導体装置２０としては、フリップチップタイプのものには限られない。バンプ２６に代えて、例えばボンディングワイヤが接続部を構成しても良い。この場合、ボンディングワイヤが、半導体素子２１とリード部１２とを互いに電気的に接続しても良い。
このほか、本実施形態による半導体装置２０の構成は、第２の実施形態による半導体装置２０の構成と同様としても良い。
（リードフレームの製造方法）
次に、図３０及び図３１に示すリードフレーム１０の製造方法について、図３５（ａ）－（ｊ）を用いて説明する。図３５（ａ）－（ｊ）は、リードフレーム１０の製造方法を示す断面図（図３１に対応する図）である。
次に、図３０及び図３１に示すリードフレーム１０の製造方法について、図３５（ａ）－（ｊ）を用いて説明する。図３５（ａ）－（ｊ）は、リードフレーム１０の製造方法を示す断面図（図３１に対応する図）である。
まず第２の実施形態（図１４（ａ）－（ｅ））の場合と同様にして、ダイパッド１１と、ダイパッド１１の周囲に位置するリード部１２とを有する金属基板３１を作製する（図３５（ａ）－（ｅ））。
次に、金属基板３１の周囲にめっき層３６を形成する（図３５（ｆ））。このとき、ダイパッド１１、リード部１２及びコネクティングバー１３の全周にめっき層３６が形成される。めっき層３６の厚みは、０μｍ超２μｍ以下としても良い。めっき層３６を構成する金属としては、例えば銀を用いてもよい。めっき層３６が銀めっきからなる場合、電解めっき用めっき液としては、シアン化銀及びシアン化カリウムを主成分とした銀めっき液を用いることができる。
続いて、粗面を形成する領域に存在する一部のめっき層３６を除去する。具体的には、めっき層３６のうち、金属基板３１の表面及び裏面以外に位置する部分を除去する（図３５（ｇ））。これにより、ダイパッド１１の第１ダイパッド側面１１ｃ、ダイパッド１１の第２ダイパッド側面１１ｄ、リード部１２のインナーリード先端面５１ｃ、及び、リード部１２のインナーリード裏面５１ｂ上のめっき層３６が除去される。
この間、図３５（ｇ）に示すように、まず金属基板３１の表面及び裏面にそれぞれゴムパッキン等の弾性部材４６を配置し、弾性部材４６を介して金属基板３１を冶具４７Ｃによって挟む。次いで、弾性部材４６に覆われていない部分のめっき層３６を剥離除去する。これにより、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂが露出する。一方、弾性部材４６に覆われたダイパッド表面１１ａ、端子部表面５３ａ、ダイパッド裏面１１ｂ、インナーリード表面５１ａ及び外部端子１７上のめっき層３６は残存する。
次に、図３５（ｈ）に示すように、金属基板３１の裏面側に、金属基板３１を支持する支持層３７を設ける。支持層３７は、例えばレジスト層であっても良い。続いて図３５（ｈ）に示すように、金属基板３１のうちめっき層３６に覆われていない部分を粗化することにより、めっき層３６に覆われていない部分に粗面を形成する。具体的には、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂが粗面とされる。この間、金属基板３１に対してマイクロエッチング液を供給することにより、めっき層３６で覆われている部分を除き、金属基板３１の全体に粗面を形成する。ここでマイクロエッチング液とは、金属表面を僅かに溶かし、微細な凹凸の粗面を形成する表面処理剤である。例えば銅又は銅合金からなる金属基板３１を粗面化する場合、過酸化水素水と硫酸を主成分とするマイクロエッチング液を用いても良い。
次いで、図３５（ｉ）に示すように、支持層３７とめっき層３６とを順次剥離除去する。
その後、図３５（ｊ）に示すように、ダイパッド１１及びリード部１２上に金属層２５を形成する。この場合、まずダイパッド１１及びリード部１２上に、例えばフォトリソグラフィ法により図示しない所定パターンのめっき用レジスト層を形成する。次にこのめっき用レジスト層に覆われていない箇所に、例えば電解めっき法によりめっき層からなる金属層２５を形成する。その後、めっき用レジスト層を除去することにより、図３０及び図３１に示すリードフレーム１０が得られる。
（半導体装置の製造方法）
図３６（ａ）－（ｄ）に示すように、本実施形態による半導体装置２０の製造方法は、第２の実施形態による半導体装置２０の製造方法と略同様にして行うことができる。この場合、半導体素子２１の各電極２１ａと、ダイパッド１１及びリード部１２とが、それぞれバンプ２６及び金属層２５を介して互いに電気的に接続される。
図３６（ａ）－（ｄ）に示すように、本実施形態による半導体装置２０の製造方法は、第２の実施形態による半導体装置２０の製造方法と略同様にして行うことができる。この場合、半導体素子２１の各電極２１ａと、ダイパッド１１及びリード部１２とが、それぞれバンプ２６及び金属層２５を介して互いに電気的に接続される。
ところで、このようにして作製された半導体装置２０を長期間使用している間、空気中の水分等が、半導体装置２０の裏面側から封止樹脂２３と、ダイパッド１１又はリード部１２との界面を介して侵入することが考えられる。これに対して本実施形態によれば、リード部１２のインナーリード裏面５１ｂとインナーリード先端面５１ｃとが粗面となっている。また、ダイパッド１１の第１ダイパッド側面１１ｃ及び第２ダイパッド側面１１ｄがそれぞれ粗面となっている。このため、封止樹脂２３と、ダイパッド１１又はリード部１２との界面における水分の侵入経路の距離が長くなっている。これにより、封止樹脂２３と、ダイパッド１１又はリード部１２との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図３７の矢印ＦＡ参照）。この結果、長期間使用した後における半導体装置２０の信頼性を向上させることができる。
とりわけ、フリップチップタイプの半導体装置２０においては、半導体素子２１の電極２１ａが裏面側を向いている。このため、フリップチップタイプの半導体装置２０においては、半導体装置２０の裏面から半導体素子２１の電極２１ａまでの距離が短くなりやすい。これに対して本実施形態によれば、リード部１２の裏面のうち、薄肉化されている部分が粗面となっている。これにより、封止樹脂２３とリード部１２との界面から、半導体素子２１側に水分が侵入することをより効果的に抑えることができる。
また、本実施形態によれば、リード部１２のインナーリード裏面５１ｂとインナーリード先端面５１ｃとが粗面となっている。また、ダイパッド１１の第１ダイパッド側面１１ｃ及び第２ダイパッド側面１１ｄがそれぞれ粗面となっている。これにより、ダイパッド１１及びリード部１２と封止樹脂２３との密着強度を高め、ダイパッド１１及びリード部１２と封止樹脂２３とが互いに剥離することを抑制できる。
（第６の実施形態）
次に、図３８乃至図４１を参照して第６の実施形態について説明する。図３８乃至図４１は第６の実施形態を示す図である。図３８乃至図４１に示す第６の実施形態は、主として、リード部１２の表面に粗面が形成されている点が異なるものであり、他の構成は上述した第５の実施形態と略同一である。図３８乃至図４１において、図８乃至図３７に示す実施形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図３８乃至図４１を参照して第６の実施形態について説明する。図３８乃至図４１は第６の実施形態を示す図である。図３８乃至図４１に示す第６の実施形態は、主として、リード部１２の表面に粗面が形成されている点が異なるものであり、他の構成は上述した第５の実施形態と略同一である。図３８乃至図４１において、図８乃至図３７に示す実施形態と同一部分には同一の符号を付して詳細な説明は省略する。
（リードフレーム及び半導体装置の構成）
図３８は本実施形態によるリードフレーム１０Ａを示す断面図であり、図３９は本実施形態による半導体装置２０Ａを示す断面図である。
図３８は本実施形態によるリードフレーム１０Ａを示す断面図であり、図３９は本実施形態による半導体装置２０Ａを示す断面図である。
図３８に示すリードフレーム１０Ａ及び図３９に示す半導体装置２０Ａにおいて、リード部１２の表面は、平滑面である第１表面部分５４ａと、粗面である第２表面部分５４ｂとを有する。
第１表面部分５４ａは、金属層２５の外側（ダイパッド１１の反対側）に隣接する。第１表面部分５４ａは、金属層２５に直接接している。この第１表面部分５４ａは、その全体が平滑面となっている。リード部１２の長手方向に沿う第１表面部分５４ａの長さ（Ｘ方向の長さ）ＬＡは、２５μｍ以上２００μｍ以下としても良く、好ましくは５０μｍ以上１００μｍ以下としても良い。なお第１表面部分５４ａは、インナーリード表面５１ａの一部に位置しているが、これに限られない。第１表面部分５４ａは、例えばインナーリード表面５１ａの一部と端子部表面５３ａの一部とに位置していても良い。
第２表面部分５４ｂは、第１表面部分５４ａの外側に隣接する。すなわち第２表面部分５４ｂは、第１表面部分５４ａに直接接している。この第２表面部分５４ｂは、その全体が粗面となっている。またリードフレーム１０Ａにおいて、第２表面部分５４ｂは、リード部１２とコネクティングバー１３との接続部まで連続的に延びていることが好ましい。またコネクティングバー１３の表面が粗面となっていてもよい。なお第２表面部分５４ｂは、インナーリード表面５１ａの一部と端子部表面５３ａの一部とに位置しているが、これに限られない。第２表面部分５４ｂは、端子部表面５３ａの一部に位置していても良い。
本実施形態において、「粗面」及び「平滑面」の定義及び測定方法は、第２の実施形態の場合と同様である。
（リードフレームの製造方法）
次に、図３８に示すリードフレーム１０Ａの製造方法について、図４０（ａ）－（ｊ）を用いて説明する。図４０（ａ）－（ｊ）において、図３５（ａ）－（ｊ）に示す構成と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図３８に示すリードフレーム１０Ａの製造方法について、図４０（ａ）－（ｊ）を用いて説明する。図４０（ａ）－（ｊ）において、図３５（ａ）－（ｊ）に示す構成と同一部分には同一の符号を付して詳細な説明は省略する。
まず第２の実施形態（図１４（ａ）－（ｅ））の場合と同様にして、ダイパッド１１と、ダイパッド１１の周囲に位置するリード部１２とを有する金属基板３１を作製する（図４０（ａ）－（ｅ））。
次に、上述した図３５（ｆ）に示す工程と略同様にして、金属基板３１の全周にめっき層３６を形成する（図４０（ｆ））。
次いで、めっき層３６のうち、金属基板３１の第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、第２表面部分５４ｂ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂに対応する部分を除去する（図４０（ｇ））。
この間、図４０（ｇ）に示すように、まず金属基板３１の表面及び裏面にそれぞれゴムパッキン等の弾性部材４６を配置し、弾性部材４６を介して金属基板３１を冶具４７Ｄによって挟む。なお、金属基板３１の表面側の弾性部材４６は、ダイパッド表面１１ａと、第１表面部分５４ａに対応する領域と、リード部１２の金属層２５が設けられる領域とを覆う。次いで、弾性部材４６に覆われていない部分のめっき層３６を剥離除去する。これにより、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、第２表面部分５４ｂ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂが露出する。一方、弾性部材４６に覆われたダイパッド表面１１ａ、ダイパッド裏面１１ｂ、第１表面部分５４ａ及び外部端子１７上のめっき層３６は残存する。
続いて、上述した図３５（ｈ）に示す工程と略同様にして、金属基板３１の裏面側に支持層３７を設ける。次に、金属基板３１のうちめっき層３６に覆われていない部分を粗化することにより、めっき層３６に覆われていない部分に粗面を形成する（図４０（ｈ））。これにより、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、第２表面部分５４ｂ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂが粗面となる。
次いで、図３５（ｉ）に示す工程と略同様にして、支持層３７とめっき層３６とを順次剥離除去する（図４０（ｉ））。
その後、上述した図３５（ｊ）に示す工程と略同様にして、ダイパッド１１及びリード部１２上に金属層２５を形成する。このようにして図３８に示すリードフレーム１０Ａが得られる（図４０（ｊ））。
（半導体装置の製造方法）
本実施形態による半導体装置２０Ａの製造方法は、図３６（ａ）－（ｄ）に示す半導体装置２０の製造方法と略同様にして行うことができる。
本実施形態による半導体装置２０Ａの製造方法は、図３６（ａ）－（ｄ）に示す半導体装置２０の製造方法と略同様にして行うことができる。
本実施形態によれば、リード部１２の表面のうち、金属層２５の外側に隣接する第１表面部分５４ａは平滑面となっている。これにより、ダイパッド１１上に半導体素子２１を搭載する際、バンプ２６に含まれる錫等が第１表面部分５４ａを伝わって流れ出すことを抑制できる（図４１の矢印ＦＣ参照）。他方、仮に第１表面部分５４ａが粗面であると、表面張力により、バンプ２６に含まれる錫等が第１表面部分５４ａを伝わって流れ出てしまうおそれがある。
また本実施形態によれば、第１表面部分５４ａの外側に隣接する第２表面部分５４ｂは粗面となっている。このため、リード部１２の表面と封止樹脂２３との界面における水分の侵入経路の距離が長くなっている。これにより、リード部１２の表面と封止樹脂２３との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図４１の矢印ＦＢ参照）。この結果、長期間使用した後における半導体装置２０Ａの信頼性を向上させることができる。
また本実施形態によれば、リード部１２の第２表面部分５４ｂは粗面となっている。これにより、第２表面部分５４ｂと封止樹脂２３との密着強度を高め、リード部１２の表面と封止樹脂２３とが互いに剥離することを抑制できる。
また本実施形態によれば、半導体装置２０Ａの裏面側において、封止樹脂２３と、ダイパッド１１又はリード部１２との界面における水分の侵入経路の距離が長くなっている。これにより、封止樹脂２３と、ダイパッド１１又はリード部１２との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図４１の矢印ＦＡ参照）。この結果、長期間使用した後における半導体装置２０Ａの信頼性を向上させることができる。
（第７の実施形態）
次に、図４２乃至図４５を参照して第７の実施形態について説明する。図４２乃至図４５は第７の実施形態を示す図である。図４２乃至図４５に示す第７の実施形態は、主として、リード部１２の表面に凹部１８が形成されている点が異なるものであり、他の構成は上述した第５の実施形態と略同一である。図４２乃至図４５において、図８乃至図４１に示す実施形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図４２乃至図４５を参照して第７の実施形態について説明する。図４２乃至図４５は第７の実施形態を示す図である。図４２乃至図４５に示す第７の実施形態は、主として、リード部１２の表面に凹部１８が形成されている点が異なるものであり、他の構成は上述した第５の実施形態と略同一である。図４２乃至図４５において、図８乃至図４１に示す実施形態と同一部分には同一の符号を付して詳細な説明は省略する。
（リードフレーム及び半導体装置の構成）
図４２は本実施形態によるリードフレーム１０Ｂを示す断面図であり、図４３は本実施形態による半導体装置２０Ｂを示す断面図である。
図４２は本実施形態によるリードフレーム１０Ｂを示す断面図であり、図４３は本実施形態による半導体装置２０Ｂを示す断面図である。
図４２に示すリードフレーム１０Ｂ及び図４３に示す半導体装置２０Ｂにおいて、リード部１２の表面のうち、金属層２５の外側（ダイパッド１１の反対側）に凹部１８が形成されている。また凹部１８の外側に隣接する部分（第３表面部分５４ｃ）は粗面となっている。凹部１８の内面は平滑面となっている。凹部１８と金属層２５との間に位置する部分（第４表面部分５４ｄ）は平滑面となっている。
第４表面部分５４ｄは、金属層２５の外側（ダイパッド１１の反対側）に隣接する。第４表面部分５４ｄは、金属層２５に直接接している。この第４表面部分５４ｄは、その全体が平滑面となっている。リード部１２の長手方向に沿う第４表面部分５４ｄの長さ（Ｘ方向の長さ）ＬＢは、２５μｍ以上２００μｍ以下としても良く、好ましくは５０μｍ以上１００μｍ以下としても良い。
凹部１８は、第４表面部分５４ｄの外側（ダイパッド１１の反対側）に隣接する。凹部１８は、第４表面部分５４ｄに直接接している。この凹部１８の内面は、その全体が平滑面となっている。リード部１２の長手方向に沿う凹部１８の長さ（Ｘ方向の長さ）Ｌｃは、５０μｍ以上１５０μｍ以下としても良く、好ましくは７５μｍ以上１００μｍ以下としても良い。凹部１８の深さは、２５μｍ以上１２５μｍ以下としても良く、好ましくは５０μｍ以上１００μｍ以下としても良い。凹部１８の平面形状は、例えば円形、四角形等の多角形としても良い。凹部１８は、リード部１２の幅方向の一部に設けられている。しかしながらこれに限らず、凹部１８は、リード部１２の幅方向全域にわたって設けられていても良い。
第３表面部分５４ｃは、凹部１８の外側（ダイパッド１１の反対側）に隣接する。第３表面部分５４ｃは、凹部１８に直接接している。この第３表面部分５４ｃは、その全体が粗面となっている。またリードフレーム１０Ｂにおいて、第３表面部分５４ｃは、リード部１２とコネクティングバー１３との接続部まで連続的に延びていることが好ましい。またコネクティングバー１３の表面が粗面となっていてもよい。
本実施形態において、「粗面」及び「平滑面」の定義及び測定方法は、第２の実施形態の場合と同様である。
（リードフレームの製造方法）
次に、図４２に示すリードフレーム１０Ｂの製造方法について、図４４（ａ）－（ｊ）を用いて説明する。図４４（ａ）－（ｊ）において、図３５（ａ）－（ｊ）に示す構成と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図４２に示すリードフレーム１０Ｂの製造方法について、図４４（ａ）－（ｊ）を用いて説明する。図４４（ａ）－（ｊ）において、図３５（ａ）－（ｊ）に示す構成と同一部分には同一の符号を付して詳細な説明は省略する。
まず、上述した図３５（ａ）、（ｂ）に示す工程と略同様にして、金属基板３１を準備し（図４４（ａ））、金属基板３１の表裏にそれぞれ感光性レジスト３２ａ、３３ａを形成する（図４４（ｂ））。
次に、上述した図３５（ｃ）に示す工程と略同様にして、開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図４４（ｃ））。なお、このとき凹部１８に対応する領域にも開口部３２ｂが形成される。
続いて、上述した図３５（ｄ）に示す工程と略同様にして、金属基板３１にエッチングを施すことにより、ダイパッド１１、リード部１２及びコネクティングバー１３の外形を形成する（図４４（ｄ））。また、このときリード部１２の表面に凹部１８が形成される。次いで、上述した図３５（ｅ）に示す工程と略同様にして、エッチング用レジスト層３２、３３を剥離除去する（図４４（ｅ））。
次に、上述した図３５（ｆ）に示す工程と略同様にして、金属基板３１の全周にめっき層３６を形成する（図４４（ｆ））。なお、このとき凹部１８内にもめっき層３６が形成される。
次いで、めっき層３６のうち、金属基板３１の第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、第３表面部分５４ｃ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂに対応する部分を除去する（図４４（ｇ））。
この間、図４４（ｇ）に示すように、まず金属基板３１の表面及び裏面にそれぞれゴムパッキン等の弾性部材４６を配置し、弾性部材４６を介して金属基板３１を冶具４７Ｅによって挟む。なお、金属基板３１の表面側の弾性部材４６は、ダイパッド表面１１ａと、凹部１８と、第４表面部分５４ｄに対応する領域と、リード部１２の金属層２５が設けられる領域とを覆う。次いで、弾性部材４６に覆われていない部分のめっき層３６を剥離除去する。これにより、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、第３表面部分５４ｃ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂが露出する。一方、弾性部材４６に覆われたダイパッド表面１１ａ、ダイパッド裏面１１ｂ、凹部１８の内面、第４表面部分５４ｄ及び外部端子１７上のめっき層３６は残存する。
続いて、上述した図３５（ｈ）に示す工程と略同様にして、金属基板３１の裏面側に支持層３７を設ける。次に、金属基板３１のうちめっき層３６に覆われていない部分を粗化することにより、めっき層３６に覆われていない部分に粗面を形成する（図４４（ｈ））。これにより、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、第３表面部分５４ｃ、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂが粗面となる。
次いで、図３５（ｉ）に示す工程と略同様にして、支持層３７とめっき層３６とを順次剥離除去する（図４４（ｉ））。
その後、上述した図３５（ｊ）に示す工程と略同様にして、ダイパッド１１及びリード部１２上に金属層２５を形成する。このようにして図４２に示すリードフレーム１０Ｂが得られる（図４４（ｊ））。
（半導体装置の製造方法）
本実施形態による半導体装置２０Ｂの製造方法は、図３６（ａ）－（ｄ）に示す半導体装置２０の製造方法と略同様にして行うことができる。
本実施形態による半導体装置２０Ｂの製造方法は、図３６（ａ）－（ｄ）に示す半導体装置２０の製造方法と略同様にして行うことができる。
本実施形態によれば、リード部１２の表面のうち、金属層２５の外側に隣接する第４表面部分５４ｄは平滑面となっている。これにより、ダイパッド１１上に半導体素子２１を搭載する際、バンプ２６に含まれる錫等が第４表面部分５４ｄを伝わって流れ出すことを抑制できる（図４５の矢印ＦＣ参照）。他方、仮に第４表面部分５４ｄが粗面であると、表面張力により、バンプ２６に含まれる錫等が第４表面部分５４ｄを伝わって流れ出てしまうおそれがある。
また本実施形態によれば、リード部１２の表面のうち、金属層２５の外側に凹部１８が形成されている。これにより、仮にバンプ２６に含まれる錫等が第４表面部分５４ｄを伝わって流れ出した場合でも、流れ出た錫等を凹部１８によって受け止めることができる。これにより、流れ出た錫等が第３表面部分５４ｃ側まで到達することを抑制できる。
また本実施形態によれば、凹部１８の外側に隣接する第３表面部分５４ｃは粗面となっている。このため、リード部１２の表面と封止樹脂２３との界面における水分の侵入経路の距離が長くなっている。これにより、リード部１２の表面と封止樹脂２３との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図４５の矢印ＦＢ参照）。この結果、長期間使用した後における半導体装置２０Ｂの信頼性を向上させることができる。
また本実施形態によれば、リード部１２の第３表面部分５４ｃは粗面となっている。これにより、第３表面部分５４ｃと封止樹脂２３との密着強度を高め、リード部１２の表面と封止樹脂２３とが互いに剥離することを抑制できる。
また本実施形態によれば、半導体装置２０Ｂの裏面側において、封止樹脂２３と、ダイパッド１１又はリード部１２との界面における水分の侵入経路の距離が長くなっている。これにより、封止樹脂２３と、ダイパッド１１又はリード部１２との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図４５の矢印ＦＡ参照）。この結果、長期間使用した後における半導体装置２０Ｂの信頼性を向上させることができる。
（第８の実施形態）
次に、図４６乃至図４９を参照して第８の実施形態について説明する。図４６乃至図４９は第８の実施形態を示す図である。図４６乃至図４９に示す第８の実施形態は、主として、凹部１８の内面が粗面となっている点が異なるものであり、他の構成は上述した第７の実施形態と略同一である。図４６乃至図４９において、図８乃至図４５に示す実施形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図４６乃至図４９を参照して第８の実施形態について説明する。図４６乃至図４９は第８の実施形態を示す図である。図４６乃至図４９に示す第８の実施形態は、主として、凹部１８の内面が粗面となっている点が異なるものであり、他の構成は上述した第７の実施形態と略同一である。図４６乃至図４９において、図８乃至図４５に示す実施形態と同一部分には同一の符号を付して詳細な説明は省略する。
（リードフレーム及び半導体装置の構成）
図４６は本実施形態によるリードフレーム１０Ｃを示す断面図であり、図４７は本実施形態による半導体装置２０Ｃを示す断面図である。
図４６は本実施形態によるリードフレーム１０Ｃを示す断面図であり、図４７は本実施形態による半導体装置２０Ｃを示す断面図である。
図４６に示すリードフレーム１０Ｃ及び図４７に示す半導体装置２０Ｃにおいて、リード部１２の表面のうち、金属層２５の外側（ダイパッド１１の反対側）に凹部１８が形成されている。また凹部１８の外側に隣接する部分（第３表面部分５４ｃ）は粗面となっている。凹部１８の内面は、その全体が粗面となっている。凹部１８と金属層２５との間に位置する部分（第４表面部分５４ｄ）は平滑面となっている。
本実施形態において、「粗面」及び「平滑面」の定義及び測定方法は、第２の実施形態の場合と同様である。
（リードフレームの製造方法）
次に、図４６に示すリードフレーム１０Ｃの製造方法について、図４８（ａ）－（ｊ）を用いて説明する。図４８（ａ）－（ｊ）において、図３５（ａ）－（ｊ）に示す構成と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図４６に示すリードフレーム１０Ｃの製造方法について、図４８（ａ）－（ｊ）を用いて説明する。図４８（ａ）－（ｊ）において、図３５（ａ）－（ｊ）に示す構成と同一部分には同一の符号を付して詳細な説明は省略する。
まず、上述した図３５（ａ）、（ｂ）に示す工程と略同様にして、金属基板３１を準備し（図４８（ａ））、金属基板３１の表裏にそれぞれ感光性レジスト３２ａ、３３ａを形成する（図４８（ｂ））。
次に、上述した図３５（ｃ）に示す工程と略同様にして、開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図４８（ｃ））。なお、このとき凹部１８に対応する領域にも開口部３２ｂが形成される。
続いて、上述した図３５（ｄ）に示す工程と略同様にして、金属基板３１にエッチングを施すことにより、ダイパッド１１、リード部１２及びコネクティングバー１３の外形を形成する（図４８（ｄ））。また、このときリード部１２の表面に凹部１８が形成される。次いで、上述した図３５（ｅ）に示す工程と略同様にして、エッチング用レジスト層３２、３３を剥離除去する（図４８（ｅ））。
次に、上述した図３５（ｆ）に示す工程と略同様にして、金属基板３１の全周にめっき層３６を形成する（図４８（ｆ））。なお、このとき凹部１８内にもめっき層３６が形成される。
次いで、めっき層３６のうち、金属基板３１の第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、第３表面部分５４ｃ、凹部１８、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂに対応する部分を除去する（図４８（ｇ））。
この間、図４８（ｇ）に示すように、まず金属基板３１の表面及び裏面にそれぞれゴムパッキン等の弾性部材４６を配置し、弾性部材４６を介して金属基板３１を冶具４７Ｆによって挟む。なお、金属基板３１の表面側の弾性部材４６は、ダイパッド表面１１ａと、第４表面部分５４ｄに対応する領域と、リード部１２の金属層２５が設けられる領域とを覆う。次いで、弾性部材４６に覆われていない部分のめっき層３６を剥離除去する。これにより、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、第３表面部分５４ｃ、凹部１８、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂが露出する。一方、弾性部材４６に覆われたダイパッド表面１１ａ、ダイパッド裏面１１ｂ、第４表面部分５４ｄ及び外部端子１７上のめっき層３６は残存する。
続いて、上述した図３５（ｈ）に示す工程と略同様にして、金属基板３１の裏面側に支持層３７を設ける。次に、金属基板３１のうちめっき層３６に覆われていない部分を粗化することにより、めっき層３６に覆われていない部分に粗面を形成する（図４８（ｈ））。これにより、第１ダイパッド側面１１ｃ、第２ダイパッド側面１１ｄ、第３表面部分５４ｃ、凹部１８の内面、インナーリード先端面５１ｃ及びインナーリード裏面５１ｂが粗面となる。
次いで、図３５（ｉ）に示す工程と略同様にして、支持層３７とめっき層３６とを順次剥離除去する（図４８（ｉ））。
その後、上述した図３５（ｊ）に示す工程と略同様にして、ダイパッド１１及びリード部１２上に金属層２５を形成する。このようにして図４６に示すリードフレーム１０Ｃが得られる（図４８（ｊ））。
（半導体装置の製造方法）
本実施形態による半導体装置２０Ｃの製造方法は、図３６（ａ）－（ｄ）に示す半導体装置２０の製造方法と略同様にして行うことができる。
本実施形態による半導体装置２０Ｃの製造方法は、図３６（ａ）－（ｄ）に示す半導体装置２０の製造方法と略同様にして行うことができる。
本実施形態によれば、リード部１２の表面のうち、金属層２５の外側に隣接する第４表面部分５４ｄは平滑面となっている。これにより、ダイパッド１１上に半導体素子２１を搭載する際、バンプ２６に含まれる錫等が第４表面部分５４ｄを伝わって流れ出すことを抑制できる（図４９の矢印ＦＣ参照）。他方、仮に第４表面部分５４ｄが粗面であると、表面張力により、バンプ２６に含まれる錫等が第４表面部分５４ｄを伝わって流れ出てしまうおそれがある。
また本実施形態によれば、リード部１２の表面のうち、金属層２５の外側に凹部１８が形成されている。これにより、仮にバンプ２６に含まれる錫等が第４表面部分５４ｄを伝わって流れ出した場合でも、流れ出た錫等を凹部１８によって受け止めることができる。これにより、流れ出た錫等が第３表面部分５４ｃ側まで到達することを抑制できる。
また本実施形態によれば、凹部１８の内面と、第３表面部分５４ｃとは粗面となっている。このため、リード部１２の表面と封止樹脂２３との界面における水分の侵入経路の距離が長くなっている。これにより、リード部１２の表面と封止樹脂２３との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図４９の矢印ＦＢ参照）。この結果、長期間使用した後における半導体装置２０Ｃの信頼性を向上させることができる。
また本実施形態によれば、凹部１８の内面と、第３表面部分５４ｃとは粗面となっている。これにより、凹部１８及び第３表面部分５４ｃと封止樹脂２３との密着強度を高め、リード部１２の表面と封止樹脂２３とが互いに剥離することを抑制できる。
また本実施形態によれば、半導体装置２０Ｃの裏面側において、封止樹脂２３と、ダイパッド１１又はリード部１２との界面における水分の侵入経路の距離が長くなっている。これにより、封止樹脂２３と、ダイパッド１１又はリード部１２との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図４９の矢印ＦＡ参照）。この結果、長期間使用した後における半導体装置２０Ｃの信頼性を向上させることができる。
（第９の実施形態）
第９の実施形態について、図５０乃至図５７を参照して説明する。図５０乃至図５７は、第９の実施形態を示す図である。図５０乃至図５７において、図８乃至図４９に示す実施形態と同一部分には同一の符号を付して詳細な説明は省略する。
第９の実施形態について、図５０乃至図５７を参照して説明する。図５０乃至図５７は、第９の実施形態を示す図である。図５０乃至図５７において、図８乃至図４９に示す実施形態と同一部分には同一の符号を付して詳細な説明は省略する。
（リードフレームの構成）
まず、図５０及び図５１により、本実施形態によるリードフレームの概略について説明する。図５０及び図５１は、本実施形態によるリードフレームを示す図である。
まず、図５０及び図５１により、本実施形態によるリードフレームの概略について説明する。図５０及び図５１は、本実施形態によるリードフレームを示す図である。
図５０及び図５１に示すように、リードフレーム１０の各パッケージ領域１０ａは、ダイパッド１１と、ダイパッド１１の周囲に位置するリード部１２と、を備えている。このうちリード部１２は、裏面側から一部が薄肉化されている。リード部１２の裏面のうち、薄肉化されている部分は粗面となっている。リード部１２の裏面のうち、薄肉化されていない部分は平滑面となっている。
図５１に示すように、ダイパッド１１は、表面側に位置するダイパッド表面１１ａと、裏面側に位置するダイパッド裏面１１ｂとを有している。ダイパッド表面１１ａには、後述するように半導体素子２１が搭載される。ダイパッド裏面１１ｂは、半導体装置２０（後述）から外方に露出する。また、ダイパッド１１のうちリード部１２を向く側には、ダイパッド側面１１ｈが形成されている。ダイパッド側面１１ｈは、ダイパッド表面１１ａ側からダイパッド裏面１１ｂ側まで厚み方向（Ｚ方向）に延びている。この場合、ダイパッド側面１１ｈは粗面となっている。すなわちダイパッド側面１１ｈには、第３の粗面Ｒ３が形成されている。一方、ダイパッド裏面１１ｂは、平滑面となっている。
本実施形態において、「粗面」とは、Ｓ－ｒａｔｉｏが１．１０以上となる面をいう。「平滑面」とは、Ｓ－ｒａｔｉｏが１．１０未満となる面をいう。粗面は、平滑面よりも粗い面である。また、「粗面」のＳ－ｒａｔｉｏは、１．１０以上２．３０以下となることが好ましい。「平滑面」のＳ－ｒａｔｉｏは、１．００以上１．１０未満となることが好ましい。ここで「Ｓ－ｒａｔｉｏ」とは、測定対象となる面を光干渉式測定器で複数の画素に分割して測定して得られた表面積率をあらわしている。具体的には、測定対象となる面を株式会社日立ハイテクサイエンス製、ＶｅｒｔＳｃａｎを用いて複数の画素に分割して測定し、得られた表面積を観察面積で除して算出する。
粗面は、後述する金属基板３１の外面を、例えばマイクロエッチング液で粗面化処理することによって形成されても良い。このようなマイクロエッチング液としては、硫酸又は塩酸を主成分とするもの（例えば後述する第１のマイクロエッチング液）が挙げられる。あるいは、マイクロエッチング液としては、過酸化水素と硫酸を主成分とするもの（例えば後述する第２のマイクロエッチング液）を用いても良い。平滑面は、後述する金属基板３１に対してこのような粗面化処理を施さない、未加工の面であっても良い。なお、図５１において、相対的に粗さが滑らかな粗面（例えば後述する第１の粗面Ｒ１）を細い破線で示す。また、図５１において、相対的に粗さの粗い粗面（例えば後述する第２の粗面Ｒ２、第３の粗面Ｒ３、第４の粗面Ｒ４及び第５の粗面Ｒ５）を太い破線で示している（他の断面図についても同様）。
ダイパッド１１のダイパッド表面１１ａは、後述するようにダイアタッチペースト等の接着剤２４を介して半導体素子２１に接合される領域（内部端子）である。ダイパッド表面１１ａは、ハーフエッチング等により薄肉化されていない領域であっても良い。また、ダイパッド表面１１ａには、第１の粗面Ｒ１が形成されている。ここで第１の粗面Ｒ１の粗さは、後述するリード部１２の第２の粗面Ｒ２の粗さよりも滑らかである（粗くない）。具体的には、第１の粗面Ｒ１のＳ－ｒａｔｉｏは、１．１０以上１．３０未満となっても良い。
本実施形態において、第１の粗面Ｒ１は、ダイパッド表面１１ａの全域にわたって形成されている。しかしながら、これに限らず、第１の粗面Ｒ１は、ダイパッド表面１１ａの一部に形成されていても良い。とりわけ、第１の粗面Ｒ１は、ダイパッド表面１１ａのうち、半導体素子２１の搭載領域の外側周縁に形成されていることが好ましい。これにより、後述するように、接着剤２４中のエポキシ樹脂等の成分が、ダイパッド表面１１ａの毛細管現象により滲み出す現象（ブリードアウト）を抑制できる。また第１の粗面Ｒ１は、ダイパッド１１の周縁の全域に沿って形成されても良い。第１の粗面Ｒ１が、ダイパッド表面１１ａの一部に形成されている場合、第１の粗面Ｒ１以外の部分は平滑面になっていても良い。あるいは、ダイパッド表面１１ａの第１の粗面Ｒ１以外の部分は、第１の粗面Ｒ１の粗さよりも粗い粗面であっても良い。例えば、ダイパッド表面１１ａの第１の粗面Ｒ１以外の部分のＳ－ｒａｔｉｏは、１．３０以上２．３０以下となっても良い。
図５１を参照すると、ダイパッド裏面１１ｂは、例えばハーフエッチングにより薄肉化されることなく、加工前の金属基板（後述する金属基板３１）と同様の平滑面となっている。ダイパッド裏面１１ｂは、半導体装置２０（後述）の製造後に、半導体装置２０から外方に露出する。
各リード部１２は、それぞれ後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１１との間に空間を介して配置されている。複数のリード部１２は、コネクティングバー１３の長手方向に沿って互いに間隔を空けて配置されている。各リード部１２は、それぞれコネクティングバー１３から延び出している。
図５１に示すように、リード部１２は、インナーリード５１と端子部５３とを有している。インナーリード５１は、内側（ダイパッド１１側）に位置する。端子部５３は、外側（コネクティングバー１３側）に位置する。インナーリード５１は、端子部５３からダイパッド１１側に延びている。インナーリード５１の表面側には内部端子が形成される。この内部端子は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域である。内部端子上には、ボンディングワイヤ２２との密着性を向上させる金属層２５が設けられている。
本実施形態において、リード部１２の裏面のうち、薄肉化されている部分は粗面となっている。具体的には、リード部１２のインナーリード５１が裏面側から薄肉化されている。インナーリード５１の裏面側に位置するインナーリード裏面５１ｂは、その全域が粗面となっている。すなわちインナーリード裏面５１ｂには、第４の粗面Ｒ４が形成されている。一方、リード部１２の裏面のうち、薄肉化されていない部分は平滑面となっている。具体的には、リード部１２の端子部５３は裏面側から薄肉化されていない。端子部５３の裏面側に位置する外部端子１７は、その全域が平滑面となっている。
さらにリード部１２のインナーリード先端面５１ｃは、その全域が粗面となっている。すなわちインナーリード先端面５１ｃには、第５の粗面Ｒ５が形成されている。また、図示していないが、リード部１２の長手方向に沿う両側面も粗面となっていても良い。一方、リード部１２のインナーリード５１は表面側から薄肉化されていない。またリード部１２の端子部５３は表面側から薄肉化されていない。
インナーリード５１のインナーリード表面５１ａと、端子部５３の端子部表面５３ａとにより、リード表面１２ａが構成されている。リード表面１２ａは、ハーフエッチング等により表面側から薄肉化されていない領域である。リード表面１２ａには、平滑面の領域である平滑面領域Ｓと、粗面の領域である第２の粗面Ｒ２とが形成されている。
平滑面領域Ｓは、リード部１２の内側（ダイパッド１１側）端部に位置する。平滑面領域Ｓ上には、金属層２５が形成されている。この場合、金属層２５は、平面視で平滑面領域Ｓの全体を覆う。金属層２５は、例えば電解めっき法により形成されためっき層であっても良い。金属層２５の厚みは、１μｍ以上１０μｍ以下としても良い。このようなめっき層を構成する金属としては、銀、銀合金、金、金合金、白金族、銅、銅合金、パラジウムなどを用いてもよい。金属層２５を構成する金属によって、下地めっきが必要な場合は、ニッケルや、銅などの公知のものを適用すればよい。
この場合、各リード部１２のリード表面１２ａには、それぞれ１つの平滑面領域Ｓが形成されている。しかしながらこれに限らず、各リード部１２のリード表面１２ａには、それぞれ複数の平滑面領域Ｓが形成されていても良い。また、各リード部１２のリード表面１２ａには、平滑面領域Ｓが形成されていなくても良い。すなわち、各リード部１２のリード表面１２ａの全体が、第２の粗面Ｒ２となっていても良い。
平滑面領域Ｓ及び金属層２５の外側（コネクティングバー１３側）には、第２の粗面Ｒ２が位置する。この場合、第２の粗面Ｒ２は、平滑面領域Ｓよりも外側（コネクティングバー１３側）のみに設けられている。しかしながら、これに限らず、第２の粗面Ｒ２は、平面視で平滑面領域Ｓを取り囲むように設けられても良い。リード表面１２ａは、平滑面領域Ｓ及び第２の粗面Ｒ２のみから構成されていても良い。
本実施形態において、第２の粗面Ｒ２の粗さは、上述したダイパッド１１の第１の粗面Ｒ１の粗さよりも粗い。具体的には、第２の粗面Ｒ２のＳ－ｒａｔｉｏは、１．３０以上２．３０以下となっても良い。一方、上述したように、第１の粗面Ｒ１のＳ－ｒａｔｉｏは、１．１０以上１．３０未満となっても良い。
上述したダイパッド１１の第３の粗面Ｒ３の粗さは、第１の粗面Ｒ１の粗さよりも粗くても良い。第３の粗面Ｒ３のＳ－ｒａｔｉｏは、１．３０以上２．３０以下となっても良い。また、リード部１２の第４の粗面Ｒ４の粗さは、上述した第１の粗面Ｒ１の粗さよりも粗くても良い。第４の粗面Ｒ４のＳ－ｒａｔｉｏは、１．３０以上２．３０以下となっても良い。また、リード部１２の第５の粗面Ｒ５の粗さは、上述した第１の粗面Ｒ１の粗さよりも粗くても良い。第５の粗面Ｒ５のＳ－ｒａｔｉｏは、１．３０以上２．３０以下となっても良い。
なお、第２の粗面Ｒ２、第３の粗面Ｒ３、第４の粗面Ｒ４及び第５の粗面Ｒ５の粗さの大小関係は問わない。第２の粗面Ｒ２、第３の粗面Ｒ３、第４の粗面Ｒ４及び第５の粗面Ｒ５の粗さは、互いに異なっていても良く、互いに同一であっても良い。
このほか、本実施形態によるリードフレーム１０の構成は、第２の実施形態によるリードフレーム１０の構成と同様としても良い。
（半導体装置の構成）
次に、図５２及び図５３により、本実施形態による半導体装置について説明する。図５２及び図５３は、本実施形態による半導体装置（ＱＦＮタイプ）を示す図である。
次に、図５２及び図５３により、本実施形態による半導体装置について説明する。図５２及び図５３は、本実施形態による半導体装置（ＱＦＮタイプ）を示す図である。
図５２及び図５３に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、半導体素子２１と、複数のリード部１２と、複数のボンディングワイヤ２２と、封止樹脂２３とを備えている。
このうち半導体素子２１は、ダイパッド１１上に搭載されている。複数のボンディングワイヤ２２は、それぞれ半導体素子２１と、リード部１２の金属層２５とを電気的に接続する。この場合、ボンディングワイヤ２２は接続部材を構成する。封止樹脂２３は、ダイパッド１１、リード部１２、半導体素子２１及びボンディングワイヤ２２を樹脂封止する。
ダイパッド１１及びリード部１２は、上述したリードフレーム１０から作製されたものである。この場合、ダイパッド１１のダイパッド表面１１ａに、第１の粗面Ｒ１が形成されている。またリード部１２のリード表面１２ａのうち、金属層２５よりも外側（ダイパッド１１から遠い側）の位置に第２の粗面Ｒ２が形成されている。リード部１２の第２の粗面Ｒ２の粗さは、ダイパッド１１の第１の粗面Ｒ１の粗さよりも粗い。
また、ダイパッド１１のダイパッド側面１１ｈには、第３の粗面Ｒ３が形成されている。第３の粗面Ｒ３の粗さは、第１の粗面Ｒ１の粗さよりも粗い。ダイパッド側面１１ｈには、封止樹脂２３が密着している。リード部１２のインナーリード５１は、裏面側から薄肉化されている。インナーリード５１のインナーリード裏面５１ｂは第４の粗面Ｒ４となっている。第４の粗面Ｒ４の粗さは、第１の粗面Ｒ１の粗さよりも粗い。インナーリード裏面５１ｂには、封止樹脂２３が密着している。またインナーリード５１のインナーリード先端面５１ｃには、第５の粗面Ｒ５が形成されている。第５の粗面Ｒ５の粗さは、第１の粗面Ｒ１の粗さよりも粗い。インナーリード先端面５１ｃには、封止樹脂２３が密着している。リード部１２の端子部５３は、裏面側から薄肉化されていない。端子部５３の裏面に位置する外部端子１７は平滑面となっている。外部端子１７は、封止樹脂２３から外方に露出している。
半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイアタッチペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。接着剤２４は、銀ペースト及びエポキシ樹脂等の成分を含むエポキシ樹脂系の接着剤であっても良い。
各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各リード部１２上に位置する金属層２５にそれぞれ接続されている。接続部材としては、ボンディングワイヤ２２に代えてバンプ等の導電体を用いても良い。この場合、フリップチップボンディングにより半導体素子２１をリード部１２に接続できる。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１５００μｍ以下程度としても良い。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば０．２ｍｍ以上２０ｍｍ以下としても良い。なお、図５２において、封止樹脂２３のうち、リード部１２及び半導体素子２１よりも表面側に位置する部分の表示を省略している。
このほか、ダイパッド１１及びリード部１２の構成は、半導体装置２０に含まれない領域を除き、上述した図５０及び図５１に示すものと同様であるため、ここでは詳細な説明を省略する。
（リードフレームの製造方法）
次に、図５０及び図５１に示すリードフレーム１０の製造方法について、図５４（ａ）－（ｅ）及び図５５（ａ）－（ｈ）を用いて説明する。図５４（ａ）－（ｅ）及び図５５（ａ）－（ｈ）は、リードフレーム１０の製造方法を示す断面図（図５１に対応する図）である。
次に、図５０及び図５１に示すリードフレーム１０の製造方法について、図５４（ａ）－（ｅ）及び図５５（ａ）－（ｈ）を用いて説明する。図５４（ａ）－（ｅ）及び図５５（ａ）－（ｈ）は、リードフレーム１０の製造方法を示す断面図（図５１に対応する図）である。
まず第２の実施形態（図１４（ａ）－（ｅ））の場合と同様にして、ダイパッド１１と、ダイパッド１１の周囲に位置するリード部１２とを有する金属基板３１を作製する（図５４（ａ）－（ｅ））。
次に、金属基板３１の周囲にめっき層（被覆層）３６を形成する（図５５（ａ））。このとき、ダイパッド１１、リード部１２及びコネクティングバー１３のうち、外方に露出する部分の全体にめっき層３６が形成されても良い。めっき層３６の厚みは、０μｍ超２μｍ以下としても良い。めっき層３６を構成する金属としては、例えば銀を用いてもよい。めっき層３６が銀めっきからなる場合、電解めっき用めっき液としては、シアン化銀及びシアン化カリウムを主成分とした銀めっき液を用いることができる。
続いて、金属基板３１のうち、第１の粗面Ｒ１を形成する領域に存在するめっき層３６を除去する。具体的には、ダイパッド１１のダイパッド表面１１ａの全域に位置するめっき層３６を除去する（図５５（ｂ））。この場合、例えば金属基板３１のうち、ダイパッド表面１１ａ以外の表面及び裏面を、それぞれ弾性部材を介して冶具によって挟む。次いで、弾性部材及び冶具に覆われていない部分のめっき層３６を剥離除去しても良い。これにより、ダイパッド表面１１ａ上のめっき層３６が除去される。
次に、金属基板３１のうちめっき層３６に覆われていない部分を粗化することにより、当該部分に第１の粗面Ｒ１を形成する（図５５（ｃ））。具体的には、金属基板３１に対して第１のマイクロエッチング液を供給することにより、めっき層３６で覆われていないダイパッド表面１１ａの全体に第１の粗面Ｒ１を形成する。ここで第１のマイクロエッチング液とは、金属表面を僅かに溶かし、微細な凹凸の第１の粗面Ｒ１を形成する表面処理剤である。例えば銅又は銅合金からなる金属基板３１に粗面化する場合、第１のマイクロエッチング液としては、硫酸又は塩酸を主成分とするマイクロエッチング液を用いても良い。
次いで、金属基板３１のうち、リード表面１２ａの平滑面領域Ｓ（金属層２５を形成する領域）以外に存在するめっき層３６を除去する。この場合、例えば金属基板３１のうち、平滑面領域Ｓ以外の表面及び裏面を、それぞれ弾性部材を介して冶具によって挟む。次いで、弾性部材及び冶具に覆われていない部分のめっき層３６を剥離除去しても良い。これにより、ダイパッド１１のダイパッド裏面１１ｂ及びダイパッド側面１１ｈに位置するめっき層３６が除去される。また、リード部１２において、リード表面１２ａの平滑面領域Ｓ以外の部分、インナーリード裏面５１ｂ、インナーリード先端面５１ｃ及び外部端子１７に位置するめっき層３６が除去される。
次に、金属基板３１の表面及び裏面に、保護層３７Ａをそれぞれ設ける（図５５（ｅ））。保護層３７Ａは、例えばレジスト層であっても良い。表面側の保護層３７Ａは、ダイパッド１１のダイパッド表面１１ａと、リード部１２の平滑面領域Ｓ上のめっき層３６とを覆う。このとき、表面側の保護層３７Ａは、ダイパッド１１の第１の粗面Ｒ１の全域を覆う。また表面側の保護層３７Ａは、平滑面領域Ｓ上のめっき層３６の一部又は全域を覆っても良い。裏面側の保護層３７Ａは、ダイパッド１１のダイパッド裏面１１ｂと、リード部１２の外部端子１７とを覆う。
続いて、金属基板３１のうちめっき層３６及び保護層３７Ａに覆われていない部分を粗化することにより、めっき層３６及び保護層３７Ａに覆われていない部分に粗面を形成する（図５５（ｆ））。具体的には、リード部１２のリード表面１２ａの一部に第２の粗面Ｒ２が形成される。またダイパッド１１のダイパッド側面１１ｈには、第３の粗面Ｒ３が形成される。またリード部１２のインナーリード裏面５１ｂには、第４の粗面Ｒ４が形成される。さらにリード部１２のインナーリード先端面５１ｃには、第５の粗面Ｒ５が形成される。
この間、金属基板３１に対して第２のマイクロエッチング液を供給する。これにより、めっき層３６及び保護層３７Ａで覆われている部分を除き、金属基板３１の全体に粗面を形成する。ここで第２のマイクロエッチング液とは、金属表面を僅かに溶かし、微細な凹凸の粗面を形成する表面処理剤である。例えば銅又は銅合金からなる金属基板３１を粗面化する場合、第２のマイクロエッチング液としては、過酸化水素水と硫酸を主成分とするマイクロエッチング液を用いても良い。第２のマイクロエッチング液は、上述した第１のマイクロエッチング液とは異なる成分を含んでも良い。第２のマイクロエッチング液は、第１のマイクロエッチング液よりも金属をより粗くする。このため、第２の粗面Ｒ２、第３の粗面Ｒ３、第４の粗面Ｒ４及び第５の粗面Ｒ５は、それぞれ第１の粗面Ｒ１よりも粗くなる。
次いで、金属基板３１のうち表面側の保護層３７Ａと、めっき層３６とをそれぞれ剥離除去する（図５５（ｇ））。このとき、リード表面１２ａを覆うめっき層３６が除去され、平滑面領域Ｓが露出する。なお、裏面側の保護層３７Ａは金属基板３１に残存する。
その後、リード部１２の平滑面領域Ｓ上に金属層２５を形成する（図５５（ｈ））。この場合、まず平滑面領域Ｓを除く、ダイパッド１１及びリード部１２上に、例えばフォトリソグラフィ法により図示しない所定パターンのめっき用レジスト層を形成する。次にめっき用レジスト層に覆われていない平滑面領域Ｓに、例えば電解めっき法によりめっき層からなる金属層２５を形成する。その後、めっき用レジスト層を除去することにより、図５０及び図５１に示すリードフレーム１０が得られる。
（半導体装置の製造方法）
次に、図５２及び図５３に示す半導体装置２０の製造方法について、図５６（ａ）－（ｅ）を用いて説明する。図５６（ａ）－（ｅ）は、半導体装置２０の製造方法を示す断面図（図５３に対応する図）である。
次に、図５２及び図５３に示す半導体装置２０の製造方法について、図５６（ａ）－（ｅ）を用いて説明する。図５６（ａ）－（ｅ）は、半導体装置２０の製造方法を示す断面図（図５３に対応する図）である。
まず、例えば図５４（ａ）－（ｅ）及び図５５（ａ）－（ｈ）に示す方法により、リードフレーム１０を作製する（図５６（ａ））。
次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイアタッチペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（図５６（ｂ））。接着剤２４は、銀ペースト及びエポキシ樹脂等の成分を含むエポキシ樹脂系の接着剤であっても良い。このとき、半導体素子２１は、接着剤２４を介して、ダイパッド表面１１ａの第１の粗面Ｒ１上に配置される。また半導体素子２１及び接着剤２４の外周に沿って、第１の粗面Ｒ１が位置する。
続いて、半導体素子２１の各電極２１ａと、各リード部１２に形成された金属層２５とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（図５６（ｃ））。
次に、リードフレーム１０に対して熱硬化性樹脂又は熱可塑性樹脂を射出成形又はトランスファ成形することにより、封止樹脂２３を形成する（図５６（ｄ））。これにより、ダイパッド１１、リード部１２、半導体素子２１及びボンディングワイヤ２２を樹脂封止する。
その後、パッケージ領域１０ａ毎に、リードフレーム１０及び封止樹脂２３を切断する。これにより、リードフレーム１０が半導体装置２０毎に分離され、図５２及び図５３に示す半導体装置２０が得られる（図５６（ｅ））。
ところで、このようにして半導体装置２０を作製する間、接着剤２４を加熱硬化する工程が行われる（図５６（ｂ））。具体的には、ダイアタッチペースト等の接着剤２４をダイパッド１１に塗布し、半導体素子２１をダイパッド１１に搭載した後、接着剤２４を加熱硬化する。このとき、塗布した接着剤２４中のエポキシ樹脂等の成分が、ダイパッド表面１１ａの毛細管現象により滲み出すおそれがある。このような現象をブリードアウト又はエポキシブリードアウトともいう。
これに対して本実施形態によれば、ダイパッド１１のダイパッド表面１１ａに第１の粗面Ｒ１が形成されている。第１の粗面Ｒ１の粗さは、第２の粗面Ｒ２の粗さよりも抑えられている。これにより、ダイパッド表面１１ａの凹凸による毛細管現象によって、接着剤２４中のエポキシ樹脂等が滲み出す現象（ブリードアウト）を抑制できる（図５７の矢印Ｅ参照）。一方、接着剤２４の周囲のダイパッド表面１１ａを平滑面とすることも考えられる。しかしながら、接着剤２４中のエポキシ樹脂の粘度が低いと、むしろエポキシ樹脂が、平滑面であるダイパッド表面１１ａに沿って流れやすくなる。このため、本実施形態において、ダイパッド表面１１ａの粗さを毛細管現象が生じない程度に適度に粗くしている（第１の粗面Ｒ１とする）。これにより、接着剤２４中のエポキシ樹脂の粘度に関わらず、エポキシ樹脂がダイパッド表面１１ａに沿って流れることを抑制できる。
また、このような半導体装置２０を長期間使用していると、空気中の水分等が、半導体装置２０の側面側又は裏面側から侵入するおそれがある。例えば、水分等が、封止樹脂２３と、ダイパッド１１又はリード部１２との界面を介して侵入することが考えられる。
これに対して本実施形態によれば、リード部１２のリード表面１２ａに第２の粗面Ｒ２が形成されている。このため、リード表面１２ａと封止樹脂２３との界面における水分の侵入経路の距離が長くなっている。これにより、リード表面１２ａと封止樹脂２３との界面から、半導体素子２１側に水分が侵入することを抑えられる（図５７の矢印ＦＡ参照）。この結果、長期間の使用後における半導体装置２０の信頼性を向上させることができる。
また本実施形態によれば、ダイパッド１１のダイパッド側面１１ｈが第３の粗面Ｒ３となっている。第３の粗面Ｒ３の粗さは、第１の粗面Ｒ１の粗さよりも粗い。このため、半導体装置２０の裏面側において、封止樹脂２３とダイパッド１１との界面における水分の侵入経路の距離が長くなっている。これにより、封止樹脂２３とダイパッド１１との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図５７の矢印ＦＢ参照）。この結果、長期間使用した後における半導体装置２０の信頼性を向上させることができる。さらに、ダイパッド１１と封止樹脂２３との密着強度を高め、ダイパッド１１と封止樹脂２３とが互いに剥離することを抑制できる。
また本実施形態によれば、リード部１２のインナーリード裏面５１ｂが第４の粗面Ｒ４となっている。さらにリード部１２のインナーリード先端面５１ｃが第５の粗面Ｒ５となっている。第４の粗面Ｒ４の粗さ及び第５の粗面Ｒ５の粗さは、それぞれ第１の粗面Ｒ１の粗さよりも粗い。このため、半導体装置２０の裏面側において、封止樹脂２３とリード部１２との界面における水分の侵入経路の距離が長くなっている。これにより、封止樹脂２３とリード部１２との界面から、半導体素子２１側に水分が侵入することを抑えることができる（図５７の矢印Ｆｃ参照）。この結果、長期間使用した後における半導体装置２０の信頼性を向上させることができる。さらに、リード部１２と封止樹脂２３との密着強度を高め、リード部１２と封止樹脂２３とが互いに剥離することを抑制できる。
（変形例）
次に、図５８により、本実施形態によるリードフレーム１０の変形例について説明する。図５８は、変形例によるリードフレーム１０を示す断面図である。図５８において、図５０乃至図５７に示す形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、図５８により、本実施形態によるリードフレーム１０の変形例について説明する。図５８は、変形例によるリードフレーム１０を示す断面図である。図５８において、図５０乃至図５７に示す形態と同一部分には同一の符号を付して詳細な説明は省略する。
図５８において、リード部１２のリード表面１２ａには、平滑面領域Ｓと、第２の粗面Ｒ２とが形成されている。この場合、平滑面領域Ｓには、金属層２５が設けられていない。このため平滑面領域Ｓは、リードフレーム１０の外方に露出している。
図５８に示すリードフレーム１０を作製する場合、上述した図５４（ａ）－（ｅ）及び図５５（ａ）－（ｇ）に示す工程を行った後、金属層２５を形成する工程（図５５（ｈ））を行わない。これにより、図５８に示すリードフレーム１０が得られる。
このように、平滑面領域Ｓに金属層２５を設けないことにより、リードフレーム１０の製造工程を削減できる。また、銀、銀合金、金、金合金、白金族、銅、銅合金、パラジウム等のめっき層からなる金属層２５を設けないことにより、リードフレーム１０の製造コストを削減できる。また、ワイヤボンディングにより半導体素子２１をリード部１２に接続する形態ではなく、フリップチップボンディングにより半導体素子２１をリード部１２に接続する形態とした場合により有効である。
上記各実施形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
Claims (16)
- 複数のリード部を備え、
前記リード部の上面の少なくとも一部及び前記リード部の側壁面は、粗化された粗面であり、
前記粗面のＣＩＥＬａｂ色空間のうちのａ＊値が１２～１９の範囲であり、ｂ＊値が１２～１７の範囲である、リードフレーム。 - 複数のリード部を備え、
前記リード部の上面の少なくとも一部及び前記リード部の側壁面は、粗化された粗面であり、
前記粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上である、リードフレーム。 - 前記粗面の算術平均高さＳａが０．１２μｍ以上である、請求項２に記載のリードフレーム。
- 前記リード部の上面の一部及び前記リード部の側壁面が前記粗面であり、
前記リード部の前記上面のうちの前記粗面ではない面に金属めっき層が設けられている、請求項１又は２に記載のリードフレーム。 - 前記金属めっき層は、Ａｇめっき層、Ｎｉめっき層、Ｐｄめっき層、及びＡｕめっき層のうちの少なくとも１つを含む、請求項４に記載のリードフレーム。
- 前記リード部は、前記リード部の下面側から薄肉化されたインナーリード部を含み、
前記インナーリード部の下面は前記粗面である、請求項１又は２に記載のリードフレーム。 - 半導体素子を搭載するダイパッド部をさらに備え、
前記ダイパッド部の周囲に前記複数のリード部が配置され、
前記ダイパッド部の上面及び前記ダイパッド部の側壁面は前記粗面である、請求項１又は２に記載のリードフレーム。 - 前記リードフレームは、前記複数のリード部を少なくとも封止する封止部を備える半導体装置を製造するために用いられるものであって、
前記封止部と接触する前記リード部の上面及び前記リード部の側壁面は粗化された粗面である、請求項１又は２に記載のリードフレーム。 - 第１面及び当該第１面に対向する第２面を有する金属基板を準備する金属基板準備工程と、
前記金属基板を加工することにより複数のリード部を形成する金属基板加工工程と、
前記リード部の上面の少なくとも一部及び前記リード部の側壁面を粗化して粗面を形成する粗面形成工程と
を含み、
前記粗面形成工程において、前記粗面のＣＩＥＬａｂ色空間におけるａ＊値が１２～１９の範囲、ｂ＊値が１２～１７の範囲となるように粗化する、リードフレームの製造方法。 - 第１面及び当該第１面に対向する第２面を有する金属基板を準備する金属基板準備工程と、
前記金属基板を加工することにより複数のリード部を形成する金属基板加工工程と、
前記リード部の上面の少なくとも一部及び前記リード部の側壁面を粗化して粗面を形成する粗面形成工程と
を含み、
前記粗面形成工程において、前記粗面の山頂点の算術平均曲率Ｓｐｃが７００ｍｍ－１以上となるように粗化する、リードフレームの製造方法。 - 前記粗面形成工程において、前記粗面の算術平均高さＳａが０．１２μｍ以上となるように粗化する請求項１０に記載のリードフレームの製造方法。
- 前記粗面形成工程後に、前記リード部にアルカリ処理を施す請求項９又は１０に記載のリードフレームの製造方法。
- 前記リード部の前記上面の一部に金属めっき層が設けられており、
前記粗面形成工程において、前記リード部における前記金属めっき層が設けられていない前記上面及び前記側壁面を粗化する請求項９又は１０に記載のリードフレームの製造方法。 - 前記金属めっき層は、Ａｇめっき層、Ｎｉめっき層、Ｐｄめっき層、及びＡｕめっき層のうちの少なくとも１つを含む請求項１３に記載のリードフレームの製造方法。
- 前記金属基板加工工程において、前記リード部の下面側から薄肉化されたインナーリード部を含む前記リード部を形成し、
前記粗面形成工程において、前記インナーリード部の下面に前記粗面を形成する請求項９又は１０に記載のリードフレームの製造方法。 - 前記金属基板加工工程において、半導体素子を搭載するダイパッド部を、前記ダイパッド部の周囲に前記複数のリード部が配置されるように形成し、
前記粗面形成工程において、前記ダイパッド部の上面及び前記ダイパッド部の側壁面、並びに前記リード部の上面の少なくとも一部及び前記リード部の側壁面を粗化して前記粗面を形成する工程を含む請求項９又は１０に記載のリードフレームの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023113314A JP7414181B2 (ja) | 2021-09-03 | 2023-07-10 | リードフレーム及びその製造方法 |
| JP2023216133A JP7540579B2 (ja) | 2021-09-03 | 2023-12-21 | リードフレーム及びその製造方法 |
| JP2024082632A JP2024105666A (ja) | 2021-09-03 | 2024-05-21 | リードフレーム及びその製造方法 |
| JP2024100595A JP2024123171A (ja) | 2021-09-03 | 2024-06-21 | リードフレーム及びその製造方法 |
Applications Claiming Priority (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021144291 | 2021-09-03 | ||
| JP2021144288 | 2021-09-03 | ||
| JP2021144291 | 2021-09-03 | ||
| JP2021144288 | 2021-09-03 | ||
| JP2021185138 | 2021-11-12 | ||
| JP2021185138 | 2021-11-12 | ||
| JP2021185144 | 2021-11-12 | ||
| JP2021185144 | 2021-11-12 | ||
| JP2022058471 | 2022-03-31 | ||
| JP2022058471 | 2022-03-31 | ||
| PCT/JP2022/033037 WO2023033126A1 (ja) | 2021-09-03 | 2022-09-01 | リードフレーム及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023113314A Division JP7414181B2 (ja) | 2021-09-03 | 2023-07-10 | リードフレーム及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPWO2023033126A1 JPWO2023033126A1 (ja) | 2023-03-09 |
| JPWO2023033126A5 JPWO2023033126A5 (ja) | 2023-08-25 |
| JP7343084B2 true JP7343084B2 (ja) | 2023-09-12 |
Family
ID=85412430
Family Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023541129A Active JP7343084B2 (ja) | 2021-09-03 | 2022-09-01 | リードフレーム及びその製造方法 |
| JP2023113314A Active JP7414181B2 (ja) | 2021-09-03 | 2023-07-10 | リードフレーム及びその製造方法 |
| JP2023216133A Active JP7540579B2 (ja) | 2021-09-03 | 2023-12-21 | リードフレーム及びその製造方法 |
| JP2024082632A Pending JP2024105666A (ja) | 2021-09-03 | 2024-05-21 | リードフレーム及びその製造方法 |
| JP2024100595A Pending JP2024123171A (ja) | 2021-09-03 | 2024-06-21 | リードフレーム及びその製造方法 |
Family Applications After (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023113314A Active JP7414181B2 (ja) | 2021-09-03 | 2023-07-10 | リードフレーム及びその製造方法 |
| JP2023216133A Active JP7540579B2 (ja) | 2021-09-03 | 2023-12-21 | リードフレーム及びその製造方法 |
| JP2024082632A Pending JP2024105666A (ja) | 2021-09-03 | 2024-05-21 | リードフレーム及びその製造方法 |
| JP2024100595A Pending JP2024123171A (ja) | 2021-09-03 | 2024-06-21 | リードフレーム及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20240145356A1 (ja) |
| JP (5) | JP7343084B2 (ja) |
| KR (1) | KR20240051069A (ja) |
| TW (1) | TWI846042B (ja) |
| WO (1) | WO2023033126A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7413626B1 (ja) | 2023-05-02 | 2024-01-16 | 長華科技股▲ふん▼有限公司 | リードフレーム及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007287765A (ja) | 2006-04-13 | 2007-11-01 | Denso Corp | 樹脂封止型半導体装置 |
| JP2017022267A (ja) | 2015-07-10 | 2017-01-26 | Ｓｈマテリアル株式会社 | リードフレームの製造方法 |
| JP2017168871A (ja) | 2017-06-29 | 2017-09-21 | 大日本印刷株式会社 | 半導体装置の製造方法、リードフレームの製造方法、半導体装置の多面付け体、および半導体装置 |
| JP2020167207A (ja) | 2019-03-28 | 2020-10-08 | 大口マテリアル株式会社 | 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4357728B2 (ja) | 2000-09-29 | 2009-11-04 | 大日本印刷株式会社 | 樹脂封止型半導体装置 |
| US7049683B1 (en) * | 2003-07-19 | 2006-05-23 | Ns Electronics Bangkok (1993) Ltd. | Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound |
| JP4301068B2 (ja) | 2004-01-09 | 2009-07-22 | 株式会社デンソー | 樹脂封止型半導体装置およびその製造方法 |
| JP4857594B2 (ja) * | 2005-04-26 | 2012-01-18 | 大日本印刷株式会社 | 回路部材、及び回路部材の製造方法 |
| US20120097545A1 (en) * | 2010-05-20 | 2012-04-26 | Toru Imori | Silver electroplated and/or silver alloy electroplated article having an oxidation layer on its surface |
| TWI522244B (zh) * | 2012-02-13 | 2016-02-21 | 群康科技(深圳)有限公司 | 電子裝置及其積層結構及積層結構的製造方法 |
| JP6493952B2 (ja) * | 2014-08-26 | 2019-04-03 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
| JP6685112B2 (ja) | 2015-11-18 | 2020-04-22 | 株式会社三井ハイテック | リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 |
| TWI637470B (zh) * | 2016-04-19 | 2018-10-01 | 東芝股份有限公司 | 半導體封裝及其之製造方法 |
| JP2019040994A (ja) | 2017-08-25 | 2019-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| DE112021001570T5 (de) * | 2020-03-11 | 2022-12-22 | Rohm Co., Ltd. | Halbleiterbauteil |
-
2022
- 2022-09-01 US US18/279,608 patent/US20240145356A1/en active Pending
- 2022-09-01 JP JP2023541129A patent/JP7343084B2/ja active Active
- 2022-09-01 WO PCT/JP2022/033037 patent/WO2023033126A1/ja active Application Filing
- 2022-09-01 KR KR1020237029193A patent/KR20240051069A/ko active Search and Examination
- 2022-09-02 TW TW111133356A patent/TWI846042B/zh active
-
2023
- 2023-07-10 JP JP2023113314A patent/JP7414181B2/ja active Active
- 2023-09-29 US US18/375,193 patent/US20240030114A1/en active Pending
- 2023-12-21 JP JP2023216133A patent/JP7540579B2/ja active Active
-
2024
- 2024-05-21 JP JP2024082632A patent/JP2024105666A/ja active Pending
- 2024-06-21 JP JP2024100595A patent/JP2024123171A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007287765A (ja) | 2006-04-13 | 2007-11-01 | Denso Corp | 樹脂封止型半導体装置 |
| JP2017022267A (ja) | 2015-07-10 | 2017-01-26 | Ｓｈマテリアル株式会社 | リードフレームの製造方法 |
| JP2017168871A (ja) | 2017-06-29 | 2017-09-21 | 大日本印刷株式会社 | 半導体装置の製造方法、リードフレームの製造方法、半導体装置の多面付け体、および半導体装置 |
| JP2020167207A (ja) | 2019-03-28 | 2020-10-08 | 大口マテリアル株式会社 | 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024123171A (ja) | 2024-09-10 |
| US20240145356A1 (en) | 2024-05-02 |
| JP2024029078A (ja) | 2024-03-05 |
| WO2023033126A1 (ja) | 2023-03-09 |
| JP2024105666A (ja) | 2024-08-06 |
| JPWO2023033126A1 (ja) | 2023-03-09 |
| JP7414181B2 (ja) | 2024-01-16 |
| TW202320243A (zh) | 2023-05-16 |
| US20240030114A1 (en) | 2024-01-25 |
| JP2023134601A (ja) | 2023-09-27 |
| TWI846042B (zh) | 2024-06-21 |
| KR20240051069A (ko) | 2024-04-19 |
| JP7540579B2 (ja) | 2024-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI429045B (zh) | Circuit member, manufacturing method of circuit member, laminated structure of semiconductor device and circuit member surface | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| US20080087996A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP2024123171A (ja) | リードフレーム及びその製造方法 | |
| JP2011176271A (ja) | Ｌｅｄパッケージ及びその製造方法 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| JP6736719B1 (ja) | 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板 | |
| JP2000188366A (ja) | 半導体装置 | |
| JP2008187045A (ja) | 半導体装置用リードフレームとその製造方法、半導体装置 | |
| JP2021150638A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
| JP7193284B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
| TW201407732A (zh) | 封裝結構及其製造方法 | |
| JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
| TW200901422A (en) | Pre-plated leadframe having enhanced encapsulation adhesion | |
| JP6733941B1 (ja) | 半導体素子搭載用基板 | |
| TW202435373A (zh) | 導線框架及其製造方法 | |
| CN116941034A (zh) | 引线框及其制造方法 | |
| JP2021150462A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
| US10305007B2 (en) | Multi-row LED wiring member and method for manufacturing the same | |
| JP2006269719A (ja) | 電子装置 | |
| JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
| JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
| JP2018081961A (ja) | 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置 | |
| KR101297662B1 (ko) | 리드프레임의 제조방법 | |
| JP2023174472A (ja) | リードフレーム及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230705 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230705 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20230705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230814 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7343084 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |